SE464266B - Saett att anordna ett laesminne foer utlaesning av revisionslaegesinformation i en integrerad krets - Google Patents
Saett att anordna ett laesminne foer utlaesning av revisionslaegesinformation i en integrerad kretsInfo
- Publication number
- SE464266B SE464266B SE8800144A SE8800144A SE464266B SE 464266 B SE464266 B SE 464266B SE 8800144 A SE8800144 A SE 8800144A SE 8800144 A SE8800144 A SE 8800144A SE 464266 B SE464266 B SE 464266B
- Authority
- SE
- Sweden
- Prior art keywords
- memory
- circuit
- integrated circuit
- revision
- pattern
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Integrated Circuits (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Description
464 10 15 20 25 30 266 Problemet vid användande av maskprogrammerbara läsminnen enligt teknikens ståndpunkt är att vid en revision i ett eller flera mönsterlager maste, förutom de reviderade mönsterlagrens masker, även programmeringsmasken nytíllverkas eftersom läsminnets innehåll skall ändras (omprogrammeras) för att markera revisionen. Da kostnaderna för tillverkning av en mask är betydande blir varje revision kostsam, eftersom läsminnets mask nytíllverkas vid varje ompro- grammering.
Uppfinningen som löser nämnda problem kännetecknas av patentkraven och innebär att i varje mönsterlager i vilket omkonstruktioner kan göras är anordnat ett separat minnesorgan för att vid ändringar i ett sådant mönsterlager inskriva (programmera) mönsterlagrets aktuella revisionsläge exempelvis i form av en binär kod. Nämnda minnesorgan ingående i en integrerad krets bildar ett läsminne som programmeras sa att de mönsterlager i vilka ett minnesorgan är anordnat innehåller en kod för sitt eget revisionsläge. Samtidigt som koden för revisionsläget skrivs in i minnesorganet inskrivs nämnda kod som referens- information i ett testorgan. Vid kretskontrollen avläser ett testprogram i testorganet mönsterlagrens revisionslägen och jämför dessa med referens- informationen varvid resultatet av jämförelsen anger revisionsläget för den integrerade kretsen.
Sättet enligt uppfinningen medger elektrisk utläsning av revisionsläget i en krets utan att ett extra mönsterlager i kretsen används som läsminne. Dä en mask som motsvarar ett mönsterlager revideras programmeras samtidigt minnesorganet i nämnda mask om sä att det innehåller information om revisionen. Det innebär en stor kostnadsmässig fördel att programmering av revisionsläge görs i samma mask som själva revisionen, varvid ingen extra minnesmask som behöver nytíllverkas vid varje omprogrammering används.
FIGURBESKRIVNING Sättet enligt uppfinningen beskrivs närmare med hjälp av ett utföringsexempel under hänvisning till bifogad ritning i vilken Figur l visar ett blockschema av ett läsminne anslutet till ett skiftregister och Figur 2 visar ett schema över informationsflödet i ett testorgan till vilket en integrerad krets är ansluten. .,) 10 15 20 25 30 464 266 FÖREDRAGEN UTFÖRINGSFORM En integrerad krets är uppbyggd av ett antal kretslager. Mönstrade kretslager s k mönsterlager kan exempelvis tillverkas med fotolitografiska metoder från s k masker. Mönsterlagret kan även tillverkas med fotolitografiska metoder från sk stepperretiklar varvid mönsterlagren exponeras direkt. En mask utgör mönster för ett mönsterlager. Maskernas mönster formges vanligen med hjälp av ett CAD-system och sedan tillverkas maskerna från de i CAD-systemet lagrade mönstren.
Det blir allt vanligare att kretsar revideras och därmed att användare av kretsar maste kunna identifiera revisionsläget för dessa. En revision av en krets av en viss typ innebär att mönstret för en eller flera av kretsens masker revideras i CAD-systemet och sedan tillverkas nämnda reviderade masker. Från dessa reviderade masker och resterande till kretsen hörande masker tillverkas nya kretsar av samma typ som den förra men med nytt revisionsläge. För att i en kretskontroll, på elektrisk väg, kunna identifiera en krets beträffande dess revisionsläge är ett läsminne (ROM) för utläsning av revisionslägesinformation anordnat i den integrerade kretsen. Läsminnet är anordnat på sådant sätt att flera av mönsterlagren, vart och ett, innehåller ett separat minnesorgan i vilket en kod för mönsterlagrets revisionsläge finns inskrivet (programmerat), så att varje mönsterlager som innehåller ett minnesorgan är försett med en kod för sitt eget revisionsläge. Koden kan exempelvis vara binär. De olika mönster- lagrens revisionslägen bestämmer revisionsläget för den integrerade kretsen.
Ett minnesorgan utgörs av en maskprogrammerbar minnesarea i ett mönster- lager. Läsminnet (ROM) består av nämnda minnesareor som programmeras i de mot mönsterlagren svarande maskerna, samtidigt som mönsterlagrets krets- mönster formges. Varje mönsterlager i vilket omkonstruktioner kan göras innehåller en minnesarea i vilken lagrets revisionläge finns inskrivet. Mönster- lager i vilka revisioner sker automatiskt, som en följd av en revision i ett annat lager, innehåller dock ej någon minnesarea för kodning av revisionsinformation eftersom revision i ett sådant lager är självklar. Minnesareor finns således endast i en del av mönsterlagren för vilka det är av betydelse att koda revisioner så att kretsens revisionsläge kan identifieras. I figur 1 visas data i ett läsminne (ROM) 1 om tolv minnesareor á fyra bitar. Varje minnesarea inne- hållande fyra bitar är inramad. Läsminnet l finns i en originalkrets innefattande 5464 266 10 15 20 25 30 « nu tolv mönsterlager med var sin mínnesarea. I kretsen har inga revisioner gjorts.
Minnet är därför programmerat med nollor i samtliga minnesareor vilket markerar att inga revisioner gjorts i något av mönsterlagren. Således innehåller vart och ett av dessa mönsterlager en mínnesarea med en kod som anger mönsterlagrets revisionsläge, dvs för vilken gång i ordningen mönsterlagret har reviderats.
Vid nämnda kretskontroll används ett testorgan 2 till vilket den integrerade kretsen 3 ansluts i enlighet med figur 2 som visar en informationsflödesmodell för testorganet. Ett minne 4 i testorganet innehåller ett testprogram 5 i vilket rutiner för utläsning och kontroll av koderna för de olika mönsterlagrens revisionslager finns lagrade. Testprogrammet 5 innehåller även koderna för de olika mönsterlagrens revisionslägen, vilka koder utgör referensinformation för att i samband med utläsningen kunna identifiera kretsens revisionsläge.
Då en ändring i kretsens funktion önskas görs de för ändringen aktuella maskerna om så att önskad kretsfunktion uppnås. Antag exempelvis att en önskad ändring i kretsens funktion föranleder revision av tre av kretsens mönsterlager som innehåller minnesareor. Med hjälp av CAD-systemet re- videras mönstret för de mot dessa mönsterlager svarande maskerna. Samtidigt som de tre maskernas kretsmönster revideras programmeras maskernas minnes- areor om, genom mönsterförändringar i dessa, för att markera att maskerna är reviderade. Eftersom denna revision antages vara den första som görs i kretsen så programmeras minnesareorna med ettor i minst signifikanta biten, vilket markerar att en revision gjorts i de nya maskerna. De tre reviderade maskerna nytillverkas. Från de tre reviderade maskerna och resterande oreviderade masker tillverkas nya kretsar av samma typ som förut men med ett första revisionsläge, exempelvis kallat Rl.
Inför kontrollen av dessa reviderade kretsar inskrivs referensinformation för det nya revisionsläget Rl i testprogrammet 5. Vid varje mönsterändring i en mask sker dels programmering av läsminnet 1, dels inskrivning i testprogrammet.
Testorganet 2 används som tidigare nämnts för att kontrollera vilket revisions- läge en krets har. Den integrerade kretsen 3 är vid kontrollen ansluten till testorganet 2, i enlighet med figur 2. Vid kretskontrollen styr testprogrammet 5 .,'> 10 15 464 266 drivare 6 i testorganet sa att innehållet i den integrerade kretsens 3 läsminne l (se figur 1) hämtas och levereras till en komparator 7 i testorganet. Hämtningen sker på följande sätt, se figur 1. En adress till ett ord i läsminnet l inläses från testprogrammet S till ett i den integrerade kretsen ingående skiftregister 8.
F rân skiftregistret levereras adressen till en i kretsen ingående adressavkodare 9 som pekar ut det adresserade ordet i läsminnet 1. Ett ord innehåller enligt exemplet en bit från vardera sex minnesareor. Det utpekade ordet levereras från läsminnet l till skiftregistret 8 och därifrån som data till komparatorn 7 i testorganet 2 (se figur 2). Testprogrammet 5 levererar nämnda referens- information till komparatorn 7 i vilken data frân den integrerade kretsens 3 läsminne jämförs med referensinformationen varvid resultatet av jämförelsen levereras till testprogrammet. Som' resultat av kretskontrollen anger test- programmet om revisionsläget för den integrerade kretsen överensstämmer med det förväntade. Testprogrammet kan även vara utformat så att resultatet av kretskontrollen direkt anger kretsens revisionsläge.
Det är även möjligt att förse läsminnet med ytterligare ett minnesorgan i vilket en kod för kretsens typ finns programmerad. Vid kontrollen kan därvid ocksa kretsens typ utläsas.
Claims (1)
1. nu 10 ä 464 266 PATENTKRAV l. Sätt att anordna ett läsminne för utläsning av revisionslägesinformation i en integrerad krets innefattande olika mönsterlager k ä n n e t e c k n a d därav att i varje mönsterlager i vilket omkonstruktioner kan göras är anordnat ett separat minnesorgan för att vid ändring i ett sådant mönsterlager inskriva aktuell revisionslägesinformation i form av en kod varvid minnesorganet i nämnda mönsterlager innehåller en kod för mönsterlagrets eget revisionsläge och att nämnda kod samtidigt inskrivs i ett testorgan (2) som referens- information och att nämnda revisionslägesínformation är anordnad att utläsas ur nämnda minnesorgan och att jämföras med nämnda referensinformation varvid resultatet av jämförelsen anger revisionsläget för den integrerade kretsen (3).
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE8800144A SE464266B (sv) | 1988-01-18 | 1988-01-18 | Saett att anordna ett laesminne foer utlaesning av revisionslaegesinformation i en integrerad krets |
| DE3850648T DE3850648T2 (de) | 1988-01-18 | 1988-11-29 | Verfahren und Anordnung zum Lesen eines Aktualisierungszustandsinformation in einer integrierten Schaltung. |
| EP88850404A EP0325096B1 (en) | 1988-01-18 | 1988-11-29 | A method and an arrangement for reading out updating status information in an integrated circuit |
| US07/287,145 US4975876A (en) | 1988-01-18 | 1988-12-21 | Method for arranging a read-only memory for reading out updating status information in an integrated circuit |
| CA000587490A CA1327647C (en) | 1988-01-18 | 1989-01-04 | Method for arranging a read memory for reading out updating status information in an integrated circuit |
| JP606889A JP2647180B2 (ja) | 1988-01-18 | 1989-01-17 | 集積回路の更新状態情報を提供しかつ調べる方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE8800144A SE464266B (sv) | 1988-01-18 | 1988-01-18 | Saett att anordna ett laesminne foer utlaesning av revisionslaegesinformation i en integrerad krets |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| SE8800144D0 SE8800144D0 (sv) | 1988-01-18 |
| SE8800144L SE8800144L (sv) | 1989-07-19 |
| SE464266B true SE464266B (sv) | 1991-03-25 |
Family
ID=20371099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SE8800144A SE464266B (sv) | 1988-01-18 | 1988-01-18 | Saett att anordna ett laesminne foer utlaesning av revisionslaegesinformation i en integrerad krets |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4975876A (sv) |
| EP (1) | EP0325096B1 (sv) |
| JP (1) | JP2647180B2 (sv) |
| CA (1) | CA1327647C (sv) |
| DE (1) | DE3850648T2 (sv) |
| SE (1) | SE464266B (sv) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219748B1 (en) | 1998-05-11 | 2001-04-17 | Netlogic Microsystems, Inc. | Method and apparatus for implementing a learn instruction in a content addressable memory device |
| US6795743B1 (en) | 2000-09-18 | 2004-09-21 | Dell Products L.P. | Apparatus and method for electronically encoding an article with work-in-progress information |
| US11934094B2 (en) | 2021-03-23 | 2024-03-19 | International Business Machines Corporation | Mask fingerprint using mask sensitive circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2545047C3 (de) * | 1975-10-08 | 1978-09-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Herstellung eines Halbleiterfestwertspeichers |
| US4414665A (en) * | 1979-11-21 | 1983-11-08 | Nippon Telegraph & Telephone Public Corp. | Semiconductor memory device test apparatus |
| US4451903A (en) * | 1981-09-14 | 1984-05-29 | Seeq Technology, Inc. | Method and device for encoding product and programming information in semiconductors |
| JPS5853093A (ja) * | 1981-09-22 | 1983-03-29 | Fujitsu Ltd | 半導体装置 |
| JPS6145498A (ja) * | 1984-08-08 | 1986-03-05 | Hitachi Ltd | 半導体集積回路装置 |
| JP2580558B2 (ja) * | 1985-04-26 | 1997-02-12 | 株式会社日立製作所 | インタフェース装置 |
-
1988
- 1988-01-18 SE SE8800144A patent/SE464266B/sv not_active IP Right Cessation
- 1988-11-29 DE DE3850648T patent/DE3850648T2/de not_active Expired - Fee Related
- 1988-11-29 EP EP88850404A patent/EP0325096B1/en not_active Expired - Lifetime
- 1988-12-21 US US07/287,145 patent/US4975876A/en not_active Expired - Lifetime
-
1989
- 1989-01-04 CA CA000587490A patent/CA1327647C/en not_active Expired - Fee Related
- 1989-01-17 JP JP606889A patent/JP2647180B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0325096A1 (en) | 1989-07-26 |
| DE3850648T2 (de) | 1994-10-27 |
| DE3850648D1 (de) | 1994-08-18 |
| CA1327647C (en) | 1994-03-08 |
| EP0325096B1 (en) | 1994-07-13 |
| US4975876A (en) | 1990-12-04 |
| SE8800144D0 (sv) | 1988-01-18 |
| JPH01225000A (ja) | 1989-09-07 |
| JP2647180B2 (ja) | 1997-08-27 |
| SE8800144L (sv) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7472331B2 (en) | Memory systems including defective block management and related methods | |
| KR100704628B1 (ko) | 다수의 스트링을 사용하여 상태 정보를 저장하는 방법 및비휘발성 저장 장치 | |
| TWI502385B (zh) | 修改積體電路佈局之方法 | |
| JPS58111200A (ja) | デ−タ処理システム | |
| EP0225499B1 (en) | Seed and stitch approach to embedded arrays | |
| KR20010081011A (ko) | 메모리 리던던시 기법 | |
| GB2123587A (en) | A semiconductor rom | |
| US5230058A (en) | IC chip having volatile memory cells simultaneously loaded with initialization data from uniquely associated non-volatile memory cells via switching transistors | |
| US4750158A (en) | Integrated matrix of nonvolatile, reprogrammable storage cells | |
| KR100745497B1 (ko) | 불휘발성 반도체 기억장치 및 블록 용장 구제 방법 | |
| SE464266B (sv) | Saett att anordna ett laesminne foer utlaesning av revisionslaegesinformation i en integrerad krets | |
| EP0212451A2 (en) | A semiconductor memory device having two column transfer gate transistor groups independently provided for a sense amplifier and a programming circuit | |
| US20040003366A1 (en) | Method for making layout data in semiconductor integrated circuit | |
| US6874073B2 (en) | Method for managing data stored primarily in a read-only memory | |
| JP2003124441A (ja) | 耐故障性固体メモリ | |
| KR100502130B1 (ko) | 반도체 기억 장치 및 그 설정 방법 | |
| US20040143805A1 (en) | Device for determining the mask version utilized for each metal layer of an integrated circuit | |
| DE102004019675B4 (de) | Speicher mit Referenz-eingeleitetem sequentiellen Lesen | |
| EP0011717B1 (en) | A magnetic bubble domain memory system | |
| US5386380A (en) | Bypass scheme for ROM IC | |
| JP4692806B2 (ja) | 記憶手段の使用方法及びこれを用いた演算装置、制御プログラム | |
| EP0736876B1 (en) | Selective fuse encoder | |
| US20060282720A1 (en) | Method for the automatic provision of repair position data of fuse elements in integrated memory circuit | |
| JPS57198599A (en) | Memory device having redundancy | |
| JPH11296365A (ja) | 電子装置の修正システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| NAL | Patent in force |
Ref document number: 8800144-1 Format of ref document f/p: F |
|
| NUG | Patent has lapsed |
Ref document number: 8800144-1 Format of ref document f/p: F |