DE19710884A1 - Bipolar-Transistoren mit isoliertem Gate - Google Patents

Bipolar-Transistoren mit isoliertem Gate

Info

Publication number
DE19710884A1
DE19710884A1 DE19710884A DE19710884A DE19710884A1 DE 19710884 A1 DE19710884 A1 DE 19710884A1 DE 19710884 A DE19710884 A DE 19710884A DE 19710884 A DE19710884 A DE 19710884A DE 19710884 A1 DE19710884 A1 DE 19710884A1
Authority
DE
Germany
Prior art keywords
cells
group
gate
component
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19710884A
Other languages
English (en)
Inventor
Michael John Evans
Robert Charles Irons
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IXYS UK Westcode Ltd
Original Assignee
Westinghouse Brake and Signal Co Ltd
Westinghouse Brake and Signal Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Brake and Signal Co Ltd, Westinghouse Brake and Signal Holdings Ltd filed Critical Westinghouse Brake and Signal Co Ltd
Publication of DE19710884A1 publication Critical patent/DE19710884A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Die Bonding (AREA)

Description

Die vorliegende Erfindung betrifft Bipolar-Transistoren mit iso­ liertem Gate (IGBT′s), die nicht verriegelnd sind, d. h. in den nicht leitenden Zustand zurückgehen, wenn kein Gate-Signal anliegt oder die Gate-Elektrode auf das Potential des Source-Anschlusses gelegt wird.
IGBT-artige Bauelemente er fordern eine sehr feine Geometrie mit einer entsprechenden Fehlerwahrscheinlichkeit, die die Leistung des Bauelements beeinflußt. Da die verschiedenen Zellen eines sol­ chen Bauelementes parallel arbeiten, ist ein Fehler, der zu einer permanenten Leitfähigkeit einer Zelle führt, katastrophal. Die hohe Anzahl von Zellen, die in großen Bauelementen für hohe Lei­ stung benötigt wird, führt daher zu besonderen Herstellungsproble­ men.
Bei der Herstellung von großen solchen Bauelementen ist eine Viel­ zahl von Methoden verwendet worden, um dieses Problem zu umgehen. Hierzu gehören die Montage einer größeren Anzahl von ausgewählten kleineren Einheiten in einem gemeinsamen Gehäuse oder die Methode, die Source-Kontakte von fehlerhaften Teilen eines einzigen Sili­ zium-Substrates (Wafer) offen zu lassen. Die Beschränkungen sol­ cher Methoden hat die Anwendung solcher Bauelemente in der Vergan­ genheit sehr behindert. Insbesondere ist die Möglichkeit verloren gegangen, ein Bauelement zwischen zwei großer Elektroden einzu­ spannen, die als effiziente Ladungsleitmittel wirken und die Ver­ lustwärme von zwei Seiten abführen, wie es üblicherweise mit her­ kömmlichen Leistungs-Halbleitern getan wird. Darüber hinaus führt die Notwendigkeit, größere Einheiten durch Zusammenfassung von kleineren Einheiten in einem Gehäuse herzustellen, zu einer Ver­ größerung der Gesamtfläche der Sperrschichten für die Hauptspan­ nung und begrenzt die Gestaltung solcher Sperrschichten auf ebene Möglichkeiten, mit der Konsequenz, daß die verfügbaren Bereiche für Schutzring-Strukturen zum Sperren von hohen Spannungen verlo­ ren gehen.
EP-A- 0 237 932 und EP-A-0 649 176 offenbaren jeweils ein Bauele­ ment mit einer Vielzahl von IGBT-artigen Zellen, die gruppenweise auf einem einzelnen Silizium-Wafer angeordnet sind, wobei jede Gruppe von Zellen eine vereinigte Gate-Struktur und eine vereinig­ te Source-Struktur aufweisen, die elektrisch isoliert, aber physi­ kalisch überlappend sind.
Aus dem Artikel "Large Area MOS-Gated Power Devices Using Fusible Link Technology", von P. Venkatraman & B. Jayant Baliga, in der IEEE Transactions on Electric Diveces", Jahrgang 43, Nr. 2, Fe­ bruar 1996, zeigt ein großflächiges MOS-Gate Leistungs-Bauelement, das in einer Anzahl von kleineren Segmenten unterteilt ist. Die Source-Anschlüsse der Segmente werden durch eine Metallschicht elektrisch miteinander verbunden, die sich über den gesamten Ober­ bereich des Bauelementes erstreckt. Der Gate-Anschluß eines jeden Segmentes ist mit einem gemeinsamen Gate-Bus mittels eines Siche­ rungselementes verbunden, so daß ein fehlerhaftes Segment mittels seines zugeordneten Sicherungselementes isoliert werden kann.
Gemäß der vorliegenden Erfindung wird ein Halbleiterbauelement geschaffen, mit einer Vielzahl von IGBT-artigen Zellen, die in Gruppen auf einem einzigen Silizium-Wafer angeordnet sind, wobei jede Gruppe von Zellen eine gemeinsame Gate-Struktur und eine ge­ meinsame Source-Struktur aufweist, die elektrisch von der Gate-Struktur isoliert ist, sie jedoch physikalisch überlagert, wobei die Gate-Struktur einer jeden Gruppe von Zellen mittels eines ent­ fernbaren Verbindungselementes mit einer einzelnen Gate-Elektrode für das gesamte Bauelement verbunden ist, so daß die Gate-Verbin­ dung zu einer beliebigen Gruppe von Zellen unterbrochen werden kann, indem das Verbindungselement entfernt wird, so daß die ent­ sprechende Gruppe von Zellen abgeschaltet wird, wobei jede Gruppe von Zellen separat mit einem eingebauten, kontrollierten Shunt-Leiter zwischen ihrer source-Struktur und ihrer Gate-Struktur ver­ sehen ist.
Normalerweise führt die Anwesenheit eines nicht gewollten Leiters zwischen der Source-Struktur und der Gate-Struktur einer Gruppe von Zellen zu der Notwendigkeit, diese Gruppe abzuschalten, daß im Fall, daß der nicht gewollte Leiter unzuverlässig ist, wird die Leitfähigkeit des eingebauten, geregelten Shunt-Leiters verwendet, um den "Aus-Zustand" der abgeschalteten, d. h. von der Gate-Struk­ tur getrennten Gruppe, zu gewährleisten.
Das Verfahren und die Mittel, mit denen die richtigen Trennungen erreicht werden, bestehen darin, in einem ersten Schritt eine Gruppe von Zellen zu identifizieren, die einen Fehler beinhalten, d. h. einen wesentlich höheren Leitwert zwischen ihrer Gate-Struk­ tur und ihrer Source-Struktur, als durch den gewollten Shunt-Lei­ ter gegeben wäre, und Entfernen in einem zweiten Schritt des Gate-Verbindungselementes, z. B. durch einen Stromstoß, Laserbestrah­ lung, chemisches Ätzen, mechanischen Abrieb etc.
Die Elektrodenoberflächen der Source-Strukturen aller Gruppen sind vorzugsweise coplanar und werden gleichzeitig durch ein planares Kontaktelement kontaktiert, das elektrisch und thermisch leitend ist, um einen großen Bereich mit einer elektrischen und thermi­ schen Senke zu bilden.
Die Fläche des Silizium-Wafers, die dem genannten Element abge­ wandt ist, kann einen Emitter für alle Zellen bilden, und kann mit einem weiteren leitfähigen Element versehen sein, wobei das weite­ re leitende Element mit einer Versorgungselektrode durch Löten oder Anpressen verbunden ist, die im wesentlichen die Abmessungen des planaren Elements aufweist.
Dabei kann die Hauptsperrschicht des Bauelementes an einer abge­ winkelten Oberfläche (141) der Siliziumscheibe (1) an ihrem äuße­ ren Umfang enden.
Die Erfindung wird im folgenden unter Bezug auf die Zeichnung nä­ her beschrieben. In der Zeichnung zeigen:
Fig. 1 den typischen Aufbau einer einfachen IGBT-Zeile,
Fig. 2 eine Anordnung von Gruppen von Zellen, wie sie in Bauelementen gemäß dem Stand der Technik verwendet worden ist,
Fig. 3 eine einfache Anordnung von Zellen, wie sie in ei­ nem Ausführungsbeispiel der vorliegenden Erfindung verwendet wird,
Fig. 4 eine einfache Anordnung von Zellen, wie sie in ei­ ner anderen Ausführungsform der vorliegenden Erfin­ dung verwendet wird,
Fig. 5 einen Schnitt längs der Linie B-B1 in Fig. 4,
Fig. 6 einen Schnitt längs der Linie C-C1 in Fig. 4,
Fig. 7 eine Anordnung einer Gruppe von Zellen auf einem einzigen Wafer mit einer umfangsmäßigen Begrenzung des Sperrbereichs gemäß einer weiteren Ausführungs­ form der Erfindung,
Fig. 8 einen Schnitt längs der Linie A-A1 in Fig. 7, und
Fig. 9 einen Schnitt längs der Linie B-B1 in Fig. 7.
Fig. 1 zeigt im Querschnitt den typischen Aufbau einer einzelnen IGBT-Zelle und Fig. 2 zeigt eine Anordnung von Zellen, wie sie aus dem Stand der Technik bekannt ist. Ein Wafer 1 aus n-dotiertem Silizium weist an einer ersten Fläche 2 Bereiche 3 und 4 auf, die jeweils durch aufeinanderfolgende Diffusionen von n- und p-Verun­ reinigungen gebildet werden. An der gegenüberliegenden Fläche 5 weist der Wafer 1 ein feines Muster von Fenstern 20 in Form schma­ ler Streifen auf, mit einer Oberflächenmaske aus einer dünnen Schicht 6 eines thermisch gezüchteten Siliziumdioxyds, das von einer Schicht 7 überdeckt wird, die im Dampfabscheideverfahren (CVD) aufgebracht worden ist und aus geimpftem polykristallinen Silizium besteht, gefolgt von einer im CVD-Verfahren aufgebrachten dielektrischen Schicht 8 aus Siliziumdioxyd. Jedes Fenster 20 ist der zentrale Bereich einer einzelnen IGBT-Zelle. Innerhalb des Fensters befindet sich ein geimpfter Bereich des p-Typs, der durch Eindiffundieren geschaffen wurde, dessen Umfangsgrenzen erweitert sind durch Einsetzen und Eindiffundieren eines p-Typs-Donator 10 niedriger Konzentration gefolgt von einem Bereich mit eingesetzten n+ Donator 11, wobei dasselbe Fenster als Maskierung verwendet wird, aber weniger eindefundiert wird, so daß der Bereich voll­ ständig innerhalb der Grenzen des erweiterten p-Bereichs 10 liegt. Die Hauptelektrode an der zweiten Fläche ist die Source-Elektrode, die aus einer Metallisation 12 besteht, die so aufgebracht und gesintert ist, daß die dielektrische CVD-Schicht 8 bedeckt wird und diese Bereiche innerhalb der Fenster über die Länge der n-Typ dotierten Region 11, wie in Fig. 2 dargestellt. (Fig. 1 ist ein Schnitt längs der Linie A-A1 gemäß Fig. 2 und stellt eine Zelle dar). Das polykristalline Silizium ist in den Endbereichen 7a ei­ ner jeden Zelle durch die angrenzende Bildung eines weiteren Fen­ sters 13 in der dielektrischen Schicht 8 freigelegt, so daß eine Kontaktierung mit der Gate-Elektrode möglich ist, die in Form ei­ ner metallisierten Schicht 14 um eine jede Gruppe von Zellen herum verläuft und einen Rahmen bildet, die die Enden aller solcher po­ lykristallinen Siliziumstreifen elektrisch miteinander verbindet. Eine Anzahl solcher metallisierter Gate-Rahmen kann gemeinsam ver­ bunden werden. Der Rahmen kann einen erweiterten metallisierten Bereich 14a aufweisen, der als Anschlußbereich für Drahtverbindun­ gen genutzt werden kann. Die Fläche 2 des Wafers 1 ist über eine Metallisation 21 mit einer größeren Elektrode verbunden, oder durch Löten, zur Verwendung als Anoden-Elektrode. Weitere Be­ schreibungen des Aufbaus und der Herstellung von ähnlichen Bauele­ menten gemäß dem Stand der Technik können der folgenden Literatur­ stelle entnommen werden: MODERN POWER DEVICES by B. Jayant Baliga; John Wiley and Sons, Inc., N.Y., 1987 [ISBN 0-471-63781-5] (vgl. S. 350 ff.).
Fig. 3 zeigt eine Gruppe von streifenartigen Zellen gemäß Fig. 1 (die auch einen Schnitt längs der Linie A-A1 gemäß Fig. 3 dar­ stellt), die in ähnlicher Weise mittels eines Verbindungsrahmens für die Enden 7a ihrer polykristallinen Silizium-Gate-Elektroden 7 umgeben ist. Im Gegensatz zu Fig. 3 ist dieser Rahmen jedoch ein Sekundärrahmen 114, der so benannt wird, da er lediglich dazu vor­ gesehen ist, die Enden der Gate-Elektroden lediglich einer Gruppe miteinander zu verbinden, während ein anderer Sekundärrahmen die­ selbe Funktion für andere Gruppen von Zellen ausführt. Jeder Se­ kundärrahmen 114, der jeweils eine gemeinsame Gate-Struktur bil­ det, ist mittels eines entfernbaren Verbindungselementes 115 mit einem metallisierten Bereich verbunden, der einen primären Gate-Rahmen 116 bildet. Jede beliebige Gruppe von Zellen, die von einem Sekundär-Gate-Rahmen 114 umgeben ist, kann von dem jeweiligen Pri­ märrahmen 116 abgetrennt werden, indem das entsprechende entfern­ bare Verbindungselement 115 unterbrochen oder entfernt wird. Vor­ ausgesetzt, daß die durch den abgetrennten Sekundärrahmen versorg­ te Gruppe von Zellen völlig inaktiv verbleibt, wird sie beim Be­ trieb des Bauelementes keine Rolle spielen. Demgemäß kann jede Gruppe von Zellen, die eine potentielle Fehlstelle enthält, auf­ grund derer das Gate-Signal wegen fehlerhafter Isolierung zwischen Gate 7 und der gemeinsamen Source-Struktur 12 der Gruppe kurzge­ schlossen werden könnte, durch Abkoppeln des Sekundärrahmens 114 vom Primärrahmen 116 mittels des entfernbaren Verbindungselementes 115 isoliert werden, um einen zufriedenstellenden Betrieb der ver­ bleibenden Gruppen von Zellen zu gewährleisten. Es gibt eine Viel­ zahl von geeigneten Methoden, um das Verbindungselement 115 zu unterbrechen, u. a. (aber nicht ausschließlich) chemische Erosio­ nen, mechanischer Abrieb, Belastung durch elektrische Stromstöße und Laserbestrahlung.
Fig. 4 zeigt ein weiteres Merkmal, das im Zusammenhang mit einem jeden Sekundär-Gate-Rahmen 114 verwendet wird, um ein Bauelement gemäß der vorliegenden Erfindung zu schaffen. Durch einen Kurz­ schluß zwischen einem Gate 7 und der Source 12 aufgrund einer man­ gelhaften Isolation würde erwartungsgemäß die betroffene Gruppe von Zellen permanent nicht leitend. Da jedoch ein solches Merkmal nur als Fehler vorhanden ist, kann es u. U. nicht zuverlässig sein. Ein eingebauter, gesteuerter Shunt-Leiter zwischen dem Sekundär­ rahmen 114 und dem Source-Anschluß 12 wird daher hinzugefügt, wo ein zuverlässiges Verhalten sicherzustellen. Zu diesem Zweck ist ein zusätzlicher Streifen 117 aus polykristallinen Silizium über die Oberfläche der Gate-Oxydschicht 6 gelegt, der sich von dem Sekundärrahmen 114 in jede Gruppe von Zellen hineinerstreckt und durch das CVD-Oxyd 8 überdeckt wird. Das einwärtige Ende des Streifens 117 ist vergrößert, so daß ein Kontaktbereich 117a ge­ bildet wird, der über ein Fenster 118 in der Oxydschicht 8 der Source 12 kontaktiert wird. Der elektrische Widerstand des aus polykristallinen Silizium bestehenden Streifens 117 wird einge­ stellt (z. B. durch Dotieren), um die gewünschte Leitfähigkeit zwi­ schen den metallisierten Schichten 114, 12 des Sekundärrahmens und der Source herzustellen. Die Konstruktion ist durch Schnitte B-B1 und C-C1 in den Fig. 5 und 6 dargestellt.
Fig. 7 zeigt eine Anordnung von Gruppen von IGBT-Zellen, die auf einer Scheibe angeordnet sind, die einen einzigen Silizium-Wafer aufweist, wobei die gleichen Bezugszeichen wie in den vorhergehen­ den Figuren verwendet worden sind, falls diese zutreffen. Jede Gruppe von Zellen füllt einen trapezförmigen Sekundär-Gate-Rahmen 114 aus, wobei die Länge der Fensterstreifen parallel zu den Sei­ ten des Trapezes ausgerichtet sind und in der Länge geeignet abge­ stuft sind. Fig. 8 ist ein Querschnitt längs der Linie A-A1 in Fig. 7 (d. h. längs der Mittellinie zwischen zwei Streifenfen­ stern) und Fig. 9 ist ein Querschnitt längs der Linie B-B1 in Fig. 7 (d. h. senkrecht zur Linie der Zellen) und erstreckt sich radial nach außen durch die Kante der Siliziumscheibe 1, um darzu­ stellen, wie die Sperrbereiche abgeschlossen werden können. Die Anordnung von trapezförmigen Gruppen von Zellen ermöglicht es, die Siliziumscheibe 1 effizient zu nutzen. Der Primär-Gate-Rahmen 116, der alle Sekundärrahmen 114 mittels der entfernbaren Verbindungs­ elemente 115 verbindet, ist in günstiger Weise im Mittelbereich der Scheibe zusammengefaßt, um einen Gate-Kontaktbereich 116a zu bilden. Herkömmlicherweise würde eine Drahtverbindung oder mehrere Drahtverbindungen in diesem Bereich vorgesehen, aber es ist zweck­ mäßig, einen federnden Kontakt zu verwenden. Eine Verbindung zu allen notwendigen Teilen der Sourceschichten 12 wird hergestellt, indem eine flache Platte 130 mit großem Bereich (z. B. eine dicke Molybdänscheibe) gegen die Oberflächen 12a gedrückt wird. Alterna­ tiv kann eine dielektrische Beschichtung 131 (z. B. ein Polyamid­ lack) über die Bereiche von Primär- und Sekundär-Gate-Rahmen, und über die entfernbaren Verbindungselemente zwischen diesen aufge­ bracht werden, um die Möglichkeit auszuschließen, daß irgendein leitender Fremdkörper oder Metall, das bei den folgenden thermi­ schen Belastungen oder Kompressionskräften abgelöst wird, einen Kurzschluß zwischen den Source- und Gate-Elektroden verursacht. Die Kantenregion der dargestellten Siliziumscheibe 1 umfaßt eine stärker p-dotierte Zone 140, die eine geeignete Konzentration an Dotierungsstoffen aufweist, wie sie beispielsweise für die Sperr­ zone eines Thyristors verwendet würde. Auf diese Weise kann eine herkömmliche doppelte Abschrägung mit negativen Abschrägungen 141 und positiver Abschrägung 142 verwendet werden, gefolgt von einem Anätzen der abgeschrägten Oberflächen und Aufbringen einer dielek­ trischen Beschichtung 143 aus einem Silastomer oder Harz. Alterna­ tive Profile (z. B. eine doppelt positive Abschrägung) können ver­ wendet werden, so wie sie aus dem Stand der Technik bekannt sind.
Bauelemente mit einer hohen Rückwärtssperrspannung können ebenso hergestellt werden, indem die n-Zwischenschicht 3 weggelassen wird und die ursprüngliche n-dotierte Siliziumscheibe 1 dicker ausge­ führt wird. Die Fläche 2, die für alle Zellen einen Emitter bil­ det, wird mit einer Anodenmetallisation 21 versehen, die an eine Trägerelektrode angelötet oder gegen diese gepreßt werden kann, die im wesentlichen Abmessungen der Platte 130 aufweist.

Claims (5)

1. Halbleiterbauelement mit einer Vielzahl von IGBT-artigen Zel­ len, die in Gruppen auf einem einzigen Silizium-Wafer (1) angeordnet sind, wobei jede Gruppe von Zellen eine gemeinsame Gate-Struktur (114) und eine gemeinsame Source-Struktur (12) aufweist, die elektrisch von der Gate-Struktur (114) isoliert ist, sie jedoch physikalisch überlagert, dadurch gekennzeich­ net, daß die Gate-Struktur (114) einer jeden Gruppe von Zel­ len mittels eines entfernbaren Verbindungselementes (115) mit einer einzelnen Gate-Elektrode (116) für das gesamte Bauele­ ment verbunden ist, so daß die Gate-Verbindung zu einer be­ liebigen Gruppe von Zellen unterbrochen werden kann, indem das Verbindungselement entfernt wird, so daß die entsprechen­ de Gruppe von Zellen abgeschaltet wird, wobei jede Gruppe von Zellen separat mit einem eingebauten, kontrollierten Shunt-Leiter (117) zwischen ihrer Source-Struktur (12) und ihrer Gate-Struktur (114) versehen ist.
2. Bauelement nach Anspruch 1, wobei die Elektrodenoberflächen (12a) der Source-Strukturen (12) aller Gruppen coplanar sind und gleichzeitig durch ein ebenes, elektrisch und thermisch leitendes Element (130) kontaktiert werden.
3. Bauelement nach Anspruch 2, wobei die Fläche (2) des Silizi­ um-Wafers (1), die dem genannten Element (13) abgewandt ist, einen Emitter für alle Zellen bildet und mit einem weiteren leitenden Element (21) versehen ist.
4. Bauelement nach Anspruch 3, wobei das weitere leitende Ele­ ment (21) mit einer Versorgungselektrode durch Löten oder Anpressen verbunden ist, die im wesentlichen die Abmessungen des planaren Elements (130) aufweist.
5. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Hauptsperrschicht des Bauelementes an einer abgewinkelten Oberfläche (141) der Siliziumscheibe (1) an ihrem äußeren Umfang endet.
DE19710884A 1996-03-18 1997-03-15 Bipolar-Transistoren mit isoliertem Gate Withdrawn DE19710884A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GBGB9605672.6A GB9605672D0 (en) 1996-03-18 1996-03-18 Insulated gate bipolar transistors

Publications (1)

Publication Number Publication Date
DE19710884A1 true DE19710884A1 (de) 1997-10-30

Family

ID=10790594

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19710884A Withdrawn DE19710884A1 (de) 1996-03-18 1997-03-15 Bipolar-Transistoren mit isoliertem Gate

Country Status (4)

Country Link
US (1) US5831291A (de)
JP (1) JP4002319B2 (de)
DE (1) DE19710884A1 (de)
GB (2) GB9605672D0 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19808154A1 (de) * 1998-02-27 1999-09-02 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
DE19823170A1 (de) * 1998-05-23 1999-11-25 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
US6576936B1 (en) 1998-02-27 2003-06-10 Abb (Schweiz) Ag Bipolar transistor with an insulated gate electrode

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190970B1 (en) * 1999-01-04 2001-02-20 Industrial Technology Research Institute Method of making power MOSFET and IGBT with optimized on-resistance and breakdown voltage
US8884361B2 (en) 2002-07-19 2014-11-11 Renesas Electronics Corporation Semiconductor device
JP3750680B2 (ja) * 2003-10-10 2006-03-01 株式会社デンソー パッケージ型半導体装置
CN105051876B (zh) * 2012-11-26 2018-03-27 D3半导体有限公司 用于垂直半导体器件的精度提高的器件体系结构和方法
JP2014229794A (ja) * 2013-05-23 2014-12-08 トヨタ自動車株式会社 Ｉｇｂｔ
JP6094392B2 (ja) * 2013-06-11 2017-03-15 株式会社デンソー 半導体装置
JP5715281B2 (ja) * 2014-04-18 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置
DE112016005077T5 (de) 2015-11-05 2018-08-30 Abb Schweiz Ag Leistungshalbleitervorrichtung und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758782B2 (ja) * 1986-03-19 1995-06-21 株式会社東芝 半導体装置
DE4134855C2 (de) * 1990-10-31 2001-03-15 Fuji Electric Co Ltd MOS-Halbleiterelement
JPH07161992A (ja) * 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19808154A1 (de) * 1998-02-27 1999-09-02 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
US6576936B1 (en) 1998-02-27 2003-06-10 Abb (Schweiz) Ag Bipolar transistor with an insulated gate electrode
DE19823170A1 (de) * 1998-05-23 1999-11-25 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode

Also Published As

Publication number Publication date
GB2311412A (en) 1997-09-24
JPH1022504A (ja) 1998-01-23
GB9702832D0 (en) 1997-04-02
US5831291A (en) 1998-11-03
GB2311412B (en) 2000-06-14
JP4002319B2 (ja) 2007-10-31
GB9605672D0 (en) 1996-05-22

Similar Documents

Publication Publication Date Title
EP1019964B1 (de) Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung
DE2542518C3 (de)
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE2226613C3 (de) Schutzvorrichtung für einen Isolierschicht-Feldeffekttransistor
DE102008054073A1 (de) Halbleiterbauelement mit elektronischen Sicherungen mit erhöhter Programmiereffizienz
DE4405482C2 (de) Halbleiterbauelement
DE3806164C2 (de)
DE3834841A1 (de) Integrierte schaltung in einem substrat zum abschirmen der injektion von ladungen in das substrat
DE19710884A1 (de) Bipolar-Transistoren mit isoliertem Gate
DE2604088B2 (de) Integrierte Halbleiterschaltung
DE10342028B4 (de) Verfahren zum Bereitstellen einer Antifuse mit verringerter Programmierspannung und integrierte Schaltung damit
DE2953931C2 (de)
DE68916192T2 (de) Ausgangspuffer einer integrierten Schaltung mit einem verbesserten ESD-Schutz.
DE2945347A1 (de) Thyristor mit hilfsemitterelektrode und verfahren zu seinem betrieb
DE4304273C2 (de) Schalt-Bauelement
DE2030423A1 (de) Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc
DE2329398C3 (de) In Rückwärtsrichtung leitendes Thyristorbauelement
EP1003218A1 (de) Halbleiteranordnungen mit einer Schottky-Diode und einer Diode mit einem hochdotierten Bereich und entsprechende Herstellungsverfahren
DE7141390U (de) Halbleiteranordnung insbesondere feldeffekttransistor mit diffundierten schutzbereichen und/oder isolierenden torbereichen
DE2915885C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE1539070A1 (de) Halbleiteranordnungen mit kleinen Oberflaechenstroemen
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
DE3622141C2 (de) Treiberelement für induktive Lasten
DE2545047C3 (de) Verfahren zur Herstellung eines Halbleiterfestwertspeichers
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: WESTCODE SEMICONDUCTORS LTD., BRISTOL, GB

8139 Disposal/non-payment of the annual fee