JP4002319B2 - 絶縁ゲートバイポーラトランジスタ - Google Patents
絶縁ゲートバイポーラトランジスタ Download PDFInfo
- Publication number
- JP4002319B2 JP4002319B2 JP06304097A JP6304097A JP4002319B2 JP 4002319 B2 JP4002319 B2 JP 4002319B2 JP 06304097 A JP06304097 A JP 06304097A JP 6304097 A JP6304097 A JP 6304097A JP 4002319 B2 JP4002319 B2 JP 4002319B2
- Authority
- JP
- Japan
- Prior art keywords
- cell group
- gate
- gate frame
- semiconductor device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 description 7
- 239000000654 additive Substances 0.000 description 6
- 230000000996 additive effect Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、捕捉されない、すなわちゲート信号が印加されず、あるいはゲート電極がソースに対して短絡している場合にオフ状態に戻る、複数の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ’ｓ）に関する。
【０００２】
【従来の技術】
ＩＧＢＴ型デバイスは、デバイス実行に影響を与える欠陥を結果として有する可能性をもった非常に精緻な形状を要求する。１つのデバイス内の種々のセルは並行して動作するため、永続的な状態でセルに生起する欠陥は悲劇的な結末となる。それゆえ、大きく、高いパワーデバイスで要求されるセル群の複合は、特に製造上、重大な問題を与える。
【０００３】
【発明が解決しようとする課題】
この問題の抜け道を考え出す種々の方法は、大きなデバイスの製造において用いられる。これらは、単一のデバイス内部に閉じこめられた複数の選択されたより小さなユニットの集合、あるいは単一のシリコンウェーハの開回路の欠陥部分のソースコンタクトを残すことを含む。このようなアプローチの制限は、デバイス利用の効率を非常に束縛する。特に、伝統的なパワー半導体で共通してなされるように、効率的な電流媒体として動作するための２つの大きな電極間でのデバイスを押え、かつ熱を取り除くという二面性のある能力が失われる。さらに、小さなユニットの集合の複合的な内部閉じ込めによって大きなデバイスを作成する必要性が、主電圧阻止結合の全周囲に増大し、実質的に、平面集合への結合を、高電圧阻止能力が要求される表面ガードリング構造までの有効領域の引渡しを結果的にもって、この結合のデザインを制限する。
【０００４】
なお、ＥＰ−Ａ−０２３７９３２及びＥＰ−Ａ−０６４９１７６のそれぞれには、単一シリコンウェーハ上のグループとして配列されたＩＧＢＴのような複数のセルを有したデバイスが記載され、各セル群は、１つに結合されたゲート構造と、このゲート構造から電気的に絶縁されるが物理的にこのゲート構造を覆う、１つに結合されたソース構造をもっている。
【０００５】
また、「可融性リンク技術を用いた大領域ＭＯＳゲートパワーデバイス（Large Area MOS-Gated Power Devices Using Fusible Link Technology）」（P.Venkatraman & B.Jayant Baliga著,"IEEE Transactions on Electric Devices",Vol.43,No.2,February 1996）と題した論文には、いくつかの小さなセグメントに区分けした大領域ＭＯＳゲートパワーデバイスが記載されている。このセグメントのソースは、デバイス全体の上部を覆うソース金属層によって短絡されている。各セグメントのゲートは、可融性リンクを介して共通ゲートバスに接続され、欠陥セグメントはこの可融性リンクを介して分離される。
【０００６】
そこで、本発明は、上述した問題点を除去し、使用できないセルグループのオフ状態の安定性を保証し、使用できるセルグループを十分に動作させることができる絶縁ゲートバイポーラトランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明では、単一のシリコンウェーハ上にグループで配列された複数のＩＧＢＴのようなセルのセルグループを有する半導体デバイスを提供し、各セルグループは１つに結合されたゲート構造と、このゲート構造から電気的に絶縁されるが物理的にこのゲート構造を覆う１つに結合されたソース構造とを有し、各セルグループのゲート構造は、デバイス全体に対する単一のゲート電極に、取り外し可能なリンクを介して導かれることを特徴とし、これによりどのセルグループに対するゲート接続もこのリンクの取り外しによって切り離され、対応するセルグループは使用できなくなり、各セルグループには、それぞれ、ソース構造とゲート構造との間のはめ込み制御される分岐コンダクタンスが提供される。
【０００８】
普通、必要な絶縁がなされるセル群のソース構造とゲート構造との間に意図しないコンダクタンスが存在するが、この意図しないコンダクタンスは信頼できず、はめ込み制御される分岐コンダクタンスの制御されたコンダクタンスは、使用できないセル群のオフ状態の安定性を保証するのに用いられる。
【０００９】
適切な絶縁が達成される処理及び手段は、欠陥、すなわちゲート構造とソース構造との間における意図した分岐コンダクタンスによって提供されるものよりも実質的に高いコンダクタンスを含むセル群をまず確認し、その後、例えば電流パルスの放電、レーザ照射、化学エッチング、機械的摩滅等によってゲートリンクを取り除く。
【００１０】
全セル群のソース構造の電極表面は、好ましくは、同一平面上にあり、同時に広領域の電気及び熱シンクを提供する平面的な電気的及び熱的な導電部材によって接合される。
【００１１】
この部材から離隔されたシリコンウェーハの面は、全てのセル群に対する共通コレクタを提供し、さらに、上述した平面導電部材に実質的に対応する領域で支持電極にはんだ付けされ、または強い接触がもたれる導電部材が提供される。
【００１２】
デバイスの基本的な電圧阻止接合は、外側周辺で、シリコンディスクの角度を持たせた表面で終端される。
【００１３】
本発明は、以下の添付図面とともに実施例によって以下述べられる。
【００１４】
【発明の実施の形態】
図１は、１つのＩＧＢＴセルの典型的な構造の断面図を示し、図２は、先行技術で示されるようなセル群の配列を示している。ｎ型シリコンのウェーハ１は、第１の面２で、ｎ及びｐ型不純物の連続する拡散によってそれぞれ領域３，４を形成している。この第１の面２の反対の面５で、ウェーハ１は、熱成長した酸化シリコンの薄膜６からなる表面マスクの内側に狭い線状（ストリップ）の窓２０の精緻なパターンを有し、この表面マスクはドープされた多結晶シリコンのＣＶＤ（化学気相堆積法：Chemical Vapour Deposition）層７によって覆われ、さらに酸化シリコンのＣＶＤ絶縁層８によって覆われる。各窓２０は、単一のＩＧＢＴセルの中心エリアを定めている。窓内では拡散されたｐ型ドープ領域９があり、この領域９の周辺は、注入と、マスキングエージェントとしての同じ窓の利用によってこの周辺に配列され、さらなるｎ+添加物１１による、より低い濃度のｐ型添加物１０の拡散とによって広げられるが、広げられるｐ型領域１０の境界以内に完全に存在させるため、より狭い範囲に拡散される。第２の面５での主電極は、ソース電極であり、このソース電極は、図２に示すように、ＣＶＤ絶縁層８を覆うとともに、ｎ型添加領域１１の長さを超える窓内の領域で接触させるため、堆積され焼結された金属化物１２で構成される。（図１は、Ａ−Ａ１線断面図であり、１つのセルを示す。）多結晶シリコンは、全ての多結晶シリコンストリップの各終端に電気的に結合するフレームを形成する各セルグループの周囲をめぐる金属化層１４によって、ゲート電極としての接触を可能とする絶縁層８内のさらに続く窓１３の構造によって各セルの終端７ａでさらされている。このようなゲート金属化フレームのいくつかは共通接続される。このフレームは、ワイヤボンドの取付としてのパッドとして用いられる金属化物１４ａの広い領域を含む。ウェーハ１の面２は、アノード電極として接合するため、金属化物２１によって接触され、あるいは支持電極に強くはんだ付けされる。同様な先行技術デバイスの構造及び構成上のさらなる情報は、近代電力デバイス（MODERN POWER DEVICES ,B Jayant Baliga著;John Wiley and Sons N.Y.,1987[ISBN 0-471-63781-5] p.350ff）に記載されている。
【００１５】
ここで、図３を参照すると、図１（図１はまた図３のＡ−Ａ１線断面図でもある。）のストリップ状のセル群は、同様に、多結晶シリコンゲート電極７の終端７ａに対して接続するフレームによって囲まれている。しかし、対照的に図３では、このフレームは、第２のフレーム１１４であり、このように呼ぶのは、他の第２のフレームがこの他のセルグループに対して同じ機能を発揮する一方、この第２のフレームはこのセルグループのみのゲート電極の終端に接続されることに制限するからである。それぞれが結合されたゲート構造を形成するこのような第２のフレーム１１４は、取り外し可能なリンク１１５によって、第１のゲートフレーム１１６を構成する金属化領域に接続されている。第２のゲートフレーム１１４によって囲まれたどのセル群も、適切な取り外し可能なリンク１１５の取り外しによって第１のフレーム１１６から切り離されるゲートをもっている。この切り離された第２のフレームによって供給されるセル群が全くアクティブでなくなると、デバイスの動作に関する役割を全く果たさなくなる。このようにして、どのセルグループも、セルグループのゲート７と、結合されるソース構造１２との間の不適切な絶縁によるゲート信号の短絡出力による故障の潜在的な原因を有するものとして確認され、残るセルグループが十分な動作に復帰させるため、第２のフレーム１１４は取り外し可能なリンク１１５で第１のフレーム１１６から切り離される。リンク１１５の切り離しの適切な種々の方法は知られており、化学的浸食、摩擦、電気的電流パルス、及びレーザ照射を含むが、これらに限定されるものではない。
【００１６】
ここで、図４を参照すると、図４には、本発明に従ったデバイスを提供するために、各第２のゲートフレーム１１４とともに適用される付加的な構造が示されている。絶縁の欠乏によるゲート７とソース１２との間の短絡回路の存在は、永続的なオフ状態によって、影響されるセルグループを保持することが期待される。しかし、このような特性は単に欠点を示すのみであるため、信頼できない。第２のフレーム１１４とソース１２との間ではめ込み制御される分岐コンダクタンスが、信頼できる動作を保証するために付加される。この目的のため、多結晶シリコンの付加ストリップ１１７が、第２のフレーム１１４から各セル群の中心に広がるゲート酸化膜６の表面を横切って堆積され、ＣＶＤ酸化膜８によって覆われる。ストリップ１１７の内側端は、接触領域１１７ａを形成するために広げられ、この接触領域１１７ａは、ソース１２によって酸化膜８内の窓１１８を介して接触される。多結晶シリコンストリップ１１７の電気的抵抗は、例えばドーピングによって調整され、第２のフレームの金属化層１１４，１２とソースとの間のそれぞれに要求されるコンダクタンスを提供する。Ｂ−Ｂ１線断面図及びＣ−Ｃ１線断面図の構造は、それぞれ図５及び図６に示される。
【００１７】
ここで、図７を参照すると、図７には、単一のシリコンウェーハを構成する平円盤上に配列されたＩＧＢＴセルグループの組立が示され、上述した形状と同じようにして適用したものである。各セルグループは、台形の平行側に配列された窓ストリップの長さをもち、この長さに適切な傾斜をもたせた台形の第２のゲートフレーム１１４が含まれている。図８は、図７のＡ−Ａ１線断面図、すなわち２つのストリップウィンドウ間の中心線に沿ったものであり、どのようにして電圧阻止接合が結合されるかを説明するために、シリコンディスク１の端を介して半径方向に広がる。台形セル群の配列は、シリコンディスク１の効率的使用を可能にする。取り外し可能なリンク１１５を介して第２のフレーム１１４に接続する第１のゲートフレーム１１６は、ゲートコンタクト領域１１６ａを形成するためにディスクの中心で都合良く結合される。伝統的に、ワイヤボンドあるいは接合はこのエリアでなされるが、弾力のある接触を用いることがより便利である。ソース層１２の全ての必要な部分に対する接合は、広いエリアの平坦なプレート１３０、例えば厚いモリブデンディスクを、その表面１２ａにプレスすることによってなされる。最適な絶縁コーティング１３１、例えばポリイミドは、第１及び第２のゲートフレームエリアに適用されるとともに、取り外し可能なリンク上にも適用され、ソースとゲート電極との間の短絡回路が生起する熱的応力及び圧力の潜在的動作によって、導電的に異質の本体あるいは金属が押し出される可能性を排除する。示されたシリコンディスク１の端領域は、深く拡散されたｐ型領域１４０を含み、このｐ型領域１４０は、サイリスタの前方阻止接合として使用されるような適切な添加物濃度の傾斜を有している。この手段によって、傾斜された表面のエッチング及びシリアストマ（silastomer）あるいは樹脂の絶縁コーティング１４３の適用によって行われる、負の傾斜１４１と正の傾斜１４２をもつ伝統的な２重傾斜が、用いられる。択一的なプロファイル例えば２重の正の傾斜は、周知技術として用いられる。高い反転阻止電圧は、ｎバッファ層を除去し、元のｎ型シリコンディスク１を適切に厚くすることによってなされる。全てのセルに共通するコレクタを提供する面２は、アノード金属化物２１を提供し、このアノード金属化物２１は、プレート１３０の実質的な領域に対応する支持電極にはんだ付けされ、または強く接触される。
【００１８】
【発明の効果】
このように本発明では、使用できないセルグループのオフ状態の安定性を保証でき、使用できるセルグループを十分に動作させることができる。
【図面の簡単な説明】
【図１】１つのＩＧＢＴセルの典型的な構造を示す図。
【図２】ある先行技術のデバイスで用いられるセルグループの配列を示す図。
【図３】本発明の実施例で用いられる１つのセルグループを示す図。
【図４】本発明の実施例で用いられる１つのセルグループを示す図。
【図５】図４におけるＢ−Ｂ１線断面図。
【図６】図４におけるＣ−Ｃ１線断面図。
【図７】本発明の他の実施例に従って周囲に阻止終端部をもたせた単一ウェーハ上のセルグループの配列を示す図。
【図８】図７におけるＡ−Ａ１線断面図。
【図９】図７におけるＢ−Ｂ１線断面図。
【符号の説明】
１ シリコンウェーハ
２，５ 面
３，４，９ 領域
６，８ 絶縁膜
７ ゲート
１０ ｐ型添加物
１１ ｎ+添加物
１２ ソース
１３，２０ 窓
１１４ 第２のゲートフレーム
１１５ リンク
１１６ 第１のゲートフレーム
１１７ ストリップ（分岐コンダクタンス）
【発明の属する技術分野】
本発明は、捕捉されない、すなわちゲート信号が印加されず、あるいはゲート電極がソースに対して短絡している場合にオフ状態に戻る、複数の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ’ｓ）に関する。
【０００２】
【従来の技術】
ＩＧＢＴ型デバイスは、デバイス実行に影響を与える欠陥を結果として有する可能性をもった非常に精緻な形状を要求する。１つのデバイス内の種々のセルは並行して動作するため、永続的な状態でセルに生起する欠陥は悲劇的な結末となる。それゆえ、大きく、高いパワーデバイスで要求されるセル群の複合は、特に製造上、重大な問題を与える。
【０００３】
【発明が解決しようとする課題】
この問題の抜け道を考え出す種々の方法は、大きなデバイスの製造において用いられる。これらは、単一のデバイス内部に閉じこめられた複数の選択されたより小さなユニットの集合、あるいは単一のシリコンウェーハの開回路の欠陥部分のソースコンタクトを残すことを含む。このようなアプローチの制限は、デバイス利用の効率を非常に束縛する。特に、伝統的なパワー半導体で共通してなされるように、効率的な電流媒体として動作するための２つの大きな電極間でのデバイスを押え、かつ熱を取り除くという二面性のある能力が失われる。さらに、小さなユニットの集合の複合的な内部閉じ込めによって大きなデバイスを作成する必要性が、主電圧阻止結合の全周囲に増大し、実質的に、平面集合への結合を、高電圧阻止能力が要求される表面ガードリング構造までの有効領域の引渡しを結果的にもって、この結合のデザインを制限する。
【０００４】
なお、ＥＰ−Ａ−０２３７９３２及びＥＰ−Ａ−０６４９１７６のそれぞれには、単一シリコンウェーハ上のグループとして配列されたＩＧＢＴのような複数のセルを有したデバイスが記載され、各セル群は、１つに結合されたゲート構造と、このゲート構造から電気的に絶縁されるが物理的にこのゲート構造を覆う、１つに結合されたソース構造をもっている。
【０００５】
また、「可融性リンク技術を用いた大領域ＭＯＳゲートパワーデバイス（Large Area MOS-Gated Power Devices Using Fusible Link Technology）」（P.Venkatraman & B.Jayant Baliga著,"IEEE Transactions on Electric Devices",Vol.43,No.2,February 1996）と題した論文には、いくつかの小さなセグメントに区分けした大領域ＭＯＳゲートパワーデバイスが記載されている。このセグメントのソースは、デバイス全体の上部を覆うソース金属層によって短絡されている。各セグメントのゲートは、可融性リンクを介して共通ゲートバスに接続され、欠陥セグメントはこの可融性リンクを介して分離される。
【０００６】
そこで、本発明は、上述した問題点を除去し、使用できないセルグループのオフ状態の安定性を保証し、使用できるセルグループを十分に動作させることができる絶縁ゲートバイポーラトランジスタを提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明では、単一のシリコンウェーハ上にグループで配列された複数のＩＧＢＴのようなセルのセルグループを有する半導体デバイスを提供し、各セルグループは１つに結合されたゲート構造と、このゲート構造から電気的に絶縁されるが物理的にこのゲート構造を覆う１つに結合されたソース構造とを有し、各セルグループのゲート構造は、デバイス全体に対する単一のゲート電極に、取り外し可能なリンクを介して導かれることを特徴とし、これによりどのセルグループに対するゲート接続もこのリンクの取り外しによって切り離され、対応するセルグループは使用できなくなり、各セルグループには、それぞれ、ソース構造とゲート構造との間のはめ込み制御される分岐コンダクタンスが提供される。
【０００８】
普通、必要な絶縁がなされるセル群のソース構造とゲート構造との間に意図しないコンダクタンスが存在するが、この意図しないコンダクタンスは信頼できず、はめ込み制御される分岐コンダクタンスの制御されたコンダクタンスは、使用できないセル群のオフ状態の安定性を保証するのに用いられる。
【０００９】
適切な絶縁が達成される処理及び手段は、欠陥、すなわちゲート構造とソース構造との間における意図した分岐コンダクタンスによって提供されるものよりも実質的に高いコンダクタンスを含むセル群をまず確認し、その後、例えば電流パルスの放電、レーザ照射、化学エッチング、機械的摩滅等によってゲートリンクを取り除く。
【００１０】
全セル群のソース構造の電極表面は、好ましくは、同一平面上にあり、同時に広領域の電気及び熱シンクを提供する平面的な電気的及び熱的な導電部材によって接合される。
【００１１】
この部材から離隔されたシリコンウェーハの面は、全てのセル群に対する共通コレクタを提供し、さらに、上述した平面導電部材に実質的に対応する領域で支持電極にはんだ付けされ、または強い接触がもたれる導電部材が提供される。
【００１２】
デバイスの基本的な電圧阻止接合は、外側周辺で、シリコンディスクの角度を持たせた表面で終端される。
【００１３】
本発明は、以下の添付図面とともに実施例によって以下述べられる。
【００１４】
【発明の実施の形態】
図１は、１つのＩＧＢＴセルの典型的な構造の断面図を示し、図２は、先行技術で示されるようなセル群の配列を示している。ｎ型シリコンのウェーハ１は、第１の面２で、ｎ及びｐ型不純物の連続する拡散によってそれぞれ領域３，４を形成している。この第１の面２の反対の面５で、ウェーハ１は、熱成長した酸化シリコンの薄膜６からなる表面マスクの内側に狭い線状（ストリップ）の窓２０の精緻なパターンを有し、この表面マスクはドープされた多結晶シリコンのＣＶＤ（化学気相堆積法：Chemical Vapour Deposition）層７によって覆われ、さらに酸化シリコンのＣＶＤ絶縁層８によって覆われる。各窓２０は、単一のＩＧＢＴセルの中心エリアを定めている。窓内では拡散されたｐ型ドープ領域９があり、この領域９の周辺は、注入と、マスキングエージェントとしての同じ窓の利用によってこの周辺に配列され、さらなるｎ+添加物１１による、より低い濃度のｐ型添加物１０の拡散とによって広げられるが、広げられるｐ型領域１０の境界以内に完全に存在させるため、より狭い範囲に拡散される。第２の面５での主電極は、ソース電極であり、このソース電極は、図２に示すように、ＣＶＤ絶縁層８を覆うとともに、ｎ型添加領域１１の長さを超える窓内の領域で接触させるため、堆積され焼結された金属化物１２で構成される。（図１は、Ａ−Ａ１線断面図であり、１つのセルを示す。）多結晶シリコンは、全ての多結晶シリコンストリップの各終端に電気的に結合するフレームを形成する各セルグループの周囲をめぐる金属化層１４によって、ゲート電極としての接触を可能とする絶縁層８内のさらに続く窓１３の構造によって各セルの終端７ａでさらされている。このようなゲート金属化フレームのいくつかは共通接続される。このフレームは、ワイヤボンドの取付としてのパッドとして用いられる金属化物１４ａの広い領域を含む。ウェーハ１の面２は、アノード電極として接合するため、金属化物２１によって接触され、あるいは支持電極に強くはんだ付けされる。同様な先行技術デバイスの構造及び構成上のさらなる情報は、近代電力デバイス（MODERN POWER DEVICES ,B Jayant Baliga著;John Wiley and Sons N.Y.,1987[ISBN 0-471-63781-5] p.350ff）に記載されている。
【００１５】
ここで、図３を参照すると、図１（図１はまた図３のＡ−Ａ１線断面図でもある。）のストリップ状のセル群は、同様に、多結晶シリコンゲート電極７の終端７ａに対して接続するフレームによって囲まれている。しかし、対照的に図３では、このフレームは、第２のフレーム１１４であり、このように呼ぶのは、他の第２のフレームがこの他のセルグループに対して同じ機能を発揮する一方、この第２のフレームはこのセルグループのみのゲート電極の終端に接続されることに制限するからである。それぞれが結合されたゲート構造を形成するこのような第２のフレーム１１４は、取り外し可能なリンク１１５によって、第１のゲートフレーム１１６を構成する金属化領域に接続されている。第２のゲートフレーム１１４によって囲まれたどのセル群も、適切な取り外し可能なリンク１１５の取り外しによって第１のフレーム１１６から切り離されるゲートをもっている。この切り離された第２のフレームによって供給されるセル群が全くアクティブでなくなると、デバイスの動作に関する役割を全く果たさなくなる。このようにして、どのセルグループも、セルグループのゲート７と、結合されるソース構造１２との間の不適切な絶縁によるゲート信号の短絡出力による故障の潜在的な原因を有するものとして確認され、残るセルグループが十分な動作に復帰させるため、第２のフレーム１１４は取り外し可能なリンク１１５で第１のフレーム１１６から切り離される。リンク１１５の切り離しの適切な種々の方法は知られており、化学的浸食、摩擦、電気的電流パルス、及びレーザ照射を含むが、これらに限定されるものではない。
【００１６】
ここで、図４を参照すると、図４には、本発明に従ったデバイスを提供するために、各第２のゲートフレーム１１４とともに適用される付加的な構造が示されている。絶縁の欠乏によるゲート７とソース１２との間の短絡回路の存在は、永続的なオフ状態によって、影響されるセルグループを保持することが期待される。しかし、このような特性は単に欠点を示すのみであるため、信頼できない。第２のフレーム１１４とソース１２との間ではめ込み制御される分岐コンダクタンスが、信頼できる動作を保証するために付加される。この目的のため、多結晶シリコンの付加ストリップ１１７が、第２のフレーム１１４から各セル群の中心に広がるゲート酸化膜６の表面を横切って堆積され、ＣＶＤ酸化膜８によって覆われる。ストリップ１１７の内側端は、接触領域１１７ａを形成するために広げられ、この接触領域１１７ａは、ソース１２によって酸化膜８内の窓１１８を介して接触される。多結晶シリコンストリップ１１７の電気的抵抗は、例えばドーピングによって調整され、第２のフレームの金属化層１１４，１２とソースとの間のそれぞれに要求されるコンダクタンスを提供する。Ｂ−Ｂ１線断面図及びＣ−Ｃ１線断面図の構造は、それぞれ図５及び図６に示される。
【００１７】
ここで、図７を参照すると、図７には、単一のシリコンウェーハを構成する平円盤上に配列されたＩＧＢＴセルグループの組立が示され、上述した形状と同じようにして適用したものである。各セルグループは、台形の平行側に配列された窓ストリップの長さをもち、この長さに適切な傾斜をもたせた台形の第２のゲートフレーム１１４が含まれている。図８は、図７のＡ−Ａ１線断面図、すなわち２つのストリップウィンドウ間の中心線に沿ったものであり、どのようにして電圧阻止接合が結合されるかを説明するために、シリコンディスク１の端を介して半径方向に広がる。台形セル群の配列は、シリコンディスク１の効率的使用を可能にする。取り外し可能なリンク１１５を介して第２のフレーム１１４に接続する第１のゲートフレーム１１６は、ゲートコンタクト領域１１６ａを形成するためにディスクの中心で都合良く結合される。伝統的に、ワイヤボンドあるいは接合はこのエリアでなされるが、弾力のある接触を用いることがより便利である。ソース層１２の全ての必要な部分に対する接合は、広いエリアの平坦なプレート１３０、例えば厚いモリブデンディスクを、その表面１２ａにプレスすることによってなされる。最適な絶縁コーティング１３１、例えばポリイミドは、第１及び第２のゲートフレームエリアに適用されるとともに、取り外し可能なリンク上にも適用され、ソースとゲート電極との間の短絡回路が生起する熱的応力及び圧力の潜在的動作によって、導電的に異質の本体あるいは金属が押し出される可能性を排除する。示されたシリコンディスク１の端領域は、深く拡散されたｐ型領域１４０を含み、このｐ型領域１４０は、サイリスタの前方阻止接合として使用されるような適切な添加物濃度の傾斜を有している。この手段によって、傾斜された表面のエッチング及びシリアストマ（silastomer）あるいは樹脂の絶縁コーティング１４３の適用によって行われる、負の傾斜１４１と正の傾斜１４２をもつ伝統的な２重傾斜が、用いられる。択一的なプロファイル例えば２重の正の傾斜は、周知技術として用いられる。高い反転阻止電圧は、ｎバッファ層を除去し、元のｎ型シリコンディスク１を適切に厚くすることによってなされる。全てのセルに共通するコレクタを提供する面２は、アノード金属化物２１を提供し、このアノード金属化物２１は、プレート１３０の実質的な領域に対応する支持電極にはんだ付けされ、または強く接触される。
【００１８】
【発明の効果】
このように本発明では、使用できないセルグループのオフ状態の安定性を保証でき、使用できるセルグループを十分に動作させることができる。
【図面の簡単な説明】
【図１】１つのＩＧＢＴセルの典型的な構造を示す図。
【図２】ある先行技術のデバイスで用いられるセルグループの配列を示す図。
【図３】本発明の実施例で用いられる１つのセルグループを示す図。
【図４】本発明の実施例で用いられる１つのセルグループを示す図。
【図５】図４におけるＢ−Ｂ１線断面図。
【図６】図４におけるＣ−Ｃ１線断面図。
【図７】本発明の他の実施例に従って周囲に阻止終端部をもたせた単一ウェーハ上のセルグループの配列を示す図。
【図８】図７におけるＡ−Ａ１線断面図。
【図９】図７におけるＢ−Ｂ１線断面図。
【符号の説明】
１ シリコンウェーハ
２，５ 面
３，４，９ 領域
６，８ 絶縁膜
７ ゲート
１０ ｐ型添加物
１１ ｎ+添加物
１２ ソース
１３，２０ 窓
１１４ 第２のゲートフレーム
１１５ リンク
１１６ 第１のゲートフレーム
１１７ ストリップ（分岐コンダクタンス）
Claims (5)
- 単一のシリコンウェーハ（１）上にグループで配列された複数のＩＧＢＴセルのセルグループを有し、
各セルグループのゲート電極（７）の終端に対して接続され、各セルグループを囲む第２のゲートフレーム（１１４）および第２のゲートフレーム（１１４）から電気的に絶縁され、物理的に各セルグループを覆うソース電極を有し、
前記各セルグループの第２のゲートフレーム（１１４）は取り外し可能なリンク（１１５）を介して第１のゲートフレーム（１１６）に導かれ、
各セルグループの第２のゲートフレーム（１１４）と第１のゲートフレーム（１１６）との間の電気的接続が取り外し可能な各リンク（１１５）によって切り離されることで、対応するセルグループが動作不能になり、
ソース電極（１２）の下方に埋め込まれ、ソース電極（１２）と第２のゲートフレーム（１１４）との間に接続され、動作不能になったセルグループのオフ状態の安定性を保証するのに用いられるコンダクダンスが各セルグループに含まれる
ことを特徴とする半導体デバイス。 - 全セルグループのソース電極（１２）の電極表面（１２ａ）は、広領域の電気および熱シンクを提供する平面的な電気的および熱的な平坦なプレート（１３０）によって接合される
ことを特徴とする請求項１記載の半導体デバイス。 - プレート（１３０）が接合されたシリコンウェーハ（１）の面とは反対の面（２）は、全セルに共通するコレクタを提供し、アノード電極として導電部材（２１）によって接触される
ことを特徴とする請求項２記載の半導体デバイス。 - 導電部材（２１）は、プレート（１３０）の実質的な領域の支持電極にはんだ付けされ、または強く接触される
ことを特徴とする請求項３記載の半導体デバイス。 - 前記シリコンウェーハ（１）のｐ型領域（１４０）を含む端領域の終端は傾斜を有する
ことを特徴とする請求項１乃至４のいずれかに記載の半導体デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB9605672.6A GB9605672D0 (en) | 1996-03-18 | 1996-03-18 | Insulated gate bipolar transistors |
| GB9605672.6 | 1996-03-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022504A JPH1022504A (ja) | 1998-01-23 |
| JP4002319B2 true JP4002319B2 (ja) | 2007-10-31 |
Family
ID=10790594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06304097A Expired - Fee Related JP4002319B2 (ja) | 1996-03-18 | 1997-03-17 | 絶縁ゲートバイポーラトランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5831291A (ja) |
| JP (1) | JP4002319B2 (ja) |
| DE (1) | DE19710884A1 (ja) |
| GB (2) | GB9605672D0 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576936B1 (en) | 1998-02-27 | 2003-06-10 | Abb (Schweiz) Ag | Bipolar transistor with an insulated gate electrode |
| DE19808154A1 (de) * | 1998-02-27 | 1999-09-02 | Asea Brown Boveri | Bipolartransistor mit isolierter Gateelektrode |
| DE19823170A1 (de) * | 1998-05-23 | 1999-11-25 | Asea Brown Boveri | Bipolartransistor mit isolierter Gateelektrode |
| US6190970B1 (en) * | 1999-01-04 | 2001-02-20 | Industrial Technology Research Institute | Method of making power MOSFET and IGBT with optimized on-resistance and breakdown voltage |
| US8884361B2 (en) | 2002-07-19 | 2014-11-11 | Renesas Electronics Corporation | Semiconductor device |
| JP3750680B2 (ja) * | 2003-10-10 | 2006-03-01 | 株式会社デンソー | パッケージ型半導体装置 |
| CN108389807A (zh) | 2012-11-26 | 2018-08-10 | D3半导体有限公司 | 用于垂直半导体器件的精度提高的器件体系结构和方法 |
| JP2014229794A (ja) * | 2013-05-23 | 2014-12-08 | トヨタ自動車株式会社 | Ｉｇｂｔ |
| JP6094392B2 (ja) * | 2013-06-11 | 2017-03-15 | 株式会社デンソー | 半導体装置 |
| JP5715281B2 (ja) * | 2014-04-18 | 2015-05-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| DE112016005077T5 (de) | 2015-11-05 | 2018-08-30 | Abb Schweiz Ag | Leistungshalbleitervorrichtung und Verfahren zum Herstellen einer Leistungshalbleitervorrichtung |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758782B2 (ja) * | 1986-03-19 | 1995-06-21 | 株式会社東芝 | 半導体装置 |
| US5291050A (en) * | 1990-10-31 | 1994-03-01 | Fuji Electric Co., Ltd. | MOS device having reduced gate-to-drain capacitance |
| JPH07161992A (ja) * | 1993-10-14 | 1995-06-23 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
-
1996
- 1996-03-18 GB GBGB9605672.6A patent/GB9605672D0/en active Pending
-
1997
- 1997-02-12 GB GB9702832A patent/GB2311412B/en not_active Expired - Lifetime
- 1997-02-14 US US08/801,828 patent/US5831291A/en not_active Expired - Lifetime
- 1997-03-15 DE DE19710884A patent/DE19710884A1/de not_active Withdrawn
- 1997-03-17 JP JP06304097A patent/JP4002319B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB9702832D0 (en) | 1997-04-02 |
| GB2311412B (en) | 2000-06-14 |
| US5831291A (en) | 1998-11-03 |
| GB9605672D0 (en) | 1996-05-22 |
| DE19710884A1 (de) | 1997-10-30 |
| JPH1022504A (ja) | 1998-01-23 |
| GB2311412A (en) | 1997-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2973588B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP4002319B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
| JP2944840B2 (ja) | 電力用半導体装置 | |
| JPH08107049A (ja) | 電源装置のウェーハボンディングの方法 | |
| JP3848479B2 (ja) | パワー半導体デバイスの製造方法 | |
| US5801419A (en) | High frequency MOS device | |
| JPH023266A (ja) | 導電性再結合層を有するバイポーラ半導体デバイス | |
| JPH1154747A (ja) | 半導体装置と半導体モジュール | |
| JPH03129764A (ja) | 半導体装置 | |
| JPH04293268A (ja) | 半導体装置とその製造方法 | |
| JPS61208268A (ja) | 伝導度変調型半導体装置 | |
| JPH08236762A (ja) | 逆阻止型半導体装置及びその製造方法 | |
| JP2001044415A (ja) | サイリスタを有する半導体装置及びその製造方法 | |
| JPH06236990A (ja) | Ｍｏｓ制御ダイオード | |
| JP3916874B2 (ja) | 半導体装置 | |
| JP4700148B2 (ja) | 電圧駆動型バイポーラ半導体装置 | |
| JPH05275688A (ja) | プレーナ型電力用半導体素子 | |
| JPH0799325A (ja) | 炭化けい素半導体素子 | |
| JPS6290964A (ja) | 集積回路保護構造 | |
| JP3217552B2 (ja) | 横型高耐圧半導体素子 | |
| JPH10335649A (ja) | 半導体装置およびその製造方法 | |
| JPS6327865B2 (ja) | ||
| JP3183037B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH02312281A (ja) | 伝導度変調型ｍｏｓｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070817 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120824 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130824 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |