JPH0799325A - 炭化けい素半導体素子 - Google Patents
炭化けい素半導体素子Info
- Publication number
- JPH0799325A JPH0799325A JP24077393A JP24077393A JPH0799325A JP H0799325 A JPH0799325 A JP H0799325A JP 24077393 A JP24077393 A JP 24077393A JP 24077393 A JP24077393 A JP 24077393A JP H0799325 A JPH0799325 A JP H0799325A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity concentration
- junction
- base layer
- sic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 33
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 46
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000002344 surface layer Substances 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011982 device technology Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】SiＣを半導体材料として用いて、パワー素子と
して使用できる低抵抗の素子をつくる。 【構成】接合としてショットキー接合、あるいはエピタ
キシーによる積層で形成できるｐｎ接合を用いて接合形
ＦＥＴを構成することにより、キャリア移動度が小さ
く、反転層を用いない、しかもＭＯＳＦＥＴより抵抗の
低い素子とする。また、耐圧を出すのにSiより高不純物
濃度でよいベース層を用いると共に、その接合側に同導
電形の低不純物濃度層を挿入して、空乏層が広がり易く
することにより、電流をより制限できるようにする。
して使用できる低抵抗の素子をつくる。 【構成】接合としてショットキー接合、あるいはエピタ
キシーによる積層で形成できるｐｎ接合を用いて接合形
ＦＥＴを構成することにより、キャリア移動度が小さ
く、反転層を用いない、しかもＭＯＳＦＥＴより抵抗の
低い素子とする。また、耐圧を出すのにSiより高不純物
濃度でよいベース層を用いると共に、その接合側に同導
電形の低不純物濃度層を挿入して、空乏層が広がり易く
することにより、電流をより制限できるようにする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体材料として炭化
けい素 (以下SiＣと記す) を用いたSiＣ半導体素子に関
する。
けい素 (以下SiＣと記す) を用いたSiＣ半導体素子に関
する。
【０００２】
【従来の技術】SiＣは最大電界強度がシリコンに比して
約１桁大きいことから、パワー素子の半導体として用い
た場合、低い抵抗の素子が得られる可能性についての検
討が、例えばＭ.Bhatnagerらにより、IEEE Transaction
s on Electron Devices 、Vol40(1993)p.645 に記載さ
れているように行われてきた。それによると電流密度は
Siより約２桁上げられることになる。このことは、チッ
プ寸法を小さくできることを示しており、チップ寸法が
小さくできれば、駆動回路も小さく、かつ高速でのスイ
ッチングが可能である。従来Siパワーデバイスでは高速
化と大容量化を同時に満たすことができなかったが、Si
Ｃでは両者を同時に達成できる可能性がある。
約１桁大きいことから、パワー素子の半導体として用い
た場合、低い抵抗の素子が得られる可能性についての検
討が、例えばＭ.Bhatnagerらにより、IEEE Transaction
s on Electron Devices 、Vol40(1993)p.645 に記載さ
れているように行われてきた。それによると電流密度は
Siより約２桁上げられることになる。このことは、チッ
プ寸法を小さくできることを示しており、チップ寸法が
小さくできれば、駆動回路も小さく、かつ高速でのスイ
ッチングが可能である。従来Siパワーデバイスでは高速
化と大容量化を同時に満たすことができなかったが、Si
Ｃでは両者を同時に達成できる可能性がある。
【０００３】
【発明が解決しようとする課題】しかしながらSiＣはい
くつかの材料上の課題がある。イオン注入によるｐ−ｎ
接合の形成が困難であること、従ってSiでよく用いられ
る局部的に接合を形成したり、あるいはｐ領域上にエピ
タキシャル層を成長させる埋めこみエピタキシャル技術
などの実施が困難である。また、Palmour ら、Ｊ.Appl.
Phys.Vol64(1988)p.2168に記載されているようにＭＯＳ
ＦＥＴのキャリア移動度が非常に小さい。
くつかの材料上の課題がある。イオン注入によるｐ−ｎ
接合の形成が困難であること、従ってSiでよく用いられ
る局部的に接合を形成したり、あるいはｐ領域上にエピ
タキシャル層を成長させる埋めこみエピタキシャル技術
などの実施が困難である。また、Palmour ら、Ｊ.Appl.
Phys.Vol64(1988)p.2168に記載されているようにＭＯＳ
ＦＥＴのキャリア移動度が非常に小さい。
【０００４】上述のようにSiＣを用いると基板の抵抗は
Siよりかなり小さくできるものの、ＭＯＳＦＥＴのキャ
リア移動度が小さければ、素子全体としては大きな抵抗
となり、本来の特性を活かすことはできない。すなわ
ち、従来Si素子に適用されているデバイス技術は、その
ままSiＣ素子に適用することは難しい。本発明の目的
は、この問題を解決し、低抵抗のパワー素子として用い
られるSiＣ半導体素子を提供することにある。
Siよりかなり小さくできるものの、ＭＯＳＦＥＴのキャ
リア移動度が小さければ、素子全体としては大きな抵抗
となり、本来の特性を活かすことはできない。すなわ
ち、従来Si素子に適用されているデバイス技術は、その
ままSiＣ素子に適用することは難しい。本発明の目的
は、この問題を解決し、低抵抗のパワー素子として用い
られるSiＣ半導体素子を提供することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のSiＣ半導体素子は、SiＣからなるベース
層の一側に同導電形の低不純物濃度層、他側に同導電形
の高不純物濃度層がそれぞれ隣接し、低不純物濃度層の
表面部に選択的に接合が形成され、その接合以外の部分
に選択的に同導電形の高不純物濃度領域が形成され、そ
の高不純物濃度領域および前記高不純物濃度層にそれぞ
れ接触するソースおよびドレイン電極、接合に電圧を印
加するゲート電極が設けられたものとする。ベース層の
導電形はｎ形であることが有効である。接合は、SiＣか
らなる低不純物濃度層とその表面に接触する金属からな
るゲート電極との間のショットキー接合であっても、低
不純物濃度層と、その表面上に選択的に積層され、表面
にゲート電極の接触する異なる導電形の層とらなるｐｎ
接合であってもよい。
めに、本発明のSiＣ半導体素子は、SiＣからなるベース
層の一側に同導電形の低不純物濃度層、他側に同導電形
の高不純物濃度層がそれぞれ隣接し、低不純物濃度層の
表面部に選択的に接合が形成され、その接合以外の部分
に選択的に同導電形の高不純物濃度領域が形成され、そ
の高不純物濃度領域および前記高不純物濃度層にそれぞ
れ接触するソースおよびドレイン電極、接合に電圧を印
加するゲート電極が設けられたものとする。ベース層の
導電形はｎ形であることが有効である。接合は、SiＣか
らなる低不純物濃度層とその表面に接触する金属からな
るゲート電極との間のショットキー接合であっても、低
不純物濃度層と、その表面上に選択的に積層され、表面
にゲート電極の接触する異なる導電形の層とらなるｐｎ
接合であってもよい。
【０００６】
【作用】たて形の接合形電界効果トランジスタ (以下Ｊ
ＦＥＴと記す) をSiＣを用いて次のようにして構成す
る。すなわち、SiＣでは局部的にｐｎ接合を形成するこ
とが難しいので、ショットキー接合あるいはエピタキシ
ーを用いて積層した異なる導電形の層とのｐｎ接合を用
いる。また、Siと同一耐圧を得るためにはベース層の不
純物濃度は高くしてもよいが、接合への逆電圧印加時の
ベース層への空乏層の広がりが少なくなり、ソース、ド
レイン間を流れる電流を制限しにくいので、接合側に低
不純物濃度層を設けておく。なお、ベース層がｎ形であ
れば、ソース電極の接触する高不純物濃度領域もｎ形で
あるため、ｐ形領域であるより形成が容易である。
ＦＥＴと記す) をSiＣを用いて次のようにして構成す
る。すなわち、SiＣでは局部的にｐｎ接合を形成するこ
とが難しいので、ショットキー接合あるいはエピタキシ
ーを用いて積層した異なる導電形の層とのｐｎ接合を用
いる。また、Siと同一耐圧を得るためにはベース層の不
純物濃度は高くしてもよいが、接合への逆電圧印加時の
ベース層への空乏層の広がりが少なくなり、ソース、ド
レイン間を流れる電流を制限しにくいので、接合側に低
不純物濃度層を設けておく。なお、ベース層がｎ形であ
れば、ソース電極の接触する高不純物濃度領域もｎ形で
あるため、ｐ形領域であるより形成が容易である。
【０００７】
【実施例】図１に示す本発明の一実施例はショットキー
接合を用いた耐圧1000Ｖクラスのたて形ＪＦＥＴであ
る。SiＣ半導体基体10は、ｎ+ SiＣ基板１上に1016cm-3
程度の不純物濃度で厚さ数μｍのｎベース層２、それよ
り低不純物濃度で厚さ１μｍ程度のｎ- 層３の表面層に
薄いｎ+ 領域４が形成され、ｎ- 層３の露出面にSiＣと
のショットキー接合を形成する電極５が接触している。
電極５の金属にはAu、Ptなどが使用できる。ｎベース層
２の不純物濃度はSiの場合の1014cm-3程度より高いの
で、外縁を線６で示した空乏層を広げるためにｎ- 層３
が設けられている。ｎ+ 領域４には端子Ｓに接続された
ソース電極７、ｎ+ 基板１には端子Ｄに接続されたドレ
イン電極８がオーム性接触し、ショットキー電極５は端
子Ｇに接続されている。
接合を用いた耐圧1000Ｖクラスのたて形ＪＦＥＴであ
る。SiＣ半導体基体10は、ｎ+ SiＣ基板１上に1016cm-3
程度の不純物濃度で厚さ数μｍのｎベース層２、それよ
り低不純物濃度で厚さ１μｍ程度のｎ- 層３の表面層に
薄いｎ+ 領域４が形成され、ｎ- 層３の露出面にSiＣと
のショットキー接合を形成する電極５が接触している。
電極５の金属にはAu、Ptなどが使用できる。ｎベース層
２の不純物濃度はSiの場合の1014cm-3程度より高いの
で、外縁を線６で示した空乏層を広げるためにｎ- 層３
が設けられている。ｎ+ 領域４には端子Ｓに接続された
ソース電極７、ｎ+ 基板１には端子Ｄに接続されたドレ
イン電極８がオーム性接触し、ショットキー電極５は端
子Ｇに接続されている。
【０００８】図２に示す別の実施例は、ｐｎ接合を用い
たたて形ＦＥＴで、ｎ- 層３の上にエピタキシーにより
さらにｐ層９を積層したSiＣ基体10が用いられている。
ｐ層９をドライエッチングあるいは部分的に酸化する法
で除去し、露出したｎ- 層３の面にソース電極７をオー
ム性接触させる。ｐ層９の表面には、端子Ｇに接続され
たゲート電極11がオーム性接触している。ｐ層９の不純
物濃度はなるべく高い方が好ましく、1017〜1020cm-3程
度、厚さは１μｍ以下でよい。
たたて形ＦＥＴで、ｎ- 層３の上にエピタキシーにより
さらにｐ層９を積層したSiＣ基体10が用いられている。
ｐ層９をドライエッチングあるいは部分的に酸化する法
で除去し、露出したｎ- 層３の面にソース電極７をオー
ム性接触させる。ｐ層９の表面には、端子Ｇに接続され
たゲート電極11がオーム性接触している。ｐ層９の不純
物濃度はなるべく高い方が好ましく、1017〜1020cm-3程
度、厚さは１μｍ以下でよい。
【０００９】
【発明の効果】本発明によれば、耐圧を得るためにはSi
に比して高い不純物濃度のベース層を用い、接合からの
空乏層を広げて電流を制限するために接合側に低不純物
濃度層を挿入することにより、たて形ＪＦＥＴを構成す
ることにより、キャリア移動度の小さい反転層を用いな
いので、低抵抗のSiＣ半導体素子を得ることができた。
従って、パワー素子として極めて有望である。
に比して高い不純物濃度のベース層を用い、接合からの
空乏層を広げて電流を制限するために接合側に低不純物
濃度層を挿入することにより、たて形ＪＦＥＴを構成す
ることにより、キャリア移動度の小さい反転層を用いな
いので、低抵抗のSiＣ半導体素子を得ることができた。
従って、パワー素子として極めて有望である。
【図１】本発明の一実施例のSiＣたて形ＪＦＥＴの断面
図
図
【図２】本発明の別の実施例のSiＣたて形ＪＦＥＴの断
面図
面図
10 SiＣ半導体基体 １ ｎ+ 基板 ２ ｎ層 ３ ｎ- 層 ４ ｎ+ 領域 ５ ショットキー電極 ７ ソース電極 ８ ドレイン電極 ９ ｐ層 11 ゲート電極
Claims (4)
- 【請求項１】炭化けい素からなるベース層の一側に同導
電形の低不純物濃度層、他側に同導電形の高不純物濃度
層がそれぞれ隣接し、低不純物濃度層の表面部に選択的
に接合が形成され、その接合以外の部分に選択的に同導
電形の高不純物濃度領域が形成され、その高不純物濃度
領域および前記高不純物濃度層にそれぞれ接触するソー
スおよびドレイン電極、接合に電圧を印加するゲート電
極が設けられたことを特徴とする炭化けい素半導体素
子。 - 【請求項２】ベース層の導電形がｎ形である請求項１記
載の炭化けい素半導体素子。 - 【請求項３】接合が炭化けい素からなる低不純物濃度層
と、その表面に接触する金属からなるゲート電極との間
のショットキー接合である請求項１あるいは２記載の炭
化けい素半導体素子。 - 【請求項４】接合が低不純物濃度層と、その表面上に選
択的に積層され、表面にゲート電極のオーム性接触する
異なる導電形の層からなるｐｎ接合である請求項１ある
いは２記載の炭化けい素半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24077393A JPH0799325A (ja) | 1993-09-28 | 1993-09-28 | 炭化けい素半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24077393A JPH0799325A (ja) | 1993-09-28 | 1993-09-28 | 炭化けい素半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0799325A true JPH0799325A (ja) | 1995-04-11 |
Family
ID=17064501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24077393A Pending JPH0799325A (ja) | 1993-09-28 | 1993-09-28 | 炭化けい素半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799325A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999013560A2 (de) * | 1997-09-09 | 1999-03-18 | Siemens Aktiengesellschaft | Vorladeschaltung für einen am ausgang eines netzgeführten stromrichters angeschlossenen kondensator |
| WO2000014809A1 (fr) * | 1998-09-09 | 2000-03-16 | Hitachi, Ltd. | Transistor d'induction statique, procede de fabrication correspondant, et onduleur |
| JP2002299349A (ja) * | 2001-03-30 | 2002-10-11 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JP2009004566A (ja) * | 2007-06-21 | 2009-01-08 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
| JP2011124597A (ja) * | 1999-02-12 | 2011-06-23 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびその製造方法 |
-
1993
- 1993-09-28 JP JP24077393A patent/JPH0799325A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999013560A2 (de) * | 1997-09-09 | 1999-03-18 | Siemens Aktiengesellschaft | Vorladeschaltung für einen am ausgang eines netzgeführten stromrichters angeschlossenen kondensator |
| WO1999013560A3 (de) * | 1997-09-09 | 1999-05-06 | Siemens Ag | Vorladeschaltung für einen am ausgang eines netzgeführten stromrichters angeschlossenen kondensator |
| US6275393B1 (en) | 1997-09-09 | 2001-08-14 | Siemens Aktiengesellschaft | Nonlinear current limiting precharging circuit for a capacitor connected to an output of a line-commutated power converter |
| WO2000014809A1 (fr) * | 1998-09-09 | 2000-03-16 | Hitachi, Ltd. | Transistor d'induction statique, procede de fabrication correspondant, et onduleur |
| JP2011124597A (ja) * | 1999-02-12 | 2011-06-23 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびその製造方法 |
| JP2002299349A (ja) * | 2001-03-30 | 2002-10-11 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| JP2009004566A (ja) * | 2007-06-21 | 2009-01-08 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158973B2 (ja) | 炭化けい素縦型ｆｅｔ | |
| JP6041139B2 (ja) | 異なる半導体材料の半導体相互接続層及び半導体チャネル層を備えたトランジスタ | |
| JP5199072B2 (ja) | チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法 | |
| JP5011681B2 (ja) | 半導体装置 | |
| JP2003318398A (ja) | 炭化珪素半導体装置 | |
| JPH05110086A (ja) | トンネルトランジスタ | |
| KR20010074650A (ko) | 감소된 표면 전계를 가진 수직 반도체 부품 | |
| TW200933887A (en) | Semiconductor device | |
| JP2002203967A (ja) | 半導体素子 | |
| JPH07161983A (ja) | 炭化けい素たて型ｍｏｓｆｅｔ | |
| JP2000252475A (ja) | 電圧制御型半導体装置とその製法及びそれを用いた電力変換装置 | |
| JP2001521677A (ja) | 改善された回路特性を有する制御可能な半導体構造体 | |
| JP2002076020A (ja) | 半導体装置 | |
| JPS62274783A (ja) | 半導体装置 | |
| JP2003152184A (ja) | 絶縁性基板上の電界効果トランジスタおよびその集積回路 | |
| JPH0799325A (ja) | 炭化けい素半導体素子 | |
| JP3963151B2 (ja) | 炭化珪素半導体装置 | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| JPH03129764A (ja) | 半導体装置 | |
| Alok et al. | High voltage (450 V) 6H-SiC lateral MESFET structure | |
| JP4017763B2 (ja) | 静電誘導トランジスタ | |
| JPH09246545A (ja) | 電力用半導体素子 | |
| JP4045893B2 (ja) | 縦型接合型電界効果トランジスタ | |
| JPH10341025A (ja) | 縦形接合形電界効果トランジスタ | |
| JPS5961190A (ja) | 半導体構造体 |