JP2003152184A - 絶縁性基板上の電界効果トランジスタおよびその集積回路 - Google Patents
絶縁性基板上の電界効果トランジスタおよびその集積回路Info
- Publication number
- JP2003152184A JP2003152184A JP2001276805A JP2001276805A JP2003152184A JP 2003152184 A JP2003152184 A JP 2003152184A JP 2001276805 A JP2001276805 A JP 2001276805A JP 2001276805 A JP2001276805 A JP 2001276805A JP 2003152184 A JP2003152184 A JP 2003152184A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating substrate
- thin film
- gate
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 230000005669 field effect Effects 0.000 title claims abstract description 17
- 239000010409 thin film Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000010408 film Substances 0.000 claims description 22
- 239000012535 impurity Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 9
- LFYJSSARVMHQJB-QIXNEVBVSA-N bakuchiol Chemical compound CC(C)=CCC[C@@](C)(C=C)\C=C\C1=CC=C(O)C=C1 LFYJSSARVMHQJB-QIXNEVBVSA-N 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 102100031083 Uteroglobin Human genes 0.000 description 1
- 108090000203 Uteroglobin Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000009193 crawling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
Abstract
(57)【要約】 （修正有）
【課題】絶縁性基板上の半導体薄膜に形成された電界効
果トランジスタとその集積回路に関し、ゲート幅が大き
くなってもドレイン耐圧の低下または出力コンダクタン
スの増加が抑えられる構造、および出力電圧の最大許容
電圧を改善すると共にボディ電位に関して正負両電位で
の動作が可能なトランジスタを提供する。 【解決手段】 大きな最大許容電圧を少ない面積で実現
する為に、ボディコンタクト領域１３０をソース領域で
挟んだ構成とする。またボディ電位固定の外部配線無し
に、チャネル幅の大きい両極性のトランジスタを実現す
る為に、ドレイン・ソース領域−第１ゲート４０１−ボ
ディコンタクト領域と第１導電型の第２領域１２３の併
設部分−第２ゲート４０２−ソース・ドレイン領域 か
らなるトランジスタの構成とする。
果トランジスタとその集積回路に関し、ゲート幅が大き
くなってもドレイン耐圧の低下または出力コンダクタン
スの増加が抑えられる構造、および出力電圧の最大許容
電圧を改善すると共にボディ電位に関して正負両電位で
の動作が可能なトランジスタを提供する。 【解決手段】 大きな最大許容電圧を少ない面積で実現
する為に、ボディコンタクト領域１３０をソース領域で
挟んだ構成とする。またボディ電位固定の外部配線無し
に、チャネル幅の大きい両極性のトランジスタを実現す
る為に、ドレイン・ソース領域−第１ゲート４０１−ボ
ディコンタクト領域と第１導電型の第２領域１２３の併
設部分−第２ゲート４０２−ソース・ドレイン領域 か
らなるトランジスタの構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、SOI（Silicon on
Insulator）、ガラス基板上の多結晶シリコン、SOS
（Silicon on Sapphire）で代表される絶縁性基板上
の半導体薄膜に形成された電界効果トランジスタとその
集積回路に関する。
Insulator）、ガラス基板上の多結晶シリコン、SOS
（Silicon on Sapphire）で代表される絶縁性基板上
の半導体薄膜に形成された電界効果トランジスタとその
集積回路に関する。
【０００２】
【従来の技術】従来、SOIなどに形成されたMOS電界効果
トランジスタ（MOSトランジスタと略称する）はチャネ
ルが形成されるbodyと呼ばれるシリコン薄膜部分が浮遊
状態にあると、ドレイン電圧を増加していった時に、ド
レインとbody間に発生する高電界により電流がドレイン
body間に発生し、この電流がbodyからソースへ流れ込
む。この電流流入によりbodyとソースが順バイアスさ
れ、MOSトランジスタのゲート閾値電圧Vthが低下する。
さらにこの電流がソースをエミッタ、bodyをベースとす
る寄生バイポーラトランジスタにより増幅されて、コレ
クタとして動作するドレインから更に電流を引き出す。
この正帰還現象によりドレイン電流があるドレイン電圧
以上で急激に増加して、bodyを浮遊状態で使用するMOS
トランジスタは耐圧が低下する。また、電流の急激な増
加をもたらすドレイン電圧より小さいドレイン電圧領域
でも、出力コンダクタンスの増加の原因となりアナログ
回路の電圧増幅率には悪影響を及ぼす。典型的な出力電
流の増加現象はkink効果と呼ばれ、ドレイン・ソース間
電圧が３〜４Vの時にドレイン電流にステップ状の増加
が見られる。この現象を改善する事を目的として、body
を定電位に固定する為に、従来では図１に平面図を示す
T型トランジスタ構造、図２に平面図を示すH型トランジ
スタ構造、図３に平面図を示すソースタイ構造、図４に
断面図を示すもぐり込みbodyコンタクト構造が用いられ
ていた。
トランジスタ（MOSトランジスタと略称する）はチャネ
ルが形成されるbodyと呼ばれるシリコン薄膜部分が浮遊
状態にあると、ドレイン電圧を増加していった時に、ド
レインとbody間に発生する高電界により電流がドレイン
body間に発生し、この電流がbodyからソースへ流れ込
む。この電流流入によりbodyとソースが順バイアスさ
れ、MOSトランジスタのゲート閾値電圧Vthが低下する。
さらにこの電流がソースをエミッタ、bodyをベースとす
る寄生バイポーラトランジスタにより増幅されて、コレ
クタとして動作するドレインから更に電流を引き出す。
この正帰還現象によりドレイン電流があるドレイン電圧
以上で急激に増加して、bodyを浮遊状態で使用するMOS
トランジスタは耐圧が低下する。また、電流の急激な増
加をもたらすドレイン電圧より小さいドレイン電圧領域
でも、出力コンダクタンスの増加の原因となりアナログ
回路の電圧増幅率には悪影響を及ぼす。典型的な出力電
流の増加現象はkink効果と呼ばれ、ドレイン・ソース間
電圧が３〜４Vの時にドレイン電流にステップ状の増加
が見られる。この現象を改善する事を目的として、body
を定電位に固定する為に、従来では図１に平面図を示す
T型トランジスタ構造、図２に平面図を示すH型トランジ
スタ構造、図３に平面図を示すソースタイ構造、図４に
断面図を示すもぐり込みbodyコンタクト構造が用いられ
ていた。
【０００３】図中、111は第１の導電型のドレイン領
域、121は第1の導電型のソース領域、131は逆導電型のb
odyコンタクト領域、400は導電性ゲート領域である。11
3、123、133、403はそれぞれドレイン領域、ソース領
域、bodyコンタクト領域、ゲート領域上に設けられたコ
ンタクトホールで、それぞれの領域と金属薄膜配線50
1、502、503、504とを接続している。ドレイン領域111
とソース領域121との間のゲート領域400の下には図４に
示される様にゲート絶縁膜200、チャネルが形成されるb
odyの部分100が設けられている。図４で、10は支持基
板、102はbodyもぐり込み部分、20は支持基板と半導体
薄膜（111＋121＋1 31＋100＋102）を絶縁する絶縁層、
300は素子間を分離するいわゆるフィールド絶縁膜、310
は配線と半導体薄膜を絶縁する絶縁層である。
域、121は第1の導電型のソース領域、131は逆導電型のb
odyコンタクト領域、400は導電性ゲート領域である。11
3、123、133、403はそれぞれドレイン領域、ソース領
域、bodyコンタクト領域、ゲート領域上に設けられたコ
ンタクトホールで、それぞれの領域と金属薄膜配線50
1、502、503、504とを接続している。ドレイン領域111
とソース領域121との間のゲート領域400の下には図４に
示される様にゲート絶縁膜200、チャネルが形成されるb
odyの部分100が設けられている。図４で、10は支持基
板、102はbodyもぐり込み部分、20は支持基板と半導体
薄膜（111＋121＋1 31＋100＋102）を絶縁する絶縁層、
300は素子間を分離するいわゆるフィールド絶縁膜、310
は配線と半導体薄膜を絶縁する絶縁層である。
【０００４】図１のT型構造、図２のH型構造では、この
bodyの部分はbodyコンタクト領域131とソース、ドレイ
ン領域との間のゲート領域の下を通ってbodyコンタクト
領域と接続されている。これらの構造は、ソース、ドレ
イン領域に対してbodyコンタクト領域が対象に配置され
ているのでソース、ドレインの役割が入れ替わるいわゆ
る両極性の回路動作が可能である。図３のソース・タイ
構造、図４のもぐり込みbodyコンタクト構造はソース領
域とbodyコンタクト領域とが接続されているので、いわ
ゆる片極性の回路動作しか出来ない。
bodyの部分はbodyコンタクト領域131とソース、ドレイ
ン領域との間のゲート領域の下を通ってbodyコンタクト
領域と接続されている。これらの構造は、ソース、ドレ
イン領域に対してbodyコンタクト領域が対象に配置され
ているのでソース、ドレインの役割が入れ替わるいわゆ
る両極性の回路動作が可能である。図３のソース・タイ
構造、図４のもぐり込みbodyコンタクト構造はソース領
域とbodyコンタクト領域とが接続されているので、いわ
ゆる片極性の回路動作しか出来ない。
【０００５】
【本発明が解決しようとする課題】上記T型、H型はいず
れもゲートの幅方向の端部にゲート下部のbodyを介して
bodyコンタクトを取っている。ソースタイ構造もゲート
幅方向のソース両端にbodyコンタクトを取っている。こ
のため、トランジスタのゲート幅Wが大きくなると、T型
トランジスタでは、bodyコンタクトと、コンタクトと最
も遠いコンタクトの反対側の部分との抵抗が大きくな
り、前記body電位固定の効果は小さくなる。 H型トラ
ンジスタ、ソースタイ構造もゲート幅Wが大きくなる
と、ゲート中央部分で、前記body電位固定の効果は小さ
くなる。
れもゲートの幅方向の端部にゲート下部のbodyを介して
bodyコンタクトを取っている。ソースタイ構造もゲート
幅方向のソース両端にbodyコンタクトを取っている。こ
のため、トランジスタのゲート幅Wが大きくなると、T型
トランジスタでは、bodyコンタクトと、コンタクトと最
も遠いコンタクトの反対側の部分との抵抗が大きくな
り、前記body電位固定の効果は小さくなる。 H型トラ
ンジスタ、ソースタイ構造もゲート幅Wが大きくなる
と、ゲート中央部分で、前記body電位固定の効果は小さ
くなる。
【０００６】もぐり込みbodyコンタクト構造はソース12
0の下側を通ってコンタクト部分130とゲート下のbody10
0とが連続した構造となっているので、ソース接合が深
くなるとbodyコンタクトとゲート下のbodyとの間の102
の部分の抵抗が大きくなり、body電位固定の効果が小さ
くなる。今後半導体薄膜が薄くなる方向へ技術が進化す
るので、このもぐり込み部分の抵抗が大きくなることは
避けられない。
0の下側を通ってコンタクト部分130とゲート下のbody10
0とが連続した構造となっているので、ソース接合が深
くなるとbodyコンタクトとゲート下のbodyとの間の102
の部分の抵抗が大きくなり、body電位固定の効果が小さ
くなる。今後半導体薄膜が薄くなる方向へ技術が進化す
るので、このもぐり込み部分の抵抗が大きくなることは
避けられない。
【０００７】上記T型、H型トランジスタでも回路応用上
の制限があった。すなわち両極性の回路動作が可能と言
う上記利点はbodyコンタクト電位に対して、いわゆる逆
極性の範囲であり、たとえばp型bodyの電位を一旦固定
してしまうと、ソースもドレインもこれより負電位（厳
密にはpn接合の順方向電圧を超える負電位）での動作は
保障されなかった。
の制限があった。すなわち両極性の回路動作が可能と言
う上記利点はbodyコンタクト電位に対して、いわゆる逆
極性の範囲であり、たとえばp型bodyの電位を一旦固定
してしまうと、ソースもドレインもこれより負電位（厳
密にはpn接合の順方向電圧を超える負電位）での動作は
保障されなかった。
【０００８】上記のような技術の現状に鑑み、本発明は
ゲート幅が大きくなっても、ドレイン耐圧低下、または
出力コンダクタンスの増加が抑えられる構造の提供を目
的とする。またソースタイ構造の場合は片極性となり、
ドレインとソースを入れ替えた回路応用が出来なくなる
がこの課題を解決する構造を提供することも目的とす
る。上記T型、H型トランジスタでも回路応用上bodyコン
タクト電位を規定後はドレイン・ソースの動作可能な電
位はbodyコンタクト電位から正負一方の極性での動作か
保障されなかったが、本発明では、この電位の極性の制
限をなくすことを目的とする。
ゲート幅が大きくなっても、ドレイン耐圧低下、または
出力コンダクタンスの増加が抑えられる構造の提供を目
的とする。またソースタイ構造の場合は片極性となり、
ドレインとソースを入れ替えた回路応用が出来なくなる
がこの課題を解決する構造を提供することも目的とす
る。上記T型、H型トランジスタでも回路応用上bodyコン
タクト電位を規定後はドレイン・ソースの動作可能な電
位はbodyコンタクト電位から正負一方の極性での動作か
保障されなかったが、本発明では、この電位の極性の制
限をなくすことを目的とする。
【０００９】
【課題を解決するための手段】本発明では、絶縁性基板
上に形成された半導体薄膜に電界効果トランジスタを形
成するにあたって、第１の手段として絶縁性基板と、該
絶縁性基板上に設けられた半導体薄膜と、該半導体薄膜
表面上にゲート絶縁膜を介して設けられた、長さと幅を
有する第１のゲート電極と、該半導体薄膜表面上または
表面内に設けられかつ該第１のゲート電極の平面からみ
て長さ方向の両側に設けられた第1の導電型の第1の領域
と第１の導電型の第２の領域と、該第２の領域は複数領
域からなり、そのうちの２つの第２の領域によりゲート
幅方向に挟む様に配置された逆導電型の第３の領域と、
該第２の領域および第３の領域とにともに接続された導
電性薄膜と、から少なくともなる構成をとる。
上に形成された半導体薄膜に電界効果トランジスタを形
成するにあたって、第１の手段として絶縁性基板と、該
絶縁性基板上に設けられた半導体薄膜と、該半導体薄膜
表面上にゲート絶縁膜を介して設けられた、長さと幅を
有する第１のゲート電極と、該半導体薄膜表面上または
表面内に設けられかつ該第１のゲート電極の平面からみ
て長さ方向の両側に設けられた第1の導電型の第1の領域
と第１の導電型の第２の領域と、該第２の領域は複数領
域からなり、そのうちの２つの第２の領域によりゲート
幅方向に挟む様に配置された逆導電型の第３の領域と、
該第２の領域および第３の領域とにともに接続された導
電性薄膜と、から少なくともなる構成をとる。
【００１０】第２の手段として更に、前記第３の領域を
複数領域となし、前記複数の第２の領域の１つが該複数
の第３の領域によりゲート幅方向に挟まれる様に配置す
る。
複数領域となし、前記複数の第２の領域の１つが該複数
の第３の領域によりゲート幅方向に挟まれる様に配置す
る。
【００１１】第３の手段として一方、上記までの本発明
の構成によると、トランジスタは片極性となってしまう
が、更に、該半導体薄膜表面上に前記第２の領域に沿っ
て長さと幅を有する第２のゲート電極をゲート絶縁膜を
介して設け、該第２のゲート電極に関して前記第２の領
域と反対側に第１導電型の第４領域を設けて、前記第１
の領域および第４の領域を出力領域とする。この両極性
のための解決手段としては、逆導電型の第3の領域は第2
の領域に挟まれている必要はなく第2の領域と並置され
ていることで達成される。
の構成によると、トランジスタは片極性となってしまう
が、更に、該半導体薄膜表面上に前記第２の領域に沿っ
て長さと幅を有する第２のゲート電極をゲート絶縁膜を
介して設け、該第２のゲート電極に関して前記第２の領
域と反対側に第１導電型の第４領域を設けて、前記第１
の領域および第４の領域を出力領域とする。この両極性
のための解決手段としては、逆導電型の第3の領域は第2
の領域に挟まれている必要はなく第2の領域と並置され
ていることで達成される。
【００１２】第４の手段としてさらに前記第1の領域、
または第４の領域を相対的に、不純物濃度の多い部分
（例えば1020 原子／cc 以上の不純物濃度）と比較的
少ない部分（例えば、1020~1018 原子／cc 程度の不
純物濃度）とに作り分け、不純物濃度の比較的少ない部
分をゲート電極に近い部分に配置し、要すればゲート電
極と絶縁膜を介して一部オーバラップさせる。
または第４の領域を相対的に、不純物濃度の多い部分
（例えば1020 原子／cc 以上の不純物濃度）と比較的
少ない部分（例えば、1020~1018 原子／cc 程度の不
純物濃度）とに作り分け、不純物濃度の比較的少ない部
分をゲート電極に近い部分に配置し、要すればゲート電
極と絶縁膜を介して一部オーバラップさせる。
【００１３】なお、本発明では、絶縁性基板とは、シリ
コンなど半導体基板表面にシリコン酸化膜、シリコン窒
化膜などの絶縁膜を形成した基板、または、石英ガラ
ス、アルミナ等の絶縁物基板、サファイア等の絶縁性結
晶基板を言う。半導体薄膜の形成には、半導体基板を絶
縁基板に接着した後研磨して薄膜化する方法、半導体基
板を絶縁基板に接着した後薄膜になる部分を剥離する方
法、サファイア等の結晶基板上にヘテロエピタキシャル
成長させる方法、シリコン基板表面へ酸素イオンをイオ
ン注入し、その後の熱処理により酸化膜とその表面にシ
リコン薄膜を形成するSIMOXと呼ばれる方法、絶縁基板
上へCVDを用いて成膜する方法、等を用いる。
コンなど半導体基板表面にシリコン酸化膜、シリコン窒
化膜などの絶縁膜を形成した基板、または、石英ガラ
ス、アルミナ等の絶縁物基板、サファイア等の絶縁性結
晶基板を言う。半導体薄膜の形成には、半導体基板を絶
縁基板に接着した後研磨して薄膜化する方法、半導体基
板を絶縁基板に接着した後薄膜になる部分を剥離する方
法、サファイア等の結晶基板上にヘテロエピタキシャル
成長させる方法、シリコン基板表面へ酸素イオンをイオ
ン注入し、その後の熱処理により酸化膜とその表面にシ
リコン薄膜を形成するSIMOXと呼ばれる方法、絶縁基板
上へCVDを用いて成膜する方法、等を用いる。
【００１４】
【作用】第１の手段をを用いることにより、逆導電型の
第3領域はこの構成により従来の構成に比べて、最遠距
離で1/2の距離のbodyコンタクトとして機能する。電界
効果トランジスタは部分空乏型、完全空乏型によらず、
また半導体薄膜が「真性半導体」に近いものでも、ドレ
イン・body間の高電界で発生した逆導電型キャリアを逆
導電型の第3領域で収集するため、本発明の目的は実現
される。
第3領域はこの構成により従来の構成に比べて、最遠距
離で1/2の距離のbodyコンタクトとして機能する。電界
効果トランジスタは部分空乏型、完全空乏型によらず、
また半導体薄膜が「真性半導体」に近いものでも、ドレ
イン・body間の高電界で発生した逆導電型キャリアを逆
導電型の第3領域で収集するため、本発明の目的は実現
される。
【００１５】第２の手段を用いることにより、これらの
構成をゲート幅W方向に繰り返し配置することによりWの
大小に依らず降服電圧の一定のMOSトランジスタないし
は 出力コンダクタンスと相互コンダクタンス の比率
がほとんど変わらないMOSトランジスタを得ることが出
来る。
構成をゲート幅W方向に繰り返し配置することによりWの
大小に依らず降服電圧の一定のMOSトランジスタないし
は 出力コンダクタンスと相互コンダクタンス の比率
がほとんど変わらないMOSトランジスタを得ることが出
来る。
【００１６】第３の手段を用いることにより、回路動作
において、bodyコンタクトの電位を外部から供給制御せ
ずとも自動的に出力電圧の極性の切り替わりに追従して
最適電位に変化する。したがって、従来のbodyコンタク
ト電位の制限から開放されて、従来のbodyコンタクト電
位に関して正電位、負電位出力可能なソース・ドレイン
互換の両極性のトランジスタを実現することが出来る。
従来の両極性の可能なH型、T型トランジスタではW方向
の長さはドレイン耐圧ないしは出力コンダクタンスから
決まる限界があり大きく設計は出来なかった。本発明に
よればW方向の長さはチップ面積から許される範囲で大
きく設計できる。したがって、トランジスタのon抵抗、
ないしは相互コンダクタンスは回路動作に必要な値に設
計できる。
において、bodyコンタクトの電位を外部から供給制御せ
ずとも自動的に出力電圧の極性の切り替わりに追従して
最適電位に変化する。したがって、従来のbodyコンタク
ト電位の制限から開放されて、従来のbodyコンタクト電
位に関して正電位、負電位出力可能なソース・ドレイン
互換の両極性のトランジスタを実現することが出来る。
従来の両極性の可能なH型、T型トランジスタではW方向
の長さはドレイン耐圧ないしは出力コンダクタンスから
決まる限界があり大きく設計は出来なかった。本発明に
よればW方向の長さはチップ面積から許される範囲で大
きく設計できる。したがって、トランジスタのon抵抗、
ないしは相互コンダクタンスは回路動作に必要な値に設
計できる。
【００１７】一方、Wの大きいトランジスタを構成する
為に従来型のトランジスタを多数併置して結線すると仮
定すると、H型のトランジスタを併置することになり、
相互配線が複雑になりかつ、耐圧ないしは出力コンダク
タンスの大きいトランジスタを得るためには併置する一
つのユニットはWを大きく出来ないので、両端のゲート
及びコンタクト領域の面積は本来のトランジスタの面積
と同じ程度となる。その結果、本発明の構成のトランジ
スタは複雑な相互配線が無い分だけレイアウトが簡単と
なる。
為に従来型のトランジスタを多数併置して結線すると仮
定すると、H型のトランジスタを併置することになり、
相互配線が複雑になりかつ、耐圧ないしは出力コンダク
タンスの大きいトランジスタを得るためには併置する一
つのユニットはWを大きく出来ないので、両端のゲート
及びコンタクト領域の面積は本来のトランジスタの面積
と同じ程度となる。その結果、本発明の構成のトランジ
スタは複雑な相互配線が無い分だけレイアウトが簡単と
なる。
【００１８】また、本発明の構造では、第1の領域と第
４の領域の内ソースとして機能しているどちらかの領域
は、bodyと順方向にバイアスされる。これはソースがこ
のトランジスタの耐圧ないしは出力コンダクタンスを決
める訳では無いので差し支えない。ソースからbodyに注
入された少数キャリアはフローティング状態の第2の領
域に吸収されるので、第２の領域とドレインとなってい
る領域の間のbodyへ少数キャリアが与える影響は少な
い。本発明のトランジスタは第１のゲート電極下のチャ
ネル（長さL1）と第2のゲート電極下のチャネル（長さL
2）とが直列に接続された形で動作する為に、単位チャ
ネル幅（W）当たりのon抵抗は（L1+L2）/L1倍または出
力電流はL1/(L1+L2)となるが、下記の場合は改善され
る。
４の領域の内ソースとして機能しているどちらかの領域
は、bodyと順方向にバイアスされる。これはソースがこ
のトランジスタの耐圧ないしは出力コンダクタンスを決
める訳では無いので差し支えない。ソースからbodyに注
入された少数キャリアはフローティング状態の第2の領
域に吸収されるので、第２の領域とドレインとなってい
る領域の間のbodyへ少数キャリアが与える影響は少な
い。本発明のトランジスタは第１のゲート電極下のチャ
ネル（長さL1）と第2のゲート電極下のチャネル（長さL
2）とが直列に接続された形で動作する為に、単位チャ
ネル幅（W）当たりのon抵抗は（L1+L2）/L1倍または出
力電流はL1/(L1+L2)となるが、下記の場合は改善され
る。
【００１９】上記のごとくソースとbodyが順方向バイア
スされていると、この部分のチャネルのVthはドレイン
側のチャネルより小さくなる。この為にソース側へ直列
に接続されているチャネル抵抗はドレイン側に較べて小
さくなる。特にゲートバイアスがドレイン側のチャネル
のVthに近い値である時は、この現象の影響でドレイン
電流の減少が改善される。また、部分空乏形のSOIでか
つ、出力電圧が大きいときはソース側のチャネルでの電
圧降下はソースbody間ダイオードの順方向電圧にクラン
プされるので、この場合も出力電流値が改善される。
スされていると、この部分のチャネルのVthはドレイン
側のチャネルより小さくなる。この為にソース側へ直列
に接続されているチャネル抵抗はドレイン側に較べて小
さくなる。特にゲートバイアスがドレイン側のチャネル
のVthに近い値である時は、この現象の影響でドレイン
電流の減少が改善される。また、部分空乏形のSOIでか
つ、出力電圧が大きいときはソース側のチャネルでの電
圧降下はソースbody間ダイオードの順方向電圧にクラン
プされるので、この場合も出力電流値が改善される。
【００２０】第４の手段を用いることにより、出力領域
の降服電圧を改善（耐圧増加）することが出来る。
の降服電圧を改善（耐圧増加）することが出来る。
【００２１】
【発明の実施の形態】本発明の平面構造例を図５に示
す。断面構造例を図６、図７に示す。図５で、110は第1
の導電型の第1の領域、120は第１の導電型の第２の領
域、130は逆導電型の第３の領域、140は第１の導電型の
第４の領域、401、402は第１及び第２の導電性ゲート電
極、412は該第１及び第２の導電性電極を接続する導電
性薄膜で本実施例の場合は前記導電性ゲート電極と同じ
材料（例えば多結晶シリコンまたはタングステンシリサ
イドと多結晶シリコンの２層膜、チタンシリサイドまた
はコバルトシリサイドと多結晶シリコンの２層膜）で連
続して設けられている。114、144は第１、第4の領域に
設けられた不純物濃度の小さい部分で、ゲート電極40
1、402とゲート絶縁膜を介して一部オーバラップしてい
る。なお、114、144は出力領域となる第１,第4の領域が
大きな耐圧を必要としない場合は省略することが出来
る。113、123、133、143、403はそれぞれ、第１、第
２、第３、第４の領域、ゲート電極へのコンタクトホー
ルで、それぞれの領域と金属薄膜配線511、532、514、5
04とを接続している。金属薄膜配線532はコンタクトホ
ール123及び133を通して、第２、第３の領域を接続して
いるが電位は固定されていない。
す。断面構造例を図６、図７に示す。図５で、110は第1
の導電型の第1の領域、120は第１の導電型の第２の領
域、130は逆導電型の第３の領域、140は第１の導電型の
第４の領域、401、402は第１及び第２の導電性ゲート電
極、412は該第１及び第２の導電性電極を接続する導電
性薄膜で本実施例の場合は前記導電性ゲート電極と同じ
材料（例えば多結晶シリコンまたはタングステンシリサ
イドと多結晶シリコンの２層膜、チタンシリサイドまた
はコバルトシリサイドと多結晶シリコンの２層膜）で連
続して設けられている。114、144は第１、第4の領域に
設けられた不純物濃度の小さい部分で、ゲート電極40
1、402とゲート絶縁膜を介して一部オーバラップしてい
る。なお、114、144は出力領域となる第１,第4の領域が
大きな耐圧を必要としない場合は省略することが出来
る。113、123、133、143、403はそれぞれ、第１、第
２、第３、第４の領域、ゲート電極へのコンタクトホー
ルで、それぞれの領域と金属薄膜配線511、532、514、5
04とを接続している。金属薄膜配線532はコンタクトホ
ール123及び133を通して、第２、第３の領域を接続して
いるが電位は固定されていない。
【００２２】図６は本発明の実施例図５のA-A ’部分の
断面図、図７は図５のB-B ’部分の断面図である。図
中、10は支持基板、100はbody、200はゲート絶縁膜、20
は支持基板と半導体薄膜（110（＋114）＋120＋130＋14
0（＋144）＋100）を絶縁する絶縁層、300は素子間を分
離するいわゆるフィールド絶縁膜、310は配線と半導体
薄膜を絶縁する絶縁層である。チャネルは第１の領域と
第２の領域の間のbody表面又は内部、及び第２の領域と
第４の領域の間のbodyの表面又は内部に形成され、body
上のゲート絶縁膜を介して第１のゲート電極、第２のゲ
ート電極の電位で電気抵抗が制御される。第７に示す様
にbody100はbodyコンタクト領域130と連続している。bo
dyコンタクト領域は逆導電型の不純物（例えば硼素）を
１E19原子／cc以上添加して低抵抗化した半導体領域に
より形成することが出来るが、bodyコンタクト領域が逆
導電型のキャリアを吸収するまたは逆導電型のキャリア
のフェルミレベルを制御する機能を果たすことにより本
発明の実施が可能であるので、bodyコンタクト領域はbo
dyの一部に接触した金属、シリサイド薄膜でも良い。こ
の場合は、第２領域の配線532と共通領域として形成す
ることが出来る。また、bodyとへテロ接合を形成する異
種の半導体領域でも良い。bodyは逆導電型でも真性、第
１の導電型でもよい。第１の導電型の場合はエンハンス
メント型のトランジスタを得るためには、ゲート電圧0V
のときbody表面から裏面に至るまで空乏していることが
望ましい。第3の領域のゲート幅方向の寸法はリソグラ
フィ技術で可能な最小寸法で良い。第2の領域へのコン
タクトホールと第３の領域へのコンタクトホールとは別
々に設ける必要はなく、第２の領域と第3の領域の境界
を含む部分へ共通のコンタクトホールを設けてもよい。
断面図、図７は図５のB-B ’部分の断面図である。図
中、10は支持基板、100はbody、200はゲート絶縁膜、20
は支持基板と半導体薄膜（110（＋114）＋120＋130＋14
0（＋144）＋100）を絶縁する絶縁層、300は素子間を分
離するいわゆるフィールド絶縁膜、310は配線と半導体
薄膜を絶縁する絶縁層である。チャネルは第１の領域と
第２の領域の間のbody表面又は内部、及び第２の領域と
第４の領域の間のbodyの表面又は内部に形成され、body
上のゲート絶縁膜を介して第１のゲート電極、第２のゲ
ート電極の電位で電気抵抗が制御される。第７に示す様
にbody100はbodyコンタクト領域130と連続している。bo
dyコンタクト領域は逆導電型の不純物（例えば硼素）を
１E19原子／cc以上添加して低抵抗化した半導体領域に
より形成することが出来るが、bodyコンタクト領域が逆
導電型のキャリアを吸収するまたは逆導電型のキャリア
のフェルミレベルを制御する機能を果たすことにより本
発明の実施が可能であるので、bodyコンタクト領域はbo
dyの一部に接触した金属、シリサイド薄膜でも良い。こ
の場合は、第２領域の配線532と共通領域として形成す
ることが出来る。また、bodyとへテロ接合を形成する異
種の半導体領域でも良い。bodyは逆導電型でも真性、第
１の導電型でもよい。第１の導電型の場合はエンハンス
メント型のトランジスタを得るためには、ゲート電圧0V
のときbody表面から裏面に至るまで空乏していることが
望ましい。第3の領域のゲート幅方向の寸法はリソグラ
フィ技術で可能な最小寸法で良い。第2の領域へのコン
タクトホールと第３の領域へのコンタクトホールとは別
々に設ける必要はなく、第２の領域と第3の領域の境界
を含む部分へ共通のコンタクトホールを設けてもよい。
【００２３】本発明の実施例のトランジスタの電気特性
を図３に示すソース・タイ構造のトランジスタと比較す
る。測定に用いたトランジスタの構造・材料パラメータ
は下記の通り。トランジスタのbody、第1、第２、第3、
第４の領域、第２の領域のチャネル幅方向の寸法w2は同
じ寸法、ないしは同じ不純物濃度を用いた。 body：厚さ＝400nm、導電型＝p型シリコン、不純物濃度
＝1E16原子／cm3 ゲート：n型ポリシリコン、ゲート長：L1＝10、L2＝5μ
m ゲート酸化膜厚＝30nm、絶縁層20の厚さ＝400nm 第１、第２、第４領域の不純物濃度：ピーク値〜1E20原
子／cm3 第３領域の不純物濃度：ピーク値〜5E19原子／cm3 第３領域の長さ：3μm 第１、４の領域の不純物濃度の薄い領域の不純物濃度：
2.5E17原子／cm3、長さ：2μm w2＝25μm 図８は従来のソース・タイ構造のトランジスタの出力特
性を示す。図８（A）は第1の領域をドレイン、第２の領
域をソースとした場合で、図８（B）は第２の領域をド
レイン、第１の領域をソースとした場合である。図８
（B）で示される出力特性では、出力電圧が約１Vを超え
ると、出力電流が通常のMOSトランジスタのような飽和
電流特性を示さず、出力電圧の増加にしたがって増加す
ることが示されてる。この実測特性からソース・タイ構
造のトランジスタは第２の領域をドレインとすると殆ど
耐圧が無くなってしまうことが判る。
を図３に示すソース・タイ構造のトランジスタと比較す
る。測定に用いたトランジスタの構造・材料パラメータ
は下記の通り。トランジスタのbody、第1、第２、第3、
第４の領域、第２の領域のチャネル幅方向の寸法w2は同
じ寸法、ないしは同じ不純物濃度を用いた。 body：厚さ＝400nm、導電型＝p型シリコン、不純物濃度
＝1E16原子／cm3 ゲート：n型ポリシリコン、ゲート長：L1＝10、L2＝5μ
m ゲート酸化膜厚＝30nm、絶縁層20の厚さ＝400nm 第１、第２、第４領域の不純物濃度：ピーク値〜1E20原
子／cm3 第３領域の不純物濃度：ピーク値〜5E19原子／cm3 第３領域の長さ：3μm 第１、４の領域の不純物濃度の薄い領域の不純物濃度：
2.5E17原子／cm3、長さ：2μm w2＝25μm 図８は従来のソース・タイ構造のトランジスタの出力特
性を示す。図８（A）は第1の領域をドレイン、第２の領
域をソースとした場合で、図８（B）は第２の領域をド
レイン、第１の領域をソースとした場合である。図８
（B）で示される出力特性では、出力電圧が約１Vを超え
ると、出力電流が通常のMOSトランジスタのような飽和
電流特性を示さず、出力電圧の増加にしたがって増加す
ることが示されてる。この実測特性からソース・タイ構
造のトランジスタは第２の領域をドレインとすると殆ど
耐圧が無くなってしまうことが判る。
【００２４】一方、図９は本発明の図５の構造のトラン
ジスタの出力特性である。この出力特性は第１の領域を
ドレインとし第４の領域をソースとした時のものである
が、その逆の接続をした時とで出力特性は殆ど変わらな
い。図８（A）と比較すると、ゲート電圧の大きい部分
では出力電流はチャネル長増加分程度（L1/(L1+L2)）電
流が減少している。ゲート電圧がゲート閾値電圧に近い
電圧範囲では出力電流の減少は改善されている。
ジスタの出力特性である。この出力特性は第１の領域を
ドレインとし第４の領域をソースとした時のものである
が、その逆の接続をした時とで出力特性は殆ど変わらな
い。図８（A）と比較すると、ゲート電圧の大きい部分
では出力電流はチャネル長増加分程度（L1/(L1+L2)）電
流が減少している。ゲート電圧がゲート閾値電圧に近い
電圧範囲では出力電流の減少は改善されている。
【００２５】上記トランジスタの構造・材料パラメータ
の内、ゲート長を2μmとし、合計のチャネル幅は100μm
とし、w2のみを変化させたトランジスタの出力電流−出
力電圧特性を調べた。w2＝100μmの特性を図１０に、w2
＝10μmの特性を図１１に示す。ゲート電圧一定の下に
出力電圧を増加していった時、出力コンダクタンスdIou
t/dVoutが増加してトランジスタのチャネルコンダクタ
ンスと等しくなる出力電圧を出力電圧の最大許容電圧と
すると、図１２のようになる。w2＝100μmの時は上述の
キンク効果のため大幅に最大許容電圧が低下している。
キンク効果そのものは出力電圧４V＋ΔVの電圧で観測さ
れているので、w2＝100μmでは最大許容電圧は5.4Vと改
善されていることが判るが、w2がチャネル長（約1.5μ
m）の50倍のw2＝75μmではキンク効果がさらに軽減さ
れ、最大許容電圧は下記の原因による影響が大きくな
る。この条件は、第3領域を２つの第２領域の間に設け
た構造の時は、チャネル長の25倍、75/2＝38μmの第2領
域の幅に相当する。
の内、ゲート長を2μmとし、合計のチャネル幅は100μm
とし、w2のみを変化させたトランジスタの出力電流−出
力電圧特性を調べた。w2＝100μmの特性を図１０に、w2
＝10μmの特性を図１１に示す。ゲート電圧一定の下に
出力電圧を増加していった時、出力コンダクタンスdIou
t/dVoutが増加してトランジスタのチャネルコンダクタ
ンスと等しくなる出力電圧を出力電圧の最大許容電圧と
すると、図１２のようになる。w2＝100μmの時は上述の
キンク効果のため大幅に最大許容電圧が低下している。
キンク効果そのものは出力電圧４V＋ΔVの電圧で観測さ
れているので、w2＝100μmでは最大許容電圧は5.4Vと改
善されていることが判るが、w2がチャネル長（約1.5μ
m）の50倍のw2＝75μmではキンク効果がさらに軽減さ
れ、最大許容電圧は下記の原因による影響が大きくな
る。この条件は、第3領域を２つの第２領域の間に設け
た構造の時は、チャネル長の25倍、75/2＝38μmの第2領
域の幅に相当する。
【００２６】キンク効果が軽減された次には、ドレイン
−body接合でのキャリア増倍により発生した少数キャリ
アが第３の領域へどのくらい吸収されるかが最大許容電
圧を決めている原因となる。この原因に対しては、w2を
チャネル長の10倍以下とすると最大許容電圧の大幅な改
善が得られることがわかった。
−body接合でのキャリア増倍により発生した少数キャリ
アが第３の領域へどのくらい吸収されるかが最大許容電
圧を決めている原因となる。この原因に対しては、w2を
チャネル長の10倍以下とすると最大許容電圧の大幅な改
善が得られることがわかった。
【００２７】本発明の構造によれば、第３の領域を複数
個設けることにより、複数の第３領域間の距離w2を小さ
くて、上記の発生した逆極性の少数キャリアを効率よく
吸収することが出来る。この効果により上記の実施例の
様に出力電圧電圧の最大許容電圧の増加を実現すること
ができる。これと同じ効果を従来の両極性のトランジス
タで実現する為にはH型構造とし、上記の例ではチャネ
ル幅をチャネル長の約10倍以下にする必要があり、結局
H構造のオーバヘッド面積が無視できなくなり、この単
位構造を繰り返して必要な電流容量を実現することにな
る。この結果、面積もほぼ同様となり、各単位H構造の
ボディコンタクトへの配線が錯綜する分だけ不利とな
る。
個設けることにより、複数の第３領域間の距離w2を小さ
くて、上記の発生した逆極性の少数キャリアを効率よく
吸収することが出来る。この効果により上記の実施例の
様に出力電圧電圧の最大許容電圧の増加を実現すること
ができる。これと同じ効果を従来の両極性のトランジス
タで実現する為にはH型構造とし、上記の例ではチャネ
ル幅をチャネル長の約10倍以下にする必要があり、結局
H構造のオーバヘッド面積が無視できなくなり、この単
位構造を繰り返して必要な電流容量を実現することにな
る。この結果、面積もほぼ同様となり、各単位H構造の
ボディコンタクトへの配線が錯綜する分だけ不利とな
る。
【００２８】回路応用で更に有用な本発明の効果は、従
来のボディ電位に関して正負両電位での動作が可能なト
ランジスタが提供されることである。
来のボディ電位に関して正負両電位での動作が可能なト
ランジスタが提供されることである。
【図面の簡単な説明】
【図１】従来のT型両極性トランジスタの平面図例。
【図２】従来のH型両極性トランジスタの平面図例。
【図３】従来のソースタイ型片極性トランジスタの平面
図例。
図例。
【図４】従来のもぐり込みボディコンタクトの断面図
例。
例。
【図５】本発明の両極性トランジスタの実施例の平面
図。
図。
【図６】本発明の図５のA-A ’部分を切った断面図。
【図７】本発明の図５のB-B ’部分を切った断面図。
【図８】（A）はソースタイ型トランジスタの出力特
性、（B）は（A）のソースタイ型トランジスタのソース
を出力端子とした時の出力特性。
性、（B）は（A）のソースタイ型トランジスタのソース
を出力端子とした時の出力特性。
【図９】本発明の両極性トランジスタの出力特性。
【図１０】第３領域間距離が100μmのトランジスタの出
力特性。
力特性。
【図１１】第３領域間距離が10μmのトランジスタの出
力特性。
力特性。
【図１２】最大許容電圧と第３領域間距離との関係を示
す実験例。
す実験例。
１０ 支持基板
１００ body
１１３ 第１の領域
１２３ 第２の領域
１３３ 第３の領域
２００ ゲート絶縁膜
３００ フィールド絶縁膜
４０３ 第４の領域
５３２ 金属薄膜配線
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 長谷川 尚
千葉県千葉市美浜区中瀬１丁目８番地 セ
イコーインスツルメンツ株式会社内
(72)発明者 鷹巣 博昭
千葉県千葉市美浜区中瀬１丁目８番地 セ
イコーインスツルメンツ株式会社内
(72)発明者 小山内 潤
千葉県千葉市美浜区中瀬１丁目８番地 セ
イコーインスツルメンツ株式会社内
Ｆターム(参考） 5F110 AA11 AA15 CC10 DD01 DD02
DD03 DD04 DD05 DD13 DD14
DD24 EE05 EE09 EE14 EE27
EE28 GG02 GG12 GG13 GG24
GG26 GG28 GG29 GG32 GG34
GG35 GG42 GG44 GG60 HJ04
NN62 QQ17
Claims (10)
- 【請求項１】 絶縁性基板と、 該絶縁性基板上に設けられた半導体薄膜と、 該半導体薄膜表面上にゲート絶縁膜を介して設けられ
た、長さと幅を有する第１のゲート電極と、 該半導体薄膜表面上または表面内に設けられかつ該第１
のゲート電極の平面からみて長さ方向の両側に設けられ
た第1の導電型の第1の領域と第１の導電型の第２の領域
と、 ゲート幅方向に第２の領域と並置された第１の導電型と
逆導電型の第３の領域と、 該第２の領域および第３の領域とにともに接続された導
電性薄膜と、更に、該半導体薄膜表面上に前記第２の領
域に沿ってゲート絶縁膜を介して設けられた、長さと幅
を有する第２のゲート電極と、 該第２のゲート電極に関して前記第２の領域と反対側に
設けられた第１導電型の第４領域とから構成され、回路
動作に応じて前記第１の領域または第４の領域を出力領
域とすることを特徴とする絶縁性基板上に形成された電
界効果トランジスタ。 - 【請求項２】 前記第２、第３の領域は複数領域からな
り、該複数の第２の領域の１つを該複数の第３の領域に
よりゲート幅方向に挟む様に配置されたことを特徴とす
る請求項１記載の絶縁性基板上に形成された電界効果ト
ランジスタ。 - 【請求項３】 第３の領域間の距離がチャネル長の50倍
以内であることを特徴とする請求項２記載の絶縁性基板
上に形成された電界効果トランジスタ。 - 【請求項４】 第３の領域間の距離がチャネル長の10倍
以内であることを特徴とする請求項２記載の絶縁性基板
上に形成された電界効果トランジスタ。 - 【請求項５】 第１及び第４の領域は不純物濃度の相対
的に薄い部分と濃い部分を有し、該相対的に薄い部分は
該相対的に濃い部分より第１ないしは第２のゲート電極
へ近く位置することを特徴とする請求項１記載の絶縁性
基板上に形成された電界効果トランジスタ。 - 【請求項６】 前記絶縁性基板は（ガラス、サファイ
ア、セラミックなどの）絶縁材料からなることを特徴と
する請求項１記載の絶縁性基板上に形成された電界効果
トランジスタ。 - 【請求項７】 前記絶縁性基板はシリコン基板上に絶縁
膜を形成したことを特徴とする請求項１記載の絶縁性基
板上に形成された電界効果トランジスタ。 - 【請求項８】 前記第３の領域は、前記半導体薄膜と一
部接触したシリサイド、金属薄膜であることを特徴とす
る請求項１記載の絶縁性基板上に形成された電界効果ト
ランジスタ。 - 【請求項９】 絶縁性基板と、 該絶縁性基板上に設けられた半導体薄膜と、 該半導体薄膜表面上にゲート絶縁膜を介して設けられ
た、長さと幅を有する第１のゲート電極と、 該半導体薄膜表面上または表面内に設けられかつ該第１
のゲート電極の平面からみて長さ方向の両側に設けられ
た第1の導電型の第1の領域と第１の導電型の第２の領域
と、 該第２の領域は複数領域からなり、そのうちの２つの第
２の領域によりゲート幅方向に挟む様に配置された第１
の導電型と逆導電型の第３の領域と、 該第２の領域および第３の領域とにともに接続された導
電性薄膜と、からなることを特徴とする絶縁性基板上に
形成された電界効果トランジスタ。 - 【請求項１０】 第２の領域の幅がチャネル長の２５倍
以内であることを特徴とする請求項９記載の絶縁性基板
上に形成された電界効果トランジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001276805A JP5001494B2 (ja) | 2001-08-28 | 2001-09-12 | 絶縁性基板上に形成された電界効果トランジスタ |
| TW091119429A TW556317B (en) | 2001-08-28 | 2002-08-27 | Field effect transistor formed on an insulative substrate and integrated circuit thereof |
| US10/228,847 US7282763B2 (en) | 2001-08-28 | 2002-08-27 | Field effect transistor formed on an insulating substrate and integrated circuit thereof |
| KR1020020051214A KR100919081B1 (ko) | 2001-08-28 | 2002-08-28 | 절연 기판 상에 형성된 전계 효과 트랜지스터 |
| CNB021443785A CN1266750C (zh) | 2001-08-28 | 2002-08-28 | 在绝缘衬底上形成的场效应晶体管以及集成电路 |
| KR1020070085014A KR100922914B1 (ko) | 2001-08-28 | 2007-08-23 | 절연 기판 상에 형성된 전계 효과 트랜지스터 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001258334 | 2001-08-28 | ||
| JP2001-258334 | 2001-08-28 | ||
| JP2001258334 | 2001-08-28 | ||
| JP2001276805A JP5001494B2 (ja) | 2001-08-28 | 2001-09-12 | 絶縁性基板上に形成された電界効果トランジスタ |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003152184A true JP2003152184A (ja) | 2003-05-23 |
| JP2003152184A5 JP2003152184A5 (ja) | 2008-10-30 |
| JP5001494B2 JP5001494B2 (ja) | 2012-08-15 |
Family
ID=26621140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001276805A Expired - Fee Related JP5001494B2 (ja) | 2001-08-28 | 2001-09-12 | 絶縁性基板上に形成された電界効果トランジスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7282763B2 (ja) |
| JP (1) | JP5001494B2 (ja) |
| KR (2) | KR100919081B1 (ja) |
| CN (1) | CN1266750C (ja) |
| TW (1) | TW556317B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093981A (ja) * | 2003-09-18 | 2005-04-07 | Samsung Sdi Co Ltd | 平板表示装置 |
| JP2008258608A (ja) * | 2007-04-06 | 2008-10-23 | Xerox Corp | 両極性トランジスタ設計 |
| US7763889B2 (en) | 2005-08-25 | 2010-07-27 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor |
| JP2011009579A (ja) * | 2009-06-26 | 2011-01-13 | Seiko Instruments Inc | 絶縁性基板上の電界効果トランジスタおよびその集積回路 |
| US8013337B2 (en) | 2003-04-29 | 2011-09-06 | Samsung Mobile Display Co., Ltd. | Thin film transistor and display device using the same |
| US8530290B2 (en) | 2007-03-09 | 2013-09-10 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1687899A4 (en) * | 2003-11-18 | 2008-10-08 | Halliburton Energy Serv Inc | HIGH VOLTAGE TRANSISTORS ON INSULATING SUBSTRATES |
| US7045873B2 (en) * | 2003-12-08 | 2006-05-16 | International Business Machines Corporation | Dynamic threshold voltage MOSFET on SOI |
| US7084462B1 (en) | 2005-04-15 | 2006-08-01 | International Business Machines Corporation | Parallel field effect transistor structure having a body contact |
| DE102007012380A1 (de) * | 2007-03-14 | 2008-09-18 | Austriamicrosystems Ag | MOSFET mit Kanalanschluss und Verfahren zur Herstellung eines MOSFETs mit Kanalanschluss |
| US8450799B2 (en) * | 2007-10-22 | 2013-05-28 | Seiko Instruments Inc. | Field effect transistor formed on an insulating substrate and integrated circuit thereof |
| US7939865B2 (en) * | 2009-01-22 | 2011-05-10 | Honeywell International Inc. | Metal semiconductor field effect transistor (MESFET) silicon-on-insulator structure having partial trench spacers |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278164A (ja) * | 1985-06-03 | 1986-12-09 | Hitachi Ltd | 双方向型薄膜半導体装置 |
| JPH09107103A (ja) * | 1995-10-11 | 1997-04-22 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11135795A (ja) * | 1997-10-29 | 1999-05-21 | Nec Corp | 電界効果型トランジスタ |
| JP2000252471A (ja) * | 1999-03-01 | 2000-09-14 | Nec Corp | 電界効果型トランジスタ及びその製造方法 |
| JP2000332250A (ja) * | 1999-05-18 | 2000-11-30 | Sony Corp | 半導体装置およびその製造方法 |
| JP2001094114A (ja) * | 1999-07-16 | 2001-04-06 | Seiko Epson Corp | 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2461360A1 (fr) * | 1979-07-10 | 1981-01-30 | Thomson Csf | Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede |
| JPH04252075A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | 半導体装置およびその製造方法 |
| EP0654829A1 (en) * | 1993-11-12 | 1995-05-24 | STMicroelectronics, Inc. | Increased density MOS-gated double diffused semiconductor devices |
| JPH0982969A (ja) * | 1995-09-12 | 1997-03-28 | Toshiba Corp | 薄膜トランジスタおよび液晶表示装置 |
| JPH09283752A (ja) * | 1996-04-12 | 1997-10-31 | Hitachi Ltd | Ｍｉｓ型半導体装置 |
| TW417256B (en) * | 1997-01-31 | 2001-01-01 | Seiko Epson Corp | Semiconductor MOS device and its manufacturing method |
| JP3379376B2 (ja) * | 1997-03-14 | 2003-02-24 | 松下電器産業株式会社 | 電界効果トランジスタおよびそれを用いた電力増幅器 |
| JP2000031289A (ja) * | 1998-07-08 | 2000-01-28 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
| US6441434B1 (en) * | 2000-03-31 | 2002-08-27 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact and method |
-
2001
- 2001-09-12 JP JP2001276805A patent/JP5001494B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-27 TW TW091119429A patent/TW556317B/zh not_active IP Right Cessation
- 2002-08-27 US US10/228,847 patent/US7282763B2/en not_active Expired - Lifetime
- 2002-08-28 KR KR1020020051214A patent/KR100919081B1/ko active IP Right Grant
- 2002-08-28 CN CNB021443785A patent/CN1266750C/zh not_active Expired - Fee Related
-
2007
- 2007-08-23 KR KR1020070085014A patent/KR100922914B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278164A (ja) * | 1985-06-03 | 1986-12-09 | Hitachi Ltd | 双方向型薄膜半導体装置 |
| JPH09107103A (ja) * | 1995-10-11 | 1997-04-22 | Mitsubishi Electric Corp | 半導体装置 |
| JPH11135795A (ja) * | 1997-10-29 | 1999-05-21 | Nec Corp | 電界効果型トランジスタ |
| JP2000252471A (ja) * | 1999-03-01 | 2000-09-14 | Nec Corp | 電界効果型トランジスタ及びその製造方法 |
| JP2000332250A (ja) * | 1999-05-18 | 2000-11-30 | Sony Corp | 半導体装置およびその製造方法 |
| JP2001094114A (ja) * | 1999-07-16 | 2001-04-06 | Seiko Epson Corp | 半導体装置、半導体ゲートアレイおよび電気光学装置および電子機器 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8624298B2 (en) | 2003-04-29 | 2014-01-07 | Samsung Display Co., Ltd. | Display device including thin film transistor |
| US8652885B2 (en) | 2003-04-29 | 2014-02-18 | Samsung Display Co., Ltd. | Method of fabricating thin film transistor |
| US8013337B2 (en) | 2003-04-29 | 2011-09-06 | Samsung Mobile Display Co., Ltd. | Thin film transistor and display device using the same |
| US8711074B2 (en) | 2003-09-18 | 2014-04-29 | Samsung Display Co., Ltd. | Flat panel display |
| US7450100B2 (en) | 2003-09-18 | 2008-11-11 | Samsung Sdi Co., Ltd. | Flat panel display |
| JP2005093981A (ja) * | 2003-09-18 | 2005-04-07 | Samsung Sdi Co Ltd | 平板表示装置 |
| JP4713840B2 (ja) * | 2003-09-18 | 2011-06-29 | 三星モバイルディスプレイ株式會社 | 平板表示装置 |
| US7763889B2 (en) | 2005-08-25 | 2010-07-27 | Samsung Mobile Display Co., Ltd. | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor |
| US8278159B2 (en) | 2005-08-25 | 2012-10-02 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor |
| US8530290B2 (en) | 2007-03-09 | 2013-09-10 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
| US8569764B2 (en) | 2007-03-09 | 2013-10-29 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same |
| JP2008258608A (ja) * | 2007-04-06 | 2008-10-23 | Xerox Corp | 両極性トランジスタ設計 |
| JP2011009579A (ja) * | 2009-06-26 | 2011-01-13 | Seiko Instruments Inc | 絶縁性基板上の電界効果トランジスタおよびその集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5001494B2 (ja) | 2012-08-15 |
| KR20070091259A (ko) | 2007-09-10 |
| CN1266750C (zh) | 2006-07-26 |
| KR20030019179A (ko) | 2003-03-06 |
| KR100919081B1 (ko) | 2009-09-28 |
| TW556317B (en) | 2003-10-01 |
| US20030052373A1 (en) | 2003-03-20 |
| CN1407609A (zh) | 2003-04-02 |
| US7282763B2 (en) | 2007-10-16 |
| KR100922914B1 (ko) | 2009-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146298A (en) | Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor | |
| US10510882B2 (en) | Embedded JFETs for high voltage applications | |
| KR100922914B1 (ko) | 절연 기판 상에 형성된 전계 효과 트랜지스터 | |
| US8049223B2 (en) | Semiconductor device with large blocking voltage | |
| JP3393148B2 (ja) | 高電圧パワートランジスタ | |
| KR20120091231A (ko) | 선택적으로 도핑된 ｊｆｅｔ 영역들을 갖는 파워 반도체 디바이스들 및 이러한 디바이스들을 형성하는 관련 방법들 | |
| JP7204277B2 (ja) | 半導体デバイスのレイアウトおよびその形成方法 | |
| JPH10209456A (ja) | Ｓｏｉ・ｍｏｓ電界効果トランジスタ | |
| JP2003152184A5 (ja) | ||
| JP3509896B2 (ja) | 半導体装置 | |
| US20020093052A1 (en) | Semiconductor device | |
| JP2004031519A (ja) | 半導体装置 | |
| US6525392B1 (en) | Semiconductor power device with insulated circuit | |
| JP3402043B2 (ja) | 電界効果トランジスタ | |
| KR19990069332A (ko) | 트랜치 게이트형 전력용 모스 소자 및 그 제조방법 | |
| JP3376294B2 (ja) | 半導体装置 | |
| US8450799B2 (en) | Field effect transistor formed on an insulating substrate and integrated circuit thereof | |
| JP3137078B2 (ja) | 半導体装置及びそれを用いたトランジスタ | |
| JPS62291179A (ja) | 二重拡散ｍｏｓｆｅｔ | |
| JP2011009579A (ja) | 絶縁性基板上の電界効果トランジスタおよびその集積回路 | |
| JPH01207977A (ja) | 半導体装置 | |
| TW554532B (en) | Semiconductor component on an insulation layer | |
| JP3462255B2 (ja) | 電界効果トランジスタ | |
| JPH01134974A (ja) | 縦型ｍｏｓｆｅｔ | |
| JPS628571A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20011002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20011010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20011010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20011127 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040511 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080910 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080910 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120518 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5001494 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |