JPS61278164A - 双方向型薄膜半導体装置 - Google Patents
双方向型薄膜半導体装置Info
- Publication number
- JPS61278164A JPS61278164A JP11881685A JP11881685A JPS61278164A JP S61278164 A JPS61278164 A JP S61278164A JP 11881685 A JP11881685 A JP 11881685A JP 11881685 A JP11881685 A JP 11881685A JP S61278164 A JPS61278164 A JP S61278164A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- thin film
- semiconductor device
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000010409 thin film Substances 0.000 title claims description 9
- 230000002146 bilateral effect Effects 0.000 title 1
- 230000005669 field effect Effects 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 10
- 230000002457 bidirectional effect Effects 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010453 quartz Substances 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は薄膜半導体装置に係り、特に製法が簡単でかつ
安定に双方向駆動が可能な薄膜半導体装置に関する。
安定に双方向駆動が可能な薄膜半導体装置に関する。
Ｃ発明の背景〕
絶縁物基板の上に、例えば電界効果型の集積回路を形成
すれば、配線と基板間の容量を低減することができるた
め、高速素子を実現できる。このような、従来の薄膜半
導体装置、その特性上の問題点及び改善法について、特
開昭５５−１８０５２について述べられている。以下こ
れらの要点を説明する。
すれば、配線と基板間の容量を低減することができるた
め、高速素子を実現できる。このような、従来の薄膜半
導体装置、その特性上の問題点及び改善法について、特
開昭５５−１８０５２について述べられている。以下こ
れらの要点を説明する。
第８図は薄膜半導体装置の断面図を示す。絶縁物基板１
の上の半導体層２．ソース領域３．ドレイン領域４．ゲ
ート絶縁膜５．ゲート電極６．ソース電極７．ドレイン
電極８より構成されている。
の上の半導体層２．ソース領域３．ドレイン領域４．ゲ
ート絶縁膜５．ゲート電極６．ソース電極７．ドレイン
電極８より構成されている。
この素子において、絶縁物基板１に形成することに起因
する第９図に示すような特性が表われる。
する第９図に示すような特性が表われる。
すなわち、Ｖゎ、−Ｉ。特性において、キング現象が表
われる。Ａはバルク基体に形成した特性であるが、第１
図に示すような素子では、ソース・ドレイン電圧が一定
値以上に高くなると、Ｂに示すように急激に増加してし
まう、すなわち、実質的な耐圧低下の現象を示す。これ
は印加電圧によってチャンネル領域の電圧が変動するた
めである。
われる。Ａはバルク基体に形成した特性であるが、第１
図に示すような素子では、ソース・ドレイン電圧が一定
値以上に高くなると、Ｂに示すように急激に増加してし
まう、すなわち、実質的な耐圧低下の現象を示す。これ
は印加電圧によってチャンネル領域の電圧が変動するた
めである。
チャンネル領域の電圧をソースに固定するため、従来例
では、第１０図に示すように、チャンネル領域へのコン
タクト領域９を設けている。
では、第１０図に示すように、チャンネル領域へのコン
タクト領域９を設けている。
この構造を実現するには、ソース側にコンタクト領域を
形成するための拡散工程をドレイン側と別途行なうこと
及び、トレイン側をこの工程でマスクすることが必要で
あり第８図の構造より２工程多くなる。また、第１０図
の構造では左側をソースとした時だけ効果が発生し、交
流電圧を印加することはできない。
形成するための拡散工程をドレイン側と別途行なうこと
及び、トレイン側をこの工程でマスクすることが必要で
あり第８図の構造より２工程多くなる。また、第１０図
の構造では左側をソースとした時だけ効果が発生し、交
流電圧を印加することはできない。
本発明は、絶縁物基体に形成した薄膜半導体装置の半導
体層の電位の固定法を改善し、かつ双方向に動作可能に
することを特徴とする。
体層の電位の固定法を改善し、かつ双方向に動作可能に
することを特徴とする。
本発明は、ソース領域の幅を半導体層の幅より小さくし
、チャンネル領域へのコンタクト領域を設けること及び
この構造の素子をドレイン領域を共通とするように直列
に２個接続することを特徴とする。
、チャンネル領域へのコンタクト領域を設けること及び
この構造の素子をドレイン領域を共通とするように直列
に２個接続することを特徴とする。
まず、改善されたチャンネル領域へのコンタクト領域の
形成方法について述べる。
形成方法について述べる。
第１図は本発明のコンタクト方法を示す素子断面図及び
平面図を示す、（ａ）において、素子は、例えばｐｏｌ
ｙ Ｓ ｉゲート自己整合型の素子について示しである
が５基本的構造は第８図と全く同じである７ （ｂ）に
おいて、チャンネル領域からのコンタクト領域９′はソ
ース領域３の端部に形成されており、コンタクト穴１０
を介してソース電極でソース領域に接続されている。
平面図を示す、（ａ）において、素子は、例えばｐｏｌ
ｙ Ｓ ｉゲート自己整合型の素子について示しである
が５基本的構造は第８図と全く同じである７ （ｂ）に
おいて、チャンネル領域からのコンタクト領域９′はソ
ース領域３の端部に形成されており、コンタクト穴１０
を介してソース電極でソース領域に接続されている。
次に第２図において、第１図の実現方法を説明する。
（ａ）において、絶縁物基板１に半導体層２を形成する
。通常の堆積法では絶縁物基板１の上には単結晶の半導
体層２は成長しない、そこで、例は多結晶シリコン膜を
気相反応で形成し、これをレーザーや電子ビームのよう
なエネルギービーム走査によって、溶融単結晶化を行な
う。ここに、ゲート絶縁膜を形成し、多結晶シリコンか
らなるゲート電極６を形成これをマスクとして５例えば
リンを自己整合的に注入し、ソース領域３．ゲート領域
４を形成する。
。通常の堆積法では絶縁物基板１の上には単結晶の半導
体層２は成長しない、そこで、例は多結晶シリコン膜を
気相反応で形成し、これをレーザーや電子ビームのよう
なエネルギービーム走査によって、溶融単結晶化を行な
う。ここに、ゲート絶縁膜を形成し、多結晶シリコンか
らなるゲート電極６を形成これをマスクとして５例えば
リンを自己整合的に注入し、ソース領域３．ゲート領域
４を形成する。
（ｂ）において、後のコンタクト領域を形成するための
レジストマスク１１を形成する。ここで。
レジストマスク１１を形成する。ここで。
ゲート電極６とレジストマスク１１にマスクとして、例
えばリンを自己整合的にイオン注入し、ソース領域３．
ドレイン領域４を形成する。このとき、レジストマスク
１１の下には、ソース領域が形成されないため、チャン
ネル領域を同一導電型のコンタクト領域が残る。
えばリンを自己整合的にイオン注入し、ソース領域３．
ドレイン領域４を形成する。このとき、レジストマスク
１１の下には、ソース領域が形成されないため、チャン
ネル領域を同一導電型のコンタクト領域が残る。
（ｃ）において、シリコン酸化膜などの保護膜を形成後
、コンタクト穴１０を形成する６次にアルミニウムから
なるソース電極７．ドレイン電極８を形成する。ここに
おいて、チャンネル領域へのコンタクト領域は、コンタ
クト穴１０を介して、ソース電極７によりソース領域と
接続されることになる。
、コンタクト穴１０を形成する６次にアルミニウムから
なるソース電極７．ドレイン電極８を形成する。ここに
おいて、チャンネル領域へのコンタクト領域は、コンタ
クト穴１０を介して、ソース電極７によりソース領域と
接続されることになる。
以上の本発明によれば、レジストマスク１１を用いるだ
けで、コンタクト領域を形成でき、しかもソース領域７
とドレイン領域８を同一工程で形成できる。この様な単
純な工程で、第１０図と同等の効果を有する素子を得る
ことができる。
けで、コンタクト領域を形成でき、しかもソース領域７
とドレイン領域８を同一工程で形成できる。この様な単
純な工程で、第１０図と同等の効果を有する素子を得る
ことができる。
次に、ソース・ドレインの極性に依存せず、安定な動作
を示す多方向素子の例を述べる。
を示す多方向素子の例を述べる。
第３図は本発明による双方向型素子の構造を示す。
（ａ）は断面図を示す、第１図の素子２個を、一方の素
子のドレイン領域と他方の素子のソース領域を共通とし
て接続した構造となっている。すなわち、ゲート絶縁膜
５ ／ 、 ５’＃、ゲート電極６′、６″′、半導体
層２／、２′、ソース・ドレイン領域１２等から構成さ
れている。
子のドレイン領域と他方の素子のソース領域を共通とし
て接続した構造となっている。すなわち、ゲート絶縁膜
５ ／ 、 ５’＃、ゲート電極６′、６″′、半導体
層２／、２′、ソース・ドレイン領域１２等から構成さ
れている。
（ｂ）は平面図を示す、コンタクト領域９′。
９′が、第１図（ｂ）と同様に設けられているのが特徴
である。
である。
以上の第３図の素子において、例えばソース領域３が負
、ドレイン領域４が正にバイアスされた場合、左側の素
子は半導体層２′の電位がコンタクト領域９′によって
ソースに固定され正常な動作を示し、右側の素子はドレ
イン接合が短絡しているため導通状態となる。すなわち
、この場合は左側の素子で正常な動作をさせる。次に極
性を変えた場合は、左側の素子は導通状態となり、右側
の素子で正常動作を行なわせることができる。
、ドレイン領域４が正にバイアスされた場合、左側の素
子は半導体層２′の電位がコンタクト領域９′によって
ソースに固定され正常な動作を示し、右側の素子はドレ
イン接合が短絡しているため導通状態となる。すなわち
、この場合は左側の素子で正常な動作をさせる。次に極
性を変えた場合は、左側の素子は導通状態となり、右側
の素子で正常動作を行なわせることができる。
第４図は本発明の双方向素子の応用例を示す。
コンタクト領域９ａ、９ｂを従来の方法で形成したもの
である。
である。
第５図は本発明の双方向素子の応用例を示す。
第４図と基本的には同一の構造で、ｐチャンネル型素子
について例示したものである。
について例示したものである。
第６図は本発明の双方向素子の応用例を示す。
コンタクト領域９’ 、９’がソース領域２及びドレイ
ン領域３の内部に設けられたことを特徴とする。
ン領域３の内部に設けられたことを特徴とする。
第７図は本発明の双方向素子の応用例を示す。
コンタクト領域９’ 、９’ 、９ を半導体層の全
周囲に設けることを特徴とする。この構造のｎチャンネ
ル型素子の場合は、半導体層側面の発生する寄生素子も
防止することができる。
周囲に設けることを特徴とする。この構造のｎチャンネ
ル型素子の場合は、半導体層側面の発生する寄生素子も
防止することができる。
以上述べた本発明によれば、絶縁物基体上に形成された
電界効果型素子のキング効果を単純な構造で防止でき、
かつ印加する極性に左右されず安定な動作が可能となる
。
電界効果型素子のキング効果を単純な構造で防止でき、
かつ印加する極性に左右されず安定な動作が可能となる
。
以上の本発明では、半導体としてシリコン、絶縁物基体
として石英等の絶縁材について述べたが、ＧａＡｓ等の
化合物半導体、絶縁物基体としてサファイア単結晶、ダ
イアモンド等の高熱伝導材、ＣｒドープＧａＡｓ等の絶
縁性半導体基板、シリコン酸化膜等の半導体基体上の絶
縁膜等についても同様に応用でき局。
として石英等の絶縁材について述べたが、ＧａＡｓ等の
化合物半導体、絶縁物基体としてサファイア単結晶、ダ
イアモンド等の高熱伝導材、ＣｒドープＧａＡｓ等の絶
縁性半導体基板、シリコン酸化膜等の半導体基体上の絶
縁膜等についても同様に応用でき局。
第１図及び第３図は本発明による素子の説明図、第２図
は本発明を説明するための素子平面図、第４図及び第５
図は本発明の応用例を示す素子の説明図、第６図及び第
７図は本発明の応用例を示す素子平面図、第８図及び第
１０図は従来技術の素子の説明図、第９図は素子の特性
を説明するためのソース・ドレイン電圧−ドレイン電流
特性図を示す。 １・・・絶縁物基板、２．２’ 、２’・・・半導体層
、３・・・ソース領域、４・・・ドレイン領域、９，９
ａ。 ９ｂ、９’ 、９’・・・コンタクト領域、１２・・・
ソース・ドレイン領域。
は本発明を説明するための素子平面図、第４図及び第５
図は本発明の応用例を示す素子の説明図、第６図及び第
７図は本発明の応用例を示す素子平面図、第８図及び第
１０図は従来技術の素子の説明図、第９図は素子の特性
を説明するためのソース・ドレイン電圧−ドレイン電流
特性図を示す。 １・・・絶縁物基板、２．２’ 、２’・・・半導体層
、３・・・ソース領域、４・・・ドレイン領域、９，９
ａ。 ９ｂ、９’ 、９’・・・コンタクト領域、１２・・・
ソース・ドレイン領域。
Claims (1)
- 【特許請求の範囲】 １、絶縁基体上に形成した電界効果型素子において、チ
ャンネル領域の電位をソース領域の電位に固定する手段
を有した単体素子２ケを、ドレイン領域を共通として直
列に接続した構造を特徴とする双方向型薄膜半導体装置
。 ２、特許請求の範囲第１項において、チャンネル領域の
電位をソース領域の電位に固定する手段を、ソース及び
ドレイン領域と同時に形成することを特徴とする双方向
型薄膜半導体装置。 ３、特許請求の範囲第１項、第２項において、絶縁基体
がサファイア単結晶、ダイアモンド、石英等のガラス板
、絶縁性半導体基板、半導体基板上の絶縁膜であること
を特徴とする双方向型薄膜半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11881685A JPS61278164A (ja) | 1985-06-03 | 1985-06-03 | 双方向型薄膜半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11881685A JPS61278164A (ja) | 1985-06-03 | 1985-06-03 | 双方向型薄膜半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61278164A true JPS61278164A (ja) | 1986-12-09 |
Family
ID=14745846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11881685A Pending JPS61278164A (ja) | 1985-06-03 | 1985-06-03 | 双方向型薄膜半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61278164A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271274A (ja) * | 1985-09-25 | 1987-04-01 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｏｓ形半導体装置 |
| JPS63278273A (ja) * | 1987-04-23 | 1988-11-15 | Agency Of Ind Science & Technol | 半導体装置 |
| US5264720A (en) * | 1989-09-22 | 1993-11-23 | Nippondenso Co., Ltd. | High withstanding voltage transistor |
| JP2003152184A (ja) * | 2001-08-28 | 2003-05-23 | Seiko Instruments Inc | 絶縁性基板上の電界効果トランジスタおよびその集積回路 |
-
1985
- 1985-06-03 JP JP11881685A patent/JPS61278164A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6271274A (ja) * | 1985-09-25 | 1987-04-01 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｏｓ形半導体装置 |
| JPS63278273A (ja) * | 1987-04-23 | 1988-11-15 | Agency Of Ind Science & Technol | 半導体装置 |
| US5264720A (en) * | 1989-09-22 | 1993-11-23 | Nippondenso Co., Ltd. | High withstanding voltage transistor |
| JP2003152184A (ja) * | 2001-08-28 | 2003-05-23 | Seiko Instruments Inc | 絶縁性基板上の電界効果トランジスタおよびその集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5294821A (en) | Thin-film SOI semiconductor device having heavily doped diffusion regions beneath the channels of transistors | |
| US7227229B2 (en) | Active matrix display device comprising an inverter circuit | |
| US6172671B1 (en) | Active matrix type display device and fabrication method of the same | |
| US4654958A (en) | Process for forming isolated silicon regions and field-effect devices on a silicon substrate | |
| EP0494628A2 (en) | Multigato SOI-type thin film transistor and manufacturing method therefor | |
| US4321613A (en) | Field effect devices and their fabrication | |
| EP0304824A2 (en) | Thin film mos transistor having pair of gate electrodes opposing across semiconductor layer | |
| EP0178133B1 (en) | Semiconductor integrated circuit device | |
| US6200837B1 (en) | Method of manufacturing thin film transistor | |
| JPS61278164A (ja) | 双方向型薄膜半導体装置 | |
| GB2064866A (en) | Field effect semiconductor device | |
| US5115287A (en) | Step-cut insulated gate static induction transistors and method of manufacturing the same | |
| JPH06105784B2 (ja) | 半導体装置 | |
| JPS6148976A (ja) | 薄膜トランジスタ | |
| JPS60251666A (ja) | 薄膜トランジスタ | |
| JPS6346776A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0362972A (ja) | 薄膜トランジスタ | |
| JPH01241854A (ja) | 半導体装置 | |
| JPH0563948B2 (ja) | ||
| JPS6146990B2 (ja) | ||
| JPS60225469A (ja) | 絶縁基板上ｍｏｓ形電界効果トランジスタ | |
| JPH0680830B2 (ja) | 半導体装置 | |
| JPH04146627A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPS63205961A (ja) | マルチゲート薄膜トランジスタ | |
| JPH05110096A (ja) | 薄膜ｍｏｓ型トランジスタ |