JPS63205961A - マルチゲート薄膜トランジスタ - Google Patents

マルチゲート薄膜トランジスタ

Info

Publication number
JPS63205961A
JPS63205961A JP2860188A JP2860188A JPS63205961A JP S63205961 A JPS63205961 A JP S63205961A JP 2860188 A JP2860188 A JP 2860188A JP 2860188 A JP2860188 A JP 2860188A JP S63205961 A JPS63205961 A JP S63205961A
Authority
JP
Japan
Prior art keywords
charge
transport layer
injection
electrode
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2860188A
Other languages
English (en)
Inventor
マルカム ジェイムズ トンプソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPS63205961A publication Critical patent/JPS63205961A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、I・ランジスタの性能を最適化し、より大き
な電流出力を得るために、電荷移送層に対する電子と正
孔の注入を独立に制御する薄膜トランジスタに関するも
のである。
発明が解決しようとする課題 係属中の米国特許出願節839,403号(1986年
3月14日出願)、発明の名称「改良型の高電圧薄膜ト
ランジスタ」は、注入電極、コレクタ電極、およびチャ
ンネル領域に対する制御ゲート電極の配向に特徴がある
デバイスを開示している。ゲートは、チャンネルの導電
率を変えるためでなく、向かい合った注入電極から、両
者の間にはさまれた電荷キャリヤ移送層へ電荷キャリヤ
の注入を制御するために使用される。電荷キャリヤが移
送層に注入されると、電荷キャリヤは、コレクタ電極の
電位によって生じた電界の影響を受け、空間電荷制限に
より、移送層のチャンネル領域を横切ってドリフトする
。チャンネル領域の抵抗は、本質的に、ゲート電圧の変
化による影響を受けない。前記米国特許出願のデバイス
と同様に、本発明の薄膜トランジスタの利点は、非晶質
半導体デバイスの製造に利用可能な、独特な融通性と簡
易性のある処理工程から得られるものであり、非晶質シ
リコンなど、ハイバンド・ギャップ物質のかなり独特な
電荷移送性質に基づいている。これらの物質は、比較的
低い(350°C以下)温度で、カラスやセラミ・ツク
スなどの大面積の非結晶基板の上に一様に蒸着すること
ができ、大きな面積のトランジスタ構造の配列を容易に
作ることができる。2つの特別な性質が、ここに記載す
る独自のデバイスの動作を可能にしている。これら2つ
の性質とは、デバイスを誘電体のようにふるまわせる高
い抵抗率と、注入された電荷キャリヤがデバイスを通っ
てドリフトすることを許し、電流を生じさせる能力であ
る。非晶質ケイ素ゲルマニウムや非晶質窒化ケイ素は、
移送層としても運ぶことができる物質である。
前記米国特許出願のデバイスは、500〜600ボルト
の高電圧のスイッチングが可能であるが、電流出力は、
比較的小さく、10−7アンペア程度である。
本発明は、注入接点から電荷移送層へ正反対に荷電され
たキャリヤの注入を制御し、より高い電流出力が得られ
るように、前記米国特許出願のデバイスを改良すること
を目的としている。
課題を解決するための手段 上記の目的は、−q様として、適当な基板の上に薄膜ト
ランジスタを設けることによって 達成することができ
る。デバイスは、非晶質半導体の電荷移送層と、それぞ
れが前記電荷移送層に接し、前記移送層のチャンネル領
域によって互いに横方向に隔てられた電子注入電極と正
孔注入電極を備えている。前記注入電極のそれぞれに対
して、注入制御ゲート電極が組み合わされ、向かい合っ
て配置されている。各ゲート電極は、移送層からゲート
誘電体層だけ隔てられているので、電荷注入電極から移
送層とゲート誘電体層の厚さの相だけ離れている。また
ゲート電極は、互いに、電荷注入電極間の横の間隔とほ
ぼ同じ距離だけ横方向にはなれているので、ゲート電極
は、チャンネル領域の主要部とは重なっていない。
実施例 第1図に、本発明に従って改良され、性能が強化された
前記米国特許出願の薄膜トランジスタ10を示す。トラ
ンジスタ10は、適当な物質たとえばガラスまたはセラ
ミックスで作られた基板12を有し、その上に金属ゲー
ト14が蒸着されている。金属ゲート14はCr、 N
iCr、その他の物質がよいであろう。基板12とゲー
ト14の上に、ゲート誘電体層16(通例は、窒化ケイ
素または二酸化ケイ素)があり、その上に、ドーピング
しないまたは薄くドーピングした非晶質半導体物質(非
晶質シリコンが好ましい)から成る電荷キャリヤ移送層
18がある。゛移送層に接しているパッシベーション誘
電体層20は、通例は、ゲート誘電体層16と同じ物質
である。パッシベーション誘電体層20にエツチングさ
れた窓22は、注入室fi24 (ソース)とコレクタ
電;[!2G (トレイン)を物理的および電気的に移
逆層18に接触させるための開口になっている。ソース
電極24とドレイン電極26(非晶質シリコンで作られ
たものが好ましい)は、注入電極が所望のタイプの電荷
キャリヤ、すなわち電子(n”)または正孔(p゛)を
与え、コレクタ電極がそれらを受は取るように、適切に
ドーピングされている。ソース電極24とドレイン電極
26のそれぞれの上に、適当な導体たとえばアルミニウ
ムで作られたソース接点28とドレイン接点30がある
ソース電極24とゲート14の空間的関係により、それ
ぞれの問題の部分は、ドレイン電極26に最も近い方の
縁であり、トレイン電極から遠い方の縁は、このデバイ
スの動作にほとんど関係がない。
移送層18のチャンネル領域32は、ゲート/ソースミ
電極とドレイン電極との間の横距離にわたって延びてい
る。移送層の高い抵抗率(一般に、109o109oh
以上)と、長いチャンネル領域(約20ミクロン)のせ
いで、高電位のドレインとソース電&/ゲートとの間で
絶縁破壊することなく、チャンネルは、数百ボルトの高
電位を維持することができる。ソース電極とドレイン電
極間の広い間隔(約20ミクロン)に比べて、ソース電
極とグー1〜電極間の間隔が狭い(約100ナノメート
ル)ので、ゲー1〜に対する非常に低いスイッチング電
位(約15ボルト以下)で、オフ状態では、ソースから
移送層への電荷キャリヤの注入を抑止し、オン状態では
、ソースから移送層へ電荷キャリヤの注入を生じさせる
ことができる。電荷キャリヤは、移送層に′注入される
と、非常に高い(数百ボルト)電極間の電界の影響を受
り、トレインへドリフトし、約10−7アンペアの電流
を生じさせる。
第2図に、本発明の一態様を示す。いろいろな層と要素
を構成する物質は、第1図の構造に使用されているもの
と同じか、または同等物であることを理解されたい。薄
膜四極デバイス34は、第1図のデバイス10よりも優
れた改良型デバイスであり、かなり高い電流出力を有す
る。この薄膜四極デバイス34では、基板36の上に、
第1ゲート38、間隔をおいて横に配置された第2のゲ
ート40、およびゲート誘電体層42が支持されている
。誘電体層42の上に、電荷キャリヤ移送J144があ
り、移送層44自体は、電子注入電極52と正孔注入電
極54を受は入れる窓48.50が設けられたパッシベ
ーション層46を支持している。第1図のデバイスと同
様に、移送層は、ドーピングされていないか、非常に薄
くドーピングされている。2つの注入電極は、それぞれ
電子と正孔を注入するため、n゛とp+に正反対にドー
ピングされている。電極52と54の上には、金属接点
56.58がある。
第1ゲート電極38と第2ゲート電極40は、それぞれ
、電子注入電極52と正孔注入電極54に向かい合って
配置されており、それで各ゲート電極の横方向に最も近
い縁は、電子注入電極および正孔注入電極の横方向に最
も近い縁の場合よりも、互いにわずか接近している。こ
の改良型デバイスの寸法は、第1図の高電圧薄膜トラン
ジスタの寸法とほぼ同じである。第1図のデバイスの場
合と同様に、ゲート電極は、電荷キャリヤ移送層44へ
の電荷ギヤリヤの注入率を制御する作用をし、電荷キャ
リヤは移送層44を通って反対側の注入電極へドリフト
し、その電極によって集められる。このように、移送層
に対する正反対の符号の電荷キャリヤの注入を制御する
ために、マルチゲートが用いられる。
第3図に、四極デバイス34の代替態様34′を示す。
その移送層は、真性半導体であるか、または   p4
に薄くドーピングされており、もし第2制御電極を除去
して、金属接点58′を移送層44′に接触させれば、
正孔の注入も可能であろう。
第2図および第3図のデバイスは、電子注入電極52お
よび正孔注入電極54754 ’から移送層44/44
’への電子および正孔の注入を独立して制御することが
可能である。制御ゲート38.40に加える電位を適切
に選べば、各タイプの最適な数の電荷キャリヤを注入し
、一種類のキャリヤの注入を制御して得られたよりも高
い電流出力を達成することができる。電荷キャリヤは、
移送層に注入されると5反対側の電極ヘトリフトする。
第1図のデバイスにおいては、一種類のキャリヤの注入
が行われる。マルチゲートを用いて、移逆層に対する二
種類のキャリヤの注入を独立に制御できるようにすれば
、全電荷移送量は、増加する。しかし、この付加効果に
基づき大きな電流が期待されるにもかかわらす、正孔は
、電子よりも移動度が小さいので、そのようにはならず
、多くのキャリヤは、反対側の電極へ全く流れないであ
ろう。最適に、注入された電子と正孔が同数であれば、
期待できる最良の場合は、電流が10〜30%増加する
はずである。非晶質シリコンの場合、移動度の差は、か
なり大きく、増加電流のの予想値は、約1%に過ぎない
。都合の良いことに、この独特のデバイスの場合、増加
電流は、両符号の電荷キャリヤの移送の付加効果のみで
なく、空間電荷制限にも基づいている。
この薄膜四極デバイスの移送層を通る空間電荷制限電流
は、電荷注入電極間に加わる電圧差によって維持できる
正味電荷に基づいている。電荷移送層44内の電子およ
び正孔のプラズマは、そこを通過する全電荷量を表して
いる。この全電荷量により、電流が流れるのである。一
種類の電荷キャリヤのみを制御する場合のようにく第1
図)、一種類の電荷キャリヤが移送層に注入される場合
は、全電荷と正味電荷が、同じであろう。電子のほかに
大量の正孔を移送層に独立して制御し、導入すれば、こ
れらの電荷キャリヤは、外界に関して相互に中和するの
で、全電荷を、正味電荷よりかなり大きくすることがで
きる。実電流は、全電荷によって運ばれ、正味電荷によ
って運ばれるのでないから、この四極デバイスを通る電
流を、がなり増加させることが可能である。
仮定例として、ソースとドレイン間の電位差が10個の
電子の正味電荷を維持している第1図の形式のデバイス
を考える。全電荷の移送は、10であり、一定の電流が
生じる。次に、上に述べた四極デバイスを考える。もし
デバイスが1000個の正孔と1010個の電子を注入
すれば、正味の電荷は、10個の電子で変りないが、全
電荷、つまり電流は、100倍に増加するであろう。
第4図に、第2図のデバイスをさらに改良した薄膜三極
デバイス62を示す。このデバイス62は、3個の制御
ゲート電極を持っている。注入電極に向かい合って配置
されたゲート電極38”、40″のほかに、チャンネル
領域60″に向かい合って、第3のグー1〜電極64が
追加されている。ゲート電極64は、移送層44″を通
る注入された電荷キャリヤの横方向の移送に影響を与え
る。第3ゲート電極64に電圧を加えると、移送層を横
切る電界が生じる。
この電界は、正孔と電子をチャンネル領域の異なる区域
に動かすことによって両者を分離する働きをする。電子
は、ゲート誘電体層42″に隣接するチャンネル領域6
0″の横区域において優勢であり、正孔は、パッシベー
ション誘電体層46″に隣接するチャンネル領域の横区
域において優勢である。
このように、分離されるので、正孔と電子は、互いに再
結合して消滅することが防がれる。この結果、電流がさ
らに増大する。
以−ヒの開示は、実例として記載したものであること、
そして特許請求の範囲に記載した発明の真の精神と範囲
内で、構造の細部や、部品の組合せや配列についている
いろな変更が可能であること、を理解すべきである。
【図面の簡単な説明】
第1図は、引用した米国特許出願に記載されている高電
圧薄膜トランジスタの略図、 第2図は、本発明の四極構造デバイスの略図、第3図は
、四極構造デバイスの別の実施例の略図、 第4図は、本発明の三極構造デバイスの略図である。 符号の説明 10・・・薄膜トランジスタ、12・・・基板、14・
・・金属ゲー!・、   16・・・ゲート誘電体層、
18・・・電荷キャリヤ移送層、 20・・・パッシベーション誘電体層、22・・・窓、
       24・・・注入電極(ソース)、26・
・・コレクタ電極(ドレイン)、28・・・ソース接点
、   30・・・ドレイン接点、32・・・チャンネ
ル領域、 34.34’・・・薄膜四極デバイス、36・・・基板
、      38.38″・・・第1ゲート電極、4
0.40″・・・第2ゲート電極、 42.42”・・・ゲート誘電体層、 44.44’、44″・・・電荷キャリヤ移送層、46
.46″・・・パッシベーション層、48.50・・・
窓、      52・・・電子注入電極、54.54
’・・正孔注入電極、56,58.58’・・・金属接
点、60.60″・・チャンネル領域、 62・・・薄膜三極デバイス、64・・・第3ゲーI−
電極。

Claims (1)

  1. 【特許請求の範囲】 (1)電荷移送層、 前記電荷移送層に接している電子注入電極、前記電荷移
    送層に接している正孔注入電極、前記電荷移送層の反対
    側の面に接している一の面を有し、前記電荷移送層の全
    横寸法とほぼ同一の広がりを持つ誘電体層、および それぞれが前記注入電極の1っに向かい合って配置され
    、それぞれの向かい合った縁が互いに前記第1の距離だ
    け横方向に離れている第1および第2制御電極、 から成り、 前記電子注入電極と前記正孔注入電極の向かい合った縁
    は、前記電荷移送層内にチャンネル領域を形成する第1
    の距離だけ互いに横方向に離れており、 前記制御電極は、前記電荷移送層から誘電体層だけ離れ
    ており、前記制御電極と前記注入電極の向かい合った面
    は、前記第1の距離よりかなり小さい第2の距離だけ離
    れており、これにより、電子と正孔を前記電荷移送層に
    選択して注入することができ、それぞれは前記チャンネ
    ル領域を横切って互いに反対の方向に移動することを特
    徴とする薄膜トランジスタ。 (2)前記注入電極は、それぞれが正反対にドーピング
    され、そのドーピングに従って電子または正孔のどちら
    かを注入することを特徴とする請求項1記載の薄膜トラ
    ンジスタ。(3)前記電荷移送層は、ドーピングされ、
    前記一方の注入電極は、正反対にドーピングされ、前記
    他方の注入電極は、前記電荷移送層に接した導電性接点
    から成ることを特徴とする請求項1記載の薄膜トランジ
    スタ。 (4)前記電荷移送層は、p^+にドーピングされ、前
    記注入電極の1っは、n^+にドーピングされ、前記注
    入電極の他の1っは、金属接点から成ることを特徴とす
    る請求項3記載の薄膜トランジスタ。 (5)前記第1の距離は、前記第2の距離の約100倍
    であることを特徴とする請求項1記載の薄膜トランジス
    タ。 (6)さらに、前記チャンネル領域に向かい合い、前記
    電荷移送層から誘電体層だけ離れている第3の制御電極
    を備えており、前記第3制御電極は、注入された電子と
    正孔を前記チャンネル領域の分離された横通路内で移動
    させることにより、それらの横移送に影響を与えること
    を特徴とする請求項1記載の薄膜トランジスタ。 (7)前記電荷移送層は、非晶質シリコン層から成るこ
    とを特徴とする請求項1記載の薄膜トランジスタ。 (8)基板、 前記基板の上に支持された薄膜層から成る電荷キャリヤ
    移送手段、 前記移送手段に注入する一の符号の電荷キャリヤを提供
    する第1手段、 前記移送手段に注入する反対の符号の電荷キャリヤを提
    供する第2手段、 前記移送手段の反対面に接している誘電体層、前記第1
    電荷キャリヤ提供手段からの電荷キャリヤの注入率を制
    御する第1手段、および 前記第2電荷キャリヤ提供手段からの電荷キャリヤの注
    入率を制御する第2手段、 から成り、 前記第1注入率制御手段は、前記移送手段から前記誘電
    体層だけ離れ、前記第1電荷キャリヤ提供手段に向かい
    合って置かれ、そこから前記移送手段と前記誘電体層の
    厚さの和である垂直距離だけ離れており、 前記第2注入率制御手段は、前記移送手段から前記誘電
    体層だけ離れ、前記第2電荷キャリヤ提供手段に向かい
    合って置かれ、そこから前記垂直距離だけ離れており、 前記第1および第2電荷キャリヤ提供手段は、前記移送
    手段の第1の面に物理的および電気的に接触して配置さ
    れ、かつ前記移送手段内にある長さのチャンネル領域を
    定める第1の横距離だけ互いに離れており、 前記第1および第2注入率制御手段は、互いに、前記チ
    ャンネル領域とほぼ同じ長さの第2横距離だけ離れてい
    ることを特徴とする固体電子デバイス。 (9)前記第1および第2電荷キャリヤ提供手段は、正
    反対にドーピングされ、それぞれは、そのドーピングに
    従って電子または正孔のどちらかを注入することを特徴
    とする請求項8記載の固体電子デバイス。 (10)さらに、前記移送手段を通る電荷キャリヤの移
    送を制御する手段を備えており、前記移送制御手段は、
    注入された電子および正孔を前記チャンネル領域の分離
    された横通路内で動かすことによって電子および正孔の
    横移送に影響を与えるため、前記誘電体層の前記移送手
    段から遠い方の面に接していることを特徴とする請求項
    8記載の固体電子デバイス。 (11)互いに第1の距離だけ横方向に離れ、向かい合
    った縁を有する電子注入電極および正孔注入電極、 前記両注入電極に接している一の面と、前記第1の距離
    にわたるチャンネル領域を有する電荷移送層、 前記電荷移送層の反対側の面に接している一の面を有し
    、前記電荷移送層の全横寸法とほぼ同一の広がりを持つ
    誘電体層、および 前記誘電体層の反対側の面に接している第1および第2
    の制御電極、 から成り、 前記第1および第2制御電極は、それぞれ、前記注入電
    極の1っに重なり、前記制御電極の向かい合った縁は、
    互いに横方向に前記第1の距離だけ離れ、前記制御電極
    および前記注入電極の向かい合った面は、前記第1の距
    離よりかなり小さい第2の距離だけ離れており、これに
    より、電子と正孔を前記電荷移送層に選択して注入する
    ことができ、それぞれは、前記チャンネル領域を横切っ
    て互いに反対の方向に移動することを特徴とする薄膜ト
    ランジスタ。
JP2860188A 1987-02-18 1988-02-09 マルチゲート薄膜トランジスタ Pending JPS63205961A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1583387A 1987-02-18 1987-02-18
US015833 1987-02-18

Publications (1)

Publication Number Publication Date
JPS63205961A true JPS63205961A (ja) 1988-08-25

Family

ID=21773890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2860188A Pending JPS63205961A (ja) 1987-02-18 1988-02-09 マルチゲート薄膜トランジスタ

Country Status (4)

Country Link
EP (1) EP0279638A2 (ja)
JP (1) JPS63205961A (ja)
CN (1) CN88100903A (ja)
BR (1) BR8800315A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200634A (en) * 1988-09-30 1993-04-06 Hitachi, Ltd. Thin film phototransistor and photosensor array using the same
JPH0394479A (ja) * 1989-06-30 1991-04-19 Hitachi Ltd 感光性を有する半導体装置
US7288420B1 (en) * 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device

Also Published As

Publication number Publication date
BR8800315A (pt) 1988-09-06
EP0279638A2 (en) 1988-08-24
CN88100903A (zh) 1988-08-31

Similar Documents

Publication Publication Date Title
US4459739A (en) Thin film transistors
US6198113B1 (en) Electrostatically operated tunneling transistor
GB2087649A (en) Semiconductor switching devices
JPH0493032A (ja) 半導体装置の製造方法
JPS6237545B2 (ja)
US4422090A (en) Thin film transistors
JPS59215767A (ja) オン抵抗の低い絶縁ゲ−ト半導体デバイス
JPH02210871A (ja) 半導体装置
JPH08213617A (ja) 半導体装置およびその駆動方法
JPS6323662B2 (ja)
JPH0319371A (ja) 高電圧薄膜トランジスタ
JPS63205961A (ja) マルチゲート薄膜トランジスタ
JP3402905B2 (ja) 半導体素子
US6246093B1 (en) Hybrid surface/buried-channel MOSFET
CA1227580A (en) High voltage thin film transistor
JPS5816570A (ja) 薄膜電界効果トランジスタ
JPH0210873A (ja) 薄膜トランジスタ
JPH0329326A (ja) 接合型電界効果型トランジスタ
JPS6231167A (ja) バイポ−ラのオン状態を有する双方向性電力fet
JPS5961967A (ja) 半導体装置
JPH01111378A (ja) 縦型mos fet
JPS61278164A (ja) 双方向型薄膜半導体装置
JPH065851A (ja) 半導体装置および論理回路
JP2000114544A (ja) 静電誘導トランジスタ
JPH0661501A (ja) 電界効果型半導体装置