JPS60251666A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS60251666A JPS60251666A JP10770684A JP10770684A JPS60251666A JP S60251666 A JPS60251666 A JP S60251666A JP 10770684 A JP10770684 A JP 10770684A JP 10770684 A JP10770684 A JP 10770684A JP S60251666 A JPS60251666 A JP S60251666A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- compound semiconductor
- film
- iii
- group compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 150000001875 compounds Chemical class 0.000 claims abstract description 20
- 229910052738 indium Inorganic materials 0.000 claims abstract description 12
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 239000010408 film Substances 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 8
- 239000012535 impurity Substances 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000919 ceramic Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 239000011229 interlayer Substances 0.000 abstract description 2
- 239000010453 quartz Substances 0.000 abstract description 2
- 238000001947 vapour-phase growth Methods 0.000 abstract description 2
- 238000007743 anodising Methods 0.000 abstract 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract 1
- 229910000673 Indium arsenide Inorganic materials 0.000 abstract 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 abstract 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は薄膜トランジスタに関する。
〈従来技術〉
近年、絶縁基板上に薄膜トランジスタを形成する技術の
研究が活発に行なわれている。この技術は、安価な透明
絶縁基＠ン用いて高品質の薄形ｒイスプレイヲ冥現する
アクティブマトリックスパネル、あるいは通常の半導体
集積回路上にトランジスタなどの能動素子を形成する三
次元集積回路、あるいは安価で高性能なイメージセンサ
、あるいは高密度のメモリーなど、数多くの応用が期待
されるものである。
研究が活発に行なわれている。この技術は、安価な透明
絶縁基＠ン用いて高品質の薄形ｒイスプレイヲ冥現する
アクティブマトリックスパネル、あるいは通常の半導体
集積回路上にトランジスタなどの能動素子を形成する三
次元集積回路、あるいは安価で高性能なイメージセンサ
、あるいは高密度のメモリーなど、数多くの応用が期待
されるものである。
これらの幅広い用途に応用するためには高性能な薄膜ト
ランジスタの実現が望まれている。薄膜トランジスタの
性能は、チャネル部となる半導体薄膜の種類・性質によ
って太き（異なる。現在では、非晶質シリコン薄膜や多
結晶シリコン薄膜などのシリコン薄膜を用いた薄膜トラ
ンジスタが広（研究されている。しかし、非晶質シリコ
ンは電子の移動度か１ｆｆｌ／Ｖ・ｓｅａ以下であり、
高速な動作乞する回路を構成することは不可能である。
ランジスタの実現が望まれている。薄膜トランジスタの
性能は、チャネル部となる半導体薄膜の種類・性質によ
って太き（異なる。現在では、非晶質シリコン薄膜や多
結晶シリコン薄膜などのシリコン薄膜を用いた薄膜トラ
ンジスタが広（研究されている。しかし、非晶質シリコ
ンは電子の移動度か１ｆｆｌ／Ｖ・ｓｅａ以下であり、
高速な動作乞する回路を構成することは不可能である。
また多結晶シリコンは１０ｄ／Ｖ・ｓｅａ以上の移動度
ン有するが、これでも通常の単結晶シリコン（移動度５
００ ｄ／ Ｖ ＊ ｓｅｅ以上）を用いた半導体集積
回路には、はるかに及ばない。このように現状の薄膜ト
ランジスタの性能は高速動作の点で極めて不十分である
。
ン有するが、これでも通常の単結晶シリコン（移動度５
００ ｄ／ Ｖ ＊ ｓｅｅ以上）を用いた半導体集積
回路には、はるかに及ばない。このように現状の薄膜ト
ランジスタの性能は高速動作の点で極めて不十分である
。
〈目的〉
本発明はこのような問題点ｌ除去するものであり、その
目的とするところは、通常の半導体集積回路に迫るほど
の高速動作が可能となる高性能な薄膜トランジスタを提
供することにある。
目的とするところは、通常の半導体集積回路に迫るほど
の高速動作が可能となる高性能な薄膜トランジスタを提
供することにある。
〈概要〉
この目的を達成するために本発明は、チャネル部となる
半導体薄膜として、ｉ［−Ｖ族化合物半導体を用い、さ
らに■族元素として少なくともインジウムを含有したこ
とを特徴とする薄膜トランジスタン提供する。
半導体薄膜として、ｉ［−Ｖ族化合物半導体を用い、さ
らに■族元素として少なくともインジウムを含有したこ
とを特徴とする薄膜トランジスタン提供する。
〈実施例〉
以下、実施例に基づいて本発明の詳細な説明する。
第１図は、本発明による薄膜トランジスタの構造を示す
第１の実施例である。石英・ガラス・セラミックスなど
の絶縁基板１０１上に、ｌ１ｌ−ｖ族化合物半導体薄膜
１０２が形成されている。材料としては、工ｎＰ、工ｎ
Ａｓ、工ｎｓｂ、工ｎＱａＡＥｌ 、工ｎＧａＰ、 Ｉ
ｎＧａＡｓＰなど、インジウムを含有する■−ｖ族化合
物半導体を選択する。１０３，１０４はそれぞれ、前記
化合物半導体薄膜中に、シリコンなどの適当な不純物を
イオン打ち込み法などによりドープして形成されたソー
ス領域及びドレイン領域である。１０５はゲート絶縁膜
であり、気相成長法、スノくツタ法、陽極酸化法あるい
はプラズマ陽極酸化法などにより形成される。１０６は
アルミニウムなどの導電物から成るゲート電極である。
第１の実施例である。石英・ガラス・セラミックスなど
の絶縁基板１０１上に、ｌ１ｌ−ｖ族化合物半導体薄膜
１０２が形成されている。材料としては、工ｎＰ、工ｎ
Ａｓ、工ｎｓｂ、工ｎＱａＡＥｌ 、工ｎＧａＰ、 Ｉ
ｎＧａＡｓＰなど、インジウムを含有する■−ｖ族化合
物半導体を選択する。１０３，１０４はそれぞれ、前記
化合物半導体薄膜中に、シリコンなどの適当な不純物を
イオン打ち込み法などによりドープして形成されたソー
ス領域及びドレイン領域である。１０５はゲート絶縁膜
であり、気相成長法、スノくツタ法、陽極酸化法あるい
はプラズマ陽極酸化法などにより形成される。１０６は
アルミニウムなどの導電物から成るゲート電極である。
１０７は層間絶縁膜であり、１０８，１０９はそれぞれ
ソース領域１０３及びドレイン領域１０４−に接続され
るソース電極及びドレイン電極である。本実施例の特徴
はソース・ドレイン領域がゲート電極に対して自己整合
的に形成される点である。これにより製造工程が簡略化
されると共に、ゲート・ドレイン間の寄生容量が減少し
、より高速の動作が可能となる。
ソース領域１０３及びドレイン領域１０４−に接続され
るソース電極及びドレイン電極である。本実施例の特徴
はソース・ドレイン領域がゲート電極に対して自己整合
的に形成される点である。これにより製造工程が簡略化
されると共に、ゲート・ドレイン間の寄生容量が減少し
、より高速の動作が可能となる。
第２図は、本発明による薄膜トランジスタの構造？示す
第２の実施例である。絶縁基板２０１上にインジウム乞
含有する川−Ｖ族化合物半導体薄膜２０２が形成され、
さらにソース領域２０３及びドレイン領域２０４が設け
られている。ソース・ドレイン領域には、不純物乞含ん
だ半導体層あるいは金属層２用いる。２０５はゲート絶
縁膜であり、２０６はゲート電極である。本実施例の特
徴は、イオン打ち込みなどの大規模な製造装置を心太と
せすにソース・ドレイン領域の形成ができる点である。
第２の実施例である。絶縁基板２０１上にインジウム乞
含有する川−Ｖ族化合物半導体薄膜２０２が形成され、
さらにソース領域２０３及びドレイン領域２０４が設け
られている。ソース・ドレイン領域には、不純物乞含ん
だ半導体層あるいは金属層２用いる。２０５はゲート絶
縁膜であり、２０６はゲート電極である。本実施例の特
徴は、イオン打ち込みなどの大規模な製造装置を心太と
せすにソース・ドレイン領域の形成ができる点である。
第６図は、本発明による薄膜トランジスタの構造を示す
第６の実施例である。絶縁基板６０１上にインジウム乞
含有するＩＩ −Ｖ族化合物半導体薄膜３０２形成され
ている。該半導体薄膜の表面、層に適当な不純物乞添加
し、チャネル部に位置する該領域をエツチング除去する
ことによりソース領域６０６及びドレイン領域６０４ン
形成する。６０５はゲート絶縁膜、５０６はゲート電極
である。本実施例の特徴は、ソース・ドレイン領域の形
成に特別な＃膜堆積工程が不要であると共に、チャネル
領域とソース・ドレイン領域の間に良好な接合が形成で
きることである。
第６の実施例である。絶縁基板６０１上にインジウム乞
含有するＩＩ −Ｖ族化合物半導体薄膜３０２形成され
ている。該半導体薄膜の表面、層に適当な不純物乞添加
し、チャネル部に位置する該領域をエツチング除去する
ことによりソース領域６０６及びドレイン領域６０４ン
形成する。６０５はゲート絶縁膜、５０６はゲート電極
である。本実施例の特徴は、ソース・ドレイン領域の形
成に特別な＃膜堆積工程が不要であると共に、チャネル
領域とソース・ドレイン領域の間に良好な接合が形成で
きることである。
〈効果〉
以下、本発明の有する効果について述べる。なお、説明
に必賛な資料を第１表に示す。ここにはシリコンと、イ
ンジウムを含有した種々の■−Ｖ族化合物半導体に関す
るデータが示されている。
に必賛な資料を第１表に示す。ここにはシリコンと、イ
ンジウムを含有した種々の■−Ｖ族化合物半導体に関す
るデータが示されている。
第１表
まず第１の効果は高い移動度が得られる点である。第１
表かられかるように、［１−Ｖ族化合物半導体はシリコ
ンに比べて極めて大きな移動度ン有している。これは、
シリコン等の単一元素半導体の結晶構造が共有結合によ
るものであるのに対して、１ｎ−Ｖ族化合物半導体の結
晶構造はイオン結合によるものであることに起因する。
表かられかるように、［１−Ｖ族化合物半導体はシリコ
ンに比べて極めて大きな移動度ン有している。これは、
シリコン等の単一元素半導体の結晶構造が共有結合によ
るものであるのに対して、１ｎ−Ｖ族化合物半導体の結
晶構造はイオン結合によるものであることに起因する。
共有結合では電子の移動度は非弾性な格子散乱で主に決
定されるため小さな移動度しか得られないが、イオン結
合では弾性的なり−ロン散乱か支配的であるため電子の
エネルギーの消費がなく大きな移動度が得られる。した
がって、■−■族化合物牛導体を用いた薄膜トランジス
タでは大きな移動度か実現され、極めて高速な動作が可
能となる。これにより、ディスプレイ用アクティブマト
リックスパネルやイメージセンサの周辺回路を薄膜トラ
ンジスタで内蔵したり、極めて高速な６次元集積回路を
実現することが可能となる。
定されるため小さな移動度しか得られないが、イオン結
合では弾性的なり−ロン散乱か支配的であるため電子の
エネルギーの消費がなく大きな移動度が得られる。した
がって、■−■族化合物牛導体を用いた薄膜トランジス
タでは大きな移動度か実現され、極めて高速な動作が可
能となる。これにより、ディスプレイ用アクティブマト
リックスパネルやイメージセンサの周辺回路を薄膜トラ
ンジスタで内蔵したり、極めて高速な６次元集積回路を
実現することが可能となる。
第２に、金属−絶縁膜一半導体（ＭＯＳ ）型の薄膜ト
ランジスタが実現できる点である。これは薄膜トランジ
スタケ構成する上で極めて重要である。一般に絶縁基板
上に単結晶の半導体薄膜を形成することは不可能であり
、多結晶もしくは非晶質状の半導体薄膜が得られろ。こ
れらの薄膜中には数多くの結晶欠陥が存在し、高蜜度の
局在準位（トラップ）を形成する。これは、通常のシリ
コンＭＯ８）ランジスタにたとえれば、基板中の不純物
′ａ度が極めて高い状態に対応する。したかつて、この
ような半導体を用いてトランジスタを作製すると、反転
層を形成するために高いゲート電圧が必要となり、しき
い値電圧（スレショルド電圧）が高くなる。このため、
トランジスタの駆動電圧Ｚ高（しな（ではならない。例
えば、シリコン薄膜ン用いた薄膜トランジスタのスレシ
ョルド電圧は５〜１０Ｖ程度であり、したがって１０〜
２０■程度の駆動電圧が必要とされる。このように、薄
膜トランジスタの駆動に高い電圧を要することは本質的
に不可避である。
ランジスタが実現できる点である。これは薄膜トランジ
スタケ構成する上で極めて重要である。一般に絶縁基板
上に単結晶の半導体薄膜を形成することは不可能であり
、多結晶もしくは非晶質状の半導体薄膜が得られろ。こ
れらの薄膜中には数多くの結晶欠陥が存在し、高蜜度の
局在準位（トラップ）を形成する。これは、通常のシリ
コンＭＯ８）ランジスタにたとえれば、基板中の不純物
′ａ度が極めて高い状態に対応する。したかつて、この
ような半導体を用いてトランジスタを作製すると、反転
層を形成するために高いゲート電圧が必要となり、しき
い値電圧（スレショルド電圧）が高くなる。このため、
トランジスタの駆動電圧Ｚ高（しな（ではならない。例
えば、シリコン薄膜ン用いた薄膜トランジスタのスレシ
ョルド電圧は５〜１０Ｖ程度であり、したがって１０〜
２０■程度の駆動電圧が必要とされる。このように、薄
膜トランジスタの駆動に高い電圧を要することは本質的
に不可避である。
一方、シリコンではゲート絶縁膜として良質で安定なシ
リコン酸化膜を用い、ることかでき、しかもその界面状
態が極めて良好であることは周知の通りであるが、化合
物半導体では一般釦絶縁物との界面特性が良好でな（、
ＭＯ８Ｏ８構造現は困難といわれている。例えばＧａＡ
ｓでは１０”ｍ−２程度の高い界匍準位密度のために、
Ｍ Ｏ、Ｓ構造の実現は不可能とされ、全極−半導体（
ＭＥＳ）構造のトランジスタが検討され実用化に至って
いる。ＭＥ８構造は金属−手導体間のショットキー障壁
を用いるもので、その障壁の高さは１ ｅＶ以下である
。したがってＭＥＳ型トランジスタの駆動電圧は１ｖ以
下に制限される。この値は薄膜トランジスタの駆動には
極めて不光分である。
リコン酸化膜を用い、ることかでき、しかもその界面状
態が極めて良好であることは周知の通りであるが、化合
物半導体では一般釦絶縁物との界面特性が良好でな（、
ＭＯ８Ｏ８構造現は困難といわれている。例えばＧａＡ
ｓでは１０”ｍ−２程度の高い界匍準位密度のために、
Ｍ Ｏ、Ｓ構造の実現は不可能とされ、全極−半導体（
ＭＥＳ）構造のトランジスタが検討され実用化に至って
いる。ＭＥ８構造は金属−手導体間のショットキー障壁
を用いるもので、その障壁の高さは１ ｅＶ以下である
。したがってＭＥＳ型トランジスタの駆動電圧は１ｖ以
下に制限される。この値は薄膜トランジスタの駆動には
極めて不光分である。
すなわち、薄膜トランジスタはＭＯｆＥ型で構成されろ
ことが必須であるが、一般的に化合物半導体ではその実
現は難しい。
ことが必須であるが、一般的に化合物半導体ではその実
現は難しい。
本発明はインジウム乞含有した■−■族化合物半導体を
用いることにより、ＭＯ８型薄膜トランジスタを実現す
る。インジウムを含有したＩｎ−Ｖ族化合物半導体は絶
縁物との間の界面準位が１０１２ｃｒｎ−２と、他に比
べて１桁程度少ない。この理由は明らかでないが、イン
ジウム乞含有することによる本質的なこととされている
。これによって初めて良好なＭＯ８構造が実現され、高
い電圧で駆動できるＭＯＥＩ型薄膜トランジスタが可能
となる。
用いることにより、ＭＯ８型薄膜トランジスタを実現す
る。インジウムを含有したＩｎ−Ｖ族化合物半導体は絶
縁物との間の界面準位が１０１２ｃｒｎ−２と、他に比
べて１桁程度少ない。この理由は明らかでないが、イン
ジウム乞含有することによる本質的なこととされている
。これによって初めて良好なＭＯ８構造が実現され、高
い電圧で駆動できるＭＯＥＩ型薄膜トランジスタが可能
となる。
すなわち、本発明はｎｌ−Ｖ族化付物半導体を用いた薄
膜トランジスタ乞実現する上で、必須となるＭＯ８構造
乞実現するという極めて優いた効果を有している。
膜トランジスタ乞実現する上で、必須となるＭＯ８構造
乞実現するという極めて優いた効果を有している。
第３に、材料を選択すればトランジスタがオフ時に流れ
るリーク電流（０ＦＦｔ流）ン減少させることができる
。第１表かられかるように、インジウム乞含有する■−
■族化合物半導体としてリン化インジウム（工ｎＰ ）
Ｙ選択すれば、バンドギャップを１．５ ｅＶという
大きな値に設足できる。したがって、真性キャリア濃度
を低減させることができる。例えば、バンドギャップが
１．１ ｅＶのシリコンに比べて真性キャリア濃度は約
１１５０に低下する。薄膜トランジスタのＯＦ’Ｆｔ流
は、ソース−ドレイン間に位置する半導体薄膜の抵抗値
で決定されるため、真性キャリア濃度が低下することに
よりこの抵抗値は大幅に増大し、０ＦＦ１１１流を減少
させることができる。
るリーク電流（０ＦＦｔ流）ン減少させることができる
。第１表かられかるように、インジウム乞含有する■−
■族化合物半導体としてリン化インジウム（工ｎＰ ）
Ｙ選択すれば、バンドギャップを１．５ ｅＶという
大きな値に設足できる。したがって、真性キャリア濃度
を低減させることができる。例えば、バンドギャップが
１．１ ｅＶのシリコンに比べて真性キャリア濃度は約
１１５０に低下する。薄膜トランジスタのＯＦ’Ｆｔ流
は、ソース−ドレイン間に位置する半導体薄膜の抵抗値
で決定されるため、真性キャリア濃度が低下することに
よりこの抵抗値は大幅に増大し、０ＦＦ１１１流を減少
させることができる。
以上述べたように、本発明は数多くの優れた効果７有す
るものである。
るものである。
第１図、第２図、第６−はそれぞれ、本発明による薄膜
トランジスタの構造の第１、第２、第３の実施例を示す
ものである。 以上 出願人 株式会社諏訪精工舎 代理人弁理士 最 上 務 第１図 第２図 第３図
トランジスタの構造の第１、第２、第３の実施例を示す
ものである。 以上 出願人 株式会社諏訪精工舎 代理人弁理士 最 上 務 第１図 第２図 第３図
Claims (2)
- （１）絶縁基板上に形成される薄膜トランジスタにおい
て、チャネル部となる半導体薄膜が、少なくともインジ
ウムン含有する■−■族化合物半導体から成ることχ特
徴とする薄膜トランジスタ。 - （２）前記半導体薄膜がリン化インジウムであることを
特徴とする％′ｆｆ梢求の範囲第１項記載の薄膜トラン
ジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10770684A JPS60251666A (ja) | 1984-05-28 | 1984-05-28 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10770684A JPS60251666A (ja) | 1984-05-28 | 1984-05-28 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60251666A true JPS60251666A (ja) | 1985-12-12 |
Family
ID=14465877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10770684A Pending JPS60251666A (ja) | 1984-05-28 | 1984-05-28 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251666A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0515148A2 (en) * | 1991-05-24 | 1992-11-25 | Raytheon Company | Field effect transistors on spinel substrates |
| JP2002083823A (ja) * | 2000-09-08 | 2002-03-22 | Fujitsu Ltd | 化合物半導体装置 |
| WO2004051712A3 (en) * | 2002-11-27 | 2004-08-12 | Intel Corp | Novel field effect transistor and method of fabrication |
| JP2009147098A (ja) * | 2007-12-14 | 2009-07-02 | Shimane Univ | 半導体多結晶薄膜及び半導体装置 |
| CN103354243A (zh) * | 2013-06-28 | 2013-10-16 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法及相关装置 |
-
1984
- 1984-05-28 JP JP10770684A patent/JPS60251666A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0515148A2 (en) * | 1991-05-24 | 1992-11-25 | Raytheon Company | Field effect transistors on spinel substrates |
| EP0515148A3 (en) * | 1991-05-24 | 1994-07-06 | Raytheon Co | Field effect transistors on spinel substrates |
| JP2002083823A (ja) * | 2000-09-08 | 2002-03-22 | Fujitsu Ltd | 化合物半導体装置 |
| WO2004051712A3 (en) * | 2002-11-27 | 2004-08-12 | Intel Corp | Novel field effect transistor and method of fabrication |
| US6825506B2 (en) | 2002-11-27 | 2004-11-30 | Intel Corporation | Field effect transistor and method of fabrication |
| US7176075B2 (en) | 2002-11-27 | 2007-02-13 | Intel Corporation | Field effect transistor and method of fabrication |
| US7180109B2 (en) | 2002-11-27 | 2007-02-20 | Intel Corporation | Field effect transistor and method of fabrication |
| JP2009147098A (ja) * | 2007-12-14 | 2009-07-02 | Shimane Univ | 半導体多結晶薄膜及び半導体装置 |
| CN103354243A (zh) * | 2013-06-28 | 2013-10-16 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法及相关装置 |
| WO2014206021A1 (zh) * | 2013-06-28 | 2014-12-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法及包含该薄膜晶体管的装置 |
| US9461070B2 (en) | 2013-06-28 | 2016-10-04 | Boe Technology Group Co., Ltd. | Thin film transistor, method for manufacturing the same, and device comprising the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Meng et al. | High performance low temperature metal-induced unilaterally crystallized polycrystalline silicon thin film transistors for system-on-panel applications | |
| JPS60160170A (ja) | 薄膜トランジスタ | |
| JPS58158967A (ja) | シリコン薄膜トランジスタ | |
| JPS60251666A (ja) | 薄膜トランジスタ | |
| JPH04181779A (ja) | 薄膜トランジスタ | |
| JPS61220369A (ja) | 薄膜電界効果素子 | |
| JP3097673B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPS61199666A (ja) | 電界効果トランジスタ | |
| JPS6376474A (ja) | 薄膜トランジスタのインバ−タ回路 | |
| JPH01248668A (ja) | 薄膜トランジスタ | |
| US20230335648A1 (en) | Thin film transistor and manufacturing method for thin film transistor | |
| JP3487220B2 (ja) | 電界効果型トランジスタ及び半導体装置 | |
| JP2645663B2 (ja) | 薄膜半導体装置とその製造方法 | |
| JPS6189672A (ja) | 薄膜トランジスタ | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPS6238864B2 (ja) | ||
| JPS59124165A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPS6020559A (ja) | 複合半導体装置 | |
| JPS61255051A (ja) | 半導体集積回路 | |
| JPH04320063A (ja) | 薄膜トランジスタ | |
| JP2533134B2 (ja) | 微粒子トランジスタ | |
| JPS60224278A (ja) | Ｎ型トランジスタ | |
| JPS61270873A (ja) | 半導体装置 | |
| JPS59115561A (ja) | 薄膜トランジスタの製造方法 | |
| WO2022073303A1 (zh) | 阵列基板及其制作方法、显示装置 |