JPS59115561A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS59115561A JPS59115561A JP22494582A JP22494582A JPS59115561A JP S59115561 A JPS59115561 A JP S59115561A JP 22494582 A JP22494582 A JP 22494582A JP 22494582 A JP22494582 A JP 22494582A JP S59115561 A JPS59115561 A JP S59115561A
- Authority
- JP
- Japan
- Prior art keywords
- sih4
- film
- thin film
- tpt
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 12
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 11
- 239000000203 mixture Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 4
- 239000011521 glass Substances 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- -1 Mo or N1 Substances 0.000 description 1
- 229910018487 Ni—Cr Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000010812 mixed waste Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は薄膜トランジスタ（Ｔｈ１ｎ Ｆｉｌｍ Ｔｒ
ａｎｓｉｓｔｏｒ以下ＴＰＴと略す）と呼ばれる半導体
薄膜を用い九電界効果トランジスタの製造方法に係り、
特にアモルファスＳｔ（以下ａ−８ｌと略す）を半導体
薄膜としたＴＰＴの絶縁薄膜の製造方法に関するもので
ある。
ａｎｓｉｓｔｏｒ以下ＴＰＴと略す）と呼ばれる半導体
薄膜を用い九電界効果トランジスタの製造方法に係り、
特にアモルファスＳｔ（以下ａ−８ｌと略す）を半導体
薄膜としたＴＰＴの絶縁薄膜の製造方法に関するもので
ある。
第１図はＴＰＴの一般的な断面構造の一例であシ、ガラ
ス、セラミックなどの絶縁物基板１の上に電界効果トラ
ンジスタとしてのゲート電極２がＭｏやＮ１などの金属
、Ｎｉ−Ｃｒなどの合金或いは必要があればＩｎ２Ｏ３
、ＳｎＯ宏、ＩＴＯなどの透明導電、性材料で形成され
ている。ゲート電極２に接する薄膜層３は絶縁物薄膜で
あって、その材料としては８１０ ＋ ５ｔｏ２＋ Ａ
ｔ２０ｓなどの酸化膜或いはＳ ｉ、 Ｎ４などの窒化
膜によシ形成される。ソース電極４、ドレイン電極５に
接する薄膜Ｎ６は半導体薄膜であって、Ｓｅ 、 Ｃｄ
Ｓ 、 ＧａＡｓ 、 Ｇｅ 、 Ｓｔなどの半導体材
料が用いられるのであるが、この半導体薄膜６は蒸着法
、ＣＶＤ法、プラズマＣＶＤ法などで形成されるので通
常多結晶或いはアモルファス（非、 品質）となる。
ス、セラミックなどの絶縁物基板１の上に電界効果トラ
ンジスタとしてのゲート電極２がＭｏやＮ１などの金属
、Ｎｉ−Ｃｒなどの合金或いは必要があればＩｎ２Ｏ３
、ＳｎＯ宏、ＩＴＯなどの透明導電、性材料で形成され
ている。ゲート電極２に接する薄膜層３は絶縁物薄膜で
あって、その材料としては８１０ ＋ ５ｔｏ２＋ Ａ
ｔ２０ｓなどの酸化膜或いはＳ ｉ、 Ｎ４などの窒化
膜によシ形成される。ソース電極４、ドレイン電極５に
接する薄膜Ｎ６は半導体薄膜であって、Ｓｅ 、 Ｃｄ
Ｓ 、 ＧａＡｓ 、 Ｇｅ 、 Ｓｔなどの半導体材
料が用いられるのであるが、この半導体薄膜６は蒸着法
、ＣＶＤ法、プラズマＣＶＤ法などで形成されるので通
常多結晶或いはアモルファス（非、 品質）となる。
このＴＰＴは電界効果トランジスタであって、半導体層
６の表面に形成されるチャンネルを通してソース電極か
らドレイン電極へ流れる電流を絶縁膜６を介してゲート
電極２に力える電圧によって制御するものである。
６の表面に形成されるチャンネルを通してソース電極か
らドレイン電極へ流れる電流を絶縁膜６を介してゲート
電極２に力える電圧によって制御するものである。
このＴＰＴは、用いられる半導体薄膜が単結晶である必
要がないので基板の選択が容易であること、大面積のも
のが得られること、製造工程が比較的簡単であることな
どの理由で種々の装置に組み合わせて湿近広く用いられ
るようになってきた。
要がないので基板の選択が容易であること、大面積のも
のが得られること、製造工程が比較的簡単であることな
どの理由で種々の装置に組み合わせて湿近広く用いられ
るようになってきた。
特に液晶を用いた二次元表示装置の液晶駆動用スイッチ
ング素子としてその特性改善が研究され、また種々の材
料を用いたＴＰＴが研究開発されている。
ング素子としてその特性改善が研究され、また種々の材
料を用いたＴＰＴが研究開発されている。
このＴＰＴの特性を左右するものは大きく分けて２つに
なる。その１つはチャンネル長やチャンネル幅などの形
状因子であシ、他の１つは半導体層の移動度、絶縁膜の
局在準位、ドラッグなどの物性因子であるが、前者は設
計可能な因子であるので、後者の因子の制御が重要なの
である。
なる。その１つはチャンネル長やチャンネル幅などの形
状因子であシ、他の１つは半導体層の移動度、絶縁膜の
局在準位、ドラッグなどの物性因子であるが、前者は設
計可能な因子であるので、後者の因子の制御が重要なの
である。
最近特性が比較的安定したＴＰＴとして実用化を用い、
絶縁薄膜として窒化シリコン膜を用いたものであるが、
これらの薄膜は通常プラズマＣＶＤ法で形成されること
が多い。しかしながら、そのようなＴＰＴにおいても種
々の問題点ないし欠点が存在し、特性が本当の意味で安
定していないのが実情である。これは半導体層の性質の
安定性にも問題があるが、絶縁膜の性質の不安定性がＴ
ＰＴの駆動ゲート電圧の大小、ドレイン電流、スレッシ
ョルド電圧（ＴＰＴが正常動作を始めるドレイ／電圧の
最低値）に与える影昏は太き（ＴＰＴの特性及びその安
定性を大きく左右していたのである。
絶縁薄膜として窒化シリコン膜を用いたものであるが、
これらの薄膜は通常プラズマＣＶＤ法で形成されること
が多い。しかしながら、そのようなＴＰＴにおいても種
々の問題点ないし欠点が存在し、特性が本当の意味で安
定していないのが実情である。これは半導体層の性質の
安定性にも問題があるが、絶縁膜の性質の不安定性がＴ
ＰＴの駆動ゲート電圧の大小、ドレイン電流、スレッシ
ョルド電圧（ＴＰＴが正常動作を始めるドレイ／電圧の
最低値）に与える影昏は太き（ＴＰＴの特性及びその安
定性を大きく左右していたのである。
本発明は、半導体層としてａ−８ｌｈをまた絶縁層とし
て窒化シリコン膜をグロー放電によるプラズマＣＶＤ法
で形成したＴＰＴにおいて、新たに見出された絶縁膜の
製作条件を提供することによってＴＰＴの特性及びその
安定性を向上させようとするものである。
て窒化シリコン膜をグロー放電によるプラズマＣＶＤ法
で形成したＴＰＴにおいて、新たに見出された絶縁膜の
製作条件を提供することによってＴＰＴの特性及びその
安定性を向上させようとするものである。
以下、本発明の一実施例について説明する。
絶縁層である窒化シリコン膜（Ｓ １ｓＮ４）をプラズ
マＣＶＤ法を用いて形成する場合、現在用いられるガス
は１つはＳｉＨ４Ｎｚ系であシ、もう１つは５ｉＨ４Ｎ
Ｉ（３系であシ、希釈するガスとしてはＮ２．Ａｔガス
などである。今までは得られる膜の組成（Ｎ／８１比）
或いは膜の歪などが着目され、組成が同じでも膜の歪、
局在準位が少なそうであるなどの理由からＳ Ｉ Ｈ４
ＮＨ３系がよシ多く用いられている。これら２つの混合
カス系を比較してみると、実験結果として次のような傾
向が得られた。すなわち、Ｓ ｉ Ｈ４−Ｎ２系による
絶縁層のＴＰＴの場合、ゲート電圧Ｖｔ ” ０におけ
るドレイン電流Ｉｄ （すなわち、ＴＰＴのＯＦＦ電流
）は小さくて良いのであるが、スレッショルド電圧ｖｔ
ｈが大きくまた変動しやすい傾向があった。ｖｔｈの移
動と変動が大きいことは液晶などを用いた二次元表示装
置の一定電圧による駆動ができないといった大きな問題
点を生じさせる。この原因は断定できないが窒化シリコ
ン膜の局在準位による窒化シリコン膜と半導体層との電
荷のやシとシに起因すると思われる。
マＣＶＤ法を用いて形成する場合、現在用いられるガス
は１つはＳｉＨ４Ｎｚ系であシ、もう１つは５ｉＨ４Ｎ
Ｉ（３系であシ、希釈するガスとしてはＮ２．Ａｔガス
などである。今までは得られる膜の組成（Ｎ／８１比）
或いは膜の歪などが着目され、組成が同じでも膜の歪、
局在準位が少なそうであるなどの理由からＳ Ｉ Ｈ４
ＮＨ３系がよシ多く用いられている。これら２つの混合
カス系を比較してみると、実験結果として次のような傾
向が得られた。すなわち、Ｓ ｉ Ｈ４−Ｎ２系による
絶縁層のＴＰＴの場合、ゲート電圧Ｖｔ ” ０におけ
るドレイン電流Ｉｄ （すなわち、ＴＰＴのＯＦＦ電流
）は小さくて良いのであるが、スレッショルド電圧ｖｔ
ｈが大きくまた変動しやすい傾向があった。ｖｔｈの移
動と変動が大きいことは液晶などを用いた二次元表示装
置の一定電圧による駆動ができないといった大きな問題
点を生じさせる。この原因は断定できないが窒化シリコ
ン膜の局在準位による窒化シリコン膜と半導体層との電
荷のやシとシに起因すると思われる。
一方、Ｓ ｉＨ４−ＮＨ３系による絶縁層のＴＰＴの場
合、ｖｔｈは比較的小さくまた変動は少ないが、Ｖｙ
＝ ＯにおけるＩｄ、すなわちＴ Ｆ Ｔ ノＯＦＦ
を流が大きく、従ってＯＮ −ＯＦＦ比が大きくとれず
スイッチング特性が良くないという問題点が生じる。
合、ｖｔｈは比較的小さくまた変動は少ないが、Ｖｙ
＝ ＯにおけるＩｄ、すなわちＴ Ｆ Ｔ ノＯＦＦ
を流が大きく、従ってＯＮ −ＯＦＦ比が大きくとれず
スイッチング特性が良くないという問題点が生じる。
これもまた原因を断定できないが、半導体層であるａ−
８１の極く表面に反転層を形成せしめるような製置を絶
縁層が有しているものと思われる。
８１の極く表面に反転層を形成せしめるような製置を絶
縁層が有しているものと思われる。
本発明者等はこの２つの系のそれぞれの長所を生かしな
がら安定したＴＰＴを得るガスの条件を探すべく実験し
た結果、５ｉｎ４ＮＨ３Ｎｚなる混合カスにＨ２カスを
加えた５ｔＨ４−ＮＨ３１’ｈ −Ｈｚにおいて良好な
結果が得られることを見出したのである。
がら安定したＴＰＴを得るガスの条件を探すべく実験し
た結果、５ｉｎ４ＮＨ３Ｎｚなる混合カスにＨ２カスを
加えた５ｔＨ４−ＮＨ３１’ｈ −Ｈｚにおいて良好な
結果が得られることを見出したのである。
本発明の内容を以下の実施例によって更に詳しく説明す
る。まずＴＰＴの製作工程及び形状は次の通シである。
る。まずＴＰＴの製作工程及び形状は次の通シである。
（１） カラス基板（コーニング７０５９）上にＭｏ
を電子ビーム蒸着で約１０００’ｊ、厚みで形成し、写
真蝕刻法で幅７０μｍの線としゲート電極とする。
を電子ビーム蒸着で約１０００’ｊ、厚みで形成し、写
真蝕刻法で幅７０μｍの線としゲート電極とする。
（２） 次にグロー放電によるプラズマＣＶＤ法で窒
化シリコン膜を２ｏｏｏＸ、更にその上にａ−８１膜を
３０００ ′ｉ影形成る。
化シリコン膜を２ｏｏｏＸ、更にその上にａ−８１膜を
３０００ ′ｉ影形成る。
（３）写真蝕刻法でゲー）！極上にあるａ−８ｉ層のみ
を幅９０μｍの線にする。
を幅９０μｍの線にする。
（４）その上にＡｔを約２ｏｏｏＸ蒸着し、写真蝕刻法
によシチャンネル長１０μｍ、チャンネル幅１．７簡の
大きさになるよう電極の分離を行いＴＰＴを完成する。
によシチャンネル長１０μｍ、チャンネル幅１．７簡の
大きさになるよう電極の分離を行いＴＰＴを完成する。
このような製作工程及び形状のＴＰＴにおいて、グロー
放電によるプラズマＣＶＤ法の条件は次の通シである。
放電によるプラズマＣＶＤ法の条件は次の通シである。
（以下余白）
上表から判るように、この実施例においては窒化シリコ
ン膜製作条件においてカス組成のみを（ＡＩＳｉＨ４−
ＮＨ３−Ｈ２、（ＢＩ Ｓ ｉ Ｈ４Ｎ２− Ｈ２、（
ＣＩＳｉＨ４−ＮＨ３−Ｎ２− Ｈ２と変えてＴＰＴが
製作されている。これらの製作されたＴＦＴのＩｄ−Ｖ
ｙ特性を第２図、第３図および第４図に示す。測定は暗
室内ｄｒｙ Ｎ２カス中で行なった。図中（１）、（２
）は、それぞれ製作直後の特性（１）及び繰シ返し測定
後の特性（２）を意味している。第２図から判るように
５ｉＨ４−ＮＨ３−Ｎ２系においてはｖｔｈは約１．５
ｖ稈度と移動は小さいが、ｖ、＝ＯにおけるＩｄが変動
増加するし捷たその値も１０〜１０ ＡとＯＦＦ電流
は太きい。まだ第３図から判るように５ｉＨ４−Ｎ２
Ｈ系においてはｖ２；０におけるＩｄは充分小さく１
０−” Ａ程度ｆ ６ ルア５Ｅ、ｖｔｈノ移動が３〜
４ｖ程度と大きくなってしまう＠ このようにＨ２ガスの効果はＳ ｉＨ４−ＮＨ３系にお
いても、５ＩＨ４Ｎ２系に不充分なのである。しかるに
第４図から判るように５ｉｎ４ＮＨｎ系とＳ ｉ Ｈ＋
−Ｎ、系の混合の中にＨ２ガスをいれたＳｉＨ４ＮＨ−
Ｎ２−Ｎ２系においては、■２二〇におけるＩｄも１０
”−” Ａと充分ニ小さく、ｖｔｈノ移動は約１．１ｖ
で繰シ返し測定しても殆んど変動せず安定したＴＰＴが
得られたのである。その原因を断定するととは現段階に
おいてはできないが、５ＩＨ４Ｎｌ（ｓ−Ｎ２系にＨ２
カスが加わることによってＴＰＴに耳いられる窒化シリ
コン膜が良好になって安定す２ことが判明した。
ン膜製作条件においてカス組成のみを（ＡＩＳｉＨ４−
ＮＨ３−Ｈ２、（ＢＩ Ｓ ｉ Ｈ４Ｎ２− Ｈ２、（
ＣＩＳｉＨ４−ＮＨ３−Ｎ２− Ｈ２と変えてＴＰＴが
製作されている。これらの製作されたＴＦＴのＩｄ−Ｖ
ｙ特性を第２図、第３図および第４図に示す。測定は暗
室内ｄｒｙ Ｎ２カス中で行なった。図中（１）、（２
）は、それぞれ製作直後の特性（１）及び繰シ返し測定
後の特性（２）を意味している。第２図から判るように
５ｉＨ４−ＮＨ３−Ｎ２系においてはｖｔｈは約１．５
ｖ稈度と移動は小さいが、ｖ、＝ＯにおけるＩｄが変動
増加するし捷たその値も１０〜１０ ＡとＯＦＦ電流
は太きい。まだ第３図から判るように５ｉＨ４−Ｎ２
Ｈ系においてはｖ２；０におけるＩｄは充分小さく１
０−” Ａ程度ｆ ６ ルア５Ｅ、ｖｔｈノ移動が３〜
４ｖ程度と大きくなってしまう＠ このようにＨ２ガスの効果はＳ ｉＨ４−ＮＨ３系にお
いても、５ＩＨ４Ｎ２系に不充分なのである。しかるに
第４図から判るように５ｉｎ４ＮＨｎ系とＳ ｉ Ｈ＋
−Ｎ、系の混合の中にＨ２ガスをいれたＳｉＨ４ＮＨ−
Ｎ２−Ｎ２系においては、■２二〇におけるＩｄも１０
”−” Ａと充分ニ小さく、ｖｔｈノ移動は約１．１ｖ
で繰シ返し測定しても殆んど変動せず安定したＴＰＴが
得られたのである。その原因を断定するととは現段階に
おいてはできないが、５ＩＨ４Ｎｌ（ｓ−Ｎ２系にＨ２
カスが加わることによってＴＰＴに耳いられる窒化シリ
コン膜が良好になって安定す２ことが判明した。
Ｓ ｉ Ｈ４ｇ ＮＨ３＋ Ｎ２ ｒ Ｈ２の比率とＴ
ＰＴに適し力膜の性質との関係を種々の実験によって調
べたところ次のような結果が得られた。
ＰＴに適し力膜の性質との関係を種々の実験によって調
べたところ次のような結果が得られた。
モル比ＮＨａ ／ Ｓ ｉ Ｈ４、Ｎ２ ／ Ｓ ｉ
Ｈ４が余シ小さいと絶縁膜の抵抗値が下がシゲート絶縁
層としての機能が低下する。一方、余シ大きいと耐薬品
、耐湿性に乏しい絶縁膜となる。結果としてＴＰＴとし
て満足できるモル比はＮＨｓ／ Ｓ ｉ Ｈ４＝ ２〜
１０１Ｎ２／５ＩＨ４＝４〜２０と考えられる。モル比
８２／８１Ｈ４は生膜速度と絶縁膜中のＨ濃度及び結合
状態に影ｌ 響を与え、それによ−ると思われるｖｔ
ｈの変動が観３ 測された。ＴＰＴとして満足しうる
モル比はＨ２／５ＩＨ４＝１〜２０が良いことが判った
。これらに加えて放１ｉｔ（ＲＦ）電力が小さいときに
は、ＮＨ３／ＳｉＨ４、Ｎ２／ＳｉＨ４は上述した範囲
において犬である方が、逆に放電（ＲＦ）電力が大きい
時には、ＮＨ３／５ｉＨｉ 、 Ｈｚ／Ｓｉ■４を上述
の範囲内で小さく１ とる方がＴＰＴに用いられる
窒化シリコン膜として良好となる傾向が見いだされてい
る。いずれにしても５ＩＨ４−付Ｈ３−Ｎ、カス系にＨ
２ガスを混合してグロー放電によるプラズマＣＶＤ法で
形成された窒化シリコン膜は、スレッショルド電圧お上
びドレイン電流の移動変動が小さく、ドレインＯＦＦ電
流が小さいといったように安定して良好な特性をもつＴ
ＰＴを得るには極めて望ましい性質を有しているもので
ある。
Ｈ４が余シ小さいと絶縁膜の抵抗値が下がシゲート絶縁
層としての機能が低下する。一方、余シ大きいと耐薬品
、耐湿性に乏しい絶縁膜となる。結果としてＴＰＴとし
て満足できるモル比はＮＨｓ／ Ｓ ｉ Ｈ４＝ ２〜
１０１Ｎ２／５ＩＨ４＝４〜２０と考えられる。モル比
８２／８１Ｈ４は生膜速度と絶縁膜中のＨ濃度及び結合
状態に影ｌ 響を与え、それによ−ると思われるｖｔ
ｈの変動が観３ 測された。ＴＰＴとして満足しうる
モル比はＨ２／５ＩＨ４＝１〜２０が良いことが判った
。これらに加えて放１ｉｔ（ＲＦ）電力が小さいときに
は、ＮＨ３／ＳｉＨ４、Ｎ２／ＳｉＨ４は上述した範囲
において犬である方が、逆に放電（ＲＦ）電力が大きい
時には、ＮＨ３／５ｉＨｉ 、 Ｈｚ／Ｓｉ■４を上述
の範囲内で小さく１ とる方がＴＰＴに用いられる
窒化シリコン膜として良好となる傾向が見いだされてい
る。いずれにしても５ＩＨ４−付Ｈ３−Ｎ、カス系にＨ
２ガスを混合してグロー放電によるプラズマＣＶＤ法で
形成された窒化シリコン膜は、スレッショルド電圧お上
びドレイン電流の移動変動が小さく、ドレインＯＦＦ電
流が小さいといったように安定して良好な特性をもつＴ
ＰＴを得るには極めて望ましい性質を有しているもので
ある。
第１図は一般的な薄膜トランジスタ（ＴＰＴ）の断面構
造例。 第２図は絶縁膜製作条件としてＳ Ｉ Ｈ４ＮＨｓ −
Ｈｚカスを用いた場合のＴＰＴのＩｄ−Ｖｙ％性例を示
すグラフ。 第３図は絶縁膜製作条件として５ｔ）１４−ＮＺ−Ｈ。 カスを用いた場合のＴＦＴのＩｄ−Ｖｙ特性例を示すグ
ラフ。 第４図は絶縁膜製作条件として本発明による５ＩＨ４−
ＮＨ３−Ｎ、−Ｈ２カスを用いた場合の’ｒＦＴのＩｄ
−Ｖｙ％性例を示すグラフである。 １・・・基板；２・・・ゲート電極：６・・・薄膜層；
４・・・ソース電極：５・・・ドレイン電極：６・・・
半導体薄膜。 箆１ 回 第２１母 ＶＱ ＥＶ ３ ′五そ、３１− Ｖｇ［ｙｌ −１−４し Ｖｑ［Ｖ］
造例。 第２図は絶縁膜製作条件としてＳ Ｉ Ｈ４ＮＨｓ −
Ｈｚカスを用いた場合のＴＰＴのＩｄ−Ｖｙ％性例を示
すグラフ。 第３図は絶縁膜製作条件として５ｔ）１４−ＮＺ−Ｈ。 カスを用いた場合のＴＦＴのＩｄ−Ｖｙ特性例を示すグ
ラフ。 第４図は絶縁膜製作条件として本発明による５ＩＨ４−
ＮＨ３−Ｎ、−Ｈ２カスを用いた場合の’ｒＦＴのＩｄ
−Ｖｙ％性例を示すグラフである。 １・・・基板；２・・・ゲート電極：６・・・薄膜層；
４・・・ソース電極：５・・・ドレイン電極：６・・・
半導体薄膜。 箆１ 回 第２１母 ＶＱ ＥＶ ３ ′五そ、３１− Ｖｇ［ｙｌ −１−４し Ｖｑ［Ｖ］
Claims (2)
- （１）アモルファスシリコン膜を半導体層とし、窒化シ
リコン膜をゲート絶縁層としてそれらをグロー放電によ
るプラズマＣＶＤ法で形成する薄膜トランジスタの製造
方法において、上記ゲート絶縁層を得るだめのガス組成
としてＳｉＨ４−ＮＨ３−Ｎｚ −１ｈの混合ガスを使
用することを特徴とする薄膜トランジスタの製造方法。 - （２） 特許請求の範囲第１項に記載の方法において
、前記カスのモル比がＮｕｓ／ Ｓ ｉＨｎ ＝ ２〜
１０ 。 Ｎ２／ ５ＩＨ４−４〜２０．８２／ Ｓ ｉ＆ ＝
１〜２０ （Ｄ範囲にあることを特徴とする上記薄膜ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22494582A JPS59115561A (ja) | 1982-12-23 | 1982-12-23 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22494582A JPS59115561A (ja) | 1982-12-23 | 1982-12-23 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59115561A true JPS59115561A (ja) | 1984-07-04 |
| JPH0454992B2 JPH0454992B2 (ja) | 1992-09-01 |
Family
ID=16821650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22494582A Granted JPS59115561A (ja) | 1982-12-23 | 1982-12-23 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59115561A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251277A (ja) * | 1988-08-12 | 1990-02-21 | Nippon Precision Circuits Kk | 逆スタガー型非晶質シリコン薄膜トランジスタおよびその製造方法 |
| JPH0645605A (ja) * | 1991-12-02 | 1994-02-18 | Nec Corp | 薄膜トランジスタの構造及び窒化シリコン膜の製造方法 |
| US5550091A (en) * | 1993-07-14 | 1996-08-27 | Frontec Incorporated | Method of sputtering a silicon nitride film |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419662A (en) * | 1977-07-15 | 1979-02-14 | Hitachi Ltd | Forming method of plasma cvd film |
| JPS559427A (en) * | 1978-07-07 | 1980-01-23 | Hitachi Ltd | Manufacturing device of silicon nitride film |
| JPS55107234A (en) * | 1979-02-13 | 1980-08-16 | Hitachi Ltd | Method of monitoring deposition film quality |
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS5769778A (en) * | 1980-10-17 | 1982-04-28 | Matsushita Electric Ind Co Ltd | Semiconductor device |
-
1982
- 1982-12-23 JP JP22494582A patent/JPS59115561A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5419662A (en) * | 1977-07-15 | 1979-02-14 | Hitachi Ltd | Forming method of plasma cvd film |
| JPS559427A (en) * | 1978-07-07 | 1980-01-23 | Hitachi Ltd | Manufacturing device of silicon nitride film |
| JPS55107234A (en) * | 1979-02-13 | 1980-08-16 | Hitachi Ltd | Method of monitoring deposition film quality |
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
| JPS5769778A (en) * | 1980-10-17 | 1982-04-28 | Matsushita Electric Ind Co Ltd | Semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0251277A (ja) * | 1988-08-12 | 1990-02-21 | Nippon Precision Circuits Kk | 逆スタガー型非晶質シリコン薄膜トランジスタおよびその製造方法 |
| JPH0680827B2 (ja) * | 1988-08-12 | 1994-10-12 | 日本プレシジョン・サーキッツ株式会社 | 逆スタガー型非晶質シリコン薄膜トランジスタおよびその製造方法 |
| JPH0645605A (ja) * | 1991-12-02 | 1994-02-18 | Nec Corp | 薄膜トランジスタの構造及び窒化シリコン膜の製造方法 |
| US5550091A (en) * | 1993-07-14 | 1996-08-27 | Frontec Incorporated | Method of sputtering a silicon nitride film |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0454992B2 (ja) | 1992-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9099563B2 (en) | Stable amorphous metal oxide semiconductor | |
| US6242777B1 (en) | Field effect transistor and liquid crystal devices including the same | |
| JPS59115561A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04181779A (ja) | 薄膜トランジスタ | |
| JPS63308384A (ja) | 薄膜トランジスタ | |
| JPS625661A (ja) | 薄膜トランジスタ | |
| JPS58190061A (ja) | アモルファスシリコン半導体装置 | |
| US4979006A (en) | Reverse staggered type silicon thin film transistor | |
| JPH02246277A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS59163871A (ja) | ダブルゲ−ト型薄膜トランジスタ | |
| JPS6193663A (ja) | アモルフアスシリコントランジスタ | |
| JPS60251666A (ja) | 薄膜トランジスタ | |
| JPS59189676A (ja) | 半導体装置 | |
| JPS59124165A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
| JPS63142851A (ja) | 半導体装置 | |
| JPS6017964A (ja) | 半導体装置 | |
| JPS60198864A (ja) | 薄膜トランジスタ | |
| JPS63190386A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS60192368A (ja) | アモルフアスシリコン半導体装置及びその製造方法 | |
| JPH0277159A (ja) | 薄膜半導体素子 | |
| JPH0367350B2 (ja) | ||
| Suzuki et al. | Four-Terminal Polycrystalline-Silicon Vertical Thin-Film Transistors on Glass Substrates for pH Sensor Applications | |
| JPS59124166A (ja) | 半導体装置 | |
| JPH03263323A (ja) | プラズマｃｖｄ窒化珪素膜の形成方法 | |
| JP2659902B2 (ja) | 薄膜トランジスタ |