JP2659902B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2659902B2 JP2659902B2 JP5329614A JP32961493A JP2659902B2 JP 2659902 B2 JP2659902 B2 JP 2659902B2 JP 5329614 A JP5329614 A JP 5329614A JP 32961493 A JP32961493 A JP 32961493A JP 2659902 B2 JP2659902 B2 JP 2659902B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- sin
- sio
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、例えばアクティブマ
トリックス型液晶表示装置の駆動或いはスイッチングに
用いられる薄膜トランジスタ(Thin Film Transistor:Ｔ
ＦＴ）に関する。
トリックス型液晶表示装置の駆動或いはスイッチングに
用いられる薄膜トランジスタ(Thin Film Transistor:Ｔ
ＦＴ）に関する。
【０００２】
【従来の技術】非晶質シリコン（ａ−Ｓｉ）を活性層に
用いた絶縁ゲート型電界効果トランジスタは、ａ−Ｓｉ
が200 〜300 ℃程度の比較的低温で形成できることか
ら、ガラス基板上に作成してアクティブマトリックス形
液晶表示装置への適用等、一部実用化の域に入りつつあ
る。
用いた絶縁ゲート型電界効果トランジスタは、ａ−Ｓｉ
が200 〜300 ℃程度の比較的低温で形成できることか
ら、ガラス基板上に作成してアクティブマトリックス形
液晶表示装置への適用等、一部実用化の域に入りつつあ
る。
【０００３】ところで、ａ−ＳｉＴＦＴの特性は、ゲー
ト絶縁膜材料に大きく依存し、特にシリコン窒化膜（Ｓ
ｉＮx 膜）が最高の性能をもつとされている。そして、
その根拠となっている点は、ａ−Ｓｉの信頼性、即ち材
料の性質に起因した不安定要因の一つであるＴＦＴのし
きい値電圧Ｖthのドリフトであり、この現象は、加速試
験の一手法であるバイアス温度（ＢＴ:Bias Temperatur
e ）ストレス試験にて評価される。
ト絶縁膜材料に大きく依存し、特にシリコン窒化膜（Ｓ
ｉＮx 膜）が最高の性能をもつとされている。そして、
その根拠となっている点は、ａ−Ｓｉの信頼性、即ち材
料の性質に起因した不安定要因の一つであるＴＦＴのし
きい値電圧Ｖthのドリフトであり、この現象は、加速試
験の一手法であるバイアス温度（ＢＴ:Bias Temperatur
e ）ストレス試験にて評価される。
【０００４】このように、ＴＦＴの特性上は、ＳｉＮx
をゲート絶縁膜に使うことが望ましいが、ＴＦＴの工程
上の制約、即ちフォトリソグラフィー技術による微細パ
ターンの形成等において、シリコン酸化膜（ＳｉＯ
x 膜）を用いた方が、工程が容易或いは単純化されると
いう利点が多い場合がある。
をゲート絶縁膜に使うことが望ましいが、ＴＦＴの工程
上の制約、即ちフォトリソグラフィー技術による微細パ
ターンの形成等において、シリコン酸化膜（ＳｉＯ
x 膜）を用いた方が、工程が容易或いは単純化されると
いう利点が多い場合がある。
【０００５】以上述べたように、化学的な性質を利用し
た製造工程からの材料に対する要求と電気的特性からの
要求とが、全く相反する問題が生じている。このときの
解決策としては、例えば特開昭58-182270 号公報や特開
昭60-170261 号公報等に記載されているように、ゲート
絶縁膜をＳｉＯx 及びＳｉＮx の二層から作成すること
が提案されている。即ち、ゲート電極と接する側にＳｉ
Ｏx を設けることで、ある種のドライエッチング法に関
し、例えばゲート絶縁膜の材料であるＭo との選択エッ
チングを可能とし、ａ−Ｓｉと接する側にＳｉＮx を設
けることで、ＴＦＴの特性を補償しようとするものであ
る。しかも、ａ−Ｓｉを島状に形成するに際しては、Ｓ
ｉＮx 層をも同時に島状に形成し、その下にＳｉＯx を
エッチングのストッパーとすることで、島形成の選択エ
ッチングの問題も解決される。
た製造工程からの材料に対する要求と電気的特性からの
要求とが、全く相反する問題が生じている。このときの
解決策としては、例えば特開昭58-182270 号公報や特開
昭60-170261 号公報等に記載されているように、ゲート
絶縁膜をＳｉＯx 及びＳｉＮx の二層から作成すること
が提案されている。即ち、ゲート電極と接する側にＳｉ
Ｏx を設けることで、ある種のドライエッチング法に関
し、例えばゲート絶縁膜の材料であるＭo との選択エッ
チングを可能とし、ａ−Ｓｉと接する側にＳｉＮx を設
けることで、ＴＦＴの特性を補償しようとするものであ
る。しかも、ａ−Ｓｉを島状に形成するに際しては、Ｓ
ｉＮx 層をも同時に島状に形成し、その下にＳｉＯx を
エッチングのストッパーとすることで、島形成の選択エ
ッチングの問題も解決される。
【０００６】
【発明が解決しようとする課題】しかしながら、実験に
よれば、上述のようにａ−Ｓｉ層がゲート絶縁膜ＳｉＮ
x と接するにもかかわらず、ＢＴストレス試験にて、マ
イナスＢＴでのＶthのプラスドリフト、即ちゲート絶縁
膜がＳｉＯx からなるＴＦＴと類似の結果が得られる場
合があり、本質的な解決策となっていないことが判明し
た。
よれば、上述のようにａ−Ｓｉ層がゲート絶縁膜ＳｉＮ
x と接するにもかかわらず、ＢＴストレス試験にて、マ
イナスＢＴでのＶthのプラスドリフト、即ちゲート絶縁
膜がＳｉＯx からなるＴＦＴと類似の結果が得られる場
合があり、本質的な解決策となっていないことが判明し
た。
【０００７】この発明はこのような点に鑑みなされたも
のであり、ＢＴストレス試験においてＳｉＮx からなる
ゲート絶縁膜を用いたＴＦＴと同様なＶthドリフトの相
殺効果が期待できるＴＦＴを提供することを目的とす
る。
のであり、ＢＴストレス試験においてＳｉＮx からなる
ゲート絶縁膜を用いたＴＦＴと同様なＶthドリフトの相
殺効果が期待できるＴＦＴを提供することを目的とす
る。
【０００８】
【課題を解決するための手段】この発明は、ゲート電極
とａ−Ｓｉからなる半導体層との間にゲート絶縁膜を有
し、このゲート絶縁膜はゲート電極に近い側からＳｉＯ
x 膜とＳｉＮx 膜の二層よりなるＴＦＴであり、ＳｉＯ
x 膜の厚さはＳｉＮx 膜の厚さより厚く形成されるとと
もに、上述のＳｉＯx 膜の厚さが0.3 μｍ以下のとき
は、上述のＳｉＮx 膜の厚さは0.075 μｍ以上、0.125
μｍ以下であり、ＳｉＯx 膜の厚さが0.3μｍより大き
いときは、上述のＳｉＮx 膜の厚さは0.025 μｍ以上、
0.125 μｍ以下とするものである。ここで、ＳｉＯx 膜
或いはＳｉＮx 膜は、厳密な意味でのＳｉＯ2 或いはＳ
ｉ3 Ｎ4 を表すものではなく、いわゆるプラズマＣＶＤ
法にて作成した場合の慣例に従った呼称である。故に、
プラズマＣＶＤの原料ガスによっては、ＳｉＯx 膜中に
窒素（Ｎ2 ）或いは水素（Ｈ2 ）等が含まれることはあ
り得る。
とａ−Ｓｉからなる半導体層との間にゲート絶縁膜を有
し、このゲート絶縁膜はゲート電極に近い側からＳｉＯ
x 膜とＳｉＮx 膜の二層よりなるＴＦＴであり、ＳｉＯ
x 膜の厚さはＳｉＮx 膜の厚さより厚く形成されるとと
もに、上述のＳｉＯx 膜の厚さが0.3 μｍ以下のとき
は、上述のＳｉＮx 膜の厚さは0.075 μｍ以上、0.125
μｍ以下であり、ＳｉＯx 膜の厚さが0.3μｍより大き
いときは、上述のＳｉＮx 膜の厚さは0.025 μｍ以上、
0.125 μｍ以下とするものである。ここで、ＳｉＯx 膜
或いはＳｉＮx 膜は、厳密な意味でのＳｉＯ2 或いはＳ
ｉ3 Ｎ4 を表すものではなく、いわゆるプラズマＣＶＤ
法にて作成した場合の慣例に従った呼称である。故に、
プラズマＣＶＤの原料ガスによっては、ＳｉＯx 膜中に
窒素（Ｎ2 ）或いは水素（Ｈ2 ）等が含まれることはあ
り得る。
【０００９】
【作用】ａ−ＳｉＴＦＴのＢＴストレス試験は、ＴＦＴ
のソース電極或いはドレイン電極を接地電位にし、ゲー
ト電極に一定の電位を加えたときのＶthの初期値からの
ドリフト量△Ｖthを電圧印加時間の関数として調べるも
のである。このとき、反応を加速させるために、温度を
高くする場合が多い。
のソース電極或いはドレイン電極を接地電位にし、ゲー
ト電極に一定の電位を加えたときのＶthの初期値からの
ドリフト量△Ｖthを電圧印加時間の関数として調べるも
のである。このとき、反応を加速させるために、温度を
高くする場合が多い。
【００１０】まず、ａ−ＳｉＴＦＴのＢＴストレス試験
の典型例について述べる。図３はゲート絶縁膜としてＳ
ｉＮx 或いはＳｉＯx を用いた両者のＴＦＴにおけるＢ
Ｔストレス試験の結果を比較して示した図であり、温度
80℃でゲート印加電圧＋15Ｖの場合（以下、プラスＢＴ
と称す）とゲート印加電圧−15Ｖの場合（以下、マイナ
スＢＴと称す）とを示してある。図３からわかるよう
に、ゲート絶縁膜をＳｉＮx にて作成したＴＦＴは、プ
ラスＢＴでＶthはプラス側にシフトし、マイナスＢＴで
Ｖthはマイナス側にシフトする。即ち、ゲート電極に印
加した電圧の極性と同じ方向に、Ｖthがドリフトする。
これがゲート絶縁膜としてＳｉＮx を用いたＴＦＴの特
徴であり、ＴＦＴの動作方法を工夫することにより、Ｖ
thドリフト量をプラス側とマイナス側で相殺することが
可能になる。図３の例においては、例えばストレス時間
104 ｓにてプラスＢＴでの△Ｖthが6.3 Ｖで、このＴＦ
Ｔを用いた実際のデバイスでは約600 時間に相当する。
しかしながら、このデバイスの実動作寿命試験におい
て、600 時間でのＶthドリフト量は約１Ｖであり、プラ
スＢＴでのドリフト量からは全く説明できない。これが
マイナスＢＴでのＶthドリフトによる相殺効果と考えら
れており、ａ−ＳｉＴＦＴのゲート絶縁膜にＳｉＮx を
用いた場合の実用性を説明するモデルとされている。一
方、図３からわかるように、ゲート絶縁膜をＳｉＯx に
て作成したＴＦＴは、マイナスＢＴの場合にゲート電極
への印加電圧極性と逆のプラス方向へのＶthドリフトが
観察され、そのドリフト量△Ｖthは３Ｖ程度にまで及
ぶ。このように、プラスＢＴとマイナスＢＴとでＶthが
同一極性方向へドリフトする場合、上述の動作方式によ
るＶthドリフトの相殺効果は、全く期待できないことが
わかる。
の典型例について述べる。図３はゲート絶縁膜としてＳ
ｉＮx 或いはＳｉＯx を用いた両者のＴＦＴにおけるＢ
Ｔストレス試験の結果を比較して示した図であり、温度
80℃でゲート印加電圧＋15Ｖの場合（以下、プラスＢＴ
と称す）とゲート印加電圧−15Ｖの場合（以下、マイナ
スＢＴと称す）とを示してある。図３からわかるよう
に、ゲート絶縁膜をＳｉＮx にて作成したＴＦＴは、プ
ラスＢＴでＶthはプラス側にシフトし、マイナスＢＴで
Ｖthはマイナス側にシフトする。即ち、ゲート電極に印
加した電圧の極性と同じ方向に、Ｖthがドリフトする。
これがゲート絶縁膜としてＳｉＮx を用いたＴＦＴの特
徴であり、ＴＦＴの動作方法を工夫することにより、Ｖ
thドリフト量をプラス側とマイナス側で相殺することが
可能になる。図３の例においては、例えばストレス時間
104 ｓにてプラスＢＴでの△Ｖthが6.3 Ｖで、このＴＦ
Ｔを用いた実際のデバイスでは約600 時間に相当する。
しかしながら、このデバイスの実動作寿命試験におい
て、600 時間でのＶthドリフト量は約１Ｖであり、プラ
スＢＴでのドリフト量からは全く説明できない。これが
マイナスＢＴでのＶthドリフトによる相殺効果と考えら
れており、ａ−ＳｉＴＦＴのゲート絶縁膜にＳｉＮx を
用いた場合の実用性を説明するモデルとされている。一
方、図３からわかるように、ゲート絶縁膜をＳｉＯx に
て作成したＴＦＴは、マイナスＢＴの場合にゲート電極
への印加電圧極性と逆のプラス方向へのＶthドリフトが
観察され、そのドリフト量△Ｖthは３Ｖ程度にまで及
ぶ。このように、プラスＢＴとマイナスＢＴとでＶthが
同一極性方向へドリフトする場合、上述の動作方式によ
るＶthドリフトの相殺効果は、全く期待できないことが
わかる。
【００１１】次に、ゲート絶縁膜をゲート電極に近い側
からＳｉＯx とＳｉＮx よりなる積層構造により形成し
た、ａ−ＳｉＴＦＴのＢＴストレス試験の結果について
述べる。図４はこのＴＦＴにおける温度80℃でのＢＴス
トレス試験の一例を示す図であり、試料はＳｉＯx の厚
さ0.25μｍに対し、ＳｉＮx の厚さを0.025 ，0.05，0.
075 ，0.1 ，0.125 μｍと変えた五種類の逆スタガード
電極構造のものである。すべての試料で、プラスＢＴで
のＶthドリフト量は測定誤差内で一致しているにもかか
わらず、マイナスＢＴでのＶthドリフト量は、明らかに
ＳｉＮx の厚さに対する依存性を示す。即ち、ＳｉＮx
の厚さが0.025 ，0.05μｍのときは、マイナスＢＴ時に
Ｖthのプラスドリフトがあらわれるため、実動作時のド
リフトの相殺効果が期待できない、或いは効果が小さい
ことが予測される。
からＳｉＯx とＳｉＮx よりなる積層構造により形成し
た、ａ−ＳｉＴＦＴのＢＴストレス試験の結果について
述べる。図４はこのＴＦＴにおける温度80℃でのＢＴス
トレス試験の一例を示す図であり、試料はＳｉＯx の厚
さ0.25μｍに対し、ＳｉＮx の厚さを0.025 ，0.05，0.
075 ，0.1 ，0.125 μｍと変えた五種類の逆スタガード
電極構造のものである。すべての試料で、プラスＢＴで
のＶthドリフト量は測定誤差内で一致しているにもかか
わらず、マイナスＢＴでのＶthドリフト量は、明らかに
ＳｉＮx の厚さに対する依存性を示す。即ち、ＳｉＮx
の厚さが0.025 ，0.05μｍのときは、マイナスＢＴ時に
Ｖthのプラスドリフトがあらわれるため、実動作時のド
リフトの相殺効果が期待できない、或いは効果が小さい
ことが予測される。
【００１２】図５は、上述の実験をＳｉＯx とＳｉＮx
の厚さの異なるいくつかの組み合せ試料について実施し
て得られた結果を示す図である。図５において、縦軸は
ＳｉＮx の厚さ、横軸はＳｉＯx の厚さを表しており、
白丸（○）はいわゆるＳｉＮx ゲート絶縁膜を有するＴ
ＦＴと類似のＶthドリフトを示す試料、黒丸（●）はい
わゆるＳｉＯx ゲート絶縁膜を有するＴＦＴと類似のＶ
thドリフトを示す試料の特性を表している。白丸と黒丸
の領域の境界を図５から正確に定義することは困難であ
り、また、物理的なモデルにて説明することも困難であ
るが、この実験結果により得られると考えられる最大範
囲を、この発明におけるＳｉＯx とＳｉＮx の厚さの望
ましい範囲としている。
の厚さの異なるいくつかの組み合せ試料について実施し
て得られた結果を示す図である。図５において、縦軸は
ＳｉＮx の厚さ、横軸はＳｉＯx の厚さを表しており、
白丸（○）はいわゆるＳｉＮx ゲート絶縁膜を有するＴ
ＦＴと類似のＶthドリフトを示す試料、黒丸（●）はい
わゆるＳｉＯx ゲート絶縁膜を有するＴＦＴと類似のＶ
thドリフトを示す試料の特性を表している。白丸と黒丸
の領域の境界を図５から正確に定義することは困難であ
り、また、物理的なモデルにて説明することも困難であ
るが、この実験結果により得られると考えられる最大範
囲を、この発明におけるＳｉＯx とＳｉＮx の厚さの望
ましい範囲としている。
【００１３】
【実施例】以下、この発明の詳細を図面を参照して説明
する。
する。
【００１４】図１はこの発明の一実施例を示す断面図で
あり、これを製造工程に従って説明する。図１におい
て、例えばガラスからなる基板(1) 上には、例えばモリ
ブデン（Ｍｏ）からなるゲート電極(2) が形成されてお
り、更にこれを覆うようにゲート絶縁膜(3) が形成され
ている。ここでゲート絶縁膜(3) は、ゲート電極(2) に
近い側からＳｉＯx 膜(3a)とＳｉＮx (3b)の二層が形成
されてなり、ＳｉＯx 膜(3a)の厚さが0.3 μｍ以下例え
ば0.26μｍのときは、ＳｉＮx 膜(3b)の厚さは0.075 μ
ｍ以上0.125 μｍ以下、例えば0.125 μｍとし、ＳｉＯ
x 膜(3a)の厚さが0.3 μｍより大きい例えば0.36μｍの
ときは、ＳｉＮx 膜(3b)の厚さは0.025 μｍ以上0.125
μｍ以下、例えば0.025 μｍとしている。そして、ゲー
ト絶縁膜(3) 上には、例えばａ−Ｓｉからなる半導体層
(4) と例えばＰをドープしたｎ型ａ−Ｓｉからなるオー
ミック接触層としてのドーピング層(5) とが、島状に形
成されており、更にこの島状部の両端には、ソース電極
(6) とドレイン電極(7) とがドーピング層(5) を介して
半導体層(4) に接触するように形成されている。この
後、ソース電極(6) とドレイン電極(7) との間に露出す
るドーピング層(5) は、エッチングにより除去する。一
方、ゲート電極(2) はゲート絶縁膜(3) の一部に設けら
れた開口部により、外部端子との接触用パット部(8) を
形成している。こうして所望のＴＦＴが得られる。
あり、これを製造工程に従って説明する。図１におい
て、例えばガラスからなる基板(1) 上には、例えばモリ
ブデン（Ｍｏ）からなるゲート電極(2) が形成されてお
り、更にこれを覆うようにゲート絶縁膜(3) が形成され
ている。ここでゲート絶縁膜(3) は、ゲート電極(2) に
近い側からＳｉＯx 膜(3a)とＳｉＮx (3b)の二層が形成
されてなり、ＳｉＯx 膜(3a)の厚さが0.3 μｍ以下例え
ば0.26μｍのときは、ＳｉＮx 膜(3b)の厚さは0.075 μ
ｍ以上0.125 μｍ以下、例えば0.125 μｍとし、ＳｉＯ
x 膜(3a)の厚さが0.3 μｍより大きい例えば0.36μｍの
ときは、ＳｉＮx 膜(3b)の厚さは0.025 μｍ以上0.125
μｍ以下、例えば0.025 μｍとしている。そして、ゲー
ト絶縁膜(3) 上には、例えばａ−Ｓｉからなる半導体層
(4) と例えばＰをドープしたｎ型ａ−Ｓｉからなるオー
ミック接触層としてのドーピング層(5) とが、島状に形
成されており、更にこの島状部の両端には、ソース電極
(6) とドレイン電極(7) とがドーピング層(5) を介して
半導体層(4) に接触するように形成されている。この
後、ソース電極(6) とドレイン電極(7) との間に露出す
るドーピング層(5) は、エッチングにより除去する。一
方、ゲート電極(2) はゲート絶縁膜(3) の一部に設けら
れた開口部により、外部端子との接触用パット部(8) を
形成している。こうして所望のＴＦＴが得られる。
【００１５】この実施例では、ゲート絶縁膜(3) はゲー
ト電極(2) に近い側からＳｉＯx 膜(3a)とＳｉＮx 膜(3
b)の二層よりなるため、次のような利点を有している。
即ち、ゲート電極(2) の形成に用いるエッチングを例え
ばフレオン（ＣＦ4 ）と酸素（Ｏ2 ）を使用したドライ
エッチング法とした場合にも、ＳｉＯx 膜(3a)とＳｉＮ
x 膜(3b)のうちＳｉＯx 膜(3a)がゲート電極(2) の材料
であるＭo と選択エッチングが可能なので、充分なプロ
セスマージンのもとに、接触用パット部(8) を形成でき
うる。上述のドライエッチング法は、半導体層(4) とド
ーピング層(5)とを島状にするエッチングにも、ＳｉＯ
x 膜(3a)をエッチングのストッパーとなることにより採
用できる。また、ＳｉＯx 膜(3a)の厚さが0.3 μｍ以下
のときは、ＳｉＮx 膜(3b)の厚さを0.075 μｍ以上0.12
5 μｍ以下とし、ＳｉＯx 膜(3a)の厚さが0.3 μｍより
大きいときは、ＳｉＮx 膜(3b)の厚さを0.025 μｍ以上
0.125 μｍ以下としているので、図３に示したようなＳ
ｉＯx 膜(3a)の存在により発生するＶthドリフト量が増
加するという現象を充分に補償することができ、ゲート
絶縁膜がＳｉＮx 膜のみからなるＴＦＴと同様の特性を
有することが可能になる。
ト電極(2) に近い側からＳｉＯx 膜(3a)とＳｉＮx 膜(3
b)の二層よりなるため、次のような利点を有している。
即ち、ゲート電極(2) の形成に用いるエッチングを例え
ばフレオン（ＣＦ4 ）と酸素（Ｏ2 ）を使用したドライ
エッチング法とした場合にも、ＳｉＯx 膜(3a)とＳｉＮ
x 膜(3b)のうちＳｉＯx 膜(3a)がゲート電極(2) の材料
であるＭo と選択エッチングが可能なので、充分なプロ
セスマージンのもとに、接触用パット部(8) を形成でき
うる。上述のドライエッチング法は、半導体層(4) とド
ーピング層(5)とを島状にするエッチングにも、ＳｉＯ
x 膜(3a)をエッチングのストッパーとなることにより採
用できる。また、ＳｉＯx 膜(3a)の厚さが0.3 μｍ以下
のときは、ＳｉＮx 膜(3b)の厚さを0.075 μｍ以上0.12
5 μｍ以下とし、ＳｉＯx 膜(3a)の厚さが0.3 μｍより
大きいときは、ＳｉＮx 膜(3b)の厚さを0.025 μｍ以上
0.125 μｍ以下としているので、図３に示したようなＳ
ｉＯx 膜(3a)の存在により発生するＶthドリフト量が増
加するという現象を充分に補償することができ、ゲート
絶縁膜がＳｉＮx 膜のみからなるＴＦＴと同様の特性を
有することが可能になる。
【００１６】例えば図２は、温度80℃におけるこの実施
例を用いて試作したアクティブマトリックス型液晶表示
装置の動作寿命試験の結果の一例を示す図であり、試作
した液晶表示装置をＴＶ駆動したときのＴＦＴのＶthの
変動を時間に対してプロットしたものである。図２にお
いて、ゲート電極に印加されるストレス電圧は、＋15Ｖ
及び−７Ｖが時間にして１対220 の割合で印加されてい
る。また、試料として比較のため、ＳｉＯx ／ＳｉＮx
の各々の膜厚が0.26μｍ／0.025 μｍのもの及び0.36μ
ｍ／0.125 μｍのものの二つを示している。図２からわ
かるように、0.36μｍ／0.125 μｍの試料は、5000時間
の実動作に対してＶthの増加がわずかに1.2 Ｖにおさえ
られているが、0.26μｍ／0.025 μｍの試料は、Ｖthの
増加分は3.7 Ｖにも達している。
例を用いて試作したアクティブマトリックス型液晶表示
装置の動作寿命試験の結果の一例を示す図であり、試作
した液晶表示装置をＴＶ駆動したときのＴＦＴのＶthの
変動を時間に対してプロットしたものである。図２にお
いて、ゲート電極に印加されるストレス電圧は、＋15Ｖ
及び−７Ｖが時間にして１対220 の割合で印加されてい
る。また、試料として比較のため、ＳｉＯx ／ＳｉＮx
の各々の膜厚が0.26μｍ／0.025 μｍのもの及び0.36μ
ｍ／0.125 μｍのものの二つを示している。図２からわ
かるように、0.36μｍ／0.125 μｍの試料は、5000時間
の実動作に対してＶthの増加がわずかに1.2 Ｖにおさえ
られているが、0.26μｍ／0.025 μｍの試料は、Ｖthの
増加分は3.7 Ｖにも達している。
【００１７】なお今までは、ＴＦＴが、逆スタガード電
極構造のものに限って説明したが、得られた結果は全く
一般的なもので、スタガード，プレーナ及び逆プレーナ
等のいずれの構造についても適用できるものである。
極構造のものに限って説明したが、得られた結果は全く
一般的なもので、スタガード，プレーナ及び逆プレーナ
等のいずれの構造についても適用できるものである。
【００１８】
【発明の効果】この発明は、ゲート絶縁膜がゲート電極
に近い側からＳｉＯx 膜とＳｉＮx 膜の二層よりなるＴ
ＦＴにおいて、ＢＴストレス試験によるＶthドリフトの
増減方向が、ＳｉＯx 膜とＳｉＮx 膜の各々の膜厚に依
存することを実験的に明らかにし、この各々の膜厚を適
正な範囲とすることにより、信頼性の高いＴＦＴを製造
することを可能としている。
に近い側からＳｉＯx 膜とＳｉＮx 膜の二層よりなるＴ
ＦＴにおいて、ＢＴストレス試験によるＶthドリフトの
増減方向が、ＳｉＯx 膜とＳｉＮx 膜の各々の膜厚に依
存することを実験的に明らかにし、この各々の膜厚を適
正な範囲とすることにより、信頼性の高いＴＦＴを製造
することを可能としている。
【図１】この発明の一実施例を示す断面図である。
【図２】この発明に関係するＢＴストレス試験の結果の
一例を示す図である。
一例を示す図である。
【図３】ゲート絶縁膜がＳｉＯx 或いはＳｉＮx である
ＴＦＴにおけるＢＴストレス試験の結果の一例を示す図
である。
ＴＦＴにおけるＢＴストレス試験の結果の一例を示す図
である。
【図４】この発明に関係する動作寿命試験の結果の一例
を示す図である。
を示す図である。
【図５】ＳｉＯx 及びＳｉＮx の厚さの組み合せに対す
るマイナスＢＴでのＶthドリフトの極性を示す図であ
る。
るマイナスＢＴでのＶthドリフトの極性を示す図であ
る。
(2) ……ゲート電極 (3) ……ゲート絶縁膜 (3a)……ＳｉＯx 膜 (3b)……ＳｉＮx 膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−8376（ＪＰ，Ａ) 特開 昭60−14474（ＪＰ，Ａ) 特開 昭61−61955（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ゲート電極と非晶質シリコンからなる半導
体層との間にゲート絶縁膜を有し、このゲート絶縁膜は
前記ゲート電極に近い側からシリコン酸化膜とシリコン
窒化膜の二層よりなる薄膜トランジスタにおいて、前記
シリコン酸化膜の厚さは前記シリコン窒化膜の厚さより
厚く形成されるとともに、前記シリコン酸化膜の厚さが
0.3 μｍ以下のときは前記シリコン窒化膜の厚さが0.07
5 μｍ以上、0.125 μｍ以下であり、前記シリコン酸化
膜の厚さが0.3 μｍより大きいときは前記シリコン窒化
膜の厚さが0.025 μｍ以上、0.125 μｍ以下であること
を特徴とする薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329614A JP2659902B2 (ja) | 1993-12-02 | 1993-12-02 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329614A JP2659902B2 (ja) | 1993-12-02 | 1993-12-02 | 薄膜トランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29052087A Division JPH01133369A (ja) | 1987-11-19 | 1987-11-19 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318704A JPH06318704A (ja) | 1994-11-15 |
| JP2659902B2 true JP2659902B2 (ja) | 1997-09-30 |
Family
ID=18223327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5329614A Expired - Lifetime JP2659902B2 (ja) | 1993-12-02 | 1993-12-02 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659902B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598376A (ja) * | 1982-07-06 | 1984-01-17 | Sanyo Electric Co Ltd | トランジスタの製造方法 |
| JPS6014474A (ja) * | 1983-07-06 | 1985-01-25 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタの製造方法 |
| JPH0828512B2 (ja) * | 1987-09-02 | 1996-03-21 | 松下電器産業株式会社 | 薄膜トランジスタ |
-
1993
- 1993-12-02 JP JP5329614A patent/JP2659902B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06318704A (ja) | 1994-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294027B1 (ko) | 전기광학장치및박막트랜지스터 | |
| KR20080104588A (ko) | ＺｎＯ 계 박막 트랜지스터의 제조방법 | |
| JPS5927111B2 (ja) | 半導体デバイスの製造方法 | |
| KR20040021758A (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7385222B2 (en) | Thin film transistors and semiconductor constructions | |
| JPH09116036A (ja) | 不揮発性メモリセルトランジスタ | |
| JP2659902B2 (ja) | 薄膜トランジスタ | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH03217059A (ja) | 薄膜トランジスタ | |
| Ye et al. | 12‐4: Late-News Paper: Reliability Improvement of IGZO and LTPS Hybrid TFTs Array Technology | |
| JPH01133369A (ja) | 薄膜トランジスタ | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH06232402A (ja) | 薄膜半導体装置の製造方法 | |
| JP2002313718A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| KR100347253B1 (ko) | 다결정 실리콘 박막 트랜지스터 및 그 제조방법 | |
| JPH01268060A (ja) | 薄膜トランジスタ | |
| JPS59163871A (ja) | ダブルゲ−ト型薄膜トランジスタ | |
| KR20050001552A (ko) | 박막 트랜지스터 | |
| JPH0992738A (ja) | 半導体装置およびその製造方法 | |
| KR970004079A (ko) | 반도체소자 및 그 제조방법 | |
| JP2000068518A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05129286A (ja) | 窒化シリコン膜 | |
| JP2003124469A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |