JPS598376A - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JPS598376A JPS598376A JP11803182A JP11803182A JPS598376A JP S598376 A JPS598376 A JP S598376A JP 11803182 A JP11803182 A JP 11803182A JP 11803182 A JP11803182 A JP 11803182A JP S598376 A JPS598376 A JP S598376A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- amorphous silicon
- electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 abstract description 9
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 46
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000005284 excitation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アモルファスシリコンン用いた電界効果型ト
ランジスタCFET )の製造方法に関する。
ランジスタCFET )の製造方法に関する。
液晶マトジグス表示素子の画素ごとに設けるスイツデン
グ素子としてアモルファスシリコンを用いた薄膜トラン
ジスタを使用する研究がなされている。スイッチング累
子としてアモルファスシリコンを用いるのは透明な大型
基板(二均質(:形成できること、オン/7j′〕電流
比が大であること等の理由C二よるのであるが、液晶マ
ド9ゲス表示素子を実用化する上で末だ種々の未解決の
間@を有している。この問題の1つとしてアモルファス
シリコン膜形成時艦二おける絶縁膜へのピンホールの生
成があげられる。即ち、アモルファスシリコン膜のエツ
チングの際、エツチング液(二より、絶縁膜1料である
シリコンナイトライド815N4が侵食されてとンホー
ルを生じ、ゲート電極と、ソース、ドレイン″電極間(
二9−りが庄じるという欠点がある。
グ素子としてアモルファスシリコンを用いた薄膜トラン
ジスタを使用する研究がなされている。スイッチング累
子としてアモルファスシリコンを用いるのは透明な大型
基板(二均質(:形成できること、オン/7j′〕電流
比が大であること等の理由C二よるのであるが、液晶マ
ド9ゲス表示素子を実用化する上で末だ種々の未解決の
間@を有している。この問題の1つとしてアモルファス
シリコン膜形成時艦二おける絶縁膜へのピンホールの生
成があげられる。即ち、アモルファスシリコン膜のエツ
チングの際、エツチング液(二より、絶縁膜1料である
シリコンナイトライド815N4が侵食されてとンホー
ルを生じ、ゲート電極と、ソース、ドレイン″電極間(
二9−りが庄じるという欠点がある。
本発明はこのような事情6二鑑みてなされたものであっ
て、ゲート’441とソース・ドレイン電極間の9−ク
を阻止するトランジスタの製造方法I:関する。
て、ゲート’441とソース・ドレイン電極間の9−ク
を阻止するトランジスタの製造方法I:関する。
本発明C二係るトランク^りの製造方法は、ゲート電極
を形成した透明基板上c 8 i 02膜及び第1の5
15N4膜よりなる21韓の絶縁膜を順次積崗した(汝
、第1の5iiSN4114上(二おいてゲート電極に
相対する位置1:アモルファスシリコン膜を被着し、さ
ら(:その周囲の5i5N4膜上(:第2の31!SN
4膜を形成し、この第2の5iiSN4膜上C二おいて
アモルファスシリコン膜(=接触するソース及びドレイ
ン電イヘを形成することを特徴とする。
を形成した透明基板上c 8 i 02膜及び第1の5
15N4膜よりなる21韓の絶縁膜を順次積崗した(汝
、第1の5iiSN4114上(二おいてゲート電極に
相対する位置1:アモルファスシリコン膜を被着し、さ
ら(:その周囲の5i5N4膜上(:第2の31!SN
4膜を形成し、この第2の5iiSN4膜上C二おいて
アモルファスシリコン膜(=接触するソース及びドレイ
ン電イヘを形成することを特徴とする。
以下図面(二基き本発明実施例を具体的(:説明する。
第1因は液晶マトリクスパネルの構造を示し、(1)は
前間ガラス透明基板、(21はこの透明基板(11内面
全面C二被看されたITO(、Indium Tin
(Hlde) よりなる共通磁極、(31は液晶舖、
(4)はガラスフリット、樹脂等よりなるスd−サで、
シー/I/祠としても作用する。(5)は背面ガラス透
明基板で、その内面::複数本の走査線x及び信号線Y
が互いに絶縁して直交配置されている。+61+61・
・・は走査線X、信号線Yの各父差点(−、アモルファ
スンジコンFRT(第2図)を介して接続された表示電
極である。かかるFETアレイを利用したマトリクスパ
ネルの1液晶セルの回路構成は、第2図C二示される。
前間ガラス透明基板、(21はこの透明基板(11内面
全面C二被看されたITO(、Indium Tin
(Hlde) よりなる共通磁極、(31は液晶舖、
(4)はガラスフリット、樹脂等よりなるスd−サで、
シー/I/祠としても作用する。(5)は背面ガラス透
明基板で、その内面::複数本の走査線x及び信号線Y
が互いに絶縁して直交配置されている。+61+61・
・・は走査線X、信号線Yの各父差点(−、アモルファ
スンジコンFRT(第2図)を介して接続された表示電
極である。かかるFETアレイを利用したマトリクスパ
ネルの1液晶セルの回路構成は、第2図C二示される。
即ちFITのドレイン磁極が走査線x1:、ゲート電極
が信号線Y(:、またソース電極・接地(共通電極(2
1)間C:液晶セル(LO)が接続される。(C1は、
液晶セル(LO)i:、並列(:介挿されたコンデンサ
である。
が信号線Y(:、またソース電極・接地(共通電極(2
1)間C:液晶セル(LO)が接続される。(C1は、
液晶セル(LO)i:、並列(:介挿されたコンデンサ
である。
次(二第6図及び第4図に基いて、本発明に係るトラン
ジスタの製造方法を作製工程(−従って説明する。
ジスタの製造方法を作製工程(−従って説明する。
まず透明基板f51上(−おいて、蒸着又はスパッタの
方法によりITO等よりなるゲート電極(Gl及びコン
デンサ電極(71が、トランジスタ形成領域及びコンデ
ンサ形成領域(=選択的(:形成される。次(二〇VD
法ζ二よりB i O,膜(82が実質的I;基板(5
)の全面を覆うよう被着形成される。この19102膜
(8)の厚さは、約100D〜2000λ程度とするの
が望ましい、これは次のような理由C:よる。即ちゲー
ト絶縁膜を薄(してジンデンサ容量を高めんとする場合
、例えば5oou程度C二するとこのトランジスタの特
性が不安定となり、またオフ時の暗゛覗流か10〜10
A(但しゲート電圧50V、ドレイン電圧Ovの場合
)と大きく、得られる電流のバラツキも10〜10
Aと大きく不安定である。特性を安定させる上からは1
000A程度の膜厚とするのが望ましい。
方法によりITO等よりなるゲート電極(Gl及びコン
デンサ電極(71が、トランジスタ形成領域及びコンデ
ンサ形成領域(=選択的(:形成される。次(二〇VD
法ζ二よりB i O,膜(82が実質的I;基板(5
)の全面を覆うよう被着形成される。この19102膜
(8)の厚さは、約100D〜2000λ程度とするの
が望ましい、これは次のような理由C:よる。即ちゲー
ト絶縁膜を薄(してジンデンサ容量を高めんとする場合
、例えば5oou程度C二するとこのトランジスタの特
性が不安定となり、またオフ時の暗゛覗流か10〜10
A(但しゲート電圧50V、ドレイン電圧Ovの場合
)と大きく、得られる電流のバラツキも10〜10
Aと大きく不安定である。特性を安定させる上からは1
000A程度の膜厚とするのが望ましい。
一方、膜厚が厚い程シーク電流は小となるが、1享くな
る程駆動゛シ圧、閾値゛電圧は高くなり、電流も流れ(
:(くなるので膜厚の上限としては200OA程度が望
ましい。場合C二よっては特性の安定性、シーク電流の
低減を目的として2000Aよりも厚くしてもよいが、
過度(二厚くする場合は次の5i5N4膜4の形成後に
おいてコンタクトホール形成等のためのエツチング工程
でクラックが入り易くなる。
る程駆動゛シ圧、閾値゛電圧は高くなり、電流も流れ(
:(くなるので膜厚の上限としては200OA程度が望
ましい。場合C二よっては特性の安定性、シーク電流の
低減を目的として2000Aよりも厚くしてもよいが、
過度(二厚くする場合は次の5i5N4膜4の形成後に
おいてコンタクトホール形成等のためのエツチング工程
でクラックが入り易くなる。
さて上述のようC3i02膜(8)ヲ形成した後プラズ
マ(、yD法(;より第1の31iSN4膜(9:を約
1000−3000人の厚さく二形成する。そしてその
後エツチング性(−よりアモルファスシリコン膜(A8
)をトランジスタ形成領域(:選択的C;形成する。こ
のときエツチング液として411エツテンダ液(フッ酸
、硫酸及び酢酸を、4:1:1の割合で混合した溶液)
、若しくはこれを酢酸(二て希釈した溶液が使用される
。
マ(、yD法(;より第1の31iSN4膜(9:を約
1000−3000人の厚さく二形成する。そしてその
後エツチング性(−よりアモルファスシリコン膜(A8
)をトランジスタ形成領域(:選択的C;形成する。こ
のときエツチング液として411エツテンダ液(フッ酸
、硫酸及び酢酸を、4:1:1の割合で混合した溶液)
、若しくはこれを酢酸(二て希釈した溶液が使用される
。
ここで絶縁rtiiを、前述の如(8102膜(81と
81s N 41F4f91の2層構造とした理由につ
いて述べる。P’ E Tのゲート絶縁膜として510
2のみを用いた場合は、特性が不安定であるという難点
があり、まm5i5N4膜のみを使用したとするとIT
Oよりなるゲート電極(二荒れを生じ、これg二伴い絶
縁膜よ(二も荒れを生じて結果的に特性の劣ったトラン
ジスタとなる。5102膜(81と5i5N4膜(9)
の21−構造とすると、前述のような荒れは発生せず、
従って特性の優れたトランジスタを形成することができ
る。
81s N 41F4f91の2層構造とした理由につ
いて述べる。P’ E Tのゲート絶縁膜として510
2のみを用いた場合は、特性が不安定であるという難点
があり、まm5i5N4膜のみを使用したとするとIT
Oよりなるゲート電極(二荒れを生じ、これg二伴い絶
縁膜よ(二も荒れを生じて結果的に特性の劣ったトラン
ジスタとなる。5102膜(81と5i5N4膜(9)
の21−構造とすると、前述のような荒れは発生せず、
従って特性の優れたトランジスタを形成することができ
る。
次いでアモルファスシリコン膜(A8)を形成する際使
用されたレジスト膜全そのまま残し、さら(ニスバツタ
シング装置で第1の815N4膜(9)上+二42のs
1sN 4du+B、約1000−5000λの厚さ
4二被看する。その後レジスト膜を除失する。かくして
、アモルファスシリコン膜(AS)の開門1:は、第1
、第2の5tsN4jl莫19El)の2層構造が形成
される。これ(−より、アモルファスンシコンエツテン
グの際、第1の5iiSN4膜+91E生じたピンホー
ル!ふさぐことができる。
用されたレジスト膜全そのまま残し、さら(ニスバツタ
シング装置で第1の815N4膜(9)上+二42のs
1sN 4du+B、約1000−5000λの厚さ
4二被看する。その後レジスト膜を除失する。かくして
、アモルファスシリコン膜(AS)の開門1:は、第1
、第2の5tsN4jl莫19El)の2層構造が形成
される。これ(−より、アモルファスンシコンエツテン
グの際、第1の5iiSN4膜+91E生じたピンホー
ル!ふさぐことができる。
然る後スパツク等の方法(二よりソースドレイン!Ji
lSllD1が、h1g層(ユて選択的(二形成される
。この時間時C=コンデンサ電極(7)のリード端子0
11が形成される。また表示゛(極(6)がITO膜(
二て@2の131isN4膜(1(1上(−コンデンサ
電極(7)に対間して形成される。この表示電極(61
はコンデンサ[C1の対同厖として兼用される。
lSllD1が、h1g層(ユて選択的(二形成される
。この時間時C=コンデンサ電極(7)のリード端子0
11が形成される。また表示゛(極(6)がITO膜(
二て@2の131isN4膜(1(1上(−コンデンサ
電極(7)に対間して形成される。この表示電極(61
はコンデンサ[C1の対同厖として兼用される。
以上のような本発明方法により製造されたFBTは、基
板(5)、ゲート電極tel又は313N4膜(9)よ
(=荒れを生じず、Si3N4膜(9)、アモルファス
シリコン膜(As)の生成状態が良好となって安定した
優れた特性のトランジスタを得ることができる。さらに
アモルファスシリコン膜(As)の形成時同時!二発生
する可能性のある第1の815N4膜(9)のピンホー
ルは、その後これY被覆して形成される$2の31!l
N4膜(14υ(二でふさがれるから、ゲート電極と、
ソース・ドレイsi’(K 4.型出]或いは表示域(
瓶、コンデンサ電極間に上記ピンホール3二より発生す
るリークは略完全(二阻止される。
板(5)、ゲート電極tel又は313N4膜(9)よ
(=荒れを生じず、Si3N4膜(9)、アモルファス
シリコン膜(As)の生成状態が良好となって安定した
優れた特性のトランジスタを得ることができる。さらに
アモルファスシリコン膜(As)の形成時同時!二発生
する可能性のある第1の815N4膜(9)のピンホー
ルは、その後これY被覆して形成される$2の31!l
N4膜(14υ(二でふさがれるから、ゲート電極と、
ソース・ドレイsi’(K 4.型出]或いは表示域(
瓶、コンデンサ電極間に上記ピンホール3二より発生す
るリークは略完全(二阻止される。
第1図は、液晶マトシクスパネルの一般的構造乞示ず分
解斜視図、第2図は同回路図、$6図は本発明実施例正
面囚、第4図は、第6図1−1’断凹図である。 (11(5)・・・透明基板、(2)・・・共通電極、
(31・・・液晶励、(6)・・・表示電極、(8)・
・・SiO□膜、(9)・・・第1のSi3N4膜%(
As)・・・アモルファスシリコン膜、 +101・・
・第2の5i5N4膜。 第1図 第4図
解斜視図、第2図は同回路図、$6図は本発明実施例正
面囚、第4図は、第6図1−1’断凹図である。 (11(5)・・・透明基板、(2)・・・共通電極、
(31・・・液晶励、(6)・・・表示電極、(8)・
・・SiO□膜、(9)・・・第1のSi3N4膜%(
As)・・・アモルファスシリコン膜、 +101・・
・第2の5i5N4膜。 第1図 第4図
Claims (1)
- 透明基板上にゲート電極音形成する工程、このゲート電
極を覆って5102膜χ形成する工程、この8102膜
上に第1の8i!SN4膜を形成する工程、この第1の
S i 5 N4膜上において上記ゲート磁極対同位置
嘔ニアモルファスン9コン層を形成する工程、第1の5
i5N4膜表面のアモルファスシリコン1−を除く領域
(二さらに第2の51sNa膜を形成する工程、上記ア
モlレファスシリコン膜屯二接触してソース及びドレイ
ン電極を形成する工程を有してなるトランジスタの製造
方法
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11803182A JPS598376A (ja) | 1982-07-06 | 1982-07-06 | トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11803182A JPS598376A (ja) | 1982-07-06 | 1982-07-06 | トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS598376A true JPS598376A (ja) | 1984-01-17 |
Family
ID=14726341
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11803182A Pending JPS598376A (ja) | 1982-07-06 | 1982-07-06 | トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS598376A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60180626U (ja) * | 1984-05-11 | 1985-11-30 | 村田 亨一 | 自動車用サイドバイザ− |
JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
JPH01133369A (ja) * | 1987-11-19 | 1989-05-25 | Toshiba Corp | 薄膜トランジスタ |
JPH03184379A (ja) * | 1989-12-13 | 1991-08-12 | Toshiba Corp | 薄膜トランジスタの製造方法 |
JPH06177388A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | 半導体集積回路 |
JPH06318704A (ja) * | 1993-12-02 | 1994-11-15 | Toshiba Corp | 薄膜トランジスタ |
-
1982
- 1982-07-06 JP JP11803182A patent/JPS598376A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60180626U (ja) * | 1984-05-11 | 1985-11-30 | 村田 亨一 | 自動車用サイドバイザ− |
JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
JPH01133369A (ja) * | 1987-11-19 | 1989-05-25 | Toshiba Corp | 薄膜トランジスタ |
JPH03184379A (ja) * | 1989-12-13 | 1991-08-12 | Toshiba Corp | 薄膜トランジスタの製造方法 |
JPH06177388A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | 半導体集積回路 |
JPH06318704A (ja) * | 1993-12-02 | 1994-11-15 | Toshiba Corp | 薄膜トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2197985A (en) | Liquid crystal display | |
JPH04163528A (ja) | アクティブマトリクス表示装置 | |
JP3070062B2 (ja) | 液晶表示装置及びその製造方法 | |
JPH0854649A (ja) | 液晶表示装置及びその製造方法 | |
JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
JPH03274029A (ja) | アクティブマトリクス型表示装置の薄膜トランジスタアレイ及びその製造方法 | |
JPS6270817A (ja) | 薄膜電界効果トランジスタ・マトリクス・アドレス形液晶表示装置用の構造とその製造方法 | |
JPS58182270A (ja) | トランジスタの製造方法 | |
JPS598376A (ja) | トランジスタの製造方法 | |
JPH1082997A (ja) | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 | |
JPS609167A (ja) | 半導体装置およびその製造方法 | |
JPH02177563A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH0391721A (ja) | アクティブマトリクス基板 | |
KR100236612B1 (ko) | 액티브 매트릭스 액정표시 장치의 보조용량소자 제조 방법 | |
JPH0682834A (ja) | アクティブマトリクスパネル | |
JPH06160905A (ja) | 液晶表示装置およびその製造方法 | |
JP3059783B2 (ja) | 液晶表示装置 | |
JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
JP3094619B2 (ja) | アクティブマトリクス型表示装置 | |
JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
JPS6243177A (ja) | 電界効果トランジスタ | |
JPH0653506A (ja) | 薄膜トランジスタ | |
KR100236025B1 (ko) | 액정 표시장치 및 이의 제조방법 | |
JPS62124530A (ja) | 液晶表示素子 | |
JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 |