JPS58182270A - トランジスタの製造方法 - Google Patents
トランジスタの製造方法Info
- Publication number
- JPS58182270A JPS58182270A JP6447882A JP6447882A JPS58182270A JP S58182270 A JPS58182270 A JP S58182270A JP 6447882 A JP6447882 A JP 6447882A JP 6447882 A JP6447882 A JP 6447882A JP S58182270 A JPS58182270 A JP S58182270A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- gate electrode
- electrode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 10
- 230000005669 field effect Effects 0.000 claims description 6
- 239000011521 glass Substances 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 27
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910005091 Si3N Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアモルファスシリコンを用いた電界効果型トラ
ンジスタの製造方法に関する。
ンジスタの製造方法に関する。
液晶マトリックス表示素子の画素ごとに設けるスイッチ
ング素子としてアモルファスシリコンを用いた薄膜トラ
ンジスタを使用する研究がなされている。スイッチング
素子としてアモルファスシリコントランジスタを用いあ
のＦｉ避Ｗ１４１に大型基板に均質に形成で−ること、
オン／オア電ｍ死が大であること等の理由によるのであ
るが、液晶マトリックス表示素子を実用化する上では未
だ種々の未解決の問題を有している。この問題の１つと
してゲート絶縁膜が挙げられる。即ちゲート絶縁膜とし
てＳ ｉＯ，を用いる場合は特性が安定化しないという
難点がある。また５ｉｌＮ、を用いる場合はＩ Ｔｏ
（Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ ）よりなるゲー
ト電極に荒れを生じ、これに伴い絶縁膜上にも荒れを生
じて結ｉ的に特性の劣ったトランジスタトナル。
ング素子としてアモルファスシリコンを用いた薄膜トラ
ンジスタを使用する研究がなされている。スイッチング
素子としてアモルファスシリコントランジスタを用いあ
のＦｉ避Ｗ１４１に大型基板に均質に形成で−ること、
オン／オア電ｍ死が大であること等の理由によるのであ
るが、液晶マトリックス表示素子を実用化する上では未
だ種々の未解決の問題を有している。この問題の１つと
してゲート絶縁膜が挙げられる。即ちゲート絶縁膜とし
てＳ ｉＯ，を用いる場合は特性が安定化しないという
難点がある。また５ｉｌＮ、を用いる場合はＩ Ｔｏ
（Ｉｎｄｉｕｍ Ｔｉｎ ０ｘｉｄｅ ）よりなるゲー
ト電極に荒れを生じ、これに伴い絶縁膜上にも荒れを生
じて結ｉ的に特性の劣ったトランジスタトナル。
本発明は祈る事情に鑑みてなされたものであって、基板
、ゲート電極４１に荒れを生ぜしめることなく特性の優
れたトランジスタを形成することをｃｉＴ能とするトラ
ンジスタの製造方法を提供することを目的とする。
、ゲート電極４１に荒れを生ぜしめることなく特性の優
れたトランジスタを形成することをｃｉＴ能とするトラ
ンジスタの製造方法を提供することを目的とする。
本発明に係るトランジスタの製造方法は、アモルファス
シリコンを用いた電界効果型トランジスタの製造方法に
おいて、透明基板上にゲート電極を形成し九あと、実質
的に基板全＠ Ｋ Ｓ ｔ Ｏを膜を被着形威し、次い
で５ｉｆｉ、膜を被着形成し、その後アモルファスシリ
コン層を形成することを特徴とする。
シリコンを用いた電界効果型トランジスタの製造方法に
おいて、透明基板上にゲート電極を形成し九あと、実質
的に基板全＠ Ｋ Ｓ ｔ Ｏを膜を被着形威し、次い
で５ｉｆｉ、膜を被着形成し、その後アモルファスシリ
コン層を形成することを特徴とする。
以下図面に基き具体的に説明する。図面においてｌｉｉ
透明なガラス基板であって、該ガラス基板１上には蒸着
又はスパッタの方法によりＩＴＯ等よりなる透明なゲー
ト電極２をトランジスタ形成領域に選択的に形成する。
透明なガラス基板であって、該ガラス基板１上には蒸着
又はスパッタの方法によりＩＴＯ等よりなる透明なゲー
ト電極２をトランジスタ形成領域に選択的に形成する。
次にＣＶＤ法によりＳｉｎ。
膜３を実質的に基板ｌの全面を榎うように被着形成する
。この５ｉＯｙ膜３の厚さは１０００〜２０００λ程度
とするのがよい。これは次のような理由による。即ちゲ
ート絶縁膜を薄くしてコンデンサ容量を高めんとする場
合、例えば５００λ程度にするとこのトランジスタの特
性が不安定となり、またオフ時の暗電流が１０−１ＯＡ
（但しゲート電圧３０■、ドレイン電圧０■の場合）と
大きく、得られる電流のバラツキも１０〜１０ Ａと大
きく不安定である。特性を安定させる上からＦｉ１００
０λ程度の膜厚とするのが望ましい。
。この５ｉＯｙ膜３の厚さは１０００〜２０００λ程度
とするのがよい。これは次のような理由による。即ちゲ
ート絶縁膜を薄くしてコンデンサ容量を高めんとする場
合、例えば５００λ程度にするとこのトランジスタの特
性が不安定となり、またオフ時の暗電流が１０−１ＯＡ
（但しゲート電圧３０■、ドレイン電圧０■の場合）と
大きく、得られる電流のバラツキも１０〜１０ Ａと大
きく不安定である。特性を安定させる上からＦｉ１００
０λ程度の膜厚とするのが望ましい。
一方、膜厚が厚い程リーク電流は小となるが、厚くなる
程駆動電圧、閾値電圧は高くなり、電流も流れにくくな
るので膜厚の上限として＃１２０００Ａ程度が望ましい
。場合によっては特性の安定性。
程駆動電圧、閾値電圧は高くなり、電流も流れにくくな
るので膜厚の上限として＃１２０００Ａ程度が望ましい
。場合によっては特性の安定性。
リーク電流の低減を目的として２０００＾よりも厚くし
てもよいが、過度に厚くする場合は次のＳｉ３Ｎ４膜４
の形成後においてコンタクトホール形成等のためのエツ
チング工程でクラックが入り易くなる。
てもよいが、過度に厚くする場合は次のＳｉ３Ｎ４膜４
の形成後においてコンタクトホール形成等のためのエツ
チング工程でクラックが入り易くなる。
さて上述のように５ｔｅｐ膜３を形成したあとプラズマ
ＣＶＤ決によりＳｉ、Ｎ４膜４を形成する。そしてその
後プラズマＣＶＤ法及びエツチングの方法によってアモ
ルファスシリコン層５をトランジスタ形成領域に選択的
に形成する。然る後、スパッタ等の方法によりソース、
ドレイン電極とすべきＡ／層６．７を選択的に形成し、
また表示部の電極となるＩＴＯ層８をＳｉ、Ｎ、膜４上
に選択的に形成する。
ＣＶＤ決によりＳｉ、Ｎ４膜４を形成する。そしてその
後プラズマＣＶＤ法及びエツチングの方法によってアモ
ルファスシリコン層５をトランジスタ形成領域に選択的
に形成する。然る後、スパッタ等の方法によりソース、
ドレイン電極とすべきＡ／層６．７を選択的に形成し、
また表示部の電極となるＩＴＯ層８をＳｉ、Ｎ、膜４上
に選択的に形成する。
以上のような本発明方法により製造された電界効果型ト
ランジスタは基板１．ゲート電極２又けＳｉ、Ｎ４膜４
上に荒れを生じず、Ｓｉ、Ｎ４膜４．アモルファスシリ
コン層５の生成状態が良好となって安定した優れた特性
のトランジスタが高歩留りで製造される。
ランジスタは基板１．ゲート電極２又けＳｉ、Ｎ４膜４
上に荒れを生じず、Ｓｉ、Ｎ４膜４．アモルファスシリ
コン層５の生成状態が良好となって安定した優れた特性
のトランジスタが高歩留りで製造される。
なおゲート絶縁膜として５ｉｌＮ、膜を用い、コンタク
トホール形成の際のＳｉ３Ｎ、膜エツチングの際のゲー
ト電極２の保護を目的として要所にのみＳｉ３Ｎ４膜の
下層に選択的にＳ ｉｏ、膜を被着形成することも考え
られるが、このような方法による場合は、ＳｉＯ，＃の
エツチングのためにやはり基板に微妙な荒れを生じ、ｓ
ｔｍＮ＊ｔアモルファスシリコン層の生成状態が好まし
くない。つまりＳｉｎ。
トホール形成の際のＳｉ３Ｎ、膜エツチングの際のゲー
ト電極２の保護を目的として要所にのみＳｉ３Ｎ４膜の
下層に選択的にＳ ｉｏ、膜を被着形成することも考え
られるが、このような方法による場合は、ＳｉＯ，＃の
エツチングのためにやはり基板に微妙な荒れを生じ、ｓ
ｔｍＮ＊ｔアモルファスシリコン層の生成状態が好まし
くない。つまりＳｉｎ。
膜を実質的に基板全面に被着しておくことが重要である
。
。
以上詳述したように本発明による場合は個々の特性の安
定した電界効果型トランジスタを形成することができ、
従って液晶マトリックス表示素子のスイッチング素子多
数を同時に形成する場合は均質なトランジスタを形成す
ることが可能となる。
定した電界効果型トランジスタを形成することができ、
従って液晶マトリックス表示素子のスイッチング素子多
数を同時に形成する場合は均質なトランジスタを形成す
ることが可能となる。
図面は本発明方法に係る電界効果型トランジスタの断面
構造図である。 ｌ・・・ガラス基板 ２・・・ゲート電極 ３・・・Ｓ
ｉＯ。 膜 ４・・・ｓ ｉ、Ｎ、 膜ｓ・・・アモルファスシ
リコン層６．７・・・Ａ／層 ８・・・ＩＴＯ層代理人
弁理士 河 野 登 夫 （ドＬイレ白シな）
構造図である。 ｌ・・・ガラス基板 ２・・・ゲート電極 ３・・・Ｓ
ｉＯ。 膜 ４・・・ｓ ｉ、Ｎ、 膜ｓ・・・アモルファスシ
リコン層６．７・・・Ａ／層 ８・・・ＩＴＯ層代理人
弁理士 河 野 登 夫 （ドＬイレ白シな）
Claims (1)
- １、 アモルファスシリコンを用いた電界効果型トラン
ジスタの製造方法において、透明基板上にゲート電極を
形成したあと、実質的に基板全面にＳｉｎ、膜を被着形
成し、次いで５ｉｓＮ４膜を被着形成し、その後アモル
ファスシリコン層を形成することを特徴とするトランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6447882A JPS58182270A (ja) | 1982-04-16 | 1982-04-16 | トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6447882A JPS58182270A (ja) | 1982-04-16 | 1982-04-16 | トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58182270A true JPS58182270A (ja) | 1983-10-25 |
| JPH0348671B2 JPH0348671B2 (ja) | 1991-07-25 |
Family
ID=13259367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6447882A Granted JPS58182270A (ja) | 1982-04-16 | 1982-04-16 | トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58182270A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086863A (ja) * | 1983-10-19 | 1985-05-16 | Fujitsu Ltd | 絶縁ゲ−ト型薄膜トランジスタ |
| JPS60109285A (ja) * | 1983-11-17 | 1985-06-14 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS6273770A (ja) * | 1985-09-27 | 1987-04-04 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPS62252973A (ja) * | 1986-04-25 | 1987-11-04 | Nec Corp | 順スタガ−ド型薄膜トランジスタ |
| JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
| JPS6418756U (ja) * | 1987-07-25 | 1989-01-30 | ||
| JPS6461955A (en) * | 1987-09-02 | 1989-03-08 | Matsushita Electric Ind Co Ltd | Thin film transistor |
| JPH03184379A (ja) * | 1989-12-13 | 1991-08-12 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPH06177388A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | 半導体集積回路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024009546A (ja) | 2022-07-11 | 2024-01-23 | プライムプラネットエナジー＆ソリューションズ株式会社 | 密閉型電池 |
| JP2024009545A (ja) | 2022-07-11 | 2024-01-23 | プライムプラネットエナジー＆ソリューションズ株式会社 | 密閉型電池およびその製造方法 |
| JP2024015658A (ja) | 2022-07-25 | 2024-02-06 | プライムプラネットエナジー＆ソリューションズ株式会社 | 電池 |
| JP2024015661A (ja) | 2022-07-25 | 2024-02-06 | プライムプラネットエナジー＆ソリューションズ株式会社 | 電池 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
-
1982
- 1982-04-16 JP JP6447882A patent/JPS58182270A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135968A (en) * | 1980-03-27 | 1981-10-23 | Canon Inc | Amorphous silicon thin film transistor and manufacture thereof |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6086863A (ja) * | 1983-10-19 | 1985-05-16 | Fujitsu Ltd | 絶縁ゲ−ト型薄膜トランジスタ |
| JPS60109285A (ja) * | 1983-11-17 | 1985-06-14 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS6273770A (ja) * | 1985-09-27 | 1987-04-04 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPH084143B2 (ja) * | 1985-09-27 | 1996-01-17 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JPS62252973A (ja) * | 1986-04-25 | 1987-11-04 | Nec Corp | 順スタガ−ド型薄膜トランジスタ |
| JPS63126277A (ja) * | 1986-07-16 | 1988-05-30 | Seikosha Co Ltd | 電界効果型薄膜トランジスタ |
| JPS6418756U (ja) * | 1987-07-25 | 1989-01-30 | ||
| JPS6461955A (en) * | 1987-09-02 | 1989-03-08 | Matsushita Electric Ind Co Ltd | Thin film transistor |
| JPH03184379A (ja) * | 1989-12-13 | 1991-08-12 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPH06177388A (ja) * | 1992-12-04 | 1994-06-24 | Toshiba Corp | 半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0348671B2 (ja) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58182270A (ja) | トランジスタの製造方法 | |
| JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JPS60160173A (ja) | 薄膜トランジスタ | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| JPS598376A (ja) | トランジスタの製造方法 | |
| JPS63177472A (ja) | 薄膜トランジスタ | |
| JPH0212031B2 (ja) | ||
| JP2818013B2 (ja) | 薄膜トランジスタ装置およびその装置を製造する方法 | |
| JP2523536B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60167372A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JPS62124530A (ja) | 液晶表示素子 | |
| JPH0277159A (ja) | 薄膜半導体素子 | |
| JPH0464181B2 (ja) | ||
| JPH09107106A (ja) | 薄膜トランジスタ | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JPH01162375A (ja) | 薄膜トランジスタ | |
| JPS62140465A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62288882A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6178165A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| KR910008116B1 (ko) | 박막 트랜지스터와 그 제조방법 | |
| JPS61226731A (ja) | 薄膜トランジスタ液晶デイスプレイの製造方法 | |
| JPS6027177A (ja) | 薄膜型半導体装置とその製造方法 | |
| JPH01293318A (ja) | 液晶表示パネル用電極基板 |