JPH0212031B2 - - Google Patents
Info
- Publication number
- JPH0212031B2 JPH0212031B2 JP54083712A JP8371279A JPH0212031B2 JP H0212031 B2 JPH0212031 B2 JP H0212031B2 JP 54083712 A JP54083712 A JP 54083712A JP 8371279 A JP8371279 A JP 8371279A JP H0212031 B2 JPH0212031 B2 JP H0212031B2
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- thin film
- film transistor
- silicon layer
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 45
- 239000010408 film Substances 0.000 claims description 43
- 239000010409 thin film Substances 0.000 claims description 35
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 230000009545 invasion Effects 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 28
- 230000000903 blocking effect Effects 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 230000031700 light absorption Effects 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000011265 semifinished product Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/103—Materials and properties semiconductor a-Si
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
この発明は液晶表示装置等に使用される改良さ
れた薄膜トランジスタに関するものである。
れた薄膜トランジスタに関するものである。
液晶は消費電力が他の平面表示用素子に比べ
て、動的散乱モード（DSM）で0.7〜１ｍＷ／
cm2、電界効果（FE）型で数μW／cm2と桁違いに低
いこと、自己発光型でないので目が疲れないこ
と、パネルの構造が簡単であること、ブラウン管
よりも大型の表示装置が製作可能であること、記
憶型のパネルが製作可能であること等の種々の特
徴を有しているため、既に数字表示装置等に使用
されている。
て、動的散乱モード（DSM）で0.7〜１ｍＷ／
cm2、電界効果（FE）型で数μW／cm2と桁違いに低
いこと、自己発光型でないので目が疲れないこ
と、パネルの構造が簡単であること、ブラウン管
よりも大型の表示装置が製作可能であること、記
憶型のパネルが製作可能であること等の種々の特
徴を有しているため、既に数字表示装置等に使用
されている。
第１図は上記液晶と、スイツチングトランジス
タとを使つた液晶表示装置の模式図、第２図は液
晶表示装置に使用される従来の薄膜トランジスタ
の断面図である。
タとを使つた液晶表示装置の模式図、第２図は液
晶表示装置に使用される従来の薄膜トランジスタ
の断面図である。
一般に液晶表示装置は第１図に示すように、マ
トリツクス状に走査電極１、信号電極２を設け、
この走査電極１と信号電極２の複数の交点の近傍
に、夫々液晶表示部３とこの液晶表示部３を駆動
するスイツチングトランジスタ４を設け、走査電
極１にスイツチングトランジスタ４のゲート電極
５を接続し、信号電極２にスイツチングトランジ
スタ４のソース電極６を接続し、さらに、液晶表
示部３にスイツチングトランジスタ４のドレイン
電極７を接続することにより構成される。このよ
うな液晶表示装置はガラス基板上に集積度を上げ
るため、液晶表示部３とスイツチングトランジス
タ４とが互いに接近して設けられる。このような
液晶表示装置は、ソース電極６とドレイン電極７
間およびゲート電極５とソース電極６間に夫々バ
イアスを印加した状態で、ソース電極６とゲート
電極５間に信号電圧が印加された特、液晶表示部
３に電圧が印加され、これを駆動するように動作
する。こゝで、スイツチングトランジスタ４は液
晶への電荷蓄積を確保するため、そのオン抵抗が
液晶の抵抗よりも低く、そのオフ抵抗が液晶の抵
抗よりも高くなければならない。通常のテレビジ
ヨン画像の走査時間を考慮すると、前記オン抵抗
は107Ω以下、前記オフ抵抗は1010Ω以上でなけれ
ばならない。
トリツクス状に走査電極１、信号電極２を設け、
この走査電極１と信号電極２の複数の交点の近傍
に、夫々液晶表示部３とこの液晶表示部３を駆動
するスイツチングトランジスタ４を設け、走査電
極１にスイツチングトランジスタ４のゲート電極
５を接続し、信号電極２にスイツチングトランジ
スタ４のソース電極６を接続し、さらに、液晶表
示部３にスイツチングトランジスタ４のドレイン
電極７を接続することにより構成される。このよ
うな液晶表示装置はガラス基板上に集積度を上げ
るため、液晶表示部３とスイツチングトランジス
タ４とが互いに接近して設けられる。このような
液晶表示装置は、ソース電極６とドレイン電極７
間およびゲート電極５とソース電極６間に夫々バ
イアスを印加した状態で、ソース電極６とゲート
電極５間に信号電圧が印加された特、液晶表示部
３に電圧が印加され、これを駆動するように動作
する。こゝで、スイツチングトランジスタ４は液
晶への電荷蓄積を確保するため、そのオン抵抗が
液晶の抵抗よりも低く、そのオフ抵抗が液晶の抵
抗よりも高くなければならない。通常のテレビジ
ヨン画像の走査時間を考慮すると、前記オン抵抗
は107Ω以下、前記オフ抵抗は1010Ω以上でなけれ
ばならない。
従来、上記スイツチングトランジスタ４として
硫化カドミユウムやセレン化カドミユウムを使つ
た薄膜トランジスタが試作されたが、上記オフ抵
抗値を満たす特性が得られないため、使用できな
かつた。また、単結晶シリコンやSOS（シリコ
ン・オン・サフアイヤ基板）を用いたスイツチン
グ用MOSトランジスタでは、大きい面積の表示
部を作ることが困難であり、かつ高価であるため
利用が限定されていた。
硫化カドミユウムやセレン化カドミユウムを使つ
た薄膜トランジスタが試作されたが、上記オフ抵
抗値を満たす特性が得られないため、使用できな
かつた。また、単結晶シリコンやSOS（シリコ
ン・オン・サフアイヤ基板）を用いたスイツチン
グ用MOSトランジスタでは、大きい面積の表示
部を作ることが困難であり、かつ高価であるため
利用が限定されていた。
このような状況下において、1975年にスペアー
教授によつて新しい半導体材料である非晶質シリ
コンが開発された。この非晶質シリコンは薄膜に
形成することができることから、低価格で、かつ
大面積の液晶表示装置等の製作に最も適した材料
である。
教授によつて新しい半導体材料である非晶質シリ
コンが開発された。この非晶質シリコンは薄膜に
形成することができることから、低価格で、かつ
大面積の液晶表示装置等の製作に最も適した材料
である。
従来、このような非晶質シリコン薄膜を使つて
以下のような構成の薄膜トランジスタが作られて
いた。
以下のような構成の薄膜トランジスタが作られて
いた。
すなわち、従来の薄膜トランジスタは第２図に
示す断面図のようにガラスまたはセラミツクの基
板１１上に所定間隔を有するようにソース電極６
およびドレイン電極７を形成し、つぎに基板１１
上にソース電極６およびドレイン電極７を覆い、
かつこれらの間を満たすようにシラン（SiH4）
のグロー放電や水素を含む雰囲気中でのスパツタ
リング等によつて均一な厚さの水素を数％〜数十
％を含んだ非晶質シリコン層１２を形成し、つぎ
にこの非晶質シリコン層１２上に絶縁膜１３を形
成し、さらに、絶縁膜１３上にソース電極６およ
びドレイン電極７に跨がるようにゲート電極５を
形成することにより製造される。
示す断面図のようにガラスまたはセラミツクの基
板１１上に所定間隔を有するようにソース電極６
およびドレイン電極７を形成し、つぎに基板１１
上にソース電極６およびドレイン電極７を覆い、
かつこれらの間を満たすようにシラン（SiH4）
のグロー放電や水素を含む雰囲気中でのスパツタ
リング等によつて均一な厚さの水素を数％〜数十
％を含んだ非晶質シリコン層１２を形成し、つぎ
にこの非晶質シリコン層１２上に絶縁膜１３を形
成し、さらに、絶縁膜１３上にソース電極６およ
びドレイン電極７に跨がるようにゲート電極５を
形成することにより製造される。
ここで非晶質シリコン層１２に水素を数％〜数
十％を含ませる理由は非晶質シリコンの移動度・
ライフタイム等の電気的特性を向上させるためで
ある。しかしながら、このように非晶質シリコン
に、水素を含ませると非晶質シリコン層１２は光
吸収効率および光伝導効果が大きくなり、このた
め、このような特性の非晶質シリコン層１２によ
り作られた従来の薄膜トランジスタ４は、これを
前述のように液晶表示装置に使用した場合、液晶
表示部３に照射された光によつてその抵抗値が変
動し誤動作するため、液晶表示装置には使用でき
ないという欠点があつた。
十％を含ませる理由は非晶質シリコンの移動度・
ライフタイム等の電気的特性を向上させるためで
ある。しかしながら、このように非晶質シリコン
に、水素を含ませると非晶質シリコン層１２は光
吸収効率および光伝導効果が大きくなり、このた
め、このような特性の非晶質シリコン層１２によ
り作られた従来の薄膜トランジスタ４は、これを
前述のように液晶表示装置に使用した場合、液晶
表示部３に照射された光によつてその抵抗値が変
動し誤動作するため、液晶表示装置には使用でき
ないという欠点があつた。
この発明は上記従来の薄膜トランジスタの欠点
を取り除くためになされたものであり、所定導電
型の非晶質半導体層の活性半導体領域を形成する
部分の少なくとも一方の主面に光を阻止する光阻
止膜を形成し、しかも該光阻止膜を活性半導体領
域と同じ材料の非晶質シリコンで構成することに
より、光による誤動作を防止できるだけでなく、
活性領域及び光阻止膜を同一の装置で連続的に形
成できる薄膜トランジスタを提供することを目的
とする。
を取り除くためになされたものであり、所定導電
型の非晶質半導体層の活性半導体領域を形成する
部分の少なくとも一方の主面に光を阻止する光阻
止膜を形成し、しかも該光阻止膜を活性半導体領
域と同じ材料の非晶質シリコンで構成することに
より、光による誤動作を防止できるだけでなく、
活性領域及び光阻止膜を同一の装置で連続的に形
成できる薄膜トランジスタを提供することを目的
とする。
第３図はこの発明の第１の実施例を示す薄膜ト
ランジスタの断面図である。この薄膜トランジス
タはガラス製の基板１１上に予め0.1％以上の不
純物をドープした非晶質シリコンからなる第１の
光阻止膜１４を形成し、つぎにこの第１の光阻止
膜１４上に第１の絶縁膜１５を形成し、つぎにこ
の第１の絶縁膜１５上に所定間隔を有するように
ソース電極６およびドレイン電極７を形成し、つ
ぎに第１の絶縁膜１５上にドレイン電極６および
ソース電極７を覆いかつこれらの間を満すように
シラン（SiH4）のグロー放電や水素を含む雰囲
気中でのスパツタリング等によつて均一な厚さの
水素を数％〜数十％含んだ非晶質シリコン層１２
を形成し、つぎにこの非晶質シリコン層１２上に
第２の絶縁膜１３を形成し、つぎにこの第２の絶
縁膜１３上にドレイン電極６およびソース電極７
に跨がるようにゲート電極５を形成し、さらにゲ
ート電極５を除く第２の絶縁膜１３上に、予め
0.1％以上の不純物をドープした非晶質シリコン
からなる第２の光阻止膜１６を形成することによ
り製造される。
ランジスタの断面図である。この薄膜トランジス
タはガラス製の基板１１上に予め0.1％以上の不
純物をドープした非晶質シリコンからなる第１の
光阻止膜１４を形成し、つぎにこの第１の光阻止
膜１４上に第１の絶縁膜１５を形成し、つぎにこ
の第１の絶縁膜１５上に所定間隔を有するように
ソース電極６およびドレイン電極７を形成し、つ
ぎに第１の絶縁膜１５上にドレイン電極６および
ソース電極７を覆いかつこれらの間を満すように
シラン（SiH4）のグロー放電や水素を含む雰囲
気中でのスパツタリング等によつて均一な厚さの
水素を数％〜数十％含んだ非晶質シリコン層１２
を形成し、つぎにこの非晶質シリコン層１２上に
第２の絶縁膜１３を形成し、つぎにこの第２の絶
縁膜１３上にドレイン電極６およびソース電極７
に跨がるようにゲート電極５を形成し、さらにゲ
ート電極５を除く第２の絶縁膜１３上に、予め
0.1％以上の不純物をドープした非晶質シリコン
からなる第２の光阻止膜１６を形成することによ
り製造される。
一般に非晶質シリコンは単結晶シリコンに比べ
て光吸収係数が可視光帯域で極めて大きいという
特徴を有するが、この非晶質シリコンに0.1％の
不純物をドープした場合には、さらにその光吸収
係数が大きくなることが知られている。
て光吸収係数が可視光帯域で極めて大きいという
特徴を有するが、この非晶質シリコンに0.1％の
不純物をドープした場合には、さらにその光吸収
係数が大きくなることが知られている。
したがつて、第３図に示すように構成された薄
膜トランジスタでは活性半導体領域となる非晶質
シリコン層１２の両主面に光吸収係数の大きい第
１、第２の光阻止膜１４，１６を設けたので、こ
の薄膜トランジスタを液晶表示装置等に使用して
も外部から薄膜トランジスタに照射された光はこ
の第１、第２の光阻止膜１４，１６により遮断さ
れ、前述のように薄膜トランジスタが誤動作する
ことがない。また光阻止膜を上記活性領域となる
非晶質シリコン層１２と同じ材料の非晶質シリコ
ンにより構成したので、一つの製造装置で連続的
に非晶質シリコン層１２、第１、第２の絶縁膜１
３，１５および第１、第２の光阻止膜１４，１６
を形成でき、これらを形成する途中で半製品を前
記装置の外に出さなくてすみ、活性半導体領域と
なる非晶質シリコン層１２の比抵抗が低下するこ
とがないという効果がある。
膜トランジスタでは活性半導体領域となる非晶質
シリコン層１２の両主面に光吸収係数の大きい第
１、第２の光阻止膜１４，１６を設けたので、こ
の薄膜トランジスタを液晶表示装置等に使用して
も外部から薄膜トランジスタに照射された光はこ
の第１、第２の光阻止膜１４，１６により遮断さ
れ、前述のように薄膜トランジスタが誤動作する
ことがない。また光阻止膜を上記活性領域となる
非晶質シリコン層１２と同じ材料の非晶質シリコ
ンにより構成したので、一つの製造装置で連続的
に非晶質シリコン層１２、第１、第２の絶縁膜１
３，１５および第１、第２の光阻止膜１４，１６
を形成でき、これらを形成する途中で半製品を前
記装置の外に出さなくてすみ、活性半導体領域と
なる非晶質シリコン層１２の比抵抗が低下するこ
とがないという効果がある。
なお、非晶質シリコン層１２、第１、第２の光
阻止膜１４，１６および第１、第２の絶縁膜１
３，１５は所望の部分を残してプラズマエツチン
グ等の方法で除去する。
阻止膜１４，１６および第１、第２の絶縁膜１
３，１５は所望の部分を残してプラズマエツチン
グ等の方法で除去する。
第４図は上記第１の実施例の薄膜トランジスタ
を使用した液晶表示装置の部分平面図であり、第
３図に示した薄膜トランジスタが実際の液晶表示
装置中で、どのように接続されているかを示した
ものであり、ソース電極６およびドレイン電極７
およびゲート電極５は外側に延在し、夫々信号電
極２、ドレイン用透明電極１７および走査電極１
に接続されている。また液晶表示装置はこれらの
接続の後に、液晶表示装置本体内に液晶を注入
し、図示しない透明電極を有するガラス製押え板
をかぶせることにより完成される。
を使用した液晶表示装置の部分平面図であり、第
３図に示した薄膜トランジスタが実際の液晶表示
装置中で、どのように接続されているかを示した
ものであり、ソース電極６およびドレイン電極７
およびゲート電極５は外側に延在し、夫々信号電
極２、ドレイン用透明電極１７および走査電極１
に接続されている。また液晶表示装置はこれらの
接続の後に、液晶表示装置本体内に液晶を注入
し、図示しない透明電極を有するガラス製押え板
をかぶせることにより完成される。
第５図はこの発明の第２の実施例を示す断面図
であり、第２の光阻止膜２６を第２の絶縁膜１３
上の全面に形成し、つぎに、この第２の光阻止膜
２６上にソース電極６およびドレイン電極７に跨
るようにゲート電極を形成したもので、これ以外
は第１の実施例と同じである。このような第２の
実施例によれば、上記第１の実施例の効果に加え
て、第２の非晶質シリコン膜２６を選択的に形成
しないので、工数を低減することができる。
であり、第２の光阻止膜２６を第２の絶縁膜１３
上の全面に形成し、つぎに、この第２の光阻止膜
２６上にソース電極６およびドレイン電極７に跨
るようにゲート電極を形成したもので、これ以外
は第１の実施例と同じである。このような第２の
実施例によれば、上記第１の実施例の効果に加え
て、第２の非晶質シリコン膜２６を選択的に形成
しないので、工数を低減することができる。
第６図はスパツタリング法でアルゴンをドープ
した非晶質シリコン層の光学吸収特性を示すグラ
フであり、この図からも明らかなようにアルゴン
をドープした非晶質シリコン(c)は単結晶シリコン
(a)やアルゴンをドープしない非晶質シリコン(b)よ
りも光吸収係数が格段に大きい。これは非晶質シ
リコンにアルゴンをドープすることにより、この
非晶質シリコンの電子準位に極めて欠陥準位密度
が大きい光を吸収する準位が多数発生するためで
あると考えられる。また、この非晶質シリコンは
極めて高抵抗であり、絶縁体と見なすことができ
る。第７図は本発明の第３の実施例を示し、ここ
では、上記のようなアルゴンをスパツタリング法
でドープした非晶質シリコンを、薄膜トランジス
タの第１、第２の光阻止膜１４，１６に用いてお
り、このため前記第１の実施例の薄膜トランジス
タにおいて必要であつた第２の絶縁膜１５は不要
になり、上記第１の実施例に示す効果に加え、製
造を著しく簡単にすることができるという効果を
生ずる。なお、この場合の非晶質シリコン層１２
の厚さは0.1〜10μｍであり、また第２の絶縁膜１
３は酸化シリコンまたは窒化シリコンで形成さ
れ、その厚さは0.01〜1.0μｍである。
した非晶質シリコン層の光学吸収特性を示すグラ
フであり、この図からも明らかなようにアルゴン
をドープした非晶質シリコン(c)は単結晶シリコン
(a)やアルゴンをドープしない非晶質シリコン(b)よ
りも光吸収係数が格段に大きい。これは非晶質シ
リコンにアルゴンをドープすることにより、この
非晶質シリコンの電子準位に極めて欠陥準位密度
が大きい光を吸収する準位が多数発生するためで
あると考えられる。また、この非晶質シリコンは
極めて高抵抗であり、絶縁体と見なすことができ
る。第７図は本発明の第３の実施例を示し、ここ
では、上記のようなアルゴンをスパツタリング法
でドープした非晶質シリコンを、薄膜トランジス
タの第１、第２の光阻止膜１４，１６に用いてお
り、このため前記第１の実施例の薄膜トランジス
タにおいて必要であつた第２の絶縁膜１５は不要
になり、上記第１の実施例に示す効果に加え、製
造を著しく簡単にすることができるという効果を
生ずる。なお、この場合の非晶質シリコン層１２
の厚さは0.1〜10μｍであり、また第２の絶縁膜１
３は酸化シリコンまたは窒化シリコンで形成さ
れ、その厚さは0.01〜1.0μｍである。
第８図は第７図に示す薄膜トランジスタの平面
図であり、ソース電極６、ドレイン電極７および
ゲート電極５の夫々のパツドまで及ぶように第２
の光阻止膜１６を設ければよいことを示すもので
ある。
図であり、ソース電極６、ドレイン電極７および
ゲート電極５の夫々のパツドまで及ぶように第２
の光阻止膜１６を設ければよいことを示すもので
ある。
また、この発明は上記各実施例に限定されるも
のではなく、第４の実施例例えば第９図の断面図
に示すように活性半導体領域となる非晶質シリコ
ン層１２の一方の主面にドレイン電極７、ゲート
電極５およびソース電極６を並設してなる、いわ
ゆるコープレナ（Coplannar）型の薄膜トランジ
スタとしてもよく、この場合、ゲート電極５の表
面には第３の絶縁膜３６を形成する必要がある。
のではなく、第４の実施例例えば第９図の断面図
に示すように活性半導体領域となる非晶質シリコ
ン層１２の一方の主面にドレイン電極７、ゲート
電極５およびソース電極６を並設してなる、いわ
ゆるコープレナ（Coplannar）型の薄膜トランジ
スタとしてもよく、この場合、ゲート電極５の表
面には第３の絶縁膜３６を形成する必要がある。
以上のように、この発明にかかる薄膜トランジ
スタによれば活性半導体領域となる非晶質シリコ
ン層のいずれか一方の主面に外部から侵入する光
を阻止する光阻止膜を設けたので、外部からの光
による誤動作を防止でき、さらに該光阻止膜を活
性半導体領域と同じ材料の非晶質シリコンで構成
したので、一つの製造装置で、連続的に活性領域
及び光阻止膜を形成でき、またこのためこれらを
形成する途中で半製品を該装置の外に出さなくて
すみ、活性領域の比抵抗の低下を防止できるとい
う優れた効果がある。
スタによれば活性半導体領域となる非晶質シリコ
ン層のいずれか一方の主面に外部から侵入する光
を阻止する光阻止膜を設けたので、外部からの光
による誤動作を防止でき、さらに該光阻止膜を活
性半導体領域と同じ材料の非晶質シリコンで構成
したので、一つの製造装置で、連続的に活性領域
及び光阻止膜を形成でき、またこのためこれらを
形成する途中で半製品を該装置の外に出さなくて
すみ、活性領域の比抵抗の低下を防止できるとい
う優れた効果がある。
第１図は液晶表示装置の模式図、第２図は従来
の薄膜トランジスタの断面図、第３図はこの発明
の第１の実施例になる薄膜トランジスタの断面
図、第４図は第３図の第１の実施例の薄膜トラン
ジスタを使用した液晶表示装置の部分平面図、第
５図はこの発明の第２の実施例になる薄膜トラン
ジスタの断面図、第６図はアルゴンをドープした
非晶質シリコンの光吸収係数を示すグラフ、第７
図はこの発明の第３の実施例を示す断面図、第８
図は第７図の第３の実施例になる薄膜トランジス
タの平面図、第９図はこの発明の第４の実施例を
示す断面図である。 図中、同一符号は相当部分を示すものである。
１１は基板、１２は非晶質半導体層、５はゲート
電極、６はソース電極、７はドレイン電極、１４
は第１の光阻止膜、１６は第２の光阻止膜であ
る。
の薄膜トランジスタの断面図、第３図はこの発明
の第１の実施例になる薄膜トランジスタの断面
図、第４図は第３図の第１の実施例の薄膜トラン
ジスタを使用した液晶表示装置の部分平面図、第
５図はこの発明の第２の実施例になる薄膜トラン
ジスタの断面図、第６図はアルゴンをドープした
非晶質シリコンの光吸収係数を示すグラフ、第７
図はこの発明の第３の実施例を示す断面図、第８
図は第７図の第３の実施例になる薄膜トランジス
タの平面図、第９図はこの発明の第４の実施例を
示す断面図である。 図中、同一符号は相当部分を示すものである。
１１は基板、１２は非晶質半導体層、５はゲート
電極、６はソース電極、７はドレイン電極、１４
は第１の光阻止膜、１６は第２の光阻止膜であ
る。
Claims (1)
- 【特許請求の範囲】 １ 絶縁基板と、 この絶縁基板に設けられ活性領域となる所定導
電型の第１の非晶質シリコン層と、 この第１の非晶質シリコン層のいずれか一方の
主面に所定間隔をもつて設けられたソース電極お
よびドレイン電極と、 前記第１の非晶質シリコン層のいずれか一方の
主面上に絶縁膜を介して前記ソース電極と前記ド
レイン電極との間にその一部または全部が位置す
るように設けられたゲート電極と、 前記第１の非晶質シリコン層の少なくとも一方
の主面に形成され、前記第１の非晶質シリコン層
への光の侵入を阻止する第２の非晶質シリコン膜
とを備えたことを特徴とする薄膜トランジスタ。 ２ 上記第２の非晶質シリコン膜はアルゴンスパ
ツタ法で形成されたものであることを特徴とする
特許請求の範囲第１項記載の薄膜トランジスタ。 ３ 上記第２の非晶質シリコン膜は不純物をドー
プしたものであることを特徴とする特許請求の範
囲第１項または第２項記載の薄膜トランジスタ。 ４ 上記第２の非晶質シリコン膜はソース電極と
ドレイン電極間に跨るように設けられたゲート電
極を有する側の第１の非晶質シリコン層の主面
に、この主面の前記ゲート電極が位置する部分を
除いて設けられていることを特徴とする特許請求
の範囲第１項ないし第３項のいずれかに記載の薄
膜トランジスタ。 ５ 上記第２の非晶質シリコン膜は第１の非晶質
シリコン層のいずれか一方の主面に全面的に設け
られていることを特徴とする特許請求の範囲第１
項ないし第３項のいずれかに記載の薄膜トランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8371279A JPS567480A (en) | 1979-06-29 | 1979-06-29 | Film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8371279A JPS567480A (en) | 1979-06-29 | 1979-06-29 | Film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS567480A JPS567480A (en) | 1981-01-26 |
| JPH0212031B2 true JPH0212031B2 (ja) | 1990-03-16 |
Family
ID=13810106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8371279A Granted JPS567480A (en) | 1979-06-29 | 1979-06-29 | Film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS567480A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58134476A (ja) * | 1982-02-05 | 1983-08-10 | Mitsubishi Electric Corp | 薄膜トランジスタ |
| JPS58147070A (ja) * | 1982-02-25 | 1983-09-01 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| JPS59117267A (ja) * | 1982-12-24 | 1984-07-06 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| JPS59204274A (ja) * | 1983-05-06 | 1984-11-19 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ |
| US4963503A (en) * | 1984-04-09 | 1990-10-16 | Hosiden Electronics Co., Ltd. | Method of manufacturing liquid crystal display device |
| EP0197531B1 (en) * | 1985-04-08 | 1993-07-28 | Hitachi, Ltd. | Thin film transistor formed on insulating substrate |
| JPH09218425A (ja) * | 1996-02-09 | 1997-08-19 | Toshiba Electron Eng Corp | 液晶表示装置及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226876A (en) * | 1975-08-25 | 1977-02-28 | Hewlett Packard Yokogawa | Frequency detector |
| JPS5375785A (en) * | 1976-12-16 | 1978-07-05 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
| JPS5375784A (en) * | 1976-12-16 | 1978-07-05 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
-
1979
- 1979-06-29 JP JP8371279A patent/JPS567480A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226876A (en) * | 1975-08-25 | 1977-02-28 | Hewlett Packard Yokogawa | Frequency detector |
| JPS5375785A (en) * | 1976-12-16 | 1978-07-05 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
| JPS5375784A (en) * | 1976-12-16 | 1978-07-05 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS567480A (en) | 1981-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4864376A (en) | Thin-film transistor and method of fabricating the same | |
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| JPH05129608A (ja) | 半導体装置 | |
| JPS59204274A (ja) | 薄膜トランジスタ | |
| JPH0744278B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06148685A (ja) | 液晶表示装置 | |
| KR100588438B1 (ko) | 박막반도체장치및표시장치 | |
| JP3070062B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH07506910A (ja) | 単結晶半導体層中に集積された駆動装置を含む反射型液晶ディスプレイおよびディスプレイ製造方法 | |
| JPH0212031B2 (ja) | ||
| JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
| JP2798537B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0611729A (ja) | 液晶表示装置およびその製造方法 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0864830A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH1065177A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置 | |
| JP3041947B2 (ja) | 液晶表示装置 | |
| JPH0677485A (ja) | 逆スタッガ型薄膜トランジスタおよびその製造方法 | |
| JP2905641B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0772821B2 (ja) | 液晶表示装置の製造方法 | |
| JPS62172758A (ja) | 薄膜トランジスタの構造 | |
| JPS5916378A (ja) | 半導体装置 | |
| JPH0556027B2 (ja) | ||
| JPH01162375A (ja) | 薄膜トランジスタ |