JP3041947B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3041947B2 JP3041947B2 JP31542190A JP31542190A JP3041947B2 JP 3041947 B2 JP3041947 B2 JP 3041947B2 JP 31542190 A JP31542190 A JP 31542190A JP 31542190 A JP31542190 A JP 31542190A JP 3041947 B2 JP3041947 B2 JP 3041947B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- base layer
- semiconductor layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶表示装置に関する。
従来の技術によって得られるトップゲート型ポリシリ
コン薄膜トランジスタをアクティブマトリクス型液晶表
示装置に適用した構造例を図２に示す。
コン薄膜トランジスタをアクティブマトリクス型液晶表
示装置に適用した構造例を図２に示す。
基板201は透光性でかつプロセス耐熱性のあるガラス
基板、または石英基板である。基板201上にはチャネル
層203が真性に近いポリシリコンで形成され、島状にパ
ターニングされている。ゲート絶縁膜204を挟んでチャ
ネル層と反対側に設けられるゲート電極205は、ｎ型ソ
ース・ドレイン領域206をイオンドーピングによって形
成する際のマスクになる。いわゆるセルフアライメント
構造である。
基板、または石英基板である。基板201上にはチャネル
層203が真性に近いポリシリコンで形成され、島状にパ
ターニングされている。ゲート絶縁膜204を挟んでチャ
ネル層と反対側に設けられるゲート電極205は、ｎ型ソ
ース・ドレイン領域206をイオンドーピングによって形
成する際のマスクになる。いわゆるセルフアライメント
構造である。
上述した様な従来構造のトップゲート型薄膜トランジ
スタでは、例えば表示素子や受光素子など光照射下で動
作させる機器のスイッチング素子として使用される場
合、ガラス基板側から入射した光はチャネル部を直接照
射する事になる。薄膜トランジスタのチャネル部への光
照射は、 オフ電流の増大 オン電流の経時劣化 しきい値電圧の経時変化 といった問題を引き起こす事が知られている。
スタでは、例えば表示素子や受光素子など光照射下で動
作させる機器のスイッチング素子として使用される場
合、ガラス基板側から入射した光はチャネル部を直接照
射する事になる。薄膜トランジスタのチャネル部への光
照射は、 オフ電流の増大 オン電流の経時劣化 しきい値電圧の経時変化 といった問題を引き起こす事が知られている。
また、バックチャネルが電位的に浮動である事に起因
して、 下地である基板や絶縁膜とチャネルとの間に誘起、あ
るいは蓄積される電荷が、トランジスタ特性に大きく影
響する。
して、 下地である基板や絶縁膜とチャネルとの間に誘起、あ
るいは蓄積される電荷が、トランジスタ特性に大きく影
響する。
など、最適設計を阻害する要因も出てくる。
本発明の液晶表示装置は、基板にマトリクス状に配置
された薄膜トランジスタを有する液晶表示装置におい
て、前記基板上には前記薄膜トランジスタのソース領
域、ドレイン領域及びチャネル領域となる半導体層と、
前記チャネル領域上に配置されたゲート絶縁膜と、前記
ゲート絶縁膜上に配置されたゲート電極と、前記半導体
層の前記ゲート絶縁膜が配置された面とは反対側の面に
接するように配置され、前記ソース領域及びドレイン領
域とは逆導電型の不純物半導体層からなるベース層とを
有し、前記半導体層は前記ベース層上に配置されてな
り、前記ベース層は付加容量電極に接続されてなること
を特徴とする。
された薄膜トランジスタを有する液晶表示装置におい
て、前記基板上には前記薄膜トランジスタのソース領
域、ドレイン領域及びチャネル領域となる半導体層と、
前記チャネル領域上に配置されたゲート絶縁膜と、前記
ゲート絶縁膜上に配置されたゲート電極と、前記半導体
層の前記ゲート絶縁膜が配置された面とは反対側の面に
接するように配置され、前記ソース領域及びドレイン領
域とは逆導電型の不純物半導体層からなるベース層とを
有し、前記半導体層は前記ベース層上に配置されてな
り、前記ベース層は付加容量電極に接続されてなること
を特徴とする。
以下に、本発明を適用したトップゲート型ポリシリコ
ン薄膜トランジスタをアクティブマトリクス型液晶表示
装置に適用した例を、プロセスに従って説明する。図１
がこの実施例の概略図である。
ン薄膜トランジスタをアクティブマトリクス型液晶表示
装置に適用した例を、プロセスに従って説明する。図１
がこの実施例の概略図である。
基板101は透光性でかつプロセス耐熱性のあるガラス
基板、または石英基板である。基板101の上に直接堆積
されるのはＰ型ポリシリコンであり、島状にパターニン
グされ、ベース層102となる。ベース層102に接して堆積
された真性に近いポリシリコン層は、ベース層の内側に
やはり島状にパターニングされチャネル層103となる。
このパターニングは、チャネル層の基板側をベース層で
遮光する為であり、この結果チャネル部分が遮光される
事が本発明における作用のひとつである。ゲート絶縁膜
104、ゲート電極105の構造、及びｎ型ソース・ドレイン
領域106の形成方法は従来と同じである。ここで、図１
の平面図に示す様にゲート絶縁膜104にコンタクトホー
ル104を形成してベース層の電極を取り出す事によって
バックチャネルの電位を制御する事ができる。これは本
発明による２つめの作用である。本実施例ではこの電極
を液晶画素の付加容量電極と接続する事によって、液晶
表示画面内バスライン本数を増やす事なく、バックチャ
ネルの電位を制御している。
基板、または石英基板である。基板101の上に直接堆積
されるのはＰ型ポリシリコンであり、島状にパターニン
グされ、ベース層102となる。ベース層102に接して堆積
された真性に近いポリシリコン層は、ベース層の内側に
やはり島状にパターニングされチャネル層103となる。
このパターニングは、チャネル層の基板側をベース層で
遮光する為であり、この結果チャネル部分が遮光される
事が本発明における作用のひとつである。ゲート絶縁膜
104、ゲート電極105の構造、及びｎ型ソース・ドレイン
領域106の形成方法は従来と同じである。ここで、図１
の平面図に示す様にゲート絶縁膜104にコンタクトホー
ル104を形成してベース層の電極を取り出す事によって
バックチャネルの電位を制御する事ができる。これは本
発明による２つめの作用である。本実施例ではこの電極
を液晶画素の付加容量電極と接続する事によって、液晶
表示画面内バスライン本数を増やす事なく、バックチャ
ネルの電位を制御している。
尚、参考であるが、ベース層の厚みとしては１ミクロ
ン程度であっても、チャネルに有害な短波長光を十分吸
収する事はできる。本実施例ではベース層材料としてＰ
型ポリシリコンを用いているが、後工程のプロセス温度
が許せば、直接遷移型であるアモルファスシリコンを用
いる事も効果を大きくするし、ゲルマニウムやスズなど
の半導体、あるいはこれらの元素をアロイとして含む半
導体であっても良い。
ン程度であっても、チャネルに有害な短波長光を十分吸
収する事はできる。本実施例ではベース層材料としてＰ
型ポリシリコンを用いているが、後工程のプロセス温度
が許せば、直接遷移型であるアモルファスシリコンを用
いる事も効果を大きくするし、ゲルマニウムやスズなど
の半導体、あるいはこれらの元素をアロイとして含む半
導体であっても良い。
構造において、従来例との大きな違いはベース層の有
無だけであるが、実際にデバイスを作成する場合、ソー
ス・ドレイン領域の形成深さがベース層にまで達しない
様に制御すれば逆方向電流の増大を制御する事ができ
る。これは、ベース層やチャネル層が薄膜であって、結
晶バルクシリコンの様に完全な結晶性を持たない場合の
注意点である。
無だけであるが、実際にデバイスを作成する場合、ソー
ス・ドレイン領域の形成深さがベース層にまで達しない
様に制御すれば逆方向電流の増大を制御する事ができ
る。これは、ベース層やチャネル層が薄膜であって、結
晶バルクシリコンの様に完全な結晶性を持たない場合の
注意点である。
以上、上述の実施例に代表される様に、本発明をトッ
プゲート型薄膜トランジスタに適用する事によって、ト
ランジスタ特性に関して以下に挙げる２つの効果を得る
事ができる。
プゲート型薄膜トランジスタに適用する事によって、ト
ランジスタ特性に関して以下に挙げる２つの効果を得る
事ができる。
1.チャネル部が遮光される事によって、オフ電流を低レ
ベルに抑える事ができる。また、オン電流の経時劣化、
しきい値電圧の経時変化といった時間的な劣化要因を取
り除く事ができる。
ベルに抑える事ができる。また、オン電流の経時劣化、
しきい値電圧の経時変化といった時間的な劣化要因を取
り除く事ができる。
2.バックチャネルの電位が制御できる事によって、従来
から制御の困難な要因のひとつであったバックチャネル
側の誘起、蓄積電荷を制御し、所望のトランジスタ特性
を得る事ができる。
から制御の困難な要因のひとつであったバックチャネル
側の誘起、蓄積電荷を制御し、所望のトランジスタ特性
を得る事ができる。
3.ベース層を付加容量電極と接続することによって、バ
スライン本数を増やすことなく、バックチャネルの電位
を制御することができる。
スライン本数を増やすことなく、バックチャネルの電位
を制御することができる。
第１図は本発明のトップゲート型薄膜トランジスタをア
クティブマトリクス型液晶表示装置に適用した実施例で
ある。薄膜トランジスタを含む１画素全体の平面図と、
トランジスタ部分の断面図を示す。 第２図は従来のトップゲート型薄膜トランジスタをアク
ティブマトリクス型液晶表示装置に適用した例を示す図
である。 111、211……ゲートバスライン 112、212……ソースバスライン 113、213……付加容量電極ライン 114、214……画素電極
クティブマトリクス型液晶表示装置に適用した実施例で
ある。薄膜トランジスタを含む１画素全体の平面図と、
トランジスタ部分の断面図を示す。 第２図は従来のトップゲート型薄膜トランジスタをアク
ティブマトリクス型液晶表示装置に適用した例を示す図
である。 111、211……ゲートバスライン 112、212……ソースバスライン 113、213……付加容量電極ライン 114、214……画素電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/1368 G02F 1/133 550 G02F 9/30 338
Claims (1)
- 【請求項１】基板にマトリクス状に配置された薄膜トラ
ンジスタを有する液晶表示装置において、 前記基板上には前記薄膜トランジスタのソース領域、ド
レイン領域及びチャネル領域となる半導体層と、前記チ
ャネル領域上に配置されたゲート絶縁膜と、前記ゲート
絶縁膜上に配置されたゲート電極と、前記半導体層の前
記ゲート絶縁膜が配置された面とは反対側の面に接する
ように配置され、前記ソース領域及びドレイン領域とは
逆導電型の不純物半導体層からなるベース層とを有し、
前記半導体層は前記ベース層上に配置されてなり、前記
ベース層は付加容量電極に接続されてなることを特徴と
する液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31542190A JP3041947B2 (ja) | 1990-11-20 | 1990-11-20 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31542190A JP3041947B2 (ja) | 1990-11-20 | 1990-11-20 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04184425A JPH04184425A (ja) | 1992-07-01 |
| JP3041947B2 true JP3041947B2 (ja) | 2000-05-15 |
Family
ID=18065180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31542190A Expired - Fee Related JP3041947B2 (ja) | 1990-11-20 | 1990-11-20 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3041947B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536950A (en) * | 1994-10-28 | 1996-07-16 | Honeywell Inc. | High resolution active matrix LCD cell design |
| TW486581B (en) * | 1998-01-06 | 2002-05-11 | Seiko Epson Corp | Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus |
| KR101041066B1 (ko) * | 2004-02-13 | 2011-06-13 | 삼성전자주식회사 | 실리콘 결정화 방법, 이를 이용한 실리콘 결정화 장치,이를 이용한 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 이용한 표시장치 |
-
1990
- 1990-11-20 JP JP31542190A patent/JP3041947B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04184425A (ja) | 1992-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6166397A (en) | Display device with inverted type transistors in the peripheral and pixel portions | |
| US5886364A (en) | Semiconductor device and process for fabricating the same | |
| KR100260063B1 (ko) | 절연 게이트 박막 트랜지스터 제조 방법 | |
| US5573959A (en) | Method of forming a liquid crystal device | |
| US5552615A (en) | Active matrix assembly with double layer metallization over drain contact region | |
| US5061648A (en) | Method of fabricating a thin-film transistor | |
| US5940151A (en) | Liquid crystal display and method for fabricating the same | |
| JPH0744278B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0990405A (ja) | 薄膜トランジスタ | |
| US5658808A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| JP3587040B2 (ja) | 薄膜半導体装置及び表示装置 | |
| JPH10189998A (ja) | 表示用薄膜半導体装置及びその製造方法 | |
| US4885616A (en) | Thin film display device with thin amorphous channel | |
| US5953085A (en) | Liquid crystal display device having a storage capacitor | |
| US5827760A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| JPH1012882A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP3041947B2 (ja) | 液晶表示装置 | |
| JP3008485B2 (ja) | 薄膜トランジスタ | |
| JP3798133B2 (ja) | 薄膜トランジスタおよびこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| KR20070072208A (ko) | 폴리실리콘 박막트랜지스터를 이용한 액정표시장치 및 그제조 방법 | |
| JPH07263698A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100339346B1 (ko) | 액정표시소자제조방법 | |
| JP3259769B2 (ja) | 薄膜集積素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080310 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |