KR910008116B1 - 박막 트랜지스터와 그 제조방법 - Google Patents
박막 트랜지스터와 그 제조방법 Download PDFInfo
- Publication number
- KR910008116B1 KR910008116B1 KR1019890003934A KR890003934A KR910008116B1 KR 910008116 B1 KR910008116 B1 KR 910008116B1 KR 1019890003934 A KR1019890003934 A KR 1019890003934A KR 890003934 A KR890003934 A KR 890003934A KR 910008116 B1 KR910008116 B1 KR 910008116B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- thin film
- film transistor
- zno
- pixel electrode
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000002834 transmittance Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 의한 박막 트랜지스터의 일례를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 2 : ITO 전극
3 : 캐패시터 전극 4 : 게이트 전극
5 : 제1절연층 6 : 화소전극(ZnO : Al)
7 : 제2절연층 8 : 반도체층
9 : 오믹층 10 : 소오스 전극
11 : 드레인 전극 12 : 도통공
본 발명은 액정패널 구동용 박막 트랜지스터에 관한 것으로서, 특히 드레인 전극과 화소(pixel)전극과의 전기적인 접촉을 좋게 한 박막 트랜지스터에 관한 것이다.
일반적으로 저전압구동, 저소비전력, 경량박형 및 고화질을 실현할 수 있다는 특성 때문에 액티브 매트릭스 액정 표시소자를 구동하기 위한 수단으로 이용되고 있는 선행기술에 의한 박막 트랜지스터는 외형적인 구조면에서 제1도에 도시된 본 발명과 같은 구조를 가지는데, 그 구조를 살펴보면 다음과 같다.
먼저, 유리기판(1)상에 ITO 전극(2)과 그 우측면에 캐패시터 전극(3)이 형성되어 있으며, 상기 캐패시터 전극(3) 위에는 제1절연층(5)을 매개하여 화소전극(6)이, 그리고 상기 ITO 전극(2) 위에는 게이트 전극(4)이 형성되고, 그 위에는 제2절연층(7), 반도체층(8), 오믹층(9)이 차례로 적층구조로 형성되어 있다. 그리고 소오스 전극(10) 및 드레인 전극(11)은 상기한 오믹층(8)을 개재하여 반도체층(7)에 접촉되어 있는 동시에 그의 하면에는 상기한 제2절연층(7)과 접촉되어 있으며, 또한 드레인 전극(11)의 단부는 상기 화소전극(6)과 연결되어 형성되어 있다.
이를 좀더 상술하면, 종래에는 화소전극(6) 위를 덮고 있는 제2절연층(7)의 소정부위를 식각하여 제1도의 참조번호 12와 같은 도통공(through hole)(12)을 형성하여 이 두 전극을 서로 접속시키고 있다.
이와 같이 구성된 박막 트랜지스터가 액정 표시자의 1개 화소(pixel)를 낮은 소비전력으로 구동시키기 위해서는, 표시부인 화소전극(6)과 이 화소전극(6)이 필요로 하는 전류를 공급하여 주는 드레인 전극(11)과의 접착성 및 전도율이 좋아야 한다.
그런데, 상기와 같이 도통공(12)에 의해 전기적으로 접속되어 있는 이 두 전극(6)(11)은 그 재질 및 물성(物性)이 크게 달라 트랜지스터의 소비전력을 크게하는 요인이 되고 있다. 즉, 드레인 전극(11)의 재질인 Al 금속과 화소전극(6)의 재질인 ITO(Indium Tin Oxide)는 서로 열팽창율과 열응력(stress)이 달라 접착성 및 전도율이 떨어지기 때문에 전류손실이 크다. 이러한 원인으로 인하여 종래 박막 트랜지스터의 동작전류는 낮을 수밖에 없었다.
따라서, 본 발명의 목적은 드레인 전극과 화소전극간의 전류손실을 감소시켜 트랜지스터의 동작전류의 특성을 향상시킬 수 있는 박막 트랜지스터와 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명은 드레인 전극인 Al 금속과 접촉되는 화소전극을, 상기 Al 금속과 접착성 및 전도율이 좋은 ZnO : Al 물질을 사용하여 구성한 것을 특징으로 한다.
또한, 그 제조방법을 위해 본 발명은 상기한 화소전극을 스퍼터 장치를 이용하여 소정비율의 Ar/O2분위기하에서, ZnO에 Al 물질이 미리 결정된 비율로 포함된 타겟을 스터퍼하여 형성함을 특징으로 한다.
이하, 본 발명의 실시예가 예시된 제1도를 참조하여 본 발명을 보다 상세하게 설명한다.
본 발명에 의한 박막 트랜지스터의 구조는 제1도에 도시된 바와 같으며, 그 제조공정을 살펴보면 다음과 같다.
먼저, 유리기판(1)상에 인듐 틴 산화물(ITO)을 스퍼터링 증착하여 ITO 전극(2)과 표시신호의 충·방전을 위한 캐패시터 전극(3)을 형성한 후, 상기 ITO 전극(2)위에 Cr을 역시 스퍼터링 증착하여 게이트 전극(4)을 형성한다. 연이어 SiO2을 증착하여 제1절연층(5)을 형성한 다음, 상기 캐패시터 전극(3)위에는 제1절연층(5)을 매개하여 화소전극(6)이 형성될 수 있도록 ZnO : Al을 증착한다.
이때, ZnO : Al을 사용한 이유는 ZnO : Al이 박막간 계면에서의 전도율이 높을 뿐 아니라 후공정에서 형성될 Al금속인 드레인 전극(11)과의 오믹접촉(ohmic contact)이 좋기 때문이다. 또한 화소전극(6)을 형성하는 방법으로는 스퍼터링법, 예컨데 고주파 마그네트론 스퍼터(RF magnetron sputter)를 이용하여, 소정 비율의 Ar/O2분위기와 일정압력(1x10-1Torr)하에서 ZnO에 Al이 일정량, 예컨대 1wt% 포함된 타겟(target)을 고주파 스퍼터함으로써 비저항이 1.2x10-3Ω·cm 이하, 투과율이 90% 이상인 ZnO : Al막(6)을 얻을 수 있다. 이와 같이 스퍼터링 방법을 이용하여 형성된 ZnO : Al막(6)은 산소분위기에서 250℃~300℃의 온도로 20~50분간 열처리를 행함으로써 Al 금속과의 접착성이 더욱 좋아진다.
상기 과정에 이어서, 플라즈마 화학기상증착(PECVD) 장치로 SiO2, a-Si : H, n+-a-Si-H를 소정두께로 차례로 증착하여 제2절연층(7), 반도체층(8), 오믹층(9)을 형성한다. 그 다음, 소오스 전극(10)과 드레인 전극(11)을 형성하기에 앞서 드레인 전극(11)이 상기 화소전극(6)과 전기적으로 접속할 수 있도록 화소전극(6)상을 덮고 있는 제2절연층(7)의 소정부위를 식각하여 도통공(12)을 형성한다.
마지막으로, Al 금속을 스퍼터링 증착하여 소오스 전극(10)과 드레인 전극(11)을 형성한 다음, 소오스 및 드레인 전극(10)(11) 사이의 채널부분에 남아있는 오믹층(9)을 건식식각으로 제거하여 박막 트랜지스터의 제작을 완료한다.
이상 설명한 바와 같이 본 발명의 박막 트랜지스터는 화소전극(6)을 도전성 및 접착성이 뛰어난 ZnO : Al로 구성함으로써, 종래 박막 트랜지스터 도통공(12) 부분에서 나타나는 화소전극(6)과 드레인전극(11)간의 비접촉성, 비저항(non-ohmic) 성질 등으로 인한 전류손실과 구동전압을 높게 설정해야 하는 문제를 해결할 수 있다.
따라서, 동일한 구동전압 인가시 동작전류를 종래보다 101~ 102정도 향상시킬 수가 있어 박막 트랜지스터의 소비전력을 낮출 수 있다.
Claims (5)
- 액정 표시소자의 화소(pixel)를 구동시키기 위해 구동부인 소오스 전극(10), 게이트 전극(4), 드레인 전극(11)과 표시부인 화소전극(6)과 표시신호의 충·방전을 위한 캐패시터 전극(3) 등으로 이루어진 박막 트랜지스터에 있어서, 표시부인 상기 화소전극(6)이 Al로 이루어진 드레인 전극(11)과의 접촉성을 증대하기 위하여 고전도율의 ZnO : Al로 이루어짐을 특징으로 하는 박막 트랜지스터.
- 액정 표시소자의 화소(pixel)를 구동시키기 위해 구동부인 소오스 전극(10), 게이트 전극(4), 드레인 전극(11)과 표시부인 화소전극(6)과 표시신호의 충·방전을 위한 캐패시터 전극(3) 등으로 이루어진 박막 트랜지스터의 제조방법에 있어서, 상기한 화소전극(6)은 스퍼터 장치를 이용하여 소정비율의 Ar/O2분위기하에서, ZnO에 Al 물질이 미리 결정된 비율로 포함된 타겟을 스퍼터하여 형성됨을 특징으로 하는 박막 트랜지스터 제조방법.
- 제2항에 있어서, 상기한 스퍼터에 의해 형성된 ZnO : Al의 화소전극(6)을 산소분위기에서 250℃~300℃의 온도로 20~50분간 열처리함을 특징으로 하는 박막 트랜지스터.
- 제2항에 있어서, 상기한 타겟의 조성비가 ZnO : Al=99wt% : 1wt%인 것을 특징으로 하는 박막 트랜지스터 제조방법.
- 제4항에 있어서, 상기한 ZnO : Al의 화소전극(6)이 1.2x10-3Ω·cm 이하의 비저항과, 90% 이상의 투과율을 가진 것을 특징으로 하는 박막 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890003934A KR910008116B1 (ko) | 1989-03-28 | 1989-03-28 | 박막 트랜지스터와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890003934A KR910008116B1 (ko) | 1989-03-28 | 1989-03-28 | 박막 트랜지스터와 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900015295A KR900015295A (ko) | 1990-10-23 |
| KR910008116B1 true KR910008116B1 (ko) | 1991-10-10 |
Family
ID=19284840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890003934A KR910008116B1 (ko) | 1989-03-28 | 1989-03-28 | 박막 트랜지스터와 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910008116B1 (ko) |
-
1989
- 1989-03-28 KR KR1019890003934A patent/KR910008116B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900015295A (ko) | 1990-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100241828B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3202362B2 (ja) | 半導体装置の作製方法 | |
| JP2637079B2 (ja) | 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法 | |
| US5060036A (en) | Thin film transistor of active matrix liquid crystal display | |
| US20010019126A1 (en) | Methods of forming thin-film transistor display devices | |
| US6753550B2 (en) | Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer | |
| GB2197985A (en) | Liquid crystal display | |
| US6685805B2 (en) | Method of manufacturing substrate having transparent conductive film, substrate having transparent conductive film manufactured using the method, and touch panel using the substrate | |
| JPH1039334A (ja) | アレイ基板および液晶表示装置 | |
| KR910008116B1 (ko) | 박막 트랜지스터와 그 제조방법 | |
| KR920000833B1 (ko) | 박막 트랜지스터 | |
| JPH01209764A (ja) | 薄膜トランジスタとその製法 | |
| JPH0425700B2 (ko) | ||
| KR930001901B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR920003706B1 (ko) | 평면형 박막트랜지스터와 그 제조방법 | |
| JP2818013B2 (ja) | 薄膜トランジスタ装置およびその装置を製造する方法 | |
| JP2000164887A (ja) | 半導体装置 | |
| KR20040090302A (ko) | 박막트랜지스터 및 그 형성방법 | |
| JP3089174B2 (ja) | 絶縁膜の形成方法および絶縁膜を有する電子装置 | |
| JPH103091A (ja) | 液晶表示素子 | |
| JP2503688B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3169319B2 (ja) | 非線形素子の製造方法 | |
| KR20000003740A (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| JPH02254758A (ja) | 薄膜半導体装置とその製造方法 | |
| CN112802904A (zh) | 薄膜晶体管器件的制作方法、薄膜晶体管器件及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020927 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |