KR930001901B1 - 박막 트랜지스터의 제조방법 - Google Patents

박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR930001901B1
KR930001901B1 KR1019900011417A KR900011417A KR930001901B1 KR 930001901 B1 KR930001901 B1 KR 930001901B1 KR 1019900011417 A KR1019900011417 A KR 1019900011417A KR 900011417 A KR900011417 A KR 900011417A KR 930001901 B1 KR930001901 B1 KR 930001901B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
depositing
thin film
film transistor
Prior art date
Application number
KR1019900011417A
Other languages
English (en)
Other versions
KR920003534A (ko
Inventor
장규정
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900011417A priority Critical patent/KR930001901B1/ko
Priority to NL9100051A priority patent/NL9100051A/nl
Priority to FR9100807A priority patent/FR2665300B1/fr
Priority to JP3174186A priority patent/JP2505662B2/ja
Publication of KR920003534A publication Critical patent/KR920003534A/ko
Application granted granted Critical
Publication of KR930001901B1 publication Critical patent/KR930001901B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

내용 없음.

Description

박막 트랜지스터의 제조방법
제1도는 본 발명에 의한 박막트랜지스터의 구성을 나타낸 단면도.
제2도는 종래에 의한 박막트랜지스터의 구성을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 2 : 게이트 전극
3 : 게이트 절연층 4 : 비정질 반도체층
5 : n+ 오믹층 6 : 소오스 전극
7 : 드레인 전극 8 : 화소 전극
본 발명은 박막트랜지스터에 관한 것으로, 특히 n+ 오믹층이 없는 박막트랜지스터에 관한 것이다.
일반적으로 활성매트릭스 액정표시소자 장치의 소자로서 저전압, 저소비전력, 경량, 박형 및 고화질을 실현할 수 있다는 장점때문에 이용되고 있고 박막트랜지스터는 제2도에 도시된 바와같이 유리기판(1) 상에 게이트 전극(2)이 형성되어 있으며, 그 위에 게이트 절연층(3), 비정질 반도체층(4), n+오믹층(5)이 차례로 적층구조로 형성되고, 소오스 전극(6)과 드레인 전극(7)이 상기한 n+ 오믹층(5)을 개재하여 비정질 반도체층(4)에 접촉되어 있는 동시에 그의 하면에서는 상기한 게이트 절연층(3)이 접촉되어 있고, 투명도전막인 화소 전극(8)이 드레인 전극(7)의 단부에 접촉된 상태로 게이트 절연층(3)상에 형성되어 있다.
상기와 같이 형성된 박막트랜지스터의 제조공정을 설명한다.
유리기판(1)상에 ITO(Indium Tin Oxide)를 코팅(Coating) 한다음 소정의 마스크를 이용하여 게이트 전극(2)를 형성하고, 이 게이트 전극(2)위에 화학반응 기상정치(PECVD)를 이용하여 게이트 절연층(3)을 3000Å의 두께로 증착하며, 상기 게이트 절연층(3)을 에칭하여 다시 화학반응 기상장치(PECVD)를 이용하여 1500Å의 두께로 비정질 반도체층(4)과 n+오믹층(5)을 순차적으로 증착한 다음 투명전도막인 화소 전극(8)을 게이트 절연층(3)위에 증착한다. 이어서 스퍼터(Sputter) 장치를 이용하여 4000Å 정도의 두께로 증착하여 소오스 전극(6)과 드레인 전극(7)을 형성한다.
그러나, 상기와 같이 형성된 박막트랜지스터에서는 비정질 반도체층과 소오스/드레인 전극과의 오믹 접촉(Ohmic Contact)이 저하되고, 컷 오프 전류가 크며, 또한 채널 윗 부분에 남아있는 n+오믹층의 전재를 에칭(Etching)으로 제거하는데 어려움이 있고, 오염에 의한 박막트랜지스터의 파손이 발생하는 문제점이 있었다.
본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 스퍼터 장치를 이용하여 소오스 전극과 드레인 전극을 형성할 때 소정의 PH3 및 Ar 가스를 일정 비율로 혼합한 분위기에서 일정시간 동안 금속에 혼합하여 형성함으로써 n+오믹층의 역활을 동시에 수행할 수 있는 박막트랜지스터를 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 기판, 게이트 전극, 게이트 절연층, 비정질 반도체층, n+ 오믹층, 소오스 전극, 드레인 전극 및 화소 전극을 구비하여 구성된 박막트랜지스터에 있어서, 상기 n+오믹층을 제거하고, 소오스/드레인 전극 형성시 n+ 오믹층의 역할을 동시에 수행하도록 구성됨을 특징으로 하는 박막트랜지스터를 제공한다.
이하 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
제1도는 본 발명에 의한 박막트랜지스터의 구성을 나타낸 단면도로써, 유리기판(1)상에 ITO(Indium Tin Oxide)를 코팅(Coating)한 다음 소정의 마스크를 이용하여 게이트 전극(2)을 형성하고, 이 게이트 전극(2) 위에 화학반응 기상장치(PECVD)를 이용하여 게이트 절연층(3)을 3000Å의 두께로 증착하며, 상기 게이트 절연층(3)을 에칭하여 다시 화학반응 기상장치(PECVD)를 이용하여 1500Å의 두께로 비정질 반도체층(4)을 증착하고, 투명도전막인 화소전극(8)을 게이트 절연층(3)위에 증착한다. 이어서 스퍼터(Sputter)장치에서 Ar 99%와 pH3 1%를 혼합한(Mixing Chamber) 가스를 상기와 같이 형성된 비정질 반도체(4)위에 일정시간 동안 증착(Deposition)하여 500Å-1000Å 정도의 두께로 유지한 후 Al, Cr, Mo, Ti 등 금속타켓을 사용하여 Ar 분위기에서 금속막을 일정시간 증착한다. 이때 증착되는 두께는 3000Å-5000Å으로 하여 전체 두께가 3500Å-6000Å가 되게 한다. 이와같이 증착하여 소오스 전극(6)과 드레인 전극(7)을 형성함으로써 n+ 오믹층(5)이 없어도 n+ 오믹층(5)의 효과를 얻을 수 있다.
상기와 같이 본 발명에 의하면, 동일 스퍼터(Sputter)장치에서 n+ 오믹층 및 소오스/드레인 전극을 동시에 형성함을 특징으로 하는 박막트랜지스터 소자로, 비정질 반도체층과 소오스 전극 및 드레인 전극과의 오믹 접촉 향상과 컷 오프 전류를 크게 감소(10-12A 이하)시켰고, 오염에 의해 박막트랜지스터가 파손되는 것을 방지하여 생산성을 증가시키는 효과가 있다.

Claims (1)

  1. 소오스/드레인 전극(6, 7)은 Ar 99%와 PH3 1%를 혼합하여 500Å-1000Å의 두께로 증착하고, 금속타켓을 사용하여 Ar 분위기 속에서 금속막을 일정시간 동안 3000Å-5000Å의 두께로 증착하여 형성됨을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1019900011417A 1990-07-27 1990-07-27 박막 트랜지스터의 제조방법 KR930001901B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019900011417A KR930001901B1 (ko) 1990-07-27 1990-07-27 박막 트랜지스터의 제조방법
NL9100051A NL9100051A (nl) 1990-07-27 1991-01-11 Werkwijze voor het vervaardigen van een dunne film-transistor.
FR9100807A FR2665300B1 (fr) 1990-07-27 1991-01-24 Procede de fabrication d'un transistor a couche mince.
JP3174186A JP2505662B2 (ja) 1990-07-27 1991-07-15 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900011417A KR930001901B1 (ko) 1990-07-27 1990-07-27 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR920003534A KR920003534A (ko) 1992-02-29
KR930001901B1 true KR930001901B1 (ko) 1993-03-19

Family

ID=19301689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011417A KR930001901B1 (ko) 1990-07-27 1990-07-27 박막 트랜지스터의 제조방법

Country Status (4)

Country Link
JP (1) JP2505662B2 (ko)
KR (1) KR930001901B1 (ko)
FR (1) FR2665300B1 (ko)
NL (1) NL9100051A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335336A (ja) * 1992-06-02 1993-12-17 Nec Corp 薄膜トランジスタの製造方法
TW406317B (en) * 1997-06-27 2000-09-21 Siemens Ag Method to produce a barrier-layer in a semiconductor-body and semiconductor component with such a barrier-layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2044994B (en) * 1979-03-22 1983-06-15 Philips Electronic Associated Thin film transistors
JPS59124162A (ja) * 1982-12-29 1984-07-18 Sharp Corp 薄膜トランジスタ
JPS60183770A (ja) * 1984-03-01 1985-09-19 Asahi Glass Co Ltd 薄膜トランジスタ
JPS60211982A (ja) * 1984-04-06 1985-10-24 Hitachi Ltd 薄膜トランジスタ
JPS6281057A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 透明導電膜

Also Published As

Publication number Publication date
FR2665300A1 (fr) 1992-01-31
NL9100051A (nl) 1992-02-17
JPH04233738A (ja) 1992-08-21
KR920003534A (ko) 1992-02-29
FR2665300B1 (fr) 1997-09-05
JP2505662B2 (ja) 1996-06-12

Similar Documents

Publication Publication Date Title
KR980012071A (ko) 박막트랜지스터의 제조방법
JPH05235034A (ja) 薄膜トランジスタの製造方法
JPH0614548B2 (ja) 半導体装置の製造方法
US5989782A (en) Method for producing liquid crystal display device
JPH04360583A (ja) 薄膜トランジスタ
KR930001901B1 (ko) 박막 트랜지스터의 제조방법
JPS6357944B2 (ko)
JPH05304171A (ja) 薄膜トランジスタ
KR20110061419A (ko) 산화물 박막 트랜지스터의 제조방법
JPS63177472A (ja) 薄膜トランジスタ
CA1305398C (en) Method for producing high yield electrical contacts to n _amorphous silicon
KR100289649B1 (ko) 박막트랜지스터액정표시소자의제조방법
JPH06139844A (ja) Ｉｔｏ導電膜およびその製造方法
JPS615579A (ja) 薄膜トランジスタ
JPH0554271B2 (ko)
KR910008116B1 (ko) 박막 트랜지스터와 그 제조방법
US20020085167A1 (en) Method of fabricating a liquid crystal display panel
JPH0277159A (ja) 薄膜半導体素子
JP2000147535A (ja) 透明導電膜
KR900001396B1 (ko) 박막 트랜지스터
JPS63155766A (ja) 薄膜トランジスタ
KR970010688B1 (ko) 박막트랜지스터 및 그 제조방법
KR910008946B1 (ko) 평판 디스플레이용 박막트랜지스터
JPH0851214A (ja) 薄膜トランジスタおよびその製造方法
JPH02201966A (ja) 薄膜半導体素子

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010215

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee