KR970010688B1 - 박막트랜지스터 및 그 제조방법 - Google Patents
박막트랜지스터 및 그 제조방법Info
- Publication number
- KR970010688B1 KR970010688B1 KR1019930031517A KR930031517A KR970010688B1 KR 970010688 B1 KR970010688 B1 KR 970010688B1 KR 1019930031517 A KR1019930031517 A KR 1019930031517A KR 930031517 A KR930031517 A KR 930031517A KR 970010688 B1 KR970010688 B1 KR 970010688B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- semiconductor layer
- insulating film
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 230000001681 protective effect Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010408 film Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000206 photolithography Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 9
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000000151 deposition Methods 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052990 silicon hydride Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Abstract
내용없음
Description
제1도는 종래의 TFT 단면구조도
제2도는 본 발명의 제1실시예에 의한 TFT 단면구조도,
제3도는 본 발명의 제1실시예에 의한 TFT 제조방법을 도시한 공정순서도,
제4도는 본 발명의 제2실시예에 의한 TFT 단면구조도,
제5도는 본 발명의 제2실시예에 의한 TFT 제조방법을 도시한 공정순서도,
제6도는 본 발명의 제2실시예에 의한 TFT 평면구조도,
제7도는 본 발명의 제3실시예에 의한 TFT 단면구조도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 게이트전극
3 : 게이트절연막 4 : 반도체층
5 : 소오스전극 6 : 드레인전극
7 : 채널보호절연막 8 : 불순물도핑층
9 : 불순물반도체층 10 : 화소전극
본 발명은 박막트랜지스터(Thin Film Transistor; TFT) 및 그 제조방법에 관한 것으로, 특히 채널이 박막의 경사면에 형성되는 수직형 박막트랜지스터 및 이의 제조방법에 관한 것이다.
종래의 TFT 단면구조를 제1도에 도시하였다.
종래의 TFT는 제1도에 도시된 바와 같이 기판(1)상부에 Al, Ta, Cr, Mo등의 금속을 스퍼터장치를 이용하여 증착한 후, 사진식각공정을 통해 패터닝하여 게이트전극(2)을 형성하고, 그 전면에 게이트절연층(3)으로서 PECVD(Plasma Enhanced Chemical Vapor Deposition) 장치를 이용하여 SiNx또는 SiO2를 증착하고 계속해서 이위에 PECVD 장치를 이용하여 반도체층(4)으로서 비정질 수소화실리콘(a-Si : H)을 형성한 후, 사진식각공정에 의해 상기 반도체층(4)을 활성층패턴으로 패터닝한다. 이어서 상기 결과물상에 Cr, Mo,ITO, Ta 등의 금속을 증착한 후 사진식각공정에 의해 패터닝하여 소오스전극(5)과 드레인전극(6)을 형성한다.
상기와 같은 제조공정에 의해 완성된 TFT는 LCD(Liquid Crystal Display)의 어레이를 스위칭하는 능동 소자로 이용되고 있다.
상기 종래 기술에 의해 제작된 TFT는 게이트전극(2), 반도체층(4) 그리고 소오스전극(5) 및 드레인전극(6)을 형성하는테 세장의 마스크와 세번의 사진식각공정이 필요하다.
또한, 상기 종래기술에 의해 제작된 TFT는 채널의 길이가 사진식각공정의 정확도의 한계로 인해 10μm 이하로 형성하는 것이 불가능하다.
따라서 공정이 복잡해질수록 생기게 되는 오염 및 결함발생이 증가하여 수율이 감소되고, TFT의 면적 감소가 어려워 전체 LCD어레이에서 TFT가 차지하는 면적으로 인해 개구율이 감소하게 되는 문제가 발생한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, TFT-LCD의 제조시의 수율을 향상시키고 화질을 개선할 수 있도록 한 박막트랜지스터구조 및 이의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 박막트랜지스터는 기판(1)과, 상기 기판(1) 상부에 순차적층된 드레인전극(6)과 채널보호절연막(7) 및 소오스전극(5), 상기 드레인전극(6)과 채널보호절연막(7) 및 소오스전극(5)이 순차적층되어 이루어진 적층구조의 적어도 일측 경사면을 포함하는 영역에 순차적층되어 형성된 반도체층(4)과 게이트절연막(3) 및 게이트전극(2)을 포함하여 이루어지는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명의 박막트랜지스터 제조방법은 기판(1) 상부에 제1금속층(6)과 제1절연층(7) 및 제2금속층(5)을 차례로 형성하는 공정과, 상기 제2금속층, 제1절연층(7), 제1금속층(6)을 1회의 사진식각공정에 의해 선택적으로 식각하여 드레인전극(6), 채널보호절연막(7), 소오스전극(5)을 형성하는 공정, 상기 결과물 전면에 반도체층(4), 제2절연막(3), 제3금속층(2)을 차례로 형성하는 공정, 사진식각공정을 통해 상기 제3금속층(2), 제2절연막(3), 반도체층을 선택적으로 식각하여 반도체층(4), 게이트절연막(3) 및 게이트전극(2)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2도에 본 발명에 제1실시예에 의한 박막트랜지스터 단면구조를 도시하였다.
본 발명의 제1실시예에 의한 박막트랜지스터는 기판(1) 상부에 드레인전극(6)과 채널보호절연막(7) 및 소오스전극(5)이 적층되고, 상기 적층구조의 일측 경사면에 걸쳐서 반도체층(4)과 게이트절연막(3) 및 게이트전극(2)이 적층된 구조로서, 채널이 상기 경사면에 생기는 수직구조의 박막트랜지스터이다.
상기 채널보호절연막(7)의 두께 및 측면 경사각도에 따라 채널길이를 1μm에서 10μm까지 조절할 수있다.
제3도는 상기 본 발명의 제1실시예에 의한 박막트랜지스터의 제조방법을 공정 순서에 따라 도시한 것이다.
먼저, 제3도(a)에 도시된 바와 같이 기판(1) 상부에 제1금속층(6)과 제1절연층(7) 및 제2금속층(5)을 차례로 형성한다.
이어서 제3도(b)에 도시된 바와 같이 상기 제2금속층(5), 제1절연층(7), 제1금속층(6)을 1장의 마스크를 이용한 사진식각공정에 의해 선택적으로 식각하여 드레인전극(6), 채널보호절연막(7), 소오스전극(5)을 형성한다. 이때, 상기 드레인전극(6), 채널보호절연막(7), 소오스전극(5)의 적층구조 측면이 경사지도록 식각공정을 행한다.
상기 소오스전극(5)과 드레인전극(6)은 스퍼터장치를 이용하여 Al, Ta, Cr, ITO, Mo 및 이들의 합금이나 이중금속층을 증착하여 형성하는 것이 바람직하다. 특히, Ta는 CF4+O2가스로 건식식각이 가능하므로 상기 채널보호절연막(7)을 SiO2나 SiNx로 형성할 경우 한번의 식각공정으로 소오스전극(5)과 채널보호절연막(7) 및 드레인전극(6) 각각의 패턴 형성이 가능한 잇점이 있다.
상기 채널보호절연막(7)은 상압 CVD 장비를 이용하여 SiH4+O2가스를 이용하여 SiO2를 증착하여 형성하면 분당 3000Å의 높은 증착율을 나타내므로 처리속도를 향상시킬 수 있다.
다음에 제3도(c)에 도시된 바와 같이 상기 결과물 전면에 반도체층(4), 제2절연막(3), 제3금속층(2)을 차례로 형성한 후, 1장의 마스크를 이용한 사진식각공정을 통해 선택적으로 식각하여 반도체층(4), 게이트절연막(3) 및 게이트전극(2)을 형성한다. 이때, 상기 반도체층(4), 게이트절연막(3), 게이트전극(2)은 상기 드레인전극(6), 채널보호절연막(7), 소오스전극(5)의 적층구조 일측면에 걸쳐서 형성되도록 사진식각공정을 행한다.
상기 반도체층(4)으로는 CVD 장치를 이용하여 비정질 수소화실리콘(a-Si : H)을 증착하여 형성하고, 게이트절연막(3)은 CVD 장치를 이용하여 SiNx또는 SiO2를 증착하여 형성하고, 게이트전극(2)은 Al, Ta, Cr, Mo등의 금속을 스퍼터장치를 이용하여 증착하여 형성하는 것이 바람직하다.
제4도에 본 발명의 제2실시예에 의한 박막트랜지스터 단면구조를 도시하였다.
본 발명의 제2실시예에 의한 박막트랜지스터는 기판(1) 상부에 드레인전극(6)과 채널보호절연막(7) 및 소오스전극(5)이 적층되고, 상기 적층구조의 일측 경사면에 걸쳐서 반도체층(4)과 게이트절연막(3) 및 게이트전극(2)이 적층되며, 상기 소오스전극(5)과 반도체층(4) 및 드레인전극(6)과 반도체층(4) 사이에 저항성 접촉층으로서 정공주입을 방지하는 역할을 하는 불순물 반도체층(9)이 형성된 구조로 되어 있다. 상기 제1 실시예와 마찬가지로 채널은 사익 경사면에 생기게 된다.
제5도를 참조하여 본 발명의 제2실시예에 의한 박막트랜지스터를 제조하는 방법을 설명하면 다음과 같다.
먼저, 제5도(a)에 도시된 바와 같이 기판(1) 상부에 제1금속층(6)과 제1절연층(7) 그리고 제2금속층(5)을 차례로 형성한다.
이어서, 제5도(b)에 도시된 바와 같이 상기 적층된 제2금속층(5)과 제1절연층(7) 및 제1금속층(6)을 1장의 마스크를 이용한 사진식각공정에 의해 패터닝하여 소오스전극(5)과 채널보호절연막(7) 그리고 드레인전극(6)을 형성한 후, 인(P) 이온을 플라즈마 처리법 또는 이온 도핑법에 의해 상기 소오스전극(5)과 드레인전극(6)의 노출된 표면부위에만 선택적으로 도핑하여 불순물도핑층(8)을 형성한다. 이때, 상기 채널보호절연막(7)이 되는 제1절연층은 SiO2로 형성한다.
이어서 제5도(c)에 도시된 바와 같이 상기 결과물 전면에 반도체층(4)과 제2절연층(3) 그리고 제3금속층(2)을 차례로 형성한 후, 1장의 마스크를 이용한 사진식각공정을 통해 패터닝하여 반도체층(4)과 게이트절연막(3) 및 게이트전극(2)을 형성한다. 이때, 상기 불순물도핑층(8)은 그위에 형성되는 반도체층(4)과의 반응으로 n+ 불순물반도체층(9)이 된다.
제6도는 제4도의 구조를 갖는 본 발명의 제2실시예에 의한 박막트랜지스터를 실제 TFT-LCD 어레이에 응용하는 경우의 평면구조를 나타낸 것이다.
드레인전극(6)을 투명전도막인 ITO(Indium Tin Oxide)로 형성하여 화소 전극(10)으로 활용할 수 있으며, 소오스전극(5)은 금속층의 패턴을 연장하여 데이타배선으로 활용할 수 있다.
따라서 화소전극의 패턴형성을 위한 사진식각공정이 추가되어 총 3장의 마스크에 의해 TFT어레이를 제작할 수 있다.
제7도는 본 발명의 제3실시예에 의한 박막트랜지스터 단면구조를 도시한 것으로, 상기 제2실시예의 박막트랜지스터구조에 있어서, 불순물반도체층(9), 반도체층(4), 게이트절연막(3), 게이트전극(2)의 적층구조가 소오스전극(5) 및 드레인전극(6) 좌, 우 양측에 형성되어 이중 TFT 구조를 이루는 것으로서, 공정의 추가없이 TFT의 성능을 2배로 향상시킬 수 있을 뿐 아니라 한개의 TFT가 불량으로 작동하지 않아도 다른쪽 TFT가 양호하면 정상작동을 할 수 있는 여유도를 가진다.
상기 제7도의 실시예에서 상기 불순물 반도체층(9)을 상기 제1실시예의 경우와 같이 형성하지 않는 것도 가능하다.
상기 본 발명의 제3실시예의 박막트랜지스터의 제조방법은 상기 제3도 및 제5도에 도시한 제1실시예 및 제2실시예의 박막트랜지스터 제조공정과 동일하며, 게이트전극(2)과 게이트절연막(3) 및 반도체층(4) 형성을 위한 사진식각공정시의 마스크 패턴만 다르므로 그 설명은 생략하기로 한다.
이상 상술한 바와 같이 본 발명에 의하면, 2장의 마스크를 이용한 사진식각공정에 의해 TFT를 제조할 수 있기 때문에 공정단순화를 통한 수율의 증가를 도모할 수 있으며, 채널을 1μm∼10μm까지 경사면의 각도에 따라 자유롭게 조정할 수 있으며, 이중 TFT를 구현할 수 있으므로 여유도 향상으로 수율이 향상되고 LCD의 개구율 향상으로 화질도 개설시킬 수 있다.
따라서 대면적, 고정세화에 따라 요구되는 높은 수율 및 우수한 화질을 제공할 수 있게 된다.
Claims (8)
- 기판(1)과, 상기 기판(1) 상부에 순차 적층된 드레인전극(6)과 채널보호절연막(7) 및 소오스전극(5), 상기 드레인전극(6)과 채널보호절연막(7) 및 소오스전극(5)이 순차적층되어 이루어진 적층구조의 적어도 일측 경사면을 포함하는 영역에 순차적층되어 형성된 반도체층(4)과 게이트절연막(3) 및 게이트전극(2)을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 채널보호절연막(7)의 측면부의 상기 반도체층(4) 영역이 채널영역이 되는 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 채널보호절연막(7)은 상압 CVD에 의해 증착된 SiO2로 형성된 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 채널보호절연막(7)의 측면 길이가 lμm∼10μm인 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 소오스전극(5)과 반도체층(4) 및 드레인전극(6)과 반도체층(4) 사이에 각각 형성된 불순물반도체층(9)을 더 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 드레인전극(6)의 일단부가 박막트랜지스터-액정표시장치 어레이의 화소전극(10)과 연결되는 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 소오스전극(5) 및 드레인전극(6)은 Ta 또는 Ta를 포함하는 합금으로 형성하는 것을 특징으로 하는 박막트랜지스터.
- 기판(1) 상부에 제1금속층(6)과 제1절연층(7) 및 제2금속층(5)을 차례로 형성하는 공정과, 상기 제2금속층(5), 제1절연층(7), 제1금속층(6)을 1회의 사진식각공정에 의해 선택적으로 식각하여 드레인전극(6), 채널보호절연막(7), 소오스전극(5)을 형성하는공정, 상기결과를 전면에 반도체층(4), 제2절연막(3), 제3금속층(2)을 차례로 형성하는 공정, 사진식각공정을 통해 상기 제3금속층(2), 제2절연막(3), 반도체층을 선택적으로 식각하여 반도체층(4), 게이트절연막(3) 및 게이트전극(2)을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031517A KR970010688B1 (ko) | 1993-12-30 | 1993-12-30 | 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930031517A KR970010688B1 (ko) | 1993-12-30 | 1993-12-30 | 박막트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021755A KR950021755A (ko) | 1995-07-26 |
| KR970010688B1 true KR970010688B1 (ko) | 1997-06-30 |
Family
ID=19374495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930031517A KR970010688B1 (ko) | 1993-12-30 | 1993-12-30 | 박막트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970010688B1 (ko) |
-
1993
- 1993-12-30 KR KR1019930031517A patent/KR970010688B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021755A (ko) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4778560A (en) | Method for production of thin film transistor array substrates | |
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
| US5943559A (en) | Method for manufacturing liquid crystal display apparatus with drain/source silicide electrodes made by sputtering process | |
| KR20000027776A (ko) | 액정 표시 장치의 제조방법 | |
| KR100250389B1 (ko) | 박막트랜지스터와 그 제조방법 및 액정표시장치 | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR20000039794A (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| US20090039354A1 (en) | Tft array substrate and manufacturing method thereof | |
| US20020037646A1 (en) | Liquid crystal display and method | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| US6549252B1 (en) | Reflective liquid crystal display device having a TFT as a switching element and method for fabricating the same | |
| KR970010688B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| US7112459B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
| KR20040012222A (ko) | 액정표시장치의 제조 방법 | |
| JPH10173195A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 | |
| KR20020076932A (ko) | 박막 트랜지스터의 제조방법 | |
| KR100599958B1 (ko) | 고개구율 및 고투과율 액정표시장치의 제조방법 | |
| KR20020002655A (ko) | 박막 트랜지스터 액정표시 소자의 제조방법 | |
| KR100205868B1 (ko) | 이중 게이트 박막 트랜지스터 및 그 제조방법 | |
| KR100275953B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20000052288A (ko) | 박막 트랜지스터의 제조방법 | |
| KR0172880B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 17 |
|
| EXPY | Expiration of term |