NL9100051A - Werkwijze voor het vervaardigen van een dunne film-transistor. - Google Patents
Werkwijze voor het vervaardigen van een dunne film-transistor. Download PDFInfo
- Publication number
- NL9100051A NL9100051A NL9100051A NL9100051A NL9100051A NL 9100051 A NL9100051 A NL 9100051A NL 9100051 A NL9100051 A NL 9100051A NL 9100051 A NL9100051 A NL 9100051A NL 9100051 A NL9100051 A NL 9100051A
- Authority
- NL
- Netherlands
- Prior art keywords
- metal layer
- layer
- thickness
- thin film
- film transistor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000010409 thin film Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
UITTREKSEL
Er wordt een werkwijze verschaft voor het vormen van bron- en afvoerelektroden, omvattende de stappen van het eerst aanbrengen van een eerste metaallaag met een gegeven dikte in een omgeving van een gasmengsel van PH3 en Ar in een vooraf-bepaalde verhouding teneinde te veroorzaken dat de eerste metaallaag een kleine hoeveelheid PH3 bevat, en het ten tweede aanbrengen van een tweede metaallaag met een gegeven dikte op de eerste metaallaag in een omgeving van Ar-gas, waardoor de bron- en afvoerelektroden een extra functie hebben om te dienen als ohms contact.
Titel: Werkwijze voor het vervaardigen van een dunne film-transistor.
De onderhavige uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een dunne film-transistor (TFT).
Een dunne film-transistor is een veel toegepast element van een vloeibaar kristal-weergeefinrichting (LCD) van het actieve matrix-type, omdat het een lage bedrijfsspanning realiseert, een lage vermogensopname, een gering gewicht en een hoge beeldkwaliteit.
Conventioneel omvat een werkwijze voor het vervaardigen van een dunne film-transistor, zoals getoond in fig. 2, de stappen van het bedekken van een glassubstraat 1 met een laag indiumtinoxide, het vormen van een poortelektrode 2 op de indiumtinoxidelaag door gebruikmaking van een masker, het aanbrengen van een poortisolerende laag 3 met een dikte van 300 nm op de poortelektrode 2 door middel van plasmaversterkte chemische dampneerslagtechniek (plasma enhancement chemical vapour deposition technique, PECVD), het etsen van de poortisolerende laag 3, het na elkaar aanbrengen van een amorfe halfgeleiderlaag 4 met een dikte van 150 nm en een n+ ohmse laag 5 op de geëtste poortisolerende laag door gebruikmaking van PECVD, het aanbrengen van een beeldelementelektrode bestaande uit een transparante geleidende laag op de poortisolerende laag 3, en het aanbrengen van een bron- en afvoer-elektrode (6 en 7) met 400 nm op de n+ ohmse laag door gebruikmaking van een sputterapparaat.
Bij een op een dergelijke wijze vervaardigde dunne film-transistor is het moeilijk het op het kanaal gevormde ongewenste gedeelte van de ohmse laag te verwijderen door middel van etsen bij het aanbrengen van de n+ ohmse laag 5 voor het ohmse contact tussen de amorfe hoofdgeleiderlaag en de bron/afvoerelektrode. Bovendien is de dunne film-transistor gevoelig voor beschadiging tengevolge van vervuiling, en het verminderen van de uit-stroom van de dunne film-transistor is slechts in zeer beperkte mate mogelijk. Bovendien wordt opgemerkt, dat de bovenbeschreven inhoud wordt toegepast op alle soorten van dunne film-transistoren die een half-geleiderlaag, afvoer- en bronelektroden en een poortelektrode omvatten.
Een doel van de onderhavige uitvinding is het verschaffen van een werkwijze voor het fabriceren van een dunne film-transistor zonder een afzonderlijke bewerkingsstap voor het vormen van de n+ ohmse laag.
Volgens de onderhavige uitvinding wordt een werkwijze verschaft voor het vormen van de bron- en afvoerelektroden omvattende de stappen van het eerste aanbrengen van een eerste metaal laag met een gegeven dikte in een omgeving van een gemengd gas van PH3 en Ar in een voorafbepaalde verhouding teneinde te veroorzaken dat de eerste metaallaag een kleine hoeveelheid PH3 bevat, en ten tweede het aanbrengen van een tweede metaallaag met een gegeven dikte op de eerste metaallaag in een omgeving van Ar-gas, waardoor de bron- en afvoerelektroden een extra functie hebben om te dienen als een n+ ohmse laag.
De onderhavige uitvinding zal in het hiernavolgende nader worden verduidelijkt door beschrijving van een uitvoeringsvorm van de werkwijze volgens de uitvinding, onder verwijzing naar de tekening, waarin: fig. 1 een dwarsdoorsnede is die een dunne film-transistor volgens de onderhavige uitvinding illustreert; en fig. 2 een dwarsdoorsnede is die een bekende dunne film-transistor illustreert.
Thans wordt verwezen naar fig. 1, welke een glassubstraat 1 toont dat bedekt is met een indiumtinoxidelaag waarop een poortelektrode 2 is gevormd door gebruikmaking van een masker. Op de poortelektrode 2 is een poortisolerende laag 3 aangebracht met een dikte van ongeveer 300 nm door gebruikmaking van PECVD. Daarna is de poortisolerende laag 3 geëtst om een amorfe halfgeleiderlaag 4 met een dikte van ongeveer 150 nm daarop aan te brengen door gebruikmaking van PECVD. Op de poórtisolerende laag 3 is een beeldelementelek-trode 8 gevormd, welke een transparante geleidende laag is.
In een omgeving van een gasmengsel van 99% Ar en 1% PH3 dat is verkregen door de mengkamer van een sputterapparaat, is op de amorfe halfgeleiderlaag 4 een eerste metaallaag aangebracht met een dikte van 50-100 nm, en daarna is continu in hetzelfde sputterapparaat een tweede metaallaag met een dikte van 300-500 nm aangebracht op de eerste metaallaag in een omgeving van Ar-gas door gebruikmaking van een metaal zoals Al, Cr, Mo, Ti, etc. In fig. 1 zijn.de eerste en tweede metaallagen zonder onderscheid getoond. Door dit proces bevat de eerste metaallaag een kleine hoeveelheid PH3, en de tweede metaallaag is dezelfde als de conventionele metaallaag. Bijgevolg heeft de eerste metaallaag de functie van een n+ ohmse laag, en daarom is een extra processtap voor het vormen van een n+ ohmse laag, zoals in het conventionele proces, niet nodig.
Zoals boven opgemerkt, kan het ohmse contact tussen de halfgeleiderlaag en de metaalelektroden worden bereikt door het slechts vormen van de bron- en afvoerelektroden 6 en 7 zonder een extra gevormde n+ ohmse laag volgens de onderhavige uitvinding. Verder zijn volgens de onderhavige uitvinding de karakteristieken van het ohmse contact tussen de amorfe halfgeleiderlaag en de bron- en afvoerelektroden verbeterd, is de afsnijstroom verminderd (minder dan 10~12 A), en wordt voorkomen dat de dunne film-transistor wordt beschadigd tengevolge van vervuiling.
De onderhavige uitvinding kan worden toegepast op alle soorten van dunne film-transistoren die een halfgeleiderlaag, bron- en afvoerelektroden, en een poortelektrode omvatten, en het zal duidelijk zijn dat elke modificatie aan de bovenbeschreven uitvoeringsvorm kan worden aangebracht zonder af te wijken van de omvang van de onderhavige uitvinding.
Claims (8)
1. Werkwijze voor het vervaardigen van een dunne film-transistor welke een substraat, een poortelektrode, een poort-isolerende laag, een halfgeleiderlaag, en afvoer- en bronelek-troden omvat, welke werkwijze stappen omvat voor het vormen van de afvoer- en bronelektroden; gekenmerkt door de stappen van: het eerst aanbrengen van een eerste metaallaag met een gegeven dikte in een omgeving van een gasmengsel van PH3 en Ar in een voorafbepaalde verhouding teneinde te veroorzaken dat de eerste metaallaag een kleine hoeveelheid PH3 bevat; en het ten tweede aanbrengen van een tweede metaallaag met een gegeven dikte op de eerste metaallaag in een omgeving van Ar-gas, waardoor de bron- en afvoerelektroden een extra functie hebben om te dienen als ohms contact.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat de verhouding van Ar tot PH3 is 99:1 in de omgeving voor het aanbrengen van de eerste metaallaag.
3. Werkwijze volgens conclusie 1 of 2, met het kenmerk, dat de eerste metaallaag wordt aangebracht in de omgeving van een gasmengsel van Ar en PH3 door gebruikmaking van één van de elementen uit de groep Al, Cr, Mo en Ti.
4. Werkwijze volgens conclusie 1, met het kenmerk, dat de tweede metaallaag wordt gevormd door een element uit de groep Al, Cr, Mo en Ti.
5. Werkwijze volgens conclusie 1, met het kenmerk, dat de dikte van de eerste metaallaag 50-100 nm is.
6. Werkwijze volgens conclusie 1, met het kenmerk, dat de dikte van de tweede metaallaag 300-500 nm is.
7. Werkwijze volgens conclusie 1, met het kenmerk, dat de dikte van de tweede metaallaag groter is dan de dikte van de eerste metaallaag.
8. Werkwijze volgens conclusie 1, met het kenmerk, dat de som van de dikten van de eerste en tweede metaallagen 350-600 nm is.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR900011417 | 1990-07-27 | ||
| KR1019900011417A KR930001901B1 (ko) | 1990-07-27 | 1990-07-27 | 박막 트랜지스터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL9100051A true NL9100051A (nl) | 1992-02-17 |
Family
ID=19301689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL9100051A NL9100051A (nl) | 1990-07-27 | 1991-01-11 | Werkwijze voor het vervaardigen van een dunne film-transistor. |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2505662B2 (nl) |
| KR (1) | KR930001901B1 (nl) |
| FR (1) | FR2665300B1 (nl) |
| NL (1) | NL9100051A (nl) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335336A (ja) * | 1992-06-02 | 1993-12-17 | Nec Corp | 薄膜トランジスタの製造方法 |
| TW406317B (en) * | 1997-06-27 | 2000-09-21 | Siemens Ag | Method to produce a barrier-layer in a semiconductor-body and semiconductor component with such a barrier-layer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2044994B (en) * | 1979-03-22 | 1983-06-15 | Philips Electronic Associated | Thin film transistors |
| JPS59124162A (ja) * | 1982-12-29 | 1984-07-18 | Sharp Corp | 薄膜トランジスタ |
| JPS60183770A (ja) * | 1984-03-01 | 1985-09-19 | Asahi Glass Co Ltd | 薄膜トランジスタ |
| JPS60211982A (ja) * | 1984-04-06 | 1985-10-24 | Hitachi Ltd | 薄膜トランジスタ |
| JPS6281057A (ja) * | 1985-10-04 | 1987-04-14 | Hosiden Electronics Co Ltd | 透明導電膜 |
-
1990
- 1990-07-27 KR KR1019900011417A patent/KR930001901B1/ko not_active IP Right Cessation
-
1991
- 1991-01-11 NL NL9100051A patent/NL9100051A/nl active Search and Examination
- 1991-01-24 FR FR9100807A patent/FR2665300B1/fr not_active Expired - Fee Related
- 1991-07-15 JP JP3174186A patent/JP2505662B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2505662B2 (ja) | 1996-06-12 |
| FR2665300B1 (fr) | 1997-09-05 |
| FR2665300A1 (fr) | 1992-01-31 |
| JPH04233738A (ja) | 1992-08-21 |
| KR920003534A (ko) | 1992-02-29 |
| KR930001901B1 (ko) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190023B1 (ko) | 박막트랜지스터-액정표시장치 및 그 제조방법 | |
| JP2637079B2 (ja) | 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法 | |
| US7470572B2 (en) | Thin film transistor liquid crystal display and manufacturing method thereof | |
| US20060050190A1 (en) | Liquid crystal display and fabrication method thereof | |
| US20030007108A1 (en) | Array substrate of liquid crystal display and fabricating method thereof | |
| US10269984B2 (en) | Thin film transistor, array substrate, and display apparatus, and fabrication methods thereof | |
| US6380009B1 (en) | Method of manufacturing thin film transistors | |
| US8278161B2 (en) | Method for fabricating a thin film transistor array substrate with a thinned protective film over a storage capacitor | |
| KR980012071A (ko) | 박막트랜지스터의 제조방법 | |
| US20160139443A1 (en) | Array substrate, fabrication method thereof, and display device | |
| EP0211402B1 (en) | Process and structure for thin film transistor matrix addressed liquid crystal displays | |
| US7491593B2 (en) | TFT array substrate and photo-masking method for fabricating same | |
| KR100284560B1 (ko) | 액정표시장치 및 그의 제조방법 | |
| JPH043121A (ja) | 液晶表示装置およびその製造方法 | |
| US6261880B1 (en) | Process for manufacturing thin film transistors | |
| US5597747A (en) | Method of making inverted thin film transistor using backsick exposure and negative photoresist | |
| NL9100051A (nl) | Werkwijze voor het vervaardigen van een dunne film-transistor. | |
| US6184069B1 (en) | Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers | |
| JPH1187717A (ja) | 半導体装置とアクティブマトリックス基板および液晶表示装置 | |
| US20210018780A1 (en) | Methods for forming thin film transistors on a glass substrate and liquid crystal displays formed therefrom | |
| US20080105871A1 (en) | Thin film transistor array substrate having lightly doped amorphous silicon layer and method for fabricating same | |
| JP2001526412A (ja) | 記憶コンデンサを伴う薄膜トランジスタからなるマトリクスの製法 | |
| JPH02215134A (ja) | 薄膜トランジスタの製造方法 | |
| US20030164908A1 (en) | Thin film transistor panel | |
| US7157295B2 (en) | Method of manufacturing liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BA | A request for search or an international-type search has been filed | ||
| BA | A request for search or an international-type search has been filed | ||
| BB | A search report has been drawn up | ||
| BC | A request for examination has been filed | ||
| BN | A decision not to publish the application has become irrevocable |