KR100284560B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100284560B1
KR100284560B1 KR1019970705849A KR19970705849A KR100284560B1 KR 100284560 B1 KR100284560 B1 KR 100284560B1 KR 1019970705849 A KR1019970705849 A KR 1019970705849A KR 19970705849 A KR19970705849 A KR 19970705849A KR 100284560 B1 KR100284560 B1 KR 100284560B1
Authority
KR
South Korea
Prior art keywords
electrode
film
photoresist
etching
pixel
Prior art date
Application number
KR1019970705849A
Other languages
English (en)
Other versions
KR19980702449A (ko
Inventor
노보루 다구치
Original Assignee
하루타 히로시
시티즌 도케이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하루타 히로시, 시티즌 도케이 가부시키가이샤 filed Critical 하루타 히로시
Publication of KR19980702449A publication Critical patent/KR19980702449A/ko
Application granted granted Critical
Publication of KR100284560B1 publication Critical patent/KR100284560B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

스위칭소자로서 박막다이오드 또는 박막트랜지스터를 이용하는 액정 표시장치에 있어서, 그 스위칭소자 및 신호전극 또는 주사전극을 형성한 기판상의 전체면에 보호막을 형성하고, 그 보호막의 각 전극사이에 대응하는 위치에 각각 개구를 형성하고, 그 개구부내의 각 전극층 재료의 잔막부를 에칭에 의하여 제거한다.
예를 들면, 각 화소전극에 대하여 백투백접속한 2개의 박막다이오드(11, 12)를 형성한 기판(1)의 전체면에 보호막을 형성하고, 그 화소전극(6) 상호간, 신호전극(13)과 화소전극(6)의 사이, 및 신호전극(13) 상호간에 대응하는 위치에 각각 개구(36c, 36d, 36e)를 가지는 개구부(36)를 형성하고, 그 개구부(36)내의 전극층 재료의 잔막부를 에칭에 의하여 제거한다. 그것에 의하여, 참조 번호(21, 32, 34)로 나타낸 바와 같은 전극사이의 쇼트가 제거되므로, 표시결함이 대폭으로 감소하고, 표시품질이 향상하며, 제조시의 수율도 향상된다.

Description

액정표시장치 및 그의 제조방법
근년, 액정패널을 이용한 액정 표시 장치의 표시용량은, 대용량화로 가고 있다.
그리고, 단순 매트릭스구성의 액정 표시 장치에 멀티플렉스 구동을 이용하는 방식에 있어서는, 고시분할화함에 따라서 콘트라스트의 저하 또는 응답속도의 저하가 생긴다. 이 때문에, 200 개 정도의 주사선을 가지는 경우에는, 충분한 콘트라스트를 얻는 것이 어렵게 된다.
그래서, 이러한 결점을 제거하기 위하여, 각각의 화소에 스위칭소자를 형성하는 액티브 매트릭스방식의 액정표시패널이 채용되고 있다.
이 액티브 매트릭스방식의 액정표시패널에는, 크게 나누면, 스위칭소자로서 박막트랜지스터(Thin Film Transistor: “TFT”라 약칭함)를 이용하는 3단자계와, 비선형 저항소자인 박막다이오드(Thin Film Diode: “TFD”라 약칭함)를 이용하는 2단자계가 있다. 그리고, 구조나 제조방법이 단순한 점에서는 2단자계의 쪽이 많이 사용되고 있다.
이 2단자계에는, 다이오드형이나 배리스터형, 또는 MIM(Metal-Insulator-Metal)형 등이 개발되어 있다.
여기에서, 종래의 박막다이오드를 이용한 액정 표시 장치의 구조를, 그 부분적인 평면도인 제20도 및 그의 A-A 선에 따른 단면도인 제21도를 이용하여 설명한다.
이 액정 표시 장치는, 제21도에 나타낸 바와 같이, 각각 유리등의 투명재료로 이루어지는 제 1 의 기판(1)과 제 2 의 기판(2)을 스페이서(3)를 통하여 소정의 간격을 두고 대향시켜서, 그 사이에 액정(4)을 봉입하고 있다.
그 제 1 의 기판(1) 상에는, 하부전극(5)과 화소전극(표시전극:6)을 제20도에 나타낸 바와 같이 매트릭스형상으로 형성하고, 그 하부전극(5)상에 비선형 저항층으로서 양극산화층(7)을 형성한다. 또한, 그 양극산화층(7)상에 오버랩하도록 한 쌍의 상부전극(8, 9)을 형성하고 있다.
그리고, 하부전극(5)과 양극산화층(7)과 상부전극(8)에 의하여 제 1 의 비선형 저항소자인 박막다이오드(TFD:11)를 구성하고, 하부전극(5)과 양극산화층(7)과 상부전극(9)에 의하여 제 2 의 비선형저항소자인 TFD(12)를 구성하고 있다.
제 1 의 TFD(11)의 상부전극(8)은, 이 TFD(11)에 외부로부터 신호를 인가하는 신호전극(13)(제20도)에 접속하고, 제 2 의 TFD(12)의 상부전극(9)은 화소전극(6)과 도통하고 있다.
그리고, 이 제 1 의 TFD(11)와 제 2 의 TFD(12)에 의하여 스위칭 소자부를 구성하고 있고, [신호전극(13)→ 상부전극(8)→ 양극산화층(7)→ 하부전극(5)→ 양극산화층(7)→ 상부전극(9)→ 화소전극(6)]의 전기경로를 형성하고 있다.
한편, 제 2 의 기판(2)의 제 1 의 기판(1)과 대향하는 면에는, 제 1 의 기판(1)상에 형성된 각 화소전극(6)의 간격으로부터의 빛의 누설을 방지하기 위하여, 제20도에 사선으로 나타내는 영역전체에 블랙매트릭스(14)를 형성하고 있다. 즉, 비표시부에 차광용의 블랙매트릭스(14)를 형성하고 있다.
또한, 제 2 의 기판(2)에는, 주사전극으로 되는 대향전극(15)을 제21도에 나타낸 바와 같이 화소전극(6)과 대향시켜서, 블랙매트릭스(14)와 접촉하여 단락하지 않도록 절연막(16)을 통하여, 제20도에 나타낸 바와 같이 띠형상으로 형성하고 있다.
또한, 제21도에 있어서는, 제 1 의 기판(1)상의 하부전극(5)과 상부전극(8, 9) 및 화소전극(6)과 신호전극(13)은 모두 파선으로 나타내고, 양극산화층(7)은 도시를 생략하고, 제 2 의 기판(2)의 아래면의 블랙매트릭스(14)와 대향전극(15)은 실선으로 나타내고 있다.
또한, 제 1 의 기판(1)과 제 2 의 기판(2)의 대향면측에는, 액정(4)의 분자를 규칙적으로 늘어놓기 위한 처리층으로서, 각각 배향막(17, 18)을 형성하고 있다. 또한, 제 1 의 기판(1)과 제 2 의 기판(2)의 바깥쪽의 면에는, 각각 도시하지 않은 편광판을 설치하고, 화살표(19)의 방향으로부터 도시하지 않은 면광원에 의하여 백라이트광을 조사한다.
화소전극(6)은, 액정(4)을 통하여 대향전극(15)과 겹쳐지도록 배치되어 있으며, 액정표시패널의 화소부로 되어, 화소전극(6)상의 블랙매트릭스(14)가 형성되어 있지 않은 영역의 액정(4)의 배향상태의 변화에 의한 광투과율의 변화에 의하여, 이 액정 표시 장치는 소정의 화상표시를 행한다.
제22도는 이 액정 표시 장치의 등가회로로서, 신호전극(13)과 대향전극(주사전극:15)이 매트릭스 상태로 형성되고, 각 화소전극(6)마다에, 신호전극(13)과 대향전극(15)의 사이에, 제 1 의 TFD(11)와 제 2 의 TFD(12)가 백투백접속되어 배열되며, 화소전극(6)으로부터 액정(4)의 용량을 통하여 대향전극(15)에 도통하는 스위칭회로를 형성하고 있다.
이 신호전극(13)과 대향전극(15) 사이에 선택적으로 드레쉬호울드치 이상의 전압을 인가하면, 양 전극사이의 스위칭회로에 온전류가 흐르고, 화소전극(6)과 대향전극(15)이 사이의 액정(4)의 배향을 회전시켜서, 광투과 상태로 한다.
그런데, 박막다이오드(TFD)는 인가전압의 극성에 의하여 비대칭전압-전류특성을 나타내는 것이 많으나, 이와 같이 2 개의 TFD(11, 12)를 백투백접속하여 사용함으로써, 플러스측과 마이너스측의 특성을 대칭으로 하는 것이 가능하다.
그러나, 각 화소마다에 1개의 TFD로 스위칭회로를 구성하는 것도 가능하며, 그 경우의 액정 표시 장치의 등가회로는 제23도에 나타내는 것으로 된다. 여기에서, 참조번호(10)는 제 1, 제 2 의 TFD(11, 12)와 마찬가지인 TFD로서, 각 신호전극(13)과 대향전극(주사전극:15)의 사이에, 화소전극(6)과 대향전극(15)사이의 액정(4)의 용량과 직렬인 스위칭회로를 구성하고 있다.
다음에, 제20도 내지 제22도에 나타낸 액정 표시 장치를 제조하는 때의 종래 기술에 의한 박막다이오드(TFD)의 작성방법을, 제24도의 평면도와 제25도 내지 제29도의 각 공정을 나타내는 단면도를 이용하여 설명한다.
처음에, 제25도에 나타낸 바와 같이, 유리로 이루어지는 제 1 의 기판(1)(이하 단순히 “기판”이라 함)상의 전체면에 탄탈로 이루어지는 하부전극층 재료(21)를 스퍼터링법으로 형성한다.
그 후, 이 하부전극층 재료(21)상의 전체면에, 회전도포법에 의하여 포토레지스터를 형성하고, 소정의 포토마스크를 이용하여 노광과 현상처리를 행하고, 제26도에 나타내는 하부전극층(21a, 21b)이 패턴으로 형성한 제 1 의 포토레지스트(22)를 형성한다.
여기까지의 처리공정에 있어서, 탄탈로 이루어지는 하부전극층 재료(21)를 형성한 직후에 있어서의 먼지의 부착이나, 제 1 의 포토레지스트(22)상으로의 먼지의 부착, 또는 포토마스크의 오염 등에 기인하여, 하부전극층 재료(21)상에 이물질(31)을 형성하여 버리는 일이 있다.
그 후, 건식에칭법에 의하여 제 1 의 포토레지스트(22)를 에칭마스크로 이용하여 하부전극층재료(21)의 패터닝을 행하고, 제26도에 나타낸 하부전극(21a, 21b)을 형성한다.
이 하부전극(21a, 21b)을 형성하는 에칭처리에 있어서, 이물질(31)도 에칭마스크로 되고, 규정칫수보다 큰 패턴형상의 하부전극층(21a)이 형성되는 것으로 된다. 이물질(31)의 부착위치에 따라서는, 규정칫수보다 큰 패터닝형상의 하부전극층(21b)이 형성되는 경우도 있다.
이 박막다이오드(TFD)의 하부전극(5)으로 되는 하부전극층(21a)과, 신호전극(13)의 하부층으로 되는 하부전극층(21b), 및 여분으로 형성된 하부전극층(21c)의 평면패턴형상을 제24도에 실선과 파선으로 나타내고, 그 최종적으로 남는 영역내에 사선을 그어 놓았다.
그 후, 제26도에 나타낸 바와 같이 하부전극층(21a 내지 21c)의 표면을 양극산화처리하고, 그 각 하부전극층의 표면에 비선형 저항층인 양극산화층(7)을 35nm의 막두께로 형성한다.
그 후, 이 투명전극막(24)의 전체면에 회전도포법에 의하여 포토레지스트를 형성하고, 소정의 포토마스크를 이용하여 노광과 현상처리를 행하고, 박막다이오드의 2 개의 상부전극과 화소전극과 신호전극의 상층의 패턴을 형성한 제 2 의 포토레지스트(25)를 형성한다.
그리고, 이 제 2 의 포토레지스트(25)를 에칭마스크로 사용하여, 투명전극막(24)을 에칭하고, 제28도에 나타낸 바와 같이 제 1, 제 2 의 TFD의 각 상부전극(8, 9)과, 화소전극(6)과, 신호전극(13)의 상층의 패턴을 형성한다.
제24도에는, 화소전극(6)의 평면패턴형상을 일점쇄선으로 나타내고, 신호전극(13)의 평면패턴형상을 2점쇄선으로 나타낸다. 또한 화소전극(6)과 신호전극(13)은, 하부전극층(21b, 21c)상에도 형성된다.
각 신호전극(13)의 앞끝단은, 1라인마다의 구동용 IC(반도체장치) 접속부(29)를 형성하고 있다.
다음에, 제28도에 나타낸 바와 같이, 스퍼터링법에 의하여 5산화탄탈로 이루어지는 보호막(26)을 100 내지 200nm의 두께로 전체면에 형성한다.
그 후, 이 보호막(26)의 전체면에 회전도포법에 의하여 포토레지스트를 형성하고, 소정의 포토마스크를 이용하여 노광과 현상처리를 행하고, 개구부패턴(27a)을 가지는 제 3 의 포토레지스트(27)를 형성한다.
이 제 3 의 포토레지스트(27)의 개구부패턴(27a)은, 제24도에 나타내는 하부전극(21a, 21b)의 연접부(공전부)(21d)와, 구동용 IC 접속부(29)에 각각 대응하는 위치에 형성되고, 그것에 의하여 보호막(26)에 2점쇄선과 점으로 나타내는 개구부(26a, 26b)를 형성할 수 있도록 하고 있다.
즉, 이 제 3 의 포토레지스트(27)를 에칭마스크로 이용하여, 하부전극층의 연접부(21d)와 구동용 IC 접속부(29)상의 보호막(26)을 건식에칭법에 의하여 에칭하고, 제29도에 나타낸 바와 같이 개구부(26a, 26b)[개구부(26b)는 제24도에만 나타냄)를 가지는 보호막(26)을 형성한다.
개구부(26a)로부터는, 또한 양극산화층(7)과 탄탈로 이루어지는 하부전극층의 연접부(21d)에 대한 에칭을 차례로 행한다.
그것에 의하여, 제24도에 나타낸 바와 같이 하부전극층(21a)이 신호전극(13)의 하부전극층(21b)으로부터 분리되고, 제 1 의 TFD(11)와 제 2 의 TFD(12)을 위한 섬형상의 하부전극(5)으로 된다.
보호막(26)은, TFD(11, 12)을 형성하는 제 1 의 기판(1)상의 신호전극(13)및 화소전극(6)과, 이것에 대향하는 제 2 의 기판(2)상의 대향전극(주사전극)의 사이에서 쇼트가 발생하는 것을 방지하기 위하여 형성한다. 또한, 제24도에 있어서, 도시의 편의상 보호막(26)자체는 도시하지 않았으며, 개구부(26a, 26b)만을 나타내고 있다.
그렇지만, 이러한 작성예에 의하면, 제24도의 평면도와, 제29도의 단면도에 나타낸 바와 같이, 신호전극(13)과 접속하는 제 1 의 TFD(11)과, 화소전극(6)과 접속하는 제 2 의 TFD(12) 이외에, 이물질(31)에 의하여 신호전극(13)의 하부전극층(21b)으로부터 돌출하여 형성된 하부전극층(21c)에 의하여, 이상박막다이오드부(30)가 형성되어버린다.
이러한 이상박막다이오드부(30)가 형성됨으로써, TFD(11, 12)의 부분과 액정의 용량비가 변화하고, 액정구동전압의 드레시호울드치(문턱치) 전압이 바뀐다. 그것에 의하여, 제22도에 나타낸 신호전압(13)과 대향전극(15)의 사이에 소정의 전압을 인가하여도 온전류가 흐르지 않고, 액정(4)의 배향상태가 변화하지 않는 화소로 되어, 액정 표시 장치가 점결함을 발생한다는 문제점이 있었다.
또한, 제24도에 나타낸 바와 같이, 화소전극(6) 끼리가 단락하는 화소간쇼트(32), 신호전극(13)과 화소전극(6)이 단락하는 신호전극·화소간쇼트(33), 신호전극(13)끼리가 단락하는 신호전극간 쇼트(34)등의 결함도 발생하는 것이다.
이들 쇼트결함은, 탄탈로 이루어지는 하부전극층 재료(21) 또는 투명전극막(24)의 에칭 잔여물에 의하여 발생하고, 이러한 쇼트결함의 발생에 의하여도 액정 표시 장치는 점결함을 발생하고, 표시품질이 저하한다고 하는 문제가 있다.
이러한 박막다이오드(TFD)를 스위칭소자로서 이용하는 액정 표시 장치에 있어서의 문제점은, 박막트랜지스터(TFT)를 스위칭소자로서 이용하는 액정 표시장치에 있어서도 마찬가지로 발생한다.
그것을 제30도에 의하여 설명한다. 제30도는 종래의 박막트랜지스터를 이용한 액정 표시 장치를 구성하는 액티브 매트릭스 기판의 부분적인 평면도이다.
이 액정 표시 장치의 액티브 매트릭스 기판은, 상술한 종래예에 있어서의 제 1 의 기판측에 상당하고, 투명한 유리로 이루어지는 기판(1)상에, 동일재료로 게이트전극(G)과 주사전극(41)을 형성하고 있다.
그리고, 이 게이트전극(G)과 주사전극(41)의 표면에 양극산화층을 형성하고, 또한 그 위에 절연성피막을 형성하여 양극산화층과 동시에 게이트 절연막을 구성하지만, 이것은 도시를 생략하고 있다.
이 게이트 절연막상에 소스영역(47s)과 드레인영역(47d)및 중앙의 채널영역을 형성하는 반도체층(47)을 형성하고, 그 반도체층(47)상에 채널스톱층(48)을 형성하고 있다. 또한, 투명전극막으로 이루어지는 화소전극(50)을 형성한다.
채널스톱층(48)상에, 도시를 생략한 오믹콘택트층을 통하여 신호전극(42)과 연속하는 소스전극(S) 및 화소전극(50)에 도통하는 드레인영역(D)을 형성하여, 박막트랜지스터(40)를 구성하고 있다.
또한, 화소전극(50)의 박막트랜지스터(40)와 반대쪽의 영역과, 주사전극(41)에 형성한 도면중에 파선으로 나타낸 광폭부(41a)와, 그 사이에 형성한 도시하지 않은 게이트절연막에 의하여, [금속-절연막-금속] 구조로 되는 축적용량(C)을 형성한다.
주사전극(41)과 신호전극(42)의 끝단부에는, 각각 이 액정 표시 장치를 구동하는 구동용 IC를 실장하기 위한 구동용 IC 접속부(44a, 44b)를 형성하고 있다.
이와 같은 구성에 있어서도, 기판상에 박막다이오드를 작성하는 경우와 마찬가지로, 포토레지스트의 노광처리와 현상처리공정에 있어서 발생하는 이물질에 기인하여, 화소내의 화소전극(50)과 신호전극(42)의 사이, 화소전극(50)과 주사전극(41)의 사이에, 또는 이 액정 표시 장치를 구동하는 구동용 IC로의 신호경로인 신호전극(42) 상호간, 주사전극(41) 상호간, 및 주사전극(41)과 신호전극(42)의 사이에, 전극사이의 단락인 쇼트결함(53a 내지 53e)이 발생하는 일이 있다.
한 개의 화소면적을 작게 미세화한 액정 표시 장치에 있어서는, 각각의 전극사이의 간극수치가 작게되기 때문에, 이러한 쇼트결함이 다발한다.
이러한 박막다이오드 또는 박막트랜지스터를 스위치소자로서 이용하는 액정 표시 장치에 있어서의 화소간쇼트나 전극간 쇼트 등의 쇼트결함의 원인은, 포트레지스트의 패터닝 등의 처리공정중에 먼지 등의 부착에 의하여 발생한다. 이 먼지의 발진원은 제조장치나 인간에 의한 것이 태반을 점하고 있고, 이 먼지의 발생을 없도록 하는 것은 매우 곤란하다. 그리고, 이들 쇼트결함에 의하여, 액정 표시 장치는 표시결함을 자주 발생하게 되고, 표시품질이 나쁘게 된다. 또한, 액정 표시 장치를 제조할 때의 수율이 저하되는 원인이기도 하다.
더우기, 근래에는, 액티브매트릭스형의 액정 표시 장치는, 대화면이면서도 고화질이 요구되고 있으며, 또한 액정패널을 이용한 접안단말이나 프로젝션 텔리비젼, 내비게이션 텔리비젼 등 응용이 넓어지고 있고, 보다 고정밀 패턴으로 높은 수율이 요구되고 있다.
본 발명은, 이러한 문제점을 해결하고, 박막다이오드나 박막트랜지스터를 스위칭소자로서 이용하는 액정 표시 장치의 표시품질을 향상시키는 것, 및 표시품질이 좋은 액정 표시 장치를 수율이 좋게 제조할 수 있도록 하는 것을 목적으로 한다.
[발명의 개시]
본 발명은, 소정의 간격을 두고 대향하는 각각 투명한 제 1 의 기판과 제 2 의 기판의 사이에 액정을 봉입하고, 제 1 의 기판상에, 신호전극 및 각 표시화면을 구성하는 화소전극을 형성함과 동시에, 그 신호전극과 각 화소전극의 사이에 이 각 화소전극으로의 전류의 흐름을 제어하는 스위칭소자로서 각각 박막다이오드를 형성하고, 제 2 의 기판에, 제 1 의 기판상의 각 화소전극과 액정을 통하여 대향하는 대향전극을 형성한 액정 표시 장치에 있어서, 상기의 목적을 달성하기 위하여 다음과 같이 한 것이다.
즉, 상기 제 1 의 기판상에, 신호전극과 각 화소전극 및 각 박막다이오드를 덮도록, 전체면에 5산화 탄탈 등에 의한 보호막을 형성하고, 그 보호막의 상기 화소전극 상호간, 신호전극과 화소전극의 사이, 및 신호전극 상호간에 대응하는 위치에 각각 개구를 가지는 개구부를 형성하고, 그 개구부내의 신호전극 및 화소전극을 형성하는 전극층 재료의 잔막부를 에칭에 의하여 제거하고 있다.
이와 같이 함으로써, 각 전극을 형성하는 에칭의 시에 화소간쇼트나 전극간 쇼트 등의 쇼트결함이 발생하여도, 최종적으로는 그들의 쇼트결함으로 되는 잔막부가 제거되므로, 표시결함이 생기는 일은 거의 없게 되고, 표시품질이 향상됨과 동시에, 액정 표시 장치 제조시의 수율도 대폭으로 향상된다.
또한, 신호전극과 각 화소전극의 사이에, 각각 2 개의 박막다이오드가 백투백접속되어 형성되며, 그 2 개의 박막다이오드의 공통의 하부전극과 신호전극의 하부전극층이 양극산화를 위하여 연접부에 의하여 연접하여 형성되어 있는 액정 표시 장치의 경우에는, 상기 보호막의 개구부가 그 연접부에 대응하는 위치에도 개구를 가지며, 그 개구내의 연접부도 잔막부와 동시에 에칭에 의하여 제거되도록 한다.
또한, 이러한 박막다이오드를 이용한 액정 표시 장치의 본 발명에 의한 제조방법은 다음의 각 공정을 가진다.
(1) 상기 제 1 의 기판상의 전체면에 하부전극층 재료를 형성하고, 그 하부전극층 재료상에 제 1 의 포토레지스트를 패터닝하고, 그 제 1 의 포토레지스트를 에칭마스크에 의하여 에칭을 행하여 상기 박막다이오드의 하부전극층을 형성한 후, 제 1 의 포토레지스트를 제거하는 제 1 의 공정.
(2) 양극산화처리에 의하여 상기 하부전극층의 표면에, 박막다이오드의 비선형저항층으로 되는 양극산화층을 형성하는 제 2 의 공정.
(3) 상기 하부전극층 및 그 표면에 양극산화층을 형성한 제 1 의 기판의 전체면에 투명전극막을 형성하고, 그 투명전극막상에 제 2 의 포토레지스트를 패터닝하고, 그 제 2 의 포토레지스트를 에칭마스크로 하여 에칭을 행하여, 박막다이오드의 상부전극과 신호전극 및 화소전극을 형성한 후, 제 2 의 포토레지스트를 제거하는 제 3 의 공정.
(4) 상기 제 1, 제 2 의 공정을 거쳐 제 1 의 기판의 전체면에 보호막을 형성하고, 그 보호막상에 제 3 의 포토레지스트를 패터닝하고, 그 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행하여, 보호막의 화소전극상호간, 신호전극과 화소전극의 사이, 및 상기 신호전극 상호간에 대응하는 위치에 각각 개구를 형성함과 동시에, 그 후 상기 각 개구내의 하부전극층 및 투명전극막의 잔막부를 제거하는 제 4 의 공정.
이 제조방법에 의하여, 박막다이오드를 스위칭소자로서 이용하는 표시품질이 높은 액정 표시 장치를 수율좋게 제조할 수 있다.
또한, 상기 제 4 의 공정에 있어서, 보호막에 개구부를 형성하는 에칭 시에 오버에칭을 행하여, 형성된 개구내의 하부전극층의 잔막부를 제거하고, 그 후 제 3 의 포토레지스트를 붙인채로 투명전극막 재료에 대한 에칭을 행하여, 보호막의 각 개구내의 투명전극막의 잔막부를 제거한 후, 제 3 의 포토레지스트를 제거할 수 있다.
또는, 오버에칭에 의하여 보호막의 각 개구내의 하부전극층의 잔막부를 제거한 후, 제 3 의 포토레지스트를 제거하고, 보호막을 에칭마스크로 하여 에칭을 행하고, 보호막의 각 개구내의 투명전극막의 잔막부를 제거하도록 하여도 좋다. 또한, 상기 제 3 의 공정에서, 투명전극막의 에칭에 의하여 박막다이오드의 상부전극과, 신호전극 및 화소전극을 형성할 때에, 이 액정 표시 장치를 구동하기 위한 구동용 IC의 접속부를 신호전극과 연속하여 형성하는 것이 가능하다.
그 경우에는, 상기 제 4 의 공정에서, 보호막을 형성한 후 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행하고, 보호막의 화소전극 상호간, 신호전극과 화소전극의 사이, 신호전극 상호간, 및 구동용 IC의 접속부에 대응하는 위치에 각각 개구를 형성함과 동시에, 오버에칭을 행하여 상기 각 개구내의 하부전극층의 잔막부를 제거한다.
그 후, 상기 보호막의 구동용 IC의 접속부에 대응하는 위치의 개구를 덮도록 수지막을 형성한다.
또는, 상기 오버에칭에 의하여 보호막의 각 개구내의 하부전극층의 잔막부를 제거한 후, 제 3 의 포토레지스트를 제거하고, 제 3 의 포토레지스트를 제거하고, 보호막의 구동용 IC의 접속부에 대응하는 위치의 개구를 덮도록 수지막을 형성하고, 그 보호막 및 수지막을 에칭마스크로 하여 에칭을 행하고, 수지막에 덮여있지 아니한 보호막의 각 개구내의 투명전극막의 잔막부를 제거하도록 하여도 좋다.
본 발명은 또한, 소정의 간격을 두고 대향하는 각각 투명한 제 1 의 기판과 제 2 의 기판의 사이에 액정을 봉입하고, 그 제 1 의 기판상에, 주사전극 및 신호전극과 각 표시화면을 구성하는 화소전극을 형성함과 동시에, 그 주사전극 및 신호전극과 각 화소전극의 사이에 이 각 화소전극으로의 전류의 흐름을 제어하는 스위칭소자로서 각각 박막트랜지스터 형성한 액정 표시 장치에 있어서, 상기의 목적을 달성하기 위하여 다음과 같이 한 것이다.
즉, 상기 제 1 의 기판상에, 주사전극 및 신호전극과 각 화소전극 및 각 박막트랜지스터를 덮도록, 전체면에 보호막을 형성하고, 그 보호막의 적어도 신호전극과 화소전극의 사이, 주사 전극상호간, 및 신호전극 상호간에 대응하는 위치에 각각 개구를 가지는 개구부를 형성하고, 그 개구부내의 주사전극, 신호전극 및 화소전극을 형성하는 전극층 재료의 잔막부를 에칭에 의하여 제거한 것이다.
그리고, 이러한 스위칭소자로서 박막트랜지스터를 이용한 액정 표시 장치인 본 발명에 의한 제조방법은 다음의 각 공정을 가진다.
(1) 제 1 의 기판상에, 주사전극 및 신호전극과 각 화소전극 및 각 박막트랜지스터를 구성하는 게이트전극과 소스전극 및 드레인전극을, 각각 각 전극재료에 의한 전극막의 형성과, 그 전극막 상으로의 포토레지스트의 패터닝, 및 그 패터닝된 포토레지스트를 에칭마스크로 한 에칭처리를 반복함으로써 형성하는 제 1 의 공정.
(2) 상기 각 전극 및 박막트랜지스터가 형성된 기판의 전체면에 보호막을 형성하고, 이 보호막상에 포토레지스트를 패터닝하고, 그 패터닝된 포토레지스트를 에칭마스크로 하여 보호막을 에칭하여, 적어도 신호전극과 화소전극의 사이, 주사전극 상호간, 및 신호전극 상호간에 대응하는 위치에 각각 개구를 형성함과 동시에, 그 후 상기 각 개구부내의 상기 전극막의 잔막부를 제거하는 제 2 의 공정.
또한, 상기 제 1 의 공정에 있어서, 이 액정 표시 장치를 구동하기 위한 구동용 IC의 접속부로서, 주사전극과 연속하는 접속부와 신호전극과 연속하는 접속부를 형성하는 것이 가능하다.
그 경우에는, 상기 제 2 의 공정에 있어서, 보호막을 에칭하고, 적어도 신호전극과 화소전극의 사이, 주사전극 상호간, 및 신호전극 상호간에 대응하는 위치에 개구를 형성하는 때에, 상기 각 구동용 IC의 접속부에 대응하는 위치에도 개구부를 형성한다.
그리고, 그 보호막의 구동용 IC의 접속부에 대응하는 위치의 개구를 덮도록 수지막을 형성하고, 상기 포토레지스트와 이 수지막, 또는 상기 보호막과 이 수지막을 에칭마스크로 하여 에칭을 행하고, 상기 수지막에 덮여있지 아니한 보호막의 각 개구내의 전극막의 잔막부를 제거한다. 그 후, 수지막 또는 상기 포토레지스트와 수지막을 제거한다.
본 발명은 또한, 다음의 각 공정을 가지는 박막트랜지스터를 이용한 액정 표시 장치의 제조방법도 제공한다.
(1) 상기 제 1 의 기판상의 전체면에 주사전극으로도 되는 게이트전극재료를 형성하고, 그 게이트전극 재료상에 제 1 의 포토레지스트를 패터닝하고, 그 제 1 의 포토레지스트를 에칭마스크로 하여 상기 게이트전극재료를 에칭하고, 박막트랜지스터의 게이트 전극과 상기 주사전극과 이 액정 표시 장치를 구동하기 위한 제 1 의 구동용 IC 접속부를 형성한 후, 제 1 의 포토레지스트를 제거하는 제 1 의 공정.
(2) 이 제 1 의 공정을 거쳐 기판상의 전체면에 게이트 절연막을 형성하고, 이 게이트 절연막상에 제 2 의 포토레지스트를 패터닝하고, 그 제 2 의 포토레지스트를 에칭마스크로 하여 에칭을 행하고, 상기 제 1 의 구동용 IC 접속부상의 게이트 절연막을 제거한 후, 제 2 의 포토레지스트를 제거하는 제 2 의 공정.
(3) 상기 게이트 절연막상에, 반도체층과 채널스토퍼층을 차례로 형성하고, 그 채널스토퍼층상에 제 3 의 포토레지스트를 패터닝하고, 그 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행하고, 상기 채널스토퍼층을 상기 반도체층상에 패터닝한 후, 제 3 의 포토레지스트를 제거하는 제 3 의 공정.
(4) 상기 반도체층 및 채널스토퍼층상에 제 4 의 포토레지스트를 패터닝하고, 그 제 4 의 포토레지스트를 에칭마스크로 하여 반도체층을 에칭하고, 상기 게이트전극과 대향하는 소정형상의 반도체층을 형성한 후, 제 4 의 포토레지스트를 제거하는 제 4 의 공정.
(5) 이 제 4 의 공정을 거쳐 기판상의 전체면에 오믹콘택트층으로 되는 재료의 막을 형성하고, 상기 막상에 제 5 의 포토레지스트를 패터닝하고, 그 제 5 의 포토레지스트를 에칭마스크로 하여 상기 막을 에칭하여 오믹콘택트층을 형성한 후, 제 5 의 포토레지스트를 제거하는 제 5 의 공정.
(6) 이 제 5 의 공정을 거쳐 기판상의 전체면에 투명전극막을 형성하고, 이 투명전극막상에 제 6 의 포토레지스트를 패터닝하고, 그 제 6 의 포토레지스트를 에칭마스크로 하여 상기 투명전극막을 에칭하여 화소전극을 형성한 후, 제 6 의 포토레지스트를 제거하는 제 6 의 공정.
(7) 이 제 6 의 공정을 거쳐 기판상의 전체면에, 박막트랜지스터의 소스전극 및 드레인전극과 상기 신호전극으로 되는 재료의 막을 형성하고, 이 막상에 제 7 의 포토레지스트를 패터닝하고, 그 제 7 의 포토레지스트를 에칭마스크로 하여 에칭처리를 행하고, 소스전극 및 드레인전극과, 신호전극과, 제 2 의 구동용 IC 접속부를 형성한 후, 제 7 의 포토레지스트를 제거하는 제 7 의 공정.
(8) 이 제 7 의 공정을 거쳐 기판상의 전체면에 보호막을 형성하고, 상기 보호막상에 제 8 의 포토레지스트를 패터닝하고, 그 제 8 의 포토레지스트를 에칭마스크로 하여 상기 보호막을 에칭하고, 상기 주사전극과 화소전극의 사이, 신호전극과 화소전극의 사이, 주사전극 상호간, 신호전극 상호간, 및 주사전극과 신호전극의 사이의 적어도 한군데 이상에 대응하는 위치에 개구를 형성하는 제 8 의 공정.
(9) 상기 보호막의 제 1 및 제 2 의 구동용 IC 접속부에 대응하는 위치에 형성된 개구를 덮도록 수지막을 형성하는 제 9 의 공정.
(10) 그 후, 상기 수지막과 제 8 의 포토레지스트 또는 보호막을 에칭마스크로 하여, 상기 수지막에 덮이지 않은 각 개구내의 전극막의 잔막부를 제거하는 제 10 의 공정.
본 발명은, 시계, 전자계산기, 비디오카메라, 그 밖의 각종 전자기기의 표시기로서 광범위하게 사용되고 있는 모노크롬 또는 칼라의 액정 표시 장치와 그의 제조방법에 관한 것이다.
그리고 특히, 표시화면에 매트릭스상태로 배치하는 각 화소에 대하여 형성되는 비선형 소자인 박막다이오드나 박막 트랜지스터를 제어하여, 액정을 구동하는 액정 표시 장치의 구조와, 그의 제조방법에 관한 것이다.
제1도는 본 발명에 의한 박막다이오드를 사용하는 액정 표시 장치의 일실시예를 나타내는 부분적인 평면도이다.
제2도 내지 제6도는 그 액정 표시 장치의 제조공정을 설명하기 위한 제1도의 C-C 선에 따른 단면도이다.
제7도는 본 발명에 의한 박막다이오드를 사용하는 액정 표시 장치의 다른 실시예를 나타내는 부분적인 평면도이다.
제8도는 박막트랜지스터를 사용하는 액정 표시 장치의 등가회로도이다.
제9도는 본 발명에 의한 박막트랜지스터를 사용하는 액정 표시 장치의 실시예를 나타내는 액티브 매트릭스 기판의 부분적인 평면도이다.
제10도는 제9도의 E-E 선에 따른 단면도이다.
제11도 내지 제19도는 그 액정 표시 장치의 제조공정을 설명하기 위한 제10도와 마찬가지인 단면도이다.
제20도는 종래의 박막다이오드를 사용한 액정 표시 장치의 일 예를 나타내는 부분적인 평면도이다.
제21도는 제20도의 A-A 선에 따른 단면도이다.
제22도는 제20도 및 제21도에 나타낸 액정 표시 장치의 등가회로도이다.
제23도는 종래의 박막다이오드를 사용한 액정 표시 장치의 다른 예를 나타내는 제22도와 같은 등가회로도이다.
제24도는 제20도 내지 제22도에 나타낸 액정 표시 장치를 제조하는 때의 종래 기술에 의한 박막다이오드의 작성방법을 설명하기 위한 평면도이다.
제25도 내지 제29도는 마찬가지로 그 각 공정을 설명하기 위한 제24도의 B-B 선에 따른 단면도이다.
제30도는 종래의 박막트랜지스터를 사용하는 액정 표시 장치의 액티브매트릭스기판의 부분적인 평면도이다.
[실시예]
[발명을 실시하기 위한 최량의 형태]
본 발명의 내용을 보다 상세하기 설명하기 위하여, 첨부의 도면을 참조하면서, 본 발명에 의한 액정 표시 장치 및 그 제조방법의 실시의 형태를 설명한다.
[TFD를 사용하는 액정 표시 장치의 실시예]
먼저, 상술한 종래예와 마찬가지로 박막다이오드(TFD)를 스위칭소자로서 사용하는 액정 표시 장치와 그의 제조방법에 본 발명을 적용한 경우의 실시예를 설명한다.
제1도는 그 액정 표시 장치를 나타내는 제24도와 마찬가지인 부분적인 평면도이고, 제2도 내지 제6도는 이 액정 표시 장치의 제조공정을 설명하기 위한 제1도의 C-C 선에 따른 단면도이다.
이들 도면에 있어서, 종래 기술의 설명에 사용한 제20도 내지 제29도와 대응하는 부분에는 동일 부호를 부여하였다.
먼저 제1도와 제6도 및 종래예를 이용한 제22도의 회로도를 이용하여, 본 발명에 의한 액정 표시 장치의 구조를 설명한다.
본 실시예에 의한 액정 표시 장치는, 제1도와 제6도에 나타낸 바와같이, 투명한 유리로 되는 기판(제21도에 있어서의 제 1 의 기판에 상당함)(1)상에 신호전극의 하부전극층(21b)과 박막다이오드의 하부전극(5)으로 되는 탄탈에 의한 하부전극층을 형성하고 있다. 또한 이 하부전극층(21b) 및 하부전극(5)의 표면에 비선형저항층으로서 양극산화층(7)을 형성하고 있다.
또한, 이 양극산화층(7)상에, 산화 인튬주석의 투명전극막에 의한 화소전극(6)과 신호전극(13)과 박막다이오드소자의 상부전극(8, 9)을 형성한다.
이것에 의하여, 신호전극(13)과 접속하는 제 1 의 박막다이오드(TFD)(11)와, 화소전극(6)과 접속하는 제 2 의 박막다이오드(TFD)(12)를 구성한다. 이들 구조는, 제24도와 제29도에 의하여 설명한 종래의 액정 표시 장치와 마찬가지이다.
그리고, 이들을 형성한 기판(1)의 전체면에 보호막(26)을 피복하는 점도 종래와 같으나, 이 실시예에 있어서의 보호막(26)에는, 제1도에 가상선과 점으로 표시한 바와 같이, 구동용 IC(반도체장치)접속부(29)에 대응하는 개구(36a)와, 하부전극(21a, 21b)의 연접부(공전부)(21d)에 대응하는 개구(36b)와, 인접하는 화소전극(6, 6)에 대응하는 개구(36c)와, 화소전극(6)과 신호전극(13) 사이에 대응하는 개구(36d)와, 인접하는 신호전극(13, 13) 사이에 대응하는 개구(36e)로 이루어지는 슬릿형상의 개구부(36)를 형성하고 있다.
이 경우, 구동용 IC 접속부(29)에 대응하는 개구(36a)를 제외한 각 개구(36b 내지 36e)를 제1도에 나타낸 바와 같이 연속하는 슬릿형상의 개구부(36)로 형성하여도 좋으며, 또는 각각의 개구를 독립한 개구부로서 형성하도록 하여도 좋다. 또한, 전극사이의 개구(36c, 36d, 36e)는 인접하는 전극사이의 대략 전체길이에 걸쳐서 슬릿형상으로 형성하는 것이 바람직하다.
이 개구부(36)중, 구동용 IC 접속부(29)에 대응하는 개구부(36a)는, 보호막(26)만을 개구시켜서, 신호전극(13)과 일체로 형성되어 있는 구동용 IC 접속부(29)의 투명도전막을 노출시키기 위한 것으로서, 그 이상의 에칭은 되지 않는다.
그러나, 그 밖의 개구(36b 내지 36e)에 대해서는, 그 개구내에 형성되어 있는 기판(1)상의 전체의 층, 즉 신호전극(13) 및 화소전극(6)을 형성하는 투명전극막, 제 1, 제 2 의 TFD(11, 12)의 하부전극(5)으로 되는 하부전극층(21a) 및 신호전극(13)의 하부전극층(21b)등을 형성하는 하부전극층, 및 그 표면에 형성된 양극산화층(7)을 모두 에칭에 의하여 제거하고 있다.
이것에 의하여, 연접부(21d)의 에칭에 의하여, 하부전극층(21a)이 신호전극(13)의 하부전극층(21b)으로부터 분리되고, 제 1, 제 2 의 TFD(11, 12)을 위한 섬형상의 하부전극(5)으로 됨과 동시에, 제1도 및 제6도에 나타낸 바와 같이, 이상박막다이오드부(30)가 신호전극(13)으로부터 분리되고, 제1도에 1 점쇄선으로 나타낸 바와 같이 화소간쇼트(32), 신호전극·화소간쇼트(33), 혹은 신호전극사이의 쇼트(34)가 발생하고 있다고 하여도, 그들이 절단되어 쇼트상태가 제거된다.
따라서, 이 액정 표시 장치는 표시점 결함의 발생요인이 제거되어 있으며, 표시품질이 양호한 것이다.
또한, 이들 도면에는 종래예의 제21도에 나타낸 배향막(18)은 도시하지는 않았으나, 제21도에 나타낸 액정 표시 장치와 마찬가지로 기판(1)과 이것에 대향하는 제 2 의 기판의 사이에 액정을 봉입하여 액정 표시 장치를 완성시키는 때에는, 내면 전체에 배향막을 형성한다.
또한, 이 액정 표시 장치에 있어서도, 제22도에 나타낸 등가회로도와 마찬가지로, 제 1 의 TFD(11)와 제 2 의 TFD(12)와는, 백투백접속(역방향의 직렬 접속)되어 있다.
이것에 의하여, 신호전극(13)으로부터 화소전극(6)측으로 흐르는 전류치와, 화소전극(6)으로부터 신호전극(13)측으로 흐르는 전류치와는, 2개의 박막다이오드(11, 12)의 순방향 전류치와 역방향 전류치와의 합으로 되기 위하여 같게되며, 대칭인 전류-전압 특성을 가지는 박막다이오드 소자를 얻을 수가 있다.
그것에 의하여, 이 액정 표시 장치의 구동회로에는 오프셋회로를 형성할 필요가 없고, 액정의 고정패턴 잔상현상의 원인을 되는 직류전류가 걸리지 않고, 또한 구동회로의 저코스트도 도모되는 이점이 있다.
[TFD를 이용한 액정 표시 장치의 제조방법]
다음에, 이 액정 표시 장치의 제조방법, 특히 박막다이오드 소자의 작성방법을 설명한다.
제2도 내지 제6도는 그 제조공정을 나타내는 도면이지만, 제2도 내지 제4도는, 상술한 종래 방법의 설명에 이용한 제25도 내지 제27도와 마찬가지이다.
먼저, 제2도에 나타낸 바와 같이, 투명한 유리로 이루어지는 기판(1)상에, 하부전극층 재료(21)인 탄탈을 스퍼터링법에 의하여 100 nm의 막두께로 형성한다.
그 후, 포지티브형의 포토레지스트를 하부전극층 재료(21)상의 전체면에, 회전도포법에 의하여 형성하고, 제 1 의 포토레지스트를 이용하여 노광처리와 현상처리에 의하여 포토레지스트의 패터닝을 행하고, 제 1 의 포토레지스트(22)를 형성한다.
여기까지의 처리공정에 있어서, 탄탈로 이루어지는 하부전극층 재료(21)를 형성한 직후 또는 그 후에 있어서의 하부전극층 재료(21)상으로의 먼지의 부착이나, 제 1 의 포토레지스트(22)상의 먼지의 부착, 포토마스크의 오염 등에 기인하여, 하부전극층 재료(21)상에 이물질(31)이 형성되는 것이 있다.
다음에, 제3도에 나타낸 바와 같이, 평행평판형 전극구조의 에칭장치의 에칭챔버내에, 에칭가스로서 6불화 유황을 200cc/분과 헬륨을 20 cc/분을 각 유량으로 도입하고, 에칭챔버내의 압력의 50 mTorr로 유지하여, 고주파 전력 1KW을 투입하고, 제 1 의 포토레지스트(22)를 에칭마스크로 하여, 하부전극층 재료(22)인 탄탈막을 에칭하고, 제3도에 나타낸 바와 같이 박막다이오드의 하부전극과 신호전극(13)의 하부층으로 되는 하부전극층(21a, 21b)을 형성한다.
이 하부전극층(21a, 21b)을 형성하는 에칭처리에 있어서, 이물질(31)도 에칭마스크로 되고, 이 예에서는 정규치수보다 큰 패턴형상의 신호전극용의 하부전극층(21b)이 형성되는 것으로 된다. 이 여분으로 형성된 부분을, 제3도 이후의 도면에서는 하부전극층(21c)으로 하고 있다. 이물질(31)의 부착위치에 따라서는, 규정치수보다 큰 패턴형상의 TFD 용의 하부전극층(21a)이 형성되는 경우도 있다.
이 박막다이오드(TFD)의 하부전극(5)으로 되는 하부전극층(21a)과, 신호전극(13)의 하부층으로 되는 하부전극층(21b), 및 여분으로 형성된 하부전극층(21c)의 평면패턴형상을 제1도에 실선과 파선으로 나타내고, 그 최종적으로 남는 영역내에 사선을 나타내고 있다.
그 후, 하부전극층(21a 내지 21c)의 표면을 양극산화처리하고, 제3도에 나타낸 바와 같이 비선형 저항층인 양극산화층(7)을 형성한다. 이 양극산화처리는, 양극산화액으로서 0.1wt% 구연산 용액을 이용하여 행한다.
이 때, 양극산화층(7)은 35nm의 두께로 되도록 양극산화전압을 18V로 설정하고, 0.2 V/분의 속도로 승압하여, 1 시간의 홀드 전압으로 형성한다.
그 후, 제4도에 나타낸 바와 같이, 산화인듐주석(ITO)으로 이루어지는 투명전극막(24)을 전체면에 형성한다. 이 투명전극막(24)은 산소 0.5 내지 1% 함유하는 아르곤 가스를 스퍼터챔버내로 도입하고, 스퍼터 압력을 10mTorr로 제어하는 스퍼터링법에 의하여 100nm의 막두께로 형성한다.
다음에, 포토레지스트를 도포회전법에 의하여 투명전극막(24)상의 전체면에 형성하고, 제 2 의 포토마스크를 이용하여 노광처리와 현상처리를 행하고, 제 2 의 포토레지스트(25)를 형성한다.
그리고, 이 제 2 의 포토레지스트(25)를 에칭마스크로 하여 투명전극(24)을 패터닝한다. 이 투명전극막(24)의 에칭처리는, 염화제 2철과 염산과의 혼합액을 사용하는 습식에칭처리에 의하여 행한다.
또는, 이 투명전극막(24)의 에칭은, 평행평판 전극구조형의 에칭장치의 에칭챔버내에, 메탄을 300cc/분 도입하고, 압력이 10 내지 30 mTorr로 되도록 압력조정하고, 고주파전압(FR)의 전력 3KW을 음극에 투입하고, 이 음극에 피에칭기판을 놓아서 에칭을 행하는 건식에칭법으로도 패터닝하는 것이 가능하다.
그리고, 제 2 의 포토레지스트(25)를 습식박리법에 의하여 제거함으로써, 제5도에 나타낸 바와 같이, 투명전극막(24)으로부터 제 1, 제 2 의 박막다이오드의 각 상부전극(8, 9)과, 화소전극(6)과, 신호전극(13)을 형성한다.
그 후, 전체면에 5산화탄탈로 이루어지는 보호막(26)을 형성한다. 이 보호막(26)은, 진공챔버내에 산소를 3% 포함하는 아르곤 가스를 5mTorr 도입하는 스퍼터링법에 의하여 100nm의 두께로 형성한다.
다음에, 포토레지스트를 회전도포법에 의하여 보호막(26)상의 전체면에 형성하고, 제 3 의 포토마스크를 이용하여 노광처리와 현상처리를 행하여, 제5도에 나타낸 바와 같이 개구부(27a)를 패터닝한 제 3 의 포토레지스트(27)를 형성한다.
이 제 3 의 포토레지스트(27)의 개구부(27a)의 패턴형상은, 보호막(26)에 형성하는 상술한 개구부(36)의 각 개구(36a 내지 36e)(제1도에 가상선과 점으로 나타냄)와 같은 패턴형상이다.
그 후, 이 제 3 의 포토레지스트(27)를 에칭마스크로 이용하여, 평행평판형 전극구조의 에칭장치의 에칭챔버내에, 6불화유황을 200cc/분과 헬륨을 20cc/분과 산소를 30cc/분을 이 유량으로 도입하고, 압력을 50mTorr로 유지하며, 또한 고주파전력 1KW 투입하여, 보호막(26)인 5산화탄탈을 패터닝한다.
그 결과, 보호막(26)의 제 3 의 포토레지스트(27)의 개구부(27a)로부터 노출하는 부분을 에칭하고, 상술한 각 개구(36a 내지 36e)로 이루어지는 개구부(36)를 형성하는 것이 가능하다.
그 때, 저스트에칭시간의 10 내지 20% 증가한 오버에칭을 행함으로써, 각 개구(36b)내에 노출하는 하부전극층의 연접부(21d)를 위시하여, 각 개구(35b 내지 36e)내에 노출하는 하부전극층 재료(21)의 양극산화막(7)을 포함하는 잔막부의 제거를 행하는 것이 가능하다. 그러나, 이 에칭처리에서는, 화소전극(6) 및 신호전극(13)을 형성하는 투명전극막(24)의 잔막부는 에칭되지 않는다.
그래서, 제1도의 평면도에 3점쇄선으로 나타낸 바와 같이, 인쇄법에 의하여 수지막(37)을 구동용 IC 접속부(29)상의 개구(36a)를 덮도록 형성한다. 이 수지막(37)은 구동용 IC 접속부(29)의 단자로 되는 투명전극막이, 그 후의 에칭처리에 의하여 에칭되지 않도록 하는 역할을 하는 것이다.
그 후, 염화제 2 철과 염산의 혼합액을 이용하는 습식에칭법에 의하여, 보호막(36)의 개구(36b 내지 36e)내로 노출하는 투명전극막(24)의 잔막부를 에칭하여 제거한다.
이 투명전극막(24)의 잔막부의 에칭제거는, 건식에칭법에 의하여 행하는 것도 가능하다.
이들의 에칭처리에 의하여, 하부전극층(21a)과 신호전극(13)의 하부전극층(21b)과의 연접부(21d)가 제거되고, 하부전극층(21a)이 신호전극(13)의 하부전극층(21b)으로부터 분리하고, 제 1, 제 2 의 TFD(11, 12)를 위한 섬형상의 하부전극(5)으로 함과 동시에, 제1도 및 제6도에 나타낸 바와 같이, 이상박막다이오드부(30)가 신호전극(13)으로부터 분리되어, 화소간쇼트(32), 신호전극·화소간쇼트(33), 또는 신호전극간 쇼트(34)등의 결함의 원인으로 되는 투명전극막(24) 및 하부전극재료(21)의 잔막부를 제거할 수 있다.
따라서, 이들 쇼트가 발생하고 있더라도, 절단되어 쇼트상태가 제거된다.
최후로, 제 3 의 포토레지스트(27)와 수지막(37)을 제거하면 제6도에 나타낸 바와 같이 된다. 이와 같이 하여, 각 화소마다에 스위칭회로를 구성하는 2개씩의 박막다이오드를, 3매의 포토마스크를 사용하여 형성하는 것이 가능하다.
또한, 이상 설명한 제조방법과는 별개의 제조방법으로서, 보호막(26)을 에칭한 후, 제 3 의 포토레지스트(27)를 제거하고, 보호막(26)과 수지막(32)을 에칭마스크로 하여, 염화제 2 철과 염산의 혼합액을 이용하는 습식에칭법, 또는 건식에칭법에 의하여, 보호막(26)의 각 개구(36b 내지 36e)내에 노출하는 투명전극막(24)의 잔막부를 제거하고, 그 후, 수지막(37)의 제거를 행하는 공정을 채용하여도 좋다.
이 실시예에 의한 액정 표시 장치와 그 제조방법은, 종래의 제조공정의 마스크 수를 증가하지 않고 제 3 의 포토레지스트(27)를 마스크로 하여, 하부전극층 재료(21)와 투명전극막(24)의 쇼트결함영역을 제거하는 것이 가능하다. 그것에 의하여, 표시점결함의 발생을 매우 적게 하는 것이 가능하게 된다.
또한, 상술한 액정 표시 장치의 제조방법에 있어서, 인쇄법에 의하여 구동 IC 접속부(29)에 대한 개구(36a)를 덮는 수지막(37)을 형성하지 않고, 보호막(26)의 에칭시에 하부전극층 재료(21)에 의한 쇼트결함을 제거하는 것만으로도, 점결함의 발생이 적은 고품질의 액정 표시 장치를 제조하는 것이 가능하다.
[1 화소에 1 개의 TFD를 사용하는 실시예]
상술한 본 발명에 의한 액정 표시 장치의 구조와 그 제조방법으로는, 제23도에 그 등가회로도를 나타낸 바와 같이 1 화소에 1 개의 TFD를 사용하는 액정 표시 장치에 대하여도 유효하다.
제7도는 본 발명을 적용한 1 화소에 1 개의 TFD를 사용하는 액정 표시 장치의 제1도와 마찬가지인 도면이다. 이 도면에서 제1도와 대응하는 부분에는 동일한 부호를 부여하고, 그들의 설명은 생략한다.
이 액정 표시 장치의 박막다이오드(TFD:10)는, 신호전극(13)의 하부전극층(21b)으로부터 연이어 설치되도록 형성된 하부전극(5′)과 화소전극(6)으로 연이어 형성되도록 형성된 상부전극(9′)과 하부전극(5′)상에 형성된 도시를 생략한 양극산화층에 의하여 구성되어 있고, 하부전극(5′)을 신호전극(13)의 하부전극층(21b)에서 분리시킬 필요가 없으므로, 상술한 실시예와 같은 보호막의 개구부(36)에 제1도에 나타낸 개구(36b)를 형성하지 않은 것 외에는, 상술한 실시예와 같다.
이 액정 표시 장치의 제조공정도, 상술한 실시예의 제조공정과 대략 동일하며, TFD(10)를 작성하기 위한 하부전극 및 상부전극의 형성패턴이 다를 뿐이다.
이 실시예에 있어서도, 보호막의 개구부(36)가 각 개구(36c 내지 36e)내의 모든 전극층의 잔막부가 에칭에 의하여 제거되므로, 이상박막다이오드부는 절단되고, 화소간쇼트(32), 신호전극·화소간쇼트(33), 또는 신호전극간 쇼트(34)등의 결함이 있더라도 그들은 전부 절단제거되므로, 점결함으로 되는 것은 아니다.
[TFT를 사용하는 액정 표시 장치의 실시예]
다음에, 본 발명을 스위칭소자로서 박막트랜지스터(TFT)를 사용하는 액정 표시 장치에 적용한 실시예에 대하여, 제8도 내지 제19도를 사용하여 설명한다.
이 실시예의 액정 표시 장치는, 제8도에 그 등가회로를 나타내는 바와같이, 주사전극(41)과 신호전극(42)의 사이에 매트릭스형상으로 박막트랜지스터(TFT)(40)를 형성한다. 그리고 박막트랜지스터(40)의 소스전극(S)은 신호전극(42)에 접속하고, 드레인전극(D)은 축적용량(C)과 액정(4)에 접속하고 있다.
그리고, 주사기간중에 주사전극(41)을 통하여 박막트랜지스터(40)의 게이트전극(G)에 인가하는 게이트전압에 의하여 박막트랜지스터(40)는 온상태로 되고, 신호전극(42)을 통하여 인가하는 신호전압에 의하여 액정(4)과 축적용량(C)에 대하여 충분한 충방전을 행한다. 비주사기간에는 박막트랜지스터(40)는 오프상태로 되고, 액정(4)과 축적용량(C)에 축적된 전하가 충분히 유지된다.
이와 같이, 각 화소마다에 스위칭소자로서 박막트랜지스터(40)를 형성한 발명에 의한 액정 표시 장치의 구조를 그 액티브 매트릭스기판의 부분적인 평면도인 제9도와, 그 E-E 선에 따른 확대단면도인 제10도를 이용하여 설명한다.
투명한 유리로 이루어지는 기판(1)상에, 동일재료로 구성되는 게이트전극(G)과 주사전극(41)을 형성한다. 그리고, 이 게이트전극(G)과 주사전극(41)의 표면에 양극산화층(43)을 형성한다.
또한, 이 액정 표시 장치를 구동하는 구동용 IC(반도체장치)를 실장하는 영역인 구동용 IC 접속부(44a, 44b)가 개구하도록, 절연성 피막(45)을 형성한다. 그리고, 이 양극산화층(43)과 절연성피막(45)에 의하여 게이트절연막(46)을 구성한다.
이 게이트 절연막(46)상에 반도체층(47)을 형성한다. 이 반도체층(47)에는 채널영역(47c)과 소스영역(47s)과 드레인영역(47d)을 형성한다.
또한, 이 반도체층(47)상에 채널스토퍼층(48)을 형성한다. 이 채널스토퍼층(48)은, 그 위에 형성되는 오믹콘택트층(49)에 포함되는 불순물이 반도체층(47)의 채널영역(47c)으로 확산하여, 박막트랜지스터의 특성, 특히 문턱치 전압이 변동하지 않도록 형성하고 있다. 그 때문에, 채널스토퍼층(48)의 평면패턴형상은, 반도체층(47)의 거의 중앙부의 채널영역(47c)상에, 오믹콘택트층(49)으로부터의 불순물이 확산하지 않도록 형성한다. 오믹콘택트층(49)은, 그 위에 형성되는 소스전극(S) 및 드레인전극(D)과 반도체층(47)의 접속저항을 절감하는 역할을 가진다.
또한, 투명전극막으로 이루어지는 화소전극(50)을 형성한다. 축적용량(C)은, 화소내의 박막트랜지스터와 반대측의 영역에 형성되고, 주사전극(41)의 제9도에 파선으로 나타내는 광폭부(41a)와 게이트 절연막(46)과 화소전극(50)에 의한 금속-절연막-금속구조로 이루어지는 용량으로 된다.
그리고, 이 반도체층(47)상에 소스전극(S)과 드레인전극(D)을 형성하고, 드레인전극(D)은 화소전극(50)과 접속하도록 구성한다. 소스전극(S)은 신호전극(42)과 일체로 되도록 패턴형성하고 있다.
또한, 이러한 각 전극을 형성한 기판(1)의 전체면에 보호막(51)을 형성한다. 그리고, 이 보호막(51)에 슬릿형상의 개구부(52)를 형성한다. 이 개구부(52)는, 제9도에 가상선과 점으로 나타낸 바와 같이, 신호전극(42)과 신호전극(42)의 사이의 개구(52a)와, 주사전극(41)과 주사전극(41)의 사이의 개구(52b)와, 주사전극(41)과 신호전극(42)의 사이의 개구(52c)와, 신호전극(42)과 화소전극(50) 사이의 개구(52d)와, 주사전극(41)과 화소전극(50)의 사이의 개구(52e), 및 구동용 IC 접속부(44a, 44b)에 대응하는 개구(52f, 52g)로 이루어진다. 또한 제9도에서는 도시의 편의상 보호막(51) 자체는 도시하지 않고, 그 개구부(52)만을 도시하고 있다.
이와 같이 보호막(51)에 슬릿형상의 개구부(52)를 형성함으로써, 그 개구부(52)를 형성할 때의 오버에칭처리와, 개구부(52)를 형성한 후의 에칭처리에 의하여, 신호전극(42)과 신호전극(42)의 사이, 주사전극(41)과 주사전극(41)의 사이, 주사전극(41)과 신호전극(42)의 사이, 신호전극(42)과 화소전극(50)의 사이, 및 주사전극(41)과 화소전극(50)의 사이에, 각각 발생하는 쇼트결함(53a 내지 53e)을 에칭 제거할 수 있다.
따라서, 액정 표시 장치의 표시점 결함의 발생요인을 제거할 수 있으며, 표시품질이 양호한 액정 표시 장치를 제공하는 것이 가능하다.
또한, 보호막(51)의 개구(52f, 52g)는, 구동용 IC 접속부(44a, 44b)의 단자로 이루어지는 투명전극막을 노출시키기 위하여 형성된다.
[TFT를 이용한 액정 표시 장치의 제조방법]
다음에, 상술한 구조의 박막트랜지스터를 구비한 액정 표시 장치의 제조방법을, 제9도의 평면도, 그 E-E 선에 따른 확대단면도인 각 제조공정을 나타내는 제11도 내지 제19도를 이용하여 설명한다.
먼저, 제11도에 나타낸 바와 같이, 투명한 유리로 이루어지는 기판(1)상의 전체면에, 주사전극재료로도 되는 게이트전극재료(55)인 탄탈을 스퍼터링법에 의하여, 300 내지 500nm의 막두께로 형성한다. 이 게이트전극재료(55)는. 몰리브덴 또는 알루미늄도 좋다.
그 후, 포지티브형 포토레지스트를 게이트전극재료(55)상에 전체면에 회전도포법에 의하여 형성하고, 제 1 의 포토마스크를 이용하여 노광처리와 현상처리를 행하고, 포토레지스트를 게이트전극과 주사전극형상으로 패터닝을 행하고, 제 1 의 포토레지스트(56)를 형성한다.
다음에, 평행평판형 전극구조의 에칭장치인 에칭챔버내에서, 에칭가스로서 6불화 유황을 200cc/분과 헬륨을 20cc/분과 산소 30cc/분을 이 유량으로 도입하고, 에칭챔버내 압력을 50 mTorr로 유지하고, 고주파 전력 1KW 투입하고, 제 1 의 포토레지스트(56)를 에칭마스크로 이용하여 탄탈의 게이트전극재료(55)를 에칭하고, 제12도에 나타낸 게이트 전극(G)과 주사전극(41)을 형성한다.
이 때 주사전극(41)에는, 액정 표시 장치를 구동하기 위한 구동용 IC(반도체장치)를 접속하는 영역인 구동용 IC 접속부(44a)도 동시에 형성한다.
또한, 제9도에 나타낸 바와 같이, 인접하는 주사전극(41)의 일부를 후에 형성하는 화소전극(50)측으로 돌출하도록 광폭부(41a)를 가지는 패턴형상으로 하여, 축적용량(C)의 하전극으로 한다.
그 후, 제 1 의 포토레지스트(56)를 제거하고, 구동용 IC 접속부(44a)를 수지막으로 마스크하여 양극산화처리를 행하고, 제12도에 나타낸 바와 같이, 게이트전극(G)과 주사전극(41)의 표면에 양극산화층(43)을 100 내지 150 nm의 두께로 형성한다. 이 양극산화층(43)은, 양극산화액으로서 0.1 wt%의 구연산용액을 이용하여, 양극산화전압 30 V로 설정하고 0.6/분의 속도로 승압하여, 1시간의 홀드전압으로 성형한다.
또한, 게이트 절연막하층을 구성하는 양극산화층은, 산소분위기중의 열산화로 형성하여도 유효하다.
따라서, 게이트 절연막 상층을 구성하는 절연성 피막(45)으로서, 질화실리콘막을 플라즈마화학 기상성장법에 의하여, 200 내지 300 nm의 두께로 제13도에 나타낸 바와 같이 전체면에 형성한다. 이 질화실리콘막의 형성은, 실란가스와 암모니아가스를 다음과 같이 기상반응시켜서 형성한다.
3 SiH4+ 4NH3→ Si3N4+ 12H2
게이트 전극(G) 상의 양극산화층(43)과 이 절연성피막(45)에 의하여 게이트절연막(46)을 구성한다.
그 후, 포지티브형 포토레지스트를 게이트절연막상의 전체면에 회전도포법에 의하여 형성하고, 제 2 의 포토마스크를 이용하여 노광처리와 현상처리를 행하고, 주사전극(41)의 구동용 IC 접속부(44a)가 개구하도록 포토레지스트의 패터닝을 행하며, 제13도에 나타낸 제 2 의 포토레지스트(57)를 형성한다.
그리고, 평행평판형 구조의 에칭장치의 에칭챔버내에, 에칭가스로서 4불화탄소를 200cc/분과, 산소 30cc/분을 이 유량으로 도입하고, 에칭챔버내 압력을 50 mTorr로 유지하고, 고주파전력 1KW 투입하고, 제 2 의 포토레지스트(57)를 에칭마스크로 하여 게이트 절연막(46)을 에칭하고, 구동용 IC 접속부(44a)가 개구하도록 게이트절연막(46)을 형성한다.
이와 같이, 게이트 절연막(46)의 구동용 IC 접속부(44a) 상의 부분을 제거하여 놓음으로써, 이 액정 표시 장치를 구동하기 위한 구동용 IC를, 직접주사전극(41)을 구성하는 탄탈막상에 실장할 수 있다.
그 후, 제 2 의 포토레지스트(57)를 제거하고, 채널영역(47c)과 소스영역(47s)과 드레인영역(47d)을 형성하는 제14도에 나타내는 반도체층(47)과, 채널스토퍼층(48)으로 되는 질화실리콘막을, 플라즈마화학기상성장법에 의하여 연속적으로 형성한다.
이 때, 반도체층(47)은 100nm의 막두께로 형성하고, 질화실리콘으로 이루어지는 채널스토퍼층(48)은 100nm의 두께로 형성한다. 반도체층(47)은 실란가스를 기상반응시켜서 실리콘막을 형성하고, 질화실리콘막의 형성은, 상술한 바와같이 실란가스와 암모니아가스를 기상반응시켜서 형성한다.
그 후, 포지티브형 포토레지스트를 질화실리콘막 상의 전체면에 회전도포법에 의하여 형성하고, 제 3 의 포토마스크를 이용하여 노광처리와 현상처리를 행하고, 포토레지스트를 채널스토퍼층(48)의 형성영역에 잔존하도록 패터닝을 행하고, 제14도에 나타낸 제 3 의 포토레지스트(58)를 형성한다.
계속하여, 평행평판형 전극구조의 에칭장치의 에칭챔버내에 에칭가스로서 사불화탄소를 200 cc/분과, 산소 30 cc/분을 이 유량으로 도입하고, 에칭챔버내 압력을 50 mTorr로 유지하고 고주파 출력 1 KW 투입하고, 제 3 의 포토레지스트(58)를 에칭마스크로 하여 질화실리콘막을 에칭하고, 제14도에 나타낸 채널스토퍼층(48)을 형성한다.
이 채널스토퍼층(48)은, 이하의 처리공정에서 형성하는 불순물을 포함하는 오믹콘택트층(49)에 포함되는 불순물이, 반도체층(47)의 채널영역(47c)에 확산하여, 박막트랜지스터의 문턱치 전압이 변동하는 것을 억제하는 역할과, 소스전극(S)과 드레인전극(D)을 에칭처리에서 형성할 때의 에칭스토퍼로서의 역할을 병행하여 갖고 있다.
다음에, 제 3 의 포토레지스트(58)를 제거한 후, 포지티브형 포토레지스트를 전체면에 회전도포법에 의하여 형성하고, 제 4 의 포토마스크를 이용하여 노광처리와 현상처리를 행하고, 포토레지스트를 게이트전극의 형성영역에 잔존하도록 패터닝을 행하고, 제15도에 나타내는 제 4 의 포토레지스트(59)를 형성한다.
그 후, 평행평판형 전극구조의 에칭장치의 에칭챔버내에 에칭가스로서 사불화탄소를 200 cc/분과, 산소 30 cc/분을 이 유량으로 도입하고, 에칭챔버내 압력을 50mTorr로 유지하고, 고주파 출력 1 KW 투입하고, 제 4 의 포토레지스트(59)를 에칭마스크로 하여 실리콘막을 에칭하고, 소정형상의 반도체층(47)을 형성한다.
다음에 오믹콘택트층(49)으로 되는 도전형이 n 형인 불순물을 포함하는 실리콘막을, 플라즈마 화학기상성장법에 의하여 전체면에 30 nm의 두께로 형성한다. 이 n 형의 불순물을 포함하는 실리콘막의 형성은, 실란가스와 호스핀가스와 수소가스를 기상반응시켜서 형성한다.
그 후, 포지티브형 포토레지스트를 그 실리콘막상의 전체면에 회전도포법에 의하여 형성하고, 제 5 의 포토마스크를 이용하여 노광처리와 현상처리를 행하고, 포토레지스트를 오믹콘택트층의 형성영역에 잔존하도록 패터닝을 행하여, 제16도에 나타내는 제 5 의 포토레지스트(60)를 형성한다.
그리고, 평행평판전극구조의 에칭장치의 에칭챔버내에 에칭가스로서 사불화탄소를 200 cc/분과, 산소 30 cc/분을 이 유량으로 도입하고, 에칭챔버내 압력을 50mTorr로 유지하고, 고주파 출력 1 KW 투입하고, 제 5 의 포토레지스트(60)를 에칭마스크로 하여 n 형의 실리콘막을 에칭하고, 반도체층(47)의 소스영역(47s)과 드레인영역(47d)을 채널스토퍼층(48)의 윗면에, 제16도에 나타낸 바와같이 오믹콘택트층(49)을 형성한다.
다음에, 제 5 의 포토레지스트(60)를 제거하고, 산화인듐주석(ITO)으로 이루어지는 화소전극(50)으로 되는 투명전극막을 전체면에 형성한다. 이 투명전극막의 형성은, 산소 0.5 내지 1 % 포함하는 아르곤가스를 스퍼터챔버내로 도입하고, 스퍼터링법에 의하여 100 nm 의 막두께로 형성한다.
그 후, 포지티브형 포토레지스트를 투명전극막상의 전체면에 회전도포법에 의하여 형성하고, 제 6 의 포토마스크를 이용하여 노광처리와 현상처리를 행하고, 포토레지스트를 화소전극(50)의 형성영역에 잔존하도록 패터닝을 행하여, 제17도에 나타내는 제 6 의 포토레지스트(61)를 형성한다.
그리고, 이 제 6 의 포토레지스트(61)를 에칭마스크로 하여 투명전극막을 패터닝하고, 화소전극(50)과 축적용량(C)의 윗전극(제9도 참조)을 형성한다. 이 투명전극막의 에칭처리는 염화제 2 철과 염산의 혼합액을 사용하는 습식 에칭처리에 의하여 행한다.
또는 이 화소전극(50)을 형성하기 위한 투명전극막의 에칭은, 평행평판전극구조의 에칭장치의 에칭챔버내에 메탄을 300 cc/분의 유량으로 도입하고, 압력을 10 내지 30mTorr로 되도록 압력조정하고, 고주파 출력 3 KW를 음극에 투입하고, 이 음극에 피에칭기판을 놓고 에칭을 행하는 건식에칭법에 의하여도, 패터닝하는 것이 가능하다.
이 투명전극막의 에칭처리에 의하여, 주사전극(41)과 게이트절연막(46)과 화소전극(50)의 투명전극막(ITO)에 의한, [금속-절연막-금속]구조의 제9도에 나타내는[게이트 절연막(46)은 도시하지 않음] 축적용량(C) 을 구성하는 것이 가능하다.
그 후, 제 6 의 포토레지스트(61)를 제거하고, 소스전극(S)과 드레인전극(D)과 신호전극(42)의 재료로서, 몰리브덴막을 스퍼터링법에 의하여 100 내지 200nm의 두께로 형성한다. 이 소스전극(S)과 드레인전극(D)과 신호전극(42)의 재료로서는, 티타늄이나 알루미늄 또는 텅스텐을 사용하여도 좋다.
그리고, 포지티브형 포토레지스트를 몰리브덴막상의 전체면에 회전도포법에 의하여 형성하고, 제 7 의 포토마스크를 이용하여 노광처리와 현상처리를 행하고, 포토레지스트를 소스전극(S)과 드레인전극(D)과 신호전극(42)의 형성영역에 잔존하도록 패터닝을 행하여, 제18도에 나타내는 제 7 의 포토레지스(62)를 형성한다.
그 후, 평행평판형 전극구조의 에칭장치의 에칭챔버내에, 에칭가스로서 육불화유황을 200 cc/분과 헬륨을 20 cc/분과 산소 30 cc/분을 이 유량으로 도입하고, 에칭챔버내 압력을 50mTorr로 유지하고, 고주파 출력 1 KW 투입하고, 제 7 의 포토레지스트(62)를 에칭마스크로 하여 몰리브덴막을 에칭하고, 제18도에 나타낸 바와 같이 박막트랜지스터의 소스전극(S)과 드레인전극(D)과 신호전극(42)을 형성한다.
다음에, 제 7 의 포토레지스트(62)를 제거한 후, 질화실리콘막으로 이루어지는 보호막(51)(제19도 참조)을, 플라즈마화학기상성장법에 의하여 실란가스와 암모니아가스를 기상반응시켜서, 100 내지 200nm의 두께로 전체면에 형성한다.
그 후, 포지티브형 포토레지스트를 보호막(51)상의 전체면에 회전도포법에 의하여 형성하고, 제 8 의 포토마스크를 이용하여 노광처리와 현상처리를 행하고, 포토레지스트를 보호막(51)에 형성하는 개구부(52)의 각 개구(52a 내지 52g)에 대응하는 각 개구로부터 개구부(64)를 형성하도록 패터닝을 행하고, 제19도에 나타내는 제 8 의 포토레지스트(63)를 형성한다.
그리고, 평행평판전극구조의 에칭장치의 에칭챔버내에 에칭가스로서 사불화탄소를 200 cc/분과, 산소 30 cc/분을 이 유량으로 도입하고, 에칭챔버내 압력을 50mTorr로 유지하고, 고주파 출력 1 KW 투입하고, 제 8 의 포토레지스트(60)를 에칭마스크로 하여, 보호막(51)인 질화실리콘막을 패터닝하여 슬릿형상의 개구부(52)를 형성한다. 이 때 동시에, 구동용 IC 접속부(44a, 44b)도 개구하여 탄탈막 또는 몰리브덴막을 노출시킨다.
이 때, 다시, 구동용 IC 접속부(44a)(44b) 상을 제9도에 3점쇄선으로 나타낸 바와 같이, 수지막(유기수지막)으로 덮은 후, 져스트에칭시간의 10 내지 30% 증가시킨 오버에칭을 행함으로써, 개구부(52)의 개구(52a 내지 52e)내에 노출하는 쇼트영역의 신호전극재료와 주사전극재료의 잔막부를 에칭하여 제거하는 것이 가능하다.
다시 계속하여, 제 8 의 포토레지스트(63)를 에칭마스크로 이용하여, 염화 제 2 철과 염산의 혼합액을 사용하는 습식에칭을 행함으로써, 화소전극과 신호전극이나 주사전극간의 쇼트원인으로 되는 투명전극막의 쇼트결함[제18도에 나타내는 이물질(66)의 부착에 의한 마스킹에 의하여 생긴 쇼트결함(53d)등]을 제거한다.
또는, 이 투명전극막의 에칭제거를, 평행평판형 에칭장치의 에칭챔버내에 메탄가스를 300 cc/분의 유량으로 도입하고, 압력이 10 내지 30mTorr로 되도록 압력조정하고, 고주파 출력 3 KW를 투입하여 에칭을 행하는 건식에칭처리에 의하여 행하는 것도 가능하다.
그 후, 제 8 의 포토레지스트(63)를 제거하여, 제10도에 나타낸 액티브매트릭스기판을 얻었다. 이것을 제 2 의 기판과 소정의 간격으로 대향시켜서 액정을 봉입하고, 편광판이나 백라이트 광원을 조립함으로써 액정 표시 장치로 된다.
또는, 제 8 의 포토레지스트(63)를 제거한 후, 보호막(51)을 에칭마스크로 하여 사용하여, 상기 습식에칭 또는 건식에칭을 행하여, 개구부(52)의 개구(52a 내지 52e) 내로 노출하는 투명전극막의 쇼트결함으로 되는 잔막부를 제거하도록 하여도 좋다.
이와 같이, 보호막(51)에 개구부(52)를 형성할 때의 오버에칭, 및 그 후의 투명전극의 잔막부에 대한 에칭에 의하여, 제9도에 나타내는 신호전극(42)간의 쇼트결함(53a), 주사전극(41) 사이의 쇼트결함(53b), 주사전극(41)과 신호전극(42) 사이의 쇼트결함(53c), 신호전극(42)과 화소전극(50)사이의 쇼트결함(53d), 또는 주사전극(41)과 화소전극(50) 사이의 쇼트결함(53e)이, 포토레지스트형성공정에 기인하는 포토레지스트의 패터닝 불량 등에 의하여 발생하여도, 그것을 완전히 절단하여 쇼트상태를 해소하는 것이 가능하다.
따라서, 표시결함이 대폭으로 감소하고, 표시품질이 높은 액정 표시 장치를 수율 높게 제조하는 것이 가능하다.
또한, 상술한 액정 표시 장치의 제조방법에 의하면, 종래의 제조공정의 마스크 수와 피막형성공정을 증가시키지 않고, 제 8 의 포토레지스트(63) 또는 보호막(51)을 에칭마스크로 사용하여, 신호전극재료와 주사전극재료 및 투명전극막의 쇼트결함부를 제거하는 것이 가능하다. 그 때문에, 표시결함의 발생이 극히 적은 액정 표시 장치를 거의 코스트의 증가를 초래하지 않고서 제조하는 것이 가능하다.
또한, 이 박막트랜지스터를 이용한 액정 표시 장치의 경우에는, 게이트절연막(46)을 통하여 떨어져 있는 주사전극(41)과 화소전극(50) 또는 신호전극(42)의 사이에서는, 쇼트결함이 발생하기 쉬우므로, 보호막(51)에 상기 개구(52a 내지 52e)를 전혀 형성하지 않아도 표시결함을 감소시키는 효과가 있다. 따라서, 쇼트결함이 생기기 쉬운 전극사이에만 절연막의 개구를 형성하도록 하여도 좋다.
이상의 설명에서 명백한 바와 같이, 본 발명에 의한 박막다이오드 또는 박막트랜지스터를 스위칭소자로서 이용한 액정 표시 장치 및 그 제조방법에 의하면, 화소간 또는 화소간의 쇼트결함의 발생이 거의 없으므로, 표시품질이 대폭으로 향상한다. 그리고, 제조시의 수율이 대폭으로 향상하므로, 액정 표시 장치의 한층 낮은 코스트다운을 실현할 수 있다.
따라서, 본 발명에 의하면, 시계, 전자계산기, 비디오카메라, 그 밖의 각종 전자기기의 표시기로서 광범위하게 사용되고 있는 모노크롬 또는 칼라의 액정표시 장치의 표시품질의 향상과 생산성의 향상에 극히 유용하다.

Claims (14)

  1. 소정의 간격을 두고 대향하는 각각 투명한 제 1 의 기판과 제 2 의 기판의 사이에 액정을 봉입하고, 상기 제 1 의 기판상에, 신호전극 및 각 표시화소를 구성하는 화소전극을 형성함과 동시에, 그 신호전극과 각 화소전극의 사이에 이 각 화소전극으로의 전류의 흐름을 제어하는 스위칭소자로서 각각 박막다이오드를 형성하고, 상기 제 2 의 기판에, 상기 제 1 의 기판상의 각 화소전극과 상기 액정을 통하여 대향하는 대향전극을 형성한 액정 표시 장치에 있어서, 상기 제 1 의 기판상에, 상기 신호전극과 각 화소전극 및 각 박막다이오드를 덮도록, 전체면에 보호막을 형성하고, 이 보호막의 상기 화소전극 상호간, 상기 신호전극과 화소전극의 사이, 및 상기 신호전극 상호간에 대응하는 위치에 각각 개구를 가지는 개구부를 형성하고, 그 개구부내의 상기 신호전극 및 화소전극을 형성하는 전극층 재료의 잔막부가 에칭에 의하여 제거되어 있는 것을 특징으로 하는 액정 표시 장치.
  2. 제1항에 있어서, 상기 신호전극과 각 화소전극의 사이에, 각각 2 개의 박막다이오드가 백투백접속하다 형성되며, 그 2 개의 박막다이오드의 공통의 하부전극과 상기 신호전극의 하부전극층이 양극산화를 위하여 연접부에 의하여 연접하여 형성되고, 상기 보호막의 개구부가 상기 연접부에 대응하는 위치에도 개구를 가지며, 그 개구내의 연접부가 에칭에 의하여 제거되어 있는 것을 특징으로 하는 액정 표시 장치.
  3. 소정의 간격을 두고 대향하는 각각 투명한 제 1 의 기판과 제 2 의 기판의 사이에 액정을 봉입하고, 상기 제 1 의 기판상에, 신호전극 및 각 표시화소를 구성하는 화소전극을 형성함과 동시에, 그 신호전극과 각 화소전극의 사이에 이 각 화소전극으로의 전류의 흐름을 제어하는 스위칭소자로서 각각 박막다이오드를 형성하고, 상기 제 2 의 기판에, 상기 제 1 의 기판상의 각 화소전극과 상기 액정을 통하여 대향하는 대향전극을 형성한 액정 표시 장치의 제조방법으로서, 상기 제 1 의 기판상의 전체면에 하부전극층 재료를 형성하고, 그 하부전극층 재료상에 제 1 의 포토레지스트를 패터닝하고, 그 제 1 의 포토레지스트를 에칭마스크에 의하여 에칭을 행하여 상기 박막다이오드의 하부전극층을 형성한 후, 상기 제 1 의 포토레지스트를 제거하는 제 1 의 공정과, 양극산화처리에 의하여 상기 하부전극층의 표면에, 상기 박막다이오드의 비선형저항층으로 되는 양극산화층을 형성하는 제 2 의 공정과, 상기 하부전극층 및 그 표면에 양극산화층을 형성한 제 1 의 기판의 전체면에 투명전극막을 형성하고, 그 투명전극막상에 제 2 의 포토레지스트를 패터닝하고, 그 제 2 의 포토레지스트를 에칭마스크로 하여 에칭을 행하여, 상기 박막다이오드의 상부전극과 신호전극 및 화소전극을 형성한 후, 상기 제 2 의 포토레지스트를 제거하는 제 3 의 공정과, 상기 제 1, 제 2 의 공정을 거쳐 제 1 의 기판의 전체면에 보호막을 형성하고, 그 보호막상에 제 3 의 포토레지스트를 패터닝하고, 그 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행하여, 상기 보호막의 화소전극상호간, 상기 신호전극과 화소전극의 사이, 및 상기 신호전극 상호간에 대응하는 위치에 각각 개구를 형성함과 동시에, 그 후 상기 각 개구내의 상기 하부전극층 및 투명전극막의 잔막부를 제거하는 제 4 의 공정을 가지는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  4. 제3항에 있어서, 상기 제 4 의 공정이, 상기 제 1, 제 2 의 공정을 거쳐 제 1 의 기판의 전체면에 보호막을 형성하고, 그 보호막상에 제 3 의 포토레지스트를 패터닝하고, 그 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행하여, 상기 보호막의 상기 화소전극상호간, 상기 신호전극과 화소전극의 사이, 및 상기 신호전극 상호간에 대응하는 위치에 각각 개구를 형성함과 동시에, 오버에칭을 행하여 상기 각 개구내의 상기 하부전극층의 잔막부를 제거하는 공정과, 상기 보호막의 각 개구내의 상기 투명전극막의 잔막부를 에칭에 의하여 제거한 후, 상기 제 3 의 포토레지스트를 제거하는 공정으로 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  5. 제3항에 있어서, 상기 제 4 의 공정이, 상기 제 1, 제 2 의 공정을 거쳐 제 1 의 기판의 전체면에 보호막을 형성하고, 그 보호막상에 제 3 의 포토레지스트를 패터닝하고, 그 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행하여, 상기 보호막의 상기 화소전극상호간, 상기 신호전극과 화소전극의 사이, 및 상기 신호전극 상호간에 대응하는 위치에 각각 개구를 형성함과 동시에, 오버에칭을 행하여 상기 하부전극층의 잔막부를 제거하고, 상기 제 3 의 포토레지스트를 제거하는 공정과, 상기 보호막을 에칭마스크로 하여 에칭을 행하여, 이 보호막의 각 개구내의 상기 투명전극막의 잔막부를 제거하는 공정으로 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  6. 제4항에 있어서, 상기 제 1 의 공정에서, 상기 박막다이오드로서 백투백접속되는 2개의 박막다이오드의 공통의 하부전극층을, 양극산화를 위하여 상기 신호전극의 하부전극층과 연접시키는 연접부와 동시에 형성하고, 상기 제 3 의 공정에서, 상기 투명전극막의 에칭에 의하여 상기 2 개의 박막다이오드의 각 상부전극과, 상기 신호전극 및 화소전극을 형성하고, 상기 제 4 의 공정에서, 상기 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행함으로써, 상기 보호막의 상기 하부전극층의 연접부에 대응하는 위치에도 개구를 형성하고, 오버에칭에 의하여 상기 보호막의 각 개구내의 하부전극층의 잔막부를 제거할 때에 상기 연접부도 제거하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  7. 제5항에 있어서, 상기 제 1 의 공정에서, 상기 박막다이오드로서 백투백접속되는 2개의 박막다이오드의 공통의 하부전극층을, 양극산화를 위하여 상기 신호전극의 하부전극층과 연접시키는 연접부와 동시에 형성하고, 상기 제 3 의 공정에서, 상기 투명전극막의 에칭에 의하여 상기 2 개의 박막다이오드의 각 상부전극과, 상기 신호전극 및 화소전극을 형성하고, 상기 제 4 의 공정에서, 상기 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행함으로써, 상기 보호막의 상기 하부전극층의 연접부에 대응하는 위치에도 개구를 형성하고, 오버에칭에 의하여 상기 보호막의 각 개구내의 하부전극층의 잔막부를 제거할 때에 상기 연접부도 제거하는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  8. 제3항에 있어서, 상기 제 3 의 공정에서, 상기 투명전극막의 에칭에 의하여 상기 박막다이오드의 상부전극과, 상기 신호전극 및 화소전극을 형성할 때에, 이 액정 표시 장치를 구동하기 위한 구동용 IC의 접속부를 상기 신호전극과 연속하여 형성하고, 상기 제 4 의 공정이, 상기 제 1, 제 2 의 공정을 거쳐 상기 제 1 의 기판의 전체면에 보호막을 형성하고, 그 보호막상에 제 3 의 포토레지스트를 패터닝하고, 그 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행하여, 상기 보호막의 상기 화소전극상호간, 상기 신호전극과 화소전극의 사이, 상기 신호전극 상호간 및 상기 구동용 IC의 접속부에 대응하는 위치에 각각 개구를 형성함과 동시에, 오버에칭을 행하여 상기 각 개구내의 상기 하부전극층의 잔막부를 제거 하는 공정과, 상기 보호막의 구동용 IC의 접속부에 대응하는 위치의 개구를 덮도록 수지막을 형성하는 공정과, 상기 제 3 의 포토레지스트와 수지막을 에칭마스크로 하여 에칭을 행하여, 상기 수지막에 덮여있지 아니한 각 개구내의 상기 투명전극막의 잔막부를 제거한 후, 상기 제 3 의 포토레지스트 및 상기 수지막을 제거하는 공정으로 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  9. 제3항에 있어서, 상기 제 3 의 공정에서, 상기 투명전극막의 에칭에 의하여 상기 박막다이오드의 상부전극과, 상기 신호전극 및 화소전극을 형성할 때에, 이 액정 표시 장치를 구동하기 위한 구동용 IC의 접속부를 상기 신호전극과 연속하여 형성하고, 상기 제 4 의 공정이, 상기 제 1, 제 2 의 공정을 거쳐 상기 제 1 의 기판의 전체면에 보호막을 형성하고, 그 보호막상에 제 3 의 포토레지스트를 패터닝하고, 그 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행하여, 상기 보호막의 상기 화소전극상호간, 상기 신호전극과 화소전극의 사이, 상기 신호전극 상호간 및 상기 구동용 IC의 접속부에 대응하는 위치에 각각 개구를 형성함과 동시에, 오버에칭을 행하여 상기 각 개구내의 상기 하부전극층의 잔막부를 제거한 후, 상기 제 3 의 포토레지스트를 제거하는 공정과, 상기 보호막의 구동용 IC의 접속부에 대응하는 위치의 개구를 덮도록 수지막을 형성하는 공정과, 상기 보호막 및 수지막을 에칭마스크로 하여 에칭을 행하여, 상기 수지막에 덮여있지 아니한 각 개구내의 상기 투명전극막의 잔막부를 제거하는 공정으로 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  10. 소정의 간격을 두고 대향하는 각각 투명한 제 1 의 기판과 제 2 의 기판의 사이에 액정을 봉입하고, 상기 제 1 의 기판상에, 주사전극 및 신호전극과 각 표시화소를 구성하는 화소전극을 형성함과 동시에, 그 주사전극 및 신호전극과 각 화소전극의 사이에 이 각 화소전극으로의 전류의 흐름을 제어하는 스위칭소자로서 각각 박막트랜지스터 형성한 액정 표시 장치에 있어서, 상기 제 1 의 기판상에, 주사전극 및 신호전극과 각 화소전극 및 각 박막트랜지스터를 덮도록 전체면에 보호막을 형성하고, 그 보호막의 적어도 상기 신호전극과 화소전극의 사이, 상기 주사전극상호간, 및 상기 신호전극 상호간에 대응하는 위치에 각각 개구를 가지는 개구부를 형성하고, 그 개구부내의 상기 주사전극, 신호전극 및 화소전극을 형성하는 전극층 재료의 잔막부가 에칭에 의하여 제거되어 있는 것을 특징으로 하는 액정 표시 장치.
  11. 제10항에 있어서, 상기 보호막의 상기 주사전극과 화소전극의 사이, 상기 신호전극과 화소전극의 사이, 상기 주사전극상호간, 상기 신호전극 상호간 및 상기 주사전극과 신호전극의 사이에 대응하는 위치에 개구를 가지는 개구부를 형성하고, 그 개구부내의 상기 주사전극, 신호전극 및 화소전극을 형성하는 전극층재료의 잔막부가 에칭에 의하여 제거되어 있는 것을 특징으로 하는 액정 표시 장치.
  12. 소정의 간격을 두고 대향하는 각각 투명한 제 1 의 기판과 제 2 의 기판의 사이에 액정을 봉입하고, 그 제 1 의 기판상에, 주사전극 및 신호전극과 각 표시화면을 구성하는 화소전극을 형성함과 동시에, 그 주사전극 및 신호전극과 각 화소전극의 사이에 이 각 화소전극으로의 전류의 흐름을 제어하는 스위칭소자로서 각각 박막트랜지스터 형성한 액정 표시 장치의 제조방법으로서, 상기 제 1 의 기판상에, 상기 주사전극 및 신호전극과 각 화소전극 및 상기 각 박막트랜지스터를 구성하는 게이트전극과 소스전극 및 드레인전극을, 각각 각 전극재료에 의한 전극막의 형성과, 그 전극막상으로의 포토레지스트의 패터닝, 및 그 패터닝된 포토레지스트를 에칭마스크로 하는 에칭처리의 반복에 의하여 형성하는 제 1 의 공정과, 상기 각 전극 및 박막트랜지스터가 형성된 기판의 전체면에 보호막을 형성하고, 이 보호막상에 포토레지스트를 패터닝하고, 그 패터닝된 포토레지스트를 에칭마스크로 하여 상기 보호막을 에칭하여, 적어도 상기 신호전극과 화소전극의 사이, 상기 주사전극 상호간, 및 상기 신호전극 상호간에 대응하는 위치에 각각 개구를 형성함과 동시에, 그 후 상기 각 개구내의 상기 전극막의 잔막부를 제거하는 제 2 의 공정을 가지는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  13. 제12항에 있어서, 상기 제 1 의 공정이, 이 액정 표시 장치를 구동하기 위한 구동용 IC의 접속부로서, 상기 주사전극과 연속하는 접속부와 상기 신호전극과 연속하는 접속부를 형성하는 공정을 가지며, 상기 제 2 의 공정이, 상기 각 전극 및 박막트랜지스터가 형성된 기판의 전체면에 보호막을 형성하고, 이 보호막상에 포토레지스트를 패터닝하고, 그 패터닝된 포토레지스트를 에칭마스크로 하여 상기 보호막을 에칭하고, 적어도 상기 신호전극과 화소전극의 사이, 상기 주사전극 상호간, 및 상기 신호전극 상호간에 대응하는 위치 및 상기 각 구동용 IC의 접속부에 대응하는 위치에 각각 개구부를 형성하는 공정과, 상기 보호막의 구동용 IC의 접속부에 대응하는 위치의 개구를 덮도록 수지막을 형성하는 공정과, 상기 포토레지스트와 수지막을 에칭마스크로 하여 에칭을 행하여, 상기 수지막에 덮여있지 아니한 각 개구내의 상기 전극막의 잔막부를 제거한 후, 상기 포토레지스트와 수지막을 제거하는 공정으로 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조방법.
  14. 소정의 간격을 두고 대향하는 각각 투명한 제 1 의 기판과 제 2 의 기판의 사이에 액정을 봉입하고, 상기 제 1 의 기판상에, 주사전극 및 신호전극과 각 표시화소를 구성하는 화소전극을 형성함과 동시에, 그 주사전극 및 신호전극과 각 화소전극의 사이에 이 각 화소전극으로의 전류의 흐름을 제어하는 스위칭소자로서 각각 박막트랜지스터 형성한 액정 표시 장치의 제조방법으로서, 상기 제 1 의 기판상의 전체면에 상기 주사전극으로도 되는 게이트전극재료를 형성하고, 그 게이트전극 재료상에 제 1 의 포토레지스트를 패터닝하고, 그 제 1 의 포토레지스트를 에칭마스크로 하여 상기 게이트전극재료를 에칭하고, 상기 박막트랜지스터의 게이트 전극과 상기 주사전극과 이 액정 표시 장치를 구동하기 위한 제 1 의 구동용 IC 접속부를 형성한 후, 제 1 의 포토레지스트를 제거하는 제 1 의 공정과, 이 제 1 의 공정을 거쳐 기판상의 전체면에 게이트 절연막을 형성하고, 이 게이트 절연막상에 제 2 의 포토레지스트를 패터닝하고, 그 제 2 의 포토레지스트를 에칭마스크로 하여 에칭을 행하고, 상기 제 1 의 구동용 IC 접속부상의 게이트 절연막을 제거한 후, 제 2 의 포토레지스트를 제거하는 제 2 의 공정과, 상기 게이트 절연막상에, 반도체층과 채널스토퍼층을 차례로 형성하고, 그 채널스토퍼층상에 제 3 의 포토레지스트를 패터닝하고, 그 제 3 의 포토레지스트를 에칭마스크로 하여 에칭을 행하고, 상기 채널스토퍼층을 상기 반도체층상에 패터닝한 후, 상기 제 3 의 포토레지스트를 제거하는 제 3 의 공정과, 상기 반도체층 및 채널스토퍼층상에 제 4 의 포토레지스트를 패터닝하고, 그 제 4 의 포토레지스트를 에칭마스크로 하여 반도체층을 에칭하고, 상기 게이트전극과 대향하는 소정형상의 반도체층을 형성한 후, 상기 제 4 의 포토레지스트를 제거하는 제 4 의 공정과, 이 제 4 의 공정을 거쳐 기판상의 전체면에 오믹콘택트층으로 되는 재료의 막을 형성하고, 상기 막상에 제 5 의 포토레지스트를 패터닝하고, 그 제 5 의 포토레지스트를 에칭마스크로 하여 상기 막을 에칭하여 오믹콘택트층을 형성한 후, 상기 제 5 의 포토레지스트를 제거하는 제 5 의 공정과, 이 제 5 의 공정을 거쳐 기판상의 전체면에 투명전극막을 형성하고, 이 투명전극막상에 제 6 의 포토레지스트를 패터닝하고, 그 제 6 의 포토레지스트를 에칭마스크로 하여 상기 투명전극막을 에칭하여 상기 화소전극을 형성한 후, 상기 제 6 의 포토레지스트를 제거하는 제 6 의 공정과, 이 제 6 의 공정을 거쳐 기판상의 전체면에, 박막트랜지스터의 소스전극 및 드레인전극과 상기 신호전극으로 되는 재료의 막을 형성하고, 이 막상에 제 7 의 포토레지스트를 패터닝하고, 그 제 7 의 포토레지스트를 에칭마스크로 하여 에칭처리를 행하고, 상기 소스전극 및 드레인전극과, 상기 신호전극과, 제 2 의 구동용 IC 접속부를 형성한 후, 상기 제 7 의 포토레지스트를 제거하는 제 7 의 공정과, 이 제 7 의 공정을 거쳐 기판상의 전체면에 보호막을 형성하고, 그 보호막상에 제 8 의 포토레지스트를 패터닝하고, 그 제 8 의 포토레지스트를 에칭마스크로 하여 상기 보호막을 에칭하고, 상기 주사전극과 화소전극의 사이, 상기 신호전극과 화소전극의 사이, 상기 주사전극 상호간, 상기 신호전극 상호간, 및 상기 주사전극과 신호전극의 사이의 적어도 한군데 이상에 대응하는 위치에 개구를 형성하는 제 8 의 공정과, 상기 보호막의 상기 제 1 및 제 2 의 구동용 IC 접속부에 대응하는 위치에 형성된 개구를 덮도록 수지막을 형성하는 제 9 의 공정과, 그 후, 상기 수지막과 상기 제 8 의 포토레지스트 또는 보호막을 에칭마스크로 하여, 상기 수지막에 덮이지 않은 각 개구내의 상기 전극막의 잔막부를 제거하는 제 10 의 공정을 가지는 것을 특징으로 하는 액정 표시 장치의 제조방법.
KR1019970705849A 1995-02-23 1996-02-23 액정표시장치 및 그의 제조방법 KR100284560B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3494795 1995-02-23
JP95-34947 1995-02-23
PCT/JP1996/000428 WO1996026463A1 (en) 1995-02-23 1996-02-23 Liquid crystal display device and production method thereof

Publications (2)

Publication Number Publication Date
KR19980702449A KR19980702449A (ko) 1998-07-15
KR100284560B1 true KR100284560B1 (ko) 2001-03-15

Family

ID=12428369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970705849A KR100284560B1 (ko) 1995-02-23 1996-02-23 액정표시장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US5963279A (ko)
JP (1) JP3264282B2 (ko)
KR (1) KR100284560B1 (ko)
GB (1) GB2312543B (ko)
WO (1) WO1996026463A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0919850B1 (en) * 1997-11-25 2008-08-27 NEC LCD Technologies, Ltd. Active matrix liquid-crystal display device and method for making the same
KR100471391B1 (ko) * 1997-12-08 2005-06-07 비오이 하이디스 테크놀로지 주식회사 액정 표시 소자
JP4017754B2 (ja) * 1998-07-07 2007-12-05 シャープ株式会社 液晶表示装置およびその製造方法
KR100312259B1 (ko) * 1999-02-05 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
JP3329313B2 (ja) * 1999-06-02 2002-09-30 日本電気株式会社 薄膜トランジスタアレイおよび薄膜トランジスタアレイ製造方法
KR100675088B1 (ko) * 2000-02-16 2007-01-26 엘지.필립스 엘시디 주식회사 액정 표시장치 및 액정 표시장치 제조방법
GB2367695B (en) 2000-09-27 2004-09-08 Alan Dick & Company Ltd Cable clamp
KR100796749B1 (ko) 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
JP2004226549A (ja) * 2003-01-21 2004-08-12 Hitachi Displays Ltd 液晶表示装置
KR101182570B1 (ko) * 2005-06-30 2012-09-12 엘지디스플레이 주식회사 쇼트 불량 리페어 방법 및 그를 이용한 액정 표시 장치의제조 방법
KR20080034598A (ko) * 2006-10-17 2008-04-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
TWI331238B (en) * 2006-11-08 2010-10-01 Au Optronics Corp Method for manufacturing a liquid crystal display device
JP5374980B2 (ja) * 2008-09-10 2013-12-25 ソニー株式会社 固体撮像装置
DE102011016132A1 (de) 2011-03-29 2012-10-04 Newfrey Llc Bolzenfügeverfahren und Werkzeuge hierfür
CN116349017A (zh) * 2020-11-17 2023-06-27 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267523A (ja) * 1988-09-02 1990-03-07 Hitachi Ltd 液晶表示装置
JPH05203988A (ja) * 1992-01-29 1993-08-13 Sharp Corp アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2638069B2 (ja) * 1988-05-17 1997-08-06 セイコーエプソン株式会社 薄膜パターン形成方法及びそれを用いたアクティブマトリックス基板
JPH02140726A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp Ｍｉｍ液晶パネル
JPH04260374A (ja) * 1991-02-15 1992-09-16 Matsushita Electron Corp 画像表示装置およびその製造方法
US5532853A (en) * 1993-03-04 1996-07-02 Samsung Electronics Co., Ltd. Reparable display device matrix for repairing the electrical connection of a bonding pad to its associated signal line
JP2738289B2 (ja) * 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
GB2306747B (en) * 1994-07-14 1998-07-01 Citizen Watch Co Ltd Liquid crystal display and method of manufacturing the same
WO1996003673A1 (fr) * 1994-07-21 1996-02-08 Citizen Watch Co., Ltd. Dispositif d'affichage a cristaux liquides
US5684547A (en) * 1994-08-05 1997-11-04 Samsung Electronics Co., Ltd. Liquid crystal display panel and method for fabricating the same
JP3286152B2 (ja) * 1995-06-29 2002-05-27 シャープ株式会社 薄膜トランジスタ回路および画像表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0267523A (ja) * 1988-09-02 1990-03-07 Hitachi Ltd 液晶表示装置
JPH05203988A (ja) * 1992-01-29 1993-08-13 Sharp Corp アクテイブマトリックス駆動方式散乱型液晶表示装置の製造方法

Also Published As

Publication number Publication date
US5963279A (en) 1999-10-05
WO1996026463A1 (en) 1996-08-29
JP3264282B2 (ja) 2002-03-11
GB9716881D0 (en) 1997-10-15
GB2312543B (en) 1999-06-30
KR19980702449A (ko) 1998-07-15
GB2312543A (en) 1997-10-29

Similar Documents

Publication Publication Date Title
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
KR100316036B1 (ko) 횡방향전계형액티브매트릭스액정디스플레이장치및그제조방법
KR100284560B1 (ko) 액정표시장치 및 그의 제조방법
US7115913B2 (en) Array substrate used for a display device and a method of making the same
KR101392276B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
EP1882979A2 (en) Display panel, mask and method of manufacturing the same
US20050024549A1 (en) Method for manufacturing thin film transistor array
US6327443B1 (en) Liquid crystal display device
JP4238960B2 (ja) 薄膜トランジスタの製造方法
JPH1115022A (ja) 液晶表示装置及びその製造方法
US20030081160A1 (en) Semi-transmission type liquid crystal display and fabrication method thereof
US6184069B1 (en) Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers
US6160598A (en) Liquid crystal display and a method for fabricating thereof
JPH0982976A (ja) 薄膜トランジスタ、その製造方法及び液晶表示装置
KR20060070349A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7910925B2 (en) Array substrate and method of manufacturing the same
KR100451849B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
US5916737A (en) Method for fabricating liquid crystal display device
US20230367166A1 (en) Method of manufacturing active matrix substrate and liquid crystal display device
JPH01268062A (ja) 薄膜トランジスタ
JPH07325321A (ja) 液晶表示装置の製造方法
KR20020058915A (ko) 액정 패널의 제조방법
JP2000180890A (ja) Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법
KR20030058614A (ko) 액정표시장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee