KR100451849B1 - 액정 표시 장치용 어레이 기판의 제조 방법 - Google Patents
액정 표시 장치용 어레이 기판의 제조 방법 Download PDFInfo
- Publication number
- KR100451849B1 KR100451849B1 KR10-2001-0089325A KR20010089325A KR100451849B1 KR 100451849 B1 KR100451849 B1 KR 100451849B1 KR 20010089325 A KR20010089325 A KR 20010089325A KR 100451849 B1 KR100451849 B1 KR 100451849B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- layer
- gate
- metal film
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 230000008021 deposition Effects 0.000 claims abstract description 3
- 238000009832 plasma treatment Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 18
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 239000011733 molybdenum Substances 0.000 claims description 12
- 239000011651 chromium Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 70
- 239000002184 metal Substances 0.000 abstract description 70
- 230000007547 defect Effects 0.000 abstract description 9
- 238000009792 diffusion process Methods 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 97
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003086 colorant Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004043 dyeing Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133519—Overcoatings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정 표시 장치용 어레이 기판의 제조 방법에 관한 것이다.
종래에는 소스 및 드레인 전극을 다중막으로 형성하는 경우 제 1 금속막을 100 Å 이하의 두께로 형성하는데, 이때 제 2 금속막 증착시 단차 부분에서 확산 현상이 발생하여 이 부분의 금속막이 제거되지 않고 잔막으로 남게 된다. 이러한 금속 잔막은 점 결함이나 얼룩과 같은 불량을 야기하게 된다.
본 발명에서는 소스 및 드레인 전극을 다중막으로 형성하는데 있어서, 제 1 금속막을 100 Å 내지 1,000 Å의 두께로 하거나, 제 1 금속막을 산소 플라즈마 처리함으로써, 제 2 금속막 증착시 확산을 방지하여 단차 부분에 잔막이 남는 것을 막을 수 있다. 따라서, 불량을 감소시키고 수율을 향상시킬 수 있다.
Description
본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 액정 표시 장치용 어레이 기판의 제조 방법에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화등의 우수한 특성을 가지는 평판 표시장치(flat panel display)의 필요성이 대두되었는데, 그 중 색 재현성 등이 우수한 액정 표시 장치(liquid crystal display)가 활발하게 개발되고 있다.
일반적으로 액정 표시 장치는 일측에 전극이 각각 형성되어 있는 두 기판을, 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
액정 표시 장치의 하부 기판은 화소 전극에 신호를 인가하기 위한 박막 트랜지스터를 포함하는 어레이 기판으로 박막을 형성하고 사진 식각하는 공정을 반복함으로써 이루어지고, 상부 기판은 컬러 필터를 포함하는 기판으로 컬러 필터는 적(R), 녹(G), 청(B)의 세 가지 색이 순차적으로 배열되어 있으며, 안료분산법이나 염색법, 전착법 등의 방법으로 제작된다.
이하, 첨부한 도면을 참조하여 일반적인 액정 표시 장치의 구조에 대하여 설명한다.
도 1은 일반적인 액정 표시 장치에 대한 단면도이다.
도시한 바와 같이, 투명한 제 1 기판(11) 위에 금속과 같은 도전 물질로 이루어진 게이트 전극(12)이 형성되어 있고, 그 위에 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(13)이 게이트 전극(12)을 덮고 있다. 게이트 전극(12) 상부의 게이트 절연막(13) 위에는 비정질 실리콘으로 이루어진 액티브층(14)이 형성되어 있으며, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(15a, 15b)이 형성되어 있다.
오믹 콘택층(15a, 15b) 상부에는 금속과 같은 도전 물질로 이루어진 소스 및 드레인 전극(16a, 16b)이 형성되어 있는데, 소스 및 드레인 전극(16a, 16b)은 게이트 전극(12)과 함께 박막 트랜지스터(T)를 이룬다.
이어, 소스 및 드레인 전극(16a, 16b) 위에는 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 이루어진 보호막(17)이 형성되어 있으며, 보호막(17)은 드레인 전극(16b)을 드러내는 콘택홀(17c)을 가진다.
보호막(17) 상부의 화소 영역에는 투명 도전 물질로 이루어진 화소 전극(18)이 형성되어 있고, 화소 전극(18)은 콘택홀(17c)을 통해 드레인 전극(16b)과 연결되어 있다.
한편, 제 1 기판(11) 상부에는 제 1 기판(11)과 일정 간격을 가지고 이격되어 있으며 투명한 제 2 기판(21)이 배치되어 있고, 제 2 기판(21)의 하부면에는 블랙 매트릭스(22)가 박막 트랜지스터(T)와 대응되는 위치에 형성되어 있는데, 블랙 매트릭스(22)는 화소 전극(18) 이외의 부분에서 빛이 새는 것을 방지하며, 또한 빛이 박막트랜지스터(T)의 채널로 들어가는 것을 차단하여 광전류(photo current)가 발생하는 것을 방지한다. 블랙 매트릭스(22) 하부에는 서로 다른 색을 구현하는 컬러 필터(23a, 23b)가 형성되어 있는데, 컬러 필터(23a, 23b)는 적, 녹, 청의 색이 순차적으로 반복되어 있으며, 하나의 색이 하나의 화소 영역에 대응된다. 컬러 필터(23a, 23b)하부에는 투명한 도전 물질로 이루어진 공통 전극(24)이 형성되어 있다.
다음, 화소 전극(18)과 공통 전극(24) 사이에는 액정층(30)이 위치한다.
그런데, 액정 표시 장치가 대형화 및 고정세화됨에 따라, 배선의 길이는 길어지고 그 폭은 작아져 신호 지연이 발생할 확률이 높아지게 되었다. 따라서, 배선의 저항을 감소시키기 위해 저저항 물질을 이용하여 배선을 형성해야 하는데, 알루미늄(Al)의 비저항이 비교적 낮기 때문에, 알루미늄이나 알루미늄 합금 물질이 배선의 재료로 이용된다. 이러한 알루미늄은 쉽게 산화가 되며 화학 약품 등에 약하여 부식이 잘 되기 때문에, 주로 다른 금속 물질을 함께 증착하여 2중막이나 3중막으로 사용한다.
그러나, 이와 같이 다중막으로 소스 및 드레인 전극을 형성할 때, 금속막을 증착하고 패터닝하는 과정에서 금속 잔막이 발생하여 불량을 야기하는 문제가 발생한다.
이러한 경우에 대하여 도 2a 내지 도 2d와 도 3a에 내지 도 3c를 참조하여 상세히 설명한다.
도 2a에 도시한 바와 같이 게이트 배선(50)과 게이트 절연막(60)이 형성되어 있는 기판(40) 상부에, 제 1 내지 제 3 금속막(71, 72, 73)을 순차적으로 증착한다. 여기서, 금속막(71, 72, 73)은 스퍼터링(sputtering) 방법으로 증착하며, 제 1 금속막(71)은 100 Å 이하의 두께를 가지도록 하는데, 이와 같이 얇게 증차할 경우 게이트 절연막(60)의 단차 부분(A)에서 작은 구멍이 많이 생기게 된다. 따라서, 도시한 바와같이 제 2 금속막(72) 증착시 단차 부분(A)에서 확산 현상이 발생하게 된다.
다음, 소스 및 드레인 전극(도시하지 않음)을 형성하기 위해 금속막(71, 72, 73)을 패터닝하는데, 이때 감광막(photoresist)을 식각 마스크로 이용하여 감광막으로 덮이지 않은 부분을 제거한다.
먼저, 도 2b에 도시한 바와 같이 제 3 금속막(73)과 제 2 금속막(72)을 식각한다. 이때, 단차 부분(A)에서는 제 2 금속막(72)이 제 1 금속막(71)으로 확산되어있어, 제 2 금속막(72)이 제거되지 않고 남아 제 1 금속막과 공존하게 된다. 이 부분을 주사전자현미경(scanning electron microscope : 이하 SEM이라고 한다)으로 관찰한 사진을 도 3a에 도시하였다.
다음, 도 2c에 도시한 바와 같이 제 1 금속막(71)을 제거하는데, 단차 부분(A)에서는 제 1 금속막(71)과 제 2 금속막(72)이 공존하여 식각되지 않는 언더 에치(under etch)가 발생하게 된다. 이러한 제 1 금속막(71) 식각 후의 SEM 사진을 도 3b에 도시하였다.
이어, 소스 및 드레인 전극 사이의 오믹 콘택층(도시하지 않음)을 식각하고 감광막을 제거하는데, 도 2d 및 도 3c에 도시한 바와 같이 이 때에도 단차 부분(A)의 금속 잔막은 제거되지 않고 남게 된다. 여기서, 도 3c는 감광막 제거 후의 SEM사진이다. 이러한 금속 잔막은 이후 공정에서 점 결함이나 얼룩과 같은 불량을 야기한다.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 소스 및 드레인 전극을 다중막으로 형성시 발생하는 불량을 방지하고, 수율을 향상시킬 수 있는 액정 표시 장치용 어레이 기판의 제조 방법을 제공하는 것이다.
도 1은 일반적인 액정 표시 장치에 대한 단면도.
도 2a 내지 도 2d는 종래의 다중막 배선 형성 과정을 도시한 도면.
도 3a 내지 도 3c는 도 2b 내지 도 2d에 대한 주사전자현미경 사진.
도 4는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도.
도 5는 도 4에서 V-V선을 따라 자른 단면도.
도 6a 내지도 6e는 본 발명에 따른 어레이 기판의 제조 과정을 도시한 단면도.
도 7a 내지 도 7c는 본 발명의 제 1 실시예에 따른 다중막 배선 형성 과정을 도시한 도면.
도 8은 본 발명의 제 1 실시예에 따른 단차 부분에 대한 주사전자현미경 사진.
도 9a 내지 도 9d는 본 발명의 제 2 실시예에 따른 다중막 배선 형성 과정을 도시한 도면.
도 10은 본 발명의 제 2 실시예에 따른 단차 부분에 대한 주사전자현미경 사진.
〈 도면의 주요 부분에 대한 부호의 설명 〉
110 : 기판 121 : 게이트 배선
122 : 게이트 전극 130 : 게이트 절연막
141 : 액티브층 151, 152 : 오믹 콘택층
162 : 소스 전극 163 : 드레인 전극
170 : 보호층 171 : 콘택홀
181 : 화소 전극
상기한 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법에서는, 기판 위에 게이트 배선과 게이트 전극을 형성하고, 그 위에 게이트 절연막을 형성한다. 이어, 게이트 절연막 상부에 액티브층을 형성하고, 액티브층 상부에 오믹 콘택층을 형성한다. 다음, 오믹 콘택층 상부에 다중막으로 이루어지고, 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과 소스 및 드레인 전극을 형성한다. 다음, 데이터 배선과 소스 및 드레인 전극 상부에 보호층을 형성하고, 그 위에 드레인 전극과 연결되는 화소 전극을 형성한다. 여기서, 데이터 배선의 첫번째 막은 100 Å 내지 1,000 Å의 두께를 갖는 크롬을 사용하는 것이 바람직하다.
본 발명에 따른 다른 액정 표시 장치용 어레이 기판의 제조 방법에서는, 기판 위에 게이트 배선과 게이트 전극을 형성하고, 그 위에 게이트 절연막을 형성한다. 이어, 게이트 절연막 상부에 액티브층을 형성하고, 액티브층 상부에 오믹 콘택층을 형성한다. 다음, 오믹 콘택층 상부에 다중막으로 이루어지고, 게이트 배선과 교차하여 화소 영역을 정의하는 데이터 배선과 소스 및 드레인 전극을 형성한다. 다음, 데이터 배선과 소스 및 드레인 전극 상부에 보호층을 형성하고, 그 위에 드레인 전극과 연결되는 화소 전극을 형성한다. 여기서, 데이터 배선을 형성하는 단계는 첫번째 막을 증착 후 플라즈마 처리하는 단계를 포함한다.
이때, 플라즈마 처리는 산소 플라즈마를 이용하는 것이 바람직하다.
본 발명에서 첫번째 막은 티타늄과 크롬, 탄탈, 몰리브덴, 몰리텅스텐 및 이들의 합금 중의 어느 하나로 이루어질 수 있으며, 첫번째 막 상부의 두번째 막은 알루미늄과 알루미늄 합금 중의 어느 하나로 이루어질 수 있다.
또한, 두번째 막 상부의 세번째 막은 몰리브덴으로 이루어질 수도 있다.
이와 같이, 본 발명에서는 소스 및 드레인 전극을 다중막으로 형성하는데 있어서, 첫번째 막을 100 Å 내지 1,000 Å의 두께로 하거나, 첫번째 막을 산소 플라즈마 처리함으로써, 단차 부분에 잔막이 남는 것을 방지할 수 있다. 따라서, 불량을 감소시키고 수율을 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판 및 그의 제조 방법에 대하여 상세히 설명한다.
도 4는 본 발명의 실시예에 따른 액정 표시 장치용 어레이 기판의 평면도이고, 도 5는 도 4에서 V-V선을 따라 자른 단면도이다.
도시한 바와 같이, 본 발명에 따른 어레이 기판에서는 절연 기판(110) 위에 금속 물질로 이루어진 가로 방향의 게이트 배선(121)과 게이트 배선(121)에서 연장된 게이트 전극(122)이 형성되어 있다.
이어, 그 위에 실리콘 질화막이나 실리콘 산화막으로 이루어진 게이트 절연막(130)이 형성되어 게이트 배선(121)과 게이트 전극(122)을 덮고 있다.
게이트 전극(122) 상부의 게이트 절연막(130) 위에는 비정질 실리콘으로 이루어진 액티브층(141)이 형성되어 있으며, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(151, 152)이 형성되어 있다.
다음, 오믹 콘택층(151, 152) 상부에는 금속 물질로 이루어지고 게이트 배선과 직교하여 화소 영역을 정의하는 데이터 배선(161), 데이터 배선(161)에서 연장된 소스 전극(162), 그리고 게이트 전극(122)을 중심으로 소스 전극(162)과 마주 대하는 드레인 전극(163)이 형성되어 있는데, 소스 및 드레인 전극(162, 163)은 게이트 전극(122)과 함께 박막 트랜지스터(T1)를 이룬다. 여기서, 데이터 배선(161)과 소스 및 드레인 전극(162, 163)은 3중막으로 이루어지는데, 제 1 금속막(162a, 163a)은 크롬(Cr)으로 이루어질 수 있고, 제 2 금속막(162b, 163b)은 알루미늄-네오디뮴(AlNd) 합금으로 이루어질 수 있으며, 제 3 금속막(162c, 163c)은 몰리브덴(Mo)으로 이루어질 수 있다.
이어, 데이터 배선(161)과 소스 및 드레인 전극(162, 163) 위에는 보호층(170)이 형성되어 있으며, 보호층(170)은 드레인 전극(163)을 드러내는 콘택홀(171)을 가진다.
다음, 보호층(170) 상부의 화소 영역에는 투명 도전 물질로 이루어진 화소 전극(181)이 형성되어 있다. 화소 전극(181)은 콘택홀(171)을 통해 드레인 전극(163)과 연결되고, 게이트 배선(121)과 중첩하여 스토리지 커패시터(storage capacitor)를 이룬다.
이러한 본 발명에 따른 어레이 기판의 제조 과정을 도 6a 내지 도 6e를 참조하여 설명한다. 도 6a 내지 도 6e는 도 4의 V-V선을 따라 자른 단면에 해당한다.
도 6a에 도시한 바와 같이, 절연 기판(110) 위에 금속 물질을 증착하고 패터닝하여 게이트 배선(121)과 게이트 전극(122)을 형성한다.
이어, 도 6b에 도시한 바와 같이 게이트 절연막(130)을 형성하고, 그 위에 비정질 실리콘 및 불순물이 도핑된 비정질 실리콘을 순차적으로 증착한 후 패터닝하여, 게이트 전극(122) 상부에 액티브층(141)과 불순물 반도체층(153)을 형성한다.
다음, 도 6c에 도시한 바와 같이 제 1 내지 제 3 금속막을 스퍼터링 방법으로 증착하고 패터닝하여 소스 전극(162), 드레인 전극(163)을 형성하는데, 소스 및 드레인 전극(162, 163)은 3중막(162a, 162b, 162c, 163a, 163b, 163c)으로 이루어지며, 이 과정에 대해서는 이후 다시 설명하기로 한다. 이때, 소스 전극(162)과 연결되어 있는 데이터 배선(도시하지 않음)도 함께 형성된다. 다음, 소스 전극(162)과 드레인 전극(163) 사이에 드러난 불순물 반도체층(도 6b의 153)을 식각하여 오믹 콘택층(151, 152)을 완성한다.
다음, 도 6d에 도시한 바와 같이 무기 절연막이나 유기 절연막을 증착하여 보호막(170)을 형성하고, 이를 패터닝하여 드레인 전극(163)을 드러내는 콘택홀(171)을 형성한다.
다음, 도 6e에 도시한 바와 같이 인듐-틴-옥사이드(indium-tin-oxide)와 같은 투명 도전 물질을 증착하고 패터닝하여 화소 전극(181)을 형성한다. 여기서, 화소 전극(181)은 콘택홀(171)을 통해 드레인 전극(163)과 연결되고, 게이트 배선(121)과 중첩한다.
앞서 언급한 바와 같이, 본 발명에 따른 소스 및 드레인 전극 형성 과정을 도 7a 내지 도 7c를 참조하여 설명한다. 여기서, 소스 및 드레인 전극은 금속막 상부에 감광막을 형성하고, 이를 식각 마스크로 사용하여 감광막이 덮이지 않은 부분을 제거함으로써 형성되는데, 도 7a 내지 도 7c는 감광막이 형성되지 않은 부분에 해당한다.
먼저, 도 7a에 도시한 바와 같이 게이트 배선(121)과 게이트 절연막(130)이형성되어 있는 기판(110) 위에 제 1 금속막(160a)을 증착한다. 여기서, 제 1 금속막(160a)은 100 Å 내지 1,000 Å의 두께를 가지도록 하여, 단차 부분(B)에서의 밀도(density)를 증가시킨다. 이때, 제 1 금속막(160a)은 티타늄(Ti)이나 크롬, 탄탈(Ta), 몰리브덴, 몰리텅스텐(MoW) 또는 이들의 합금으로 이루어질 수 있다.
이어, 도 7b에 도시한 바와 같이 제 1 금속막(160a) 상부에 제 2 및 제 3 금속막(160b, 160c)을 차례로 증착한다. 본 발명에서는 단차 부분(B)에서 제 1 금속막(160a)의 밀도가 증가하므로, 제 2 금속막(160b) 증착시 확산 현상을 방지할 수 있다. 이때, 제 2 금속막(160b)은 알루미늄이나 알루미늄 합금으로 이루어질 수 있고, 제 3 금속막(160c)은 몰리브덴으로 이루어질 수도 있다.
다음, 앞서 언급한 바와 같이 감광막을 형성하고 이를 마스크로 금속막을 제거하는데, 이때 제 3 금속막(160c)과 제 2 금속막(160b)을 제거하고, 이어 제 1 금속막(160a)을 제거할 수 있다. 다음, 소스 및 드레인 전극 사이의 오믹 콘택층을 식각한 후 감광막을 제거하는데, 도 7c에 도시한 바와 같이 단차 부분(B)의 금속막도 모두 제거되어 금속 잔막이 남지 않는다.
감광막을 제거한 후 단차 부분(B)에 대한 SEM 사진을 도 8에 도시하였다. 도시한 바와 같이, 단차 부분(B)의 금속막이 모두 제거되어 잔막이 존재하지 않는 것을 알 수 있다.
이와 같은 방법으로 3중막으로 이루어진 소스 및 드레인 전극을 형성할 수 있는데, 이는 소스 및 드레인 전극을 2중막으로 형성할 경우에도 동일하게 적용할 수 있다.
한편, 본 발명의 다른 실시예에 의해 소스 및 드레인 전극을 형성하는 과정에 대해 도 9a 내지 도 9d를 참조하여 설명한다.
먼저, 도 9a에 도시한 바와 같이 게이트 배선(121)과 게이트 절연막(130)이 형성되어 있는 기판(110) 위에 제 1 금속막(160a)을 증착한다. 여기서, 제 1 금속막(160a)은 두께는 한정되지 않으며, 제 1 금속막(160a)은 티타늄이나 크롬, 탄탈, 몰리브덴, 몰리텅스텐 또는 이들의 합금으로 이루어질 수 있다.
이어, 도 9b에 도시한 바와 같이 제 1 금속막(160a)을 산소(O2) 플라즈마에 노출시켜 제 1 금속막(160a) 상부에 얇은 산화막(200)을 형성한다.
다음, 도 9c에 도시한 바와 같이 산화막(200) 상부에 제 2 및 제 3 금속막(160b, 160c)을 차례로 증착하는데, 제 1 금속막(160a) 상부에 산화막(200)이 형성되어 있기 때문에, 제 2 금속막(160b) 증착시 확산 현상을 방지할 수 있다. 이때, 제 2 금속막(160b)은 알루미늄이나 알루미늄 합금으로 이루어질 수 있고, 제 3 금속막(160c)은 몰리브덴으로 이루어질 수도 있다.
다음, 앞선 실시예와 마찬가지로 제 3 금속막(160c)과 제 2 금속막(160b) 및 제 1 금속막(160a)을 제거하고, 소스 및 드레인 전극 사이의 오믹 콘택층을 식각한 후 감광막을 제거한다. 그러면, 도 9d에 도시한 바와 같이 단차 부분(C)의 금속막도 모두 제거되어 금속 잔막이 남지 않는다.
이러한 방법으로 금속막을 제거한 경우, 단차 부분(C)에 대한 SEM 사진을 도 10에 도시하였다. 도시한 바와 같이, 상기한 방법을 이용한 경우에도 단차 부분(C)의 금속막이 모두 제거되어 잔막이 존재하지 않는 것을 알 수 있다.
이와 같이, 본 발명의 다른 실시예에서는 제 1 금속막의 두께를 100 Å 이하로 형성하더라도 게이트 절연막의 단차 부분에서 금속 잔막이 생기는 것을 방지할 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
본 발명에 따른 액정 표시 장치용 어레이 기판의 제조 방법에서는 소스 및 드레인 전극을 다중막으로 형성하는데 있어서, 제 1 금속막을 일정 두께 이상으로 하거나, 제 1 금속막 상부에 산화막을 형성하여 단차 부분에 잔막이 남는 것을 방지할 수 있다. 따라서, 불량을 감소시켜 수율을 향상시킬 수 있다.
Claims (7)
- 기판 위에 게이트 배선과 게이트 전극을 형성하는 단계;상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상부에 액티브층을 형성하는 단계;상기 액티브층 상부에 오믹 콘택층을 형성하는 단계;상기 오믹 콘택층 상부에, 상기 게이트 배선과 교차하여 화소 영역을 정의하고 다중막으로 이루어지는 데이터 배선과, 소스 및 드레인 전극을 형성하는 단계;상기 데이터 배선과 소스 및 드레인 전극 상부에 보호층을 형성하는 단계;상기 보호층 상부에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,상기 다중막의 첫번째 막은 100 Å 내지 1,000 Å의 두께를 갖는 크롬으로 이루어진 액정 표시 장치용 어레이 기판의 제조 방법.
- 기판 위에 게이트 배선과 게이트 전극을 형성하는 단계;상기 게이트 배선과 게이트 전극 상부에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상부에 액티브층을 형성하는 단계;상기 액티브층 상부에 오믹 콘택층을 형성하는 단계;상기 오믹 콘택층 상부에, 상기 게이트 배선과 교차하여 화소 영역을 정의하고 다중막으로 이루어진 데이터 배선과, 소스 및 드레인 전극을 형성하는 단계;상기 데이터 배선과 소스 및 드레인 전극 상부에 보호층을 형성하는 단계;상기 보호층 상부에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,상기 데이터 배선을 형성하는 단계는 첫번째 막 증착 후 플라즈마 처리하는 단계를 포함하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 2 항에 있어서,상기 플라즈마 처리는 산소 플라즈마를 이용하는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 2 항에 있어서,상기 첫번째 막은 티타늄과 크롬, 탄탈, 몰리브덴, 몰리텅스텐 및 이들의 합금 중의 어느 하나로 이루어지는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 첫번째 막 상부의 두번째 막은 알루미늄과 알루미늄 합금 중의 어느 하나로 이루어지는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 5 항에 있어서,상기 두번째 막 상부의 세번째 막은 몰리브덴으로 이루어지는 액정 표시 장치용 어레이 기판의 제조 방법.
- 제 2 항에 있어서,상기 첫번째 막은 100 Å 내지 1,000 Å의 두께를 가지는 액정 표시 장치용 어레이 기판의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0089325A KR100451849B1 (ko) | 2001-12-31 | 2001-12-31 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| US10/327,084 US20030122987A1 (en) | 2001-12-28 | 2002-12-24 | Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof |
| US11/783,407 US7649582B2 (en) | 2001-12-28 | 2007-04-09 | Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof |
| US12/591,896 US7995154B2 (en) | 2001-12-28 | 2009-12-03 | Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0089325A KR100451849B1 (ko) | 2001-12-31 | 2001-12-31 | 액정 표시 장치용 어레이 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030058790A KR20030058790A (ko) | 2003-07-07 |
| KR100451849B1 true KR100451849B1 (ko) | 2004-10-08 |
Family
ID=32216670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0089325A KR100451849B1 (ko) | 2001-12-28 | 2001-12-31 | 액정 표시 장치용 어레이 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100451849B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984351B1 (ko) | 2003-08-11 | 2010-09-30 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101308437B1 (ko) * | 2006-08-03 | 2013-09-16 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100623247B1 (ko) * | 2003-12-22 | 2006-09-18 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990083510A (ko) * | 1998-04-27 | 1999-11-25 | 가나이 쓰도무 | 액티브매트릭스형액정표시장치 |
-
2001
- 2001-12-31 KR KR10-2001-0089325A patent/KR100451849B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990083510A (ko) * | 1998-04-27 | 1999-11-25 | 가나이 쓰도무 | 액티브매트릭스형액정표시장치 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100984351B1 (ko) | 2003-08-11 | 2010-09-30 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| KR101308437B1 (ko) * | 2006-08-03 | 2013-09-16 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030058790A (ko) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176535B2 (en) | Thin film transistor array gate electrode for liquid crystal display device | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7755739B2 (en) | Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole | |
| US7960199B2 (en) | Thin film transistor (TFT) array substrate and fabricating method thereof that protect the TFT and a pixel electrode without a protective film | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| US7649582B2 (en) | Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof | |
| US7550327B2 (en) | Method for fabricating thin film transistor substrate | |
| KR100480333B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| US20070152220A1 (en) | TFT array substrate and method for fabricating the same | |
| US8497949B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US20080012017A1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| US7504661B2 (en) | Thin film transistor substrate and fabricating method thereof | |
| JP2007334284A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP2006323344A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| US7439088B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20110056962A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| JP4219886B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| US7027114B2 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| US6746887B1 (en) | Method of preventing a data pad of an array substrate from overetching | |
| KR100451849B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR100854591B1 (ko) | 액정 표시 장치용 어레이 기판의 제조 방법 | |
| KR101217665B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100572824B1 (ko) | 액정표시장치용 어레이기판 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 15 |