KR20020058915A - 액정 패널의 제조방법 - Google Patents

액정 패널의 제조방법 Download PDF

Info

Publication number
KR20020058915A
KR20020058915A KR1020000087049A KR20000087049A KR20020058915A KR 20020058915 A KR20020058915 A KR 20020058915A KR 1020000087049 A KR1020000087049 A KR 1020000087049A KR 20000087049 A KR20000087049 A KR 20000087049A KR 20020058915 A KR20020058915 A KR 20020058915A
Authority
KR
South Korea
Prior art keywords
glass substrate
liquid crystal
crystal panel
organic insulating
substrate
Prior art date
Application number
KR1020000087049A
Other languages
English (en)
Other versions
KR100776508B1 (ko
Inventor
임병호
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000087049A priority Critical patent/KR100776508B1/ko
Priority to US10/026,760 priority patent/US7079217B2/en
Publication of KR20020058915A publication Critical patent/KR20020058915A/ko
Application granted granted Critical
Publication of KR100776508B1 publication Critical patent/KR100776508B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 표면에서의 얼룩 없이 고 휘도 및 박형의 액정 패널을 균일한 두께로 제조하기에 적합한 액정 패널 제조방법에 관한 것이다.
액정 패널 제조방법은 상부 기판 및 하부 기판을 마련하는 단계; 하부 기판 상에 박막 트랜지스터를 형성하는 단계; 하부 기판 상에 유기 절연막을 형성하는 단계; 박막 트랜지스터와 전기적으로 접속되게끔 유기 절연막 상에 화소 전극을 형성하는 단계; 화소 전극이 안쪽에 위치하게끔 상부 기판과 하부 기판을 합착하는 단계; 합착된 상부 기판 및 하부 기판의 노출 표면을 집중 세정하는 단계; 및 합착된 상부 기판 및 하부 기판의 노출 표면을 일정한 두께 만큼 제거하는 단계를 포함하는 것을 특징으로 한다.

Description

액정 패널의 제조방법{Method of Fabricating Liquid Crystal Panel}
본 발명은 평판 표시 패널을 제조하는 방법에 관한 것으로, 특히 높은 휘도의 화상을 제공하기에 적합한 박형의 액정 패널을 제조하는 방법에 관한 것이다.
통상, 평판 표시 패널에는 액정 패널(Liquid Crystal Panel), 일렉트로 루우미넌스 패널(Electro-Luminescence Panel), 플라즈마 표시 패널(Plasma Diaplay Panel) 등이 개발 또는 통용되고 있다. 이들 평판 패널 중에서 액정 패널은 소비 전력이 작고 소형화가 용이하여 가장 많이 사용되고 있다. 이 액정 패널은 액정을 통과하는 광 량을 제어하여 비디오신호에 해당하는 화상을 표시하게 된다.
액정 패널은 액정 층에 전계를 인가하기 위한 다수의 화소 전극과 공통 전극과 그리고 다수의 화소 전극 각각에 공급되어질 비디오 신호를 절환하기 위한 다수의 스위치 소자를 구비한다. 스위치 소자로는 통상적으로 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 사용되고 있다. 액정 층은 화소 전극과 공통 전극 사이에 인가되는 전계의 세기에 따라 투과될 광의 량을 조절하게 된다.
다수의 TFT와 다수의 화소 전극은 하부 유리 기판 상에 형성되게 된다. 공통 전극은 액정에 전계를 인가하는 방식에 따라 하부 유리 기판 또는 상부 유리 기판에 형성되게 된다. 실제로, 횡전계 방식의 액정 패널인 경우에 공통 전극은 TFT 및 화소 전극과 함께 하부 유리 기판에 위치하게 된다. 이와는 달리, 종 전계 방식의 액정 패널의 경우에는 공통 전극은 상부 유리 기판에 형성되게 된다. 또한, 칼라 화상을 표시하기 위한 액정 패널은 하부 유리 기판 상에 마련되는 다수의 칼라 필터들을 더 가지게 된다.
화상의 휘도를 높이기 위하여, 액정 패널은 도1에 도시된 바와 같이 TFT(10)의 드레인 전극(11)과 접속된 화소 전극(12)이 소오스 전극(13)과 접속되어진 신호 라인(14) 및/또는 게이트 전극(15)과 접속된 주사 라인(16)과 중첩되게 한다. 이 결과, 고 휘도 액정 패널에서는 화소의 개구율이 커지게 된다. 이를 위하여, 고 휘도 액정패널에는 유기 절연막이 사용되게 된다.
유기 절연막은 유기 절연 물질을 유리 기판 상에 코팅하고 그 코팅된 유기 절연 물질을 규어링(Curing)함에 의해 형성되게 된다. 이 때, 퓨움(Fume)에 의해 유기 절연 물질이 유리 기판의 점착됨으로써 유리 기판의 배면이 오염되게 된다.
실제로, 고 휘도 액정 패널에 사용되는 하부 유리 기판은 도2a 내지 도2f 에 도시된 바와 같은 제작 공정을 통하여 제작되게 된다. 도2a 내지 도2f는 도1에 도시된 하부 유리 기판을 A-A'을 선을 따라 절단한 하부 유리 기판의 단면을 도시한다.
투명한 유리 기판(18) 상에 게이트 전극(13)이 도2a에서와 같이 마련되게 된다. 게이트 전극(15)은 스퍼터링(Sputtering) 등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박막을 형성한 다음 그 금속박막을 습식방법을 포함하는 포토리쏘그래피방법에 의해 패터닝함에 의하여 유리 기판 기판(18)상에 형성된다.
도2b를 참조하면, 게이트 전극(15)이 형성되어진 유리 기판(18) 상에는 게이트 절연막(19), 활성층 패턴(21) 및 오믹 접촉층 패턴(23)이 순차적으로 적층되게 된다. 게이트 절연막(19)는 게이트 전극(15)을 가지는 유리 기판(18)의 전 표면에 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)에 의해 질화 실리콘 또는 산화 실리콘과 같은 절연 물질을 증착함에 의해 형성되게 된다.
이어서, 게이트 절연막(19)의 표면에는, 불순물이 도핑되지 않은 비정질 실리콘 또는 다결정 실리콘과 N형 또는 P형 불순물이 높은 농도로 도핑되어진 비정질 실리콘 또는 다결정 실리콘을 CVD 방법에 의해 증착함에 의해 게이트 절연막(19) 상에 연속적으로 증착되게 된다. 이렇게 증착되어진 활성층 및 오믹 접촉층은 게이트 전극(19)과 대응하는 부분에만 잔류하게끔 이방성식각을 포함하는 포토리쏘그래픽방법에 의해 패터닝된다. 이 결과, 도2b에 도시된 바와 같은 활성층 패턴(21) 및 오믹 접촉층 패턴(23)이 마련되게 된다. 이 때, 게이트 절연막(19)는 활성층 패턴(21) 상에 적층되어진 오믹 접촉층 패턴(23) 사이에서 노출되게 된다.
도 2c를 참조하면, 오믹 접촉층 패턴(23) 표면 및 측면과 활성층 패턴(21)의 측면과 접촉되됨과 아울러 서로 대응되는 드레인 전극(11) 및 소오스 전극(13)이 마련되게 된다. 이들 드레인 전극(11) 및 소오스 전극(13)은 오믹 접촉 층 패턴(23) 및 노출되어진 게이트절연막(19) 상에 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한 다음 그 증착된 금속층 또는 금속합금층을 포토리쏘그래피방법으로 패터닝함으로써 형성된다.
또한, 드레인 전극(11) 및 소오스 전극(13)이 패터닝 될 때, 게이트 전극(19)의 상부에 위치하는 부분의 오믹 접촉층 패턴(23)도 제거되어 활성층 패턴(21)을 노출시킨다. 여기서, 드레인 전극(11) 및 소오스 전극(13) 사이의 위치한 활성층 패턴(21)은 채널의 역할을 담당하게 된다.
다음으로, 드레인 전극(11) 및 소오스 전극(13)이 형성되어진 유리 기판(18)의 전 표면에는 보호층(25)이 도2d에 도시된 바와 같이 마련되게 된다. 이 보호층(25)은 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물을 스핀-온-글래스(Spin-On-Glass) 방법 등에 의해 유리 기판(18) 상에 코팅함에 의하여 평탄한 표면을 가지게끔 형성된다. 이 때, 유리 기판(18)의 배면에는 퓨움에 의하여 유기 절연 물질이 불필요하게 점착될 수 있다. 다시 말하여, 유기 절연 물질로 된 보호층(25)이 형성될 때 유리 기판(18)의 배면은 유기 절연 물질로 된 이물질(25A)로 오염되게 된다.
이 보호층(25)은 포토리쏘그래피방법에 의해 패터닝되어 도2e에 도시된 바와 같이 드레인전극(11)을 노출시키는 접촉홀(17A)이 형성되게 한다.
접촉홀(17A)이 형성되어진 보호층(25)의 전 표면에는 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라함), 인듐-아연-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)과 같은 투명 전극 물질이 증착되게 된다. 투명 전극 물질은 CVD 방법에 의해 패턴닝되어 도2f에서와 같이 보호층(25)상의 TFT와 대응되는 부분을 제외한 부분에 화소전극(12)이 형성되게 한다.
이와 같이 TFT 및 화소 전극이 형성되어진 하부 유리 기판은 공통 전극 및/또는 칼라 필터들이 마련되어진 상부 유리 기판과 합착되게 된다. 상부 유리 기판과 합착되기 전에, 상부 유리 기판(18) 상에는 액정의 주입을 위하여 배향막이 인쇄되게 된다. 그 인쇄되어진 배향막은 러빙되게 된다. 배향막이 마련되어진 하부 유리 기판의 표면의 가장자리에 셀 갭을 제공하기 위한 봉합 띠(27)가 형성되게 된다. 마찬가지로, 상부 유리 기판에도 공통 전극을 덮게끔 배향막이 형성되고, 그 배향막도 러빙(Rubing)되게 된다.
이렇게 배향막 및 봉합 띠가 마련되어진 하부 유리 기판(18)은 도3에 도시된 바와 같이 배향막이 형성되어진 상부 유리 기판(28)과 봉합 띠(27)의 높이 만큼 이격되게 합착 된다. 이 때, 상부 유리 기판(28) 상의 배향막과 및 하부 유리 기판(18) 상의 배향막은 서로 대면되게 된다.
또한, 액정 패널은 두께를 얇게 하기 위하여 합착되어진 상부 유리 기판(28)의 표면 및 하부 유리 기판(18)의 배면이 도4에 도시된 바와 같이 식각되게 된다.
그러나, 이렇게 상부 유리 기판(28)의 표면과 함께 식각되어진 하부 유리 기판(18)은 배면은 유기 절연막의 형성 시에 오염되어진 유기 절연 물질과 같은 오염 물질로 인하여 균일하지 않게 된다. 다시 말하여, 유기 절연 물질과 같은 오염물질이 있었던 자리에 돌출됨에 의하여 얼룩(25B)이 생기게 된다. 이러한 얼룩은 화상을 왜곡 시키게 된다.
이러한 얼룩의 발생을 방지하기 위하여, 합착되어진 상부 유리 기판(28)의 표면 및 하부 유리 기판(18)의 배면을 그라인딩하는 방법이 사용되기도 된다. 이 그라인딩 방법은 상부 유리 기판(28)의 표면 및 하부 유리 기판(18)의 절삭 두께를 균일하게 유지할 수 없어 제품별 액정 패널의 두께를 균일하게 하기 곤란하다. 아울러, 그라인딩 방법은 액정 패널 각각에 대하여 수작업의 형태로 수행되어야 하므로 제조 공정의 효율성을 떨어뜨린다.
따라서, 본 발명의 목적은 표면에서의 얼룩 없이 고 휘도 및 박형의 액정 패널을 균일한 두께로 제조하기에 적합한 액정 패널 제조방법을 제공함에 있다.
도 1은 통상의 액정 패널를 나타내는 평면도이다.
도 2a 내지 도 2f는 도 1에서 선 "A-A'"을 따라 절취한 액정 패널 제조방법을 단계적으로 설명하는 단면도이다.
도 3은 합착된 하부 유리 기판과 상부 유리 기판의 단면을 도시하는 도면이다.
도 4는 합착된 상부 유리 기판 및 하부 유리 기판의 박형화를 위한 식각공정을 설명하는 단면도이다.
도 5a 내지 도 5i는 본 발명의 실시 예에 따른 액정 패널 제조방법을 설명하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : TFT 11 : 드레인 전극
12 : 화소 전극 13 : 소오스 전극
14 : 신호 라인 15 : 게이트 전극
16 : 주사 라인 17 : 콘택
18 : 하부 유리 기판 19 : 게이트 절연막
21 : 활성층 패턴 23 : 오믹 접촉층 패턴
25 : 보호층 25A : 이물질
27 : 밀봉 띠 28 : 상부 유리 기판
상기 목적들을 달성하기 위하여, 본 발명의 실시 예에 따른 액정 패널 제조방법은 상부 기판 및 하부 기판을 마련하는 단계; 하부 기판 상에 박막 트랜지스터를 형성하는 단계; 하부 기판 상에 유기 절연막을 형성하는 단계; 박막 트랜지스터와 전기적으로 접속되게끔 유기 절연막 상에 화소 전극을 형성하는 단계; 화소 전극이 안쪽에 위치하게끔 상부 기판과 하부 기판을 합착하는 단계; 합착된 상부 기판 및 하부 기판의 노출 표면을 집중 세정하는 단계; 및 합착된 상부 기판 및 하부 기판의 노출 표면을 일정한 두께 만큼 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면을 참조한 실시 예의 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 실시 예를 도5a 내지 도5i 를 참조하여 상세하게 설명하기로 한다.
도5a 내지 도5i 은 본 발명의 실시 예에 따른 액정 패널 제조방법을 설명하는 단면도이다. 도5a 내지 도5f는 도1의 액정 패널을 A-A' 선을 따라 절단한 하부 유리 기판의 단면을 도시하고 도5g 내지 도5i는 합착되어진 상부 유리 기판 및 하부 유리 기판의 단면을 도시한다.
도5a는 자신의 표면에 게이트 전극(15)이 형성되어진 투명한 하부 유리 기판(18)을 도시한다. 게이트 전극(15)은 스퍼터링(Sputtering) 등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박막을 형성한 다음 그 금속박막을 습식방법을 포함하는 포토리쏘그래피방법에 의해 패터닝함에 의하여 유리 기판 기판(18)상에 형성된다.
도5b를 참조하면, 게이트 전극(15)이 형성되어진 유리 기판(18) 상에는 게이트 절연막(19), 활성층 패턴(21) 및 오믹 접촉층 패턴(23)이 순차적으로 적층되게 된다. 게이트 절연막(19)는 게이트 전극(15)을 가지는 유리 기판(18)의 전 표면에화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)에 의해 질화 실리콘 또는 산화 실리콘과 같은 절연 물질을 증착함에 의해 형성되게 된다.
이어서, 게이트 절연막(19)의 표면에는, 불순물이 도핑되지 않은 비정질 실리콘 또는 다결정 실리콘과 N형 또는 P형 불순물이 높은 농도로 도핑되어진 비정질 실리콘 또는 다결정 실리콘을 CVD 방법에 의해 증착함에 의해 게이트 절연막(19) 상에 연속적으로 증착되게 된다. 이렇게 증착되어진 활성층 및 오믹 접촉층은 게이트 전극(19)과 대응하는 부분에만 잔류하게끔 이방성식각을 포함하는 포토리쏘그래픽방법에 의해 패터닝된다. 이 결과, 도5b에 도시된 바와 같은 활성층 패턴(21) 및 오믹 접촉층 패턴(23)이 마련되게 된다. 이 때, 게이트 절연막(19)는 활성층 패턴(21) 상에 적층되어진 오믹 접촉층 패턴(23) 사이에서 노출되게 된다.
오믹 접촉층 패턴(23) 표면 및 측면과 활성층 패턴(21)의 측면과 접촉됨과 아울러 서로 대응되는 드레인 전극(11) 및 소오스 전극(13)이 도5c에 도시된 바와 같이 마련되게 된다. 이들 드레인 전극(11) 및 소오스 전극(13)은 오믹 접촉 층 패턴(23) 및 노출되어진 게이트절연막(19) 상에 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한 다음 그 증착된 금속층 또는 금속합금층을 포토리쏘그래피방법으로 패터닝함으로써 형성된다.
또한, 드레인 전극(11) 및 소오스 전극(13)이 패터닝 될 때, 게이트 전극(19)의 상부에 위치하는 부분의 오믹 접촉층 패턴(23)도 제거되어 활성층 패턴(21)을 노출시킨다. 여기서, 드레인 전극(11) 및 소오스 전극(13) 사이의 위치한 활성층 패턴(21)은 채널의 역할을 담당하게 된다.
다음으로, 드레인 전극(11) 및 소오스 전극(13)이 형성되어진 유리 기판(18)의 전 표면에는 보호층(23)이 도5d에 도시된 바와 같이 마련되게 된다. 이 보호층(25)은 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물을 스핀-온-글래스(Spin-On-Glass) 방법 등에 의해 유리 기판(18) 상에 코팅함에 의하여 평탄한 표면을 가지게끔 형성된다. 이 때, 유리 기판(18)의 배면에는 퓨움에 의하여 유기 절연 물질이 불필요하게 점착될 수 있다. 다시 말하여, 유기 절연 물질로 된 보호층(25)이 형성될 때 유리 기판(18)의 배면은 유기 절연 물질로 된 이물질(25A)로 오염되게 된다.
이 보호층(25)은 포토리쏘그래피방법에 의해 패터닝되어 도5e에 도시된 바와 같이 드레인전극(11)을 노출시키는 접촉홀(17a)이 형성되게 한다.
접촉홀(17a)이 형성되어진 보호층(25)의 전 표면에는 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라함), 인듐-아연-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide)과 같은 투명 전극 물질이 증착되게 된다. 투명 전극 물질은 CVD 방법에 의해 패턴닝되어 도5f에서와 같이 보호층(25)상의 TFT와 대응되는 부분을 제외한 부분에 화소전극(12)이 형성되게 한다.
이와 같이 TFT 및 화소 전극이 형성되어진 하부 유리 기판(18) 상에는 추후 액정 셀들을 배향시키기 위한 배향막(도시하지 않음)이 화소전극 및 노출되어진 보호층의 상부에 인쇄되게 된다. 하부 유리 기판(18) 상의 배향막은 러빙되게 된다. 배향막이 마련되어진 하부 유리 기판의 표면의 가장자리에 셀 갭을 제공하기 위한 봉합 띠(27)가 형성되게 된다.
이러한 하부 유리 기판(18)이 제조되는 동안 상부 유리 기판(28)이 마련되게 된다. 상부 유리 기판에는 공통 전극 및/또는 칼라 필터들이 형성될 수 있다. 공통 전극 및/또는 칼라 필터들이 마련되어진 경우, 상부 유리 기판(28)의 구조물 상에는 액정의 배향을 위한 배향막이 인쇄되게 된다. 상부 유리 기판(28)에 인쇄되어진 배향막도 러빙되게 된다.
이렇게 배향막 및 봉합 띠(27)가 마련되어진 하부 유리 기판(18)은 도5g에 도시된 바와 같이 배향막이 형성되어진 상부 유리 기판(28)과 봉합 띠(27)의 높이 만큼 이격되게 합착 된다. 이 때, 상부 유리 기판(28) 상의 배향막과 및 하부 유리 기판(18) 상의 배향막은 서로 대면되게 된다.
합착되어진 상부 유리 기판(28)의 표면 및 하부 유리 기판(18)의 배면은 도5h에 도시된 바와 같이 집중 세정되어 유기 절연 물질과 같은 이물질(25A)이 제거되게 한다. 다른 방법으로, 합착되어진 상부 유리 기판(28)의 표면 및 하부 유리 기판(18)의 배면은 유기 절연 물질과 같은 이물질이 완전하게 제거되게끔 건식 에칭될 수도 있다.
이러한 집중 세정 또는 건식 에칭 후, 상부 유리 기판(28)의 표면 및 하부 유리 기판(18)의 배면은 식각액에 디핑된 상태로 습식 에칭되어 일정한 두께 만큼의 표면층이 도5i에 도시된 바와 같이 제거되게 한다. 이 습식 식각에 의하여 합착되어진 상부 유리 기판(28)의 표면으로부터 하부 유리 기판(18)의 배면에 이르는 액정 패널의 두께가 얇아지게 된다. 또한, 습식 식각되어진 상부 유리 기판(28)의 표면 및 하부 유리 기판(18)의 배면은 미리 유기 절연 물질과 같은 이물질(25A)이 제거됨으로써 얼룩이 없이 균일하게 된다.
상술한 바와 같이, 본 발명에 따른 액정 패널 제조방법은 합착된 상부 유리 기판과 하부 유리 기판의 노출된 표면이 슬림화를 위하여 일정한 두께 만큼 식각되기 전에 집중 세정 또는 건식 식각에 의해 유기 절연 물질과 같은 이물질이 제거되게 된다. 이에 따라, 슬림화를 위한 식각 후 상부 유리 기판 및 하부 유리 기판은 얼룩 없는 균일한 표면을 가지게 된다. 이 결과, 본 발명에 따른 액정 패널 제조방법에 의해 제조된 액정 패널은 왜곡이 없는 화상을 제공할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (3)

  1. 상부 기판 및 하부 기판을 마련하는 단계;
    상기 하부 기판 상에 박막 트랜지스터를 형성하는 단계;
    상기 하부 기판 상에 유기 절연막을 형성하는 단계;
    상기 박막 트랜지스터와 전기적으로 접속되게끔 상기 유기 절연막 상에 화소 전극을 형성하는 단계;
    상기 화소 전극이 안쪽에 위치하게끔 상기 상부 기판과 상기 하부 기판을 합착하는 단계;
    상기 합착된 상부 기판 및 하부 기판의 노출 표면을 집중 세정하는 단계; 및
    상기 합착된 상부 기판 및 하부 기판의 노출 표면을 일정한 두께 만큼 제거하는 단계를 포함하는 것을 특징으로 하는 액정 패널 제조방법.
  2. 제 1항에 있어서,
    상기 표면 세정 단계가 건식 식각을 포함하는 것을 특징으로 하는 액정 패널 제조방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 표면 제거 단계가 습식 식각을 포함하는 것을 특징으로 하는 액정 패널 제조방법.
KR1020000087049A 2000-12-30 2000-12-30 액정 패널의 제조방법 KR100776508B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000087049A KR100776508B1 (ko) 2000-12-30 2000-12-30 액정 패널의 제조방법
US10/026,760 US7079217B2 (en) 2000-12-30 2001-12-27 Method of fabricating a liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000087049A KR100776508B1 (ko) 2000-12-30 2000-12-30 액정 패널의 제조방법

Publications (2)

Publication Number Publication Date
KR20020058915A true KR20020058915A (ko) 2002-07-12
KR100776508B1 KR100776508B1 (ko) 2007-11-16

Family

ID=19704086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000087049A KR100776508B1 (ko) 2000-12-30 2000-12-30 액정 패널의 제조방법

Country Status (2)

Country Link
US (1) US7079217B2 (ko)
KR (1) KR100776508B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561647B1 (ko) * 2003-10-31 2006-03-20 엘지.필립스 엘시디 주식회사 액정표시패널의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107135B (zh) * 2013-02-19 2016-01-06 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0656833B2 (ja) * 1989-01-30 1994-07-27 大日本スクリーン製造株式会社 基板のレジスト除去洗浄方法及びその装置
JPH076942A (ja) * 1991-09-30 1995-01-10 Fujitsu Ltd 半導体装置の製造方法
JP2678325B2 (ja) * 1992-03-06 1997-11-17 カシオ計算機株式会社 液晶表示素子の製造方法
KR0171092B1 (ko) * 1995-07-06 1999-05-01 구자홍 기판 제조방법
US6197209B1 (en) * 1995-10-27 2001-03-06 Lg. Philips Lcd Co., Ltd. Method of fabricating a substrate
JP3298451B2 (ja) * 1997-03-28 2002-07-02 三菱電機株式会社 液晶パネルの製造方法
KR20000067106A (ko) * 1999-04-23 2000-11-15 구본준 유리기판 에칭장치
JP3345590B2 (ja) * 1998-07-16 2002-11-18 株式会社アドバンテスト 基板処理方法及び装置
JP3653200B2 (ja) * 1998-10-02 2005-05-25 シャープ株式会社 表示装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100561647B1 (ko) * 2003-10-31 2006-03-20 엘지.필립스 엘시디 주식회사 액정표시패널의 제조방법

Also Published As

Publication number Publication date
KR100776508B1 (ko) 2007-11-16
US7079217B2 (en) 2006-07-18
US20020085167A1 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
KR100316036B1 (ko) 횡방향전계형액티브매트릭스액정디스플레이장치및그제조방법
US8148727B2 (en) Display device having oxide thin film transistor and fabrication method thereof
US7170571B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
KR100415611B1 (ko) 액정표시소자 및 그 제조방법과 이를 이용한 배향막재생방법
JP2010135384A (ja) 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
CN102629569B (zh) 一种tft阵列基板及其制造方法
JP2007334284A (ja) 液晶表示装置用アレイ基板及びその製造方法
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
KR100284560B1 (ko) 액정표시장치 및 그의 제조방법
KR100755645B1 (ko) 액정표시소자 및 그의 제조방법
US20050142704A1 (en) Method for fabricating liquid crystal display device
KR100776508B1 (ko) 액정 패널의 제조방법
KR100272255B1 (ko) 박막트랜지스터제조방법
US7049163B1 (en) Manufacture method of pixel structure
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20020058917A (ko) 박막트랜지스터 및 그 제조방법
KR20050104802A (ko) 액정표시장치 제조방법
US5916737A (en) Method for fabricating liquid crystal display device
KR100675733B1 (ko) 액정 표시장치의 어레이 기판 제조방법
KR100275957B1 (ko) 박막트랜지스터의 제조방법
JP2776336B2 (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
KR20130063140A (ko) 박막 트랜지스터 기판의 제조방법 및 이를 이용한 액정 표시장치의 제조방법
KR100208023B1 (ko) 박막트랜지스터 제조방법
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 13