KR100755645B1 - 액정표시소자 및 그의 제조방법 - Google Patents

액정표시소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100755645B1
KR100755645B1 KR1020000085365A KR20000085365A KR100755645B1 KR 100755645 B1 KR100755645 B1 KR 100755645B1 KR 1020000085365 A KR1020000085365 A KR 1020000085365A KR 20000085365 A KR20000085365 A KR 20000085365A KR 100755645 B1 KR100755645 B1 KR 100755645B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
sealing part
dummy
main sealing
layer
Prior art date
Application number
KR1020000085365A
Other languages
English (en)
Other versions
KR20020056077A (ko
Inventor
곽동영
류순성
정유호
이우채
김후성
김용완
박덕진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000085365A priority Critical patent/KR100755645B1/ko
Priority to US09/893,970 priority patent/US7173684B2/en
Publication of KR20020056077A publication Critical patent/KR20020056077A/ko
Priority to US11/646,531 priority patent/US7705955B2/en
Application granted granted Critical
Publication of KR100755645B1 publication Critical patent/KR100755645B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 균일한 액정셀 갭을 형성하기 위한 액정표시장치 및 그의 제조방법에 관한 것이다.
본 발명은 액정이 외부로 유출되는 것을 방지하기 위한 본실링부와 상기 본실링부와 액정패널의 외곽의 단차를 줄이기 위한 더미실링부를 구비하는 액정표시소자에 있어서, 상기 본실링부 및 더미실링부와 하부기판 간에 형성되는 게이트전극과; 상기 게이트전극 상에 형성되는 게이트절연막을 구비한다.
본 발명은 본실링부 및 더미실링부와 하판 간에 형성되는 층들을 동일하게 형성함으로써, 그 층들 상에 형성되는 본실링부 및 더미실링부의 수직단차를 동일하게 할 수 있다. 따라서, 상/하판 합착시 셀갭을 균일하게 형성할 수 있다. 더나아가, 셀갭의 균일성에 의해 셀갭의 이인성, 부정형 얼룩 및 리플불량을 개선할 수 있다.

Description

액정표시소자 및 그의 제조방법{Liquid Crystal Display Device And Method Of Fabricating The Same}
도 1은 통상적인 액정표시소자을 도시한 평면도.
도 2는 종래 기술에 따른 액정표시소자를 도시한 단면도.
도 3은 본 발명에 따른 액정표시소자를 도시한 단면도.
도 4a 내지 도 4f는 도 3에 도시한 액정표시소자의 제조방법을 단계적으로 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
4, 40 : 하판 6, 41 : 상판
7 : 액정주입구 8 : 화상표시부
10, 46 : 본실링부 11, 13, 15, 16, 45 : 더미실링부
12 : 게이트패드 14 : 데이터패드
20, 42 : 게이트전극 21, 43 : 게이트절연막
22, 47 : 활성층 23, 51 : 패시베이션층
30, 32 : 산 골 : 31, 33
48 : 오믹접촉층 49 : 금속층
본 발명은 액정표시소자 및 그의 제조방법에 관한 것으로서, 특히 균일한 액정셀 갭을 형성하기 위한 액정표시장치 및 그의 제조방법에 관한 것이다.
통상, 액정표시(Liquid Crystal Display; LCD) 소자는 매트릭스 형태로 배열된 액정셀들이 비디오신호에 따라 광투과율을 조절함으로써 액정패널에 비디오신호에 해당하는 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 액정셀들이 액티브 매트릭스(Active Matrix) 형태로 배열된 액정패널과, 액정셀들을 구동하기 위한 구동 집적회로(Integrated Circuit; 이하, IC라 한다)들을 구비한다. 구동 IC들은 통상 칩(Chip) 형태로 제작되며 탭(TAB; Tape Autoamted Bonding) 방식인 경우 TCP(Tape Carrier Package)에 실장되거나 COG(Chips On Glass) 방식인 경우 액정패널의 표면에 실장되게 된다. TAB 방식인 경우 구동 IC들은 TCP에 의해 액정패널에 마련된 패드부와 전기적으로 접속되어 있다.
도 1을 참조하면, 통상의 액정패널을 나타내는 평면도가 도시되어 있다.
도 1의 액정패널(2)은 하판(4)과 상판(6)이 대향하여 접착된 구조로 매트릭스 액정셀들이 위치하는 화상표시부(8)와, 구동 IC들과 화상표시부(8) 사이에 접속되는 게이트 패드부(12) 및 데이터 패드부(14)를 포함하게 된다. 화상표시부(8)에 있어서, 하판(4)에는 비디오신호가 인가되는 데이터라인들과 주사신호가 인가되는 게이트라인들이 서로 교차하여 배치되고, 그 교차부에 액정셀들을 스위칭하기 위한 박막트랜지스터와, 박막트랜지스터에 접속되어 액정셀을 구동하는 화소전극이 형성되어 있다. 상판(6)에는 블랙 매트릭스에 의해 셀영역별로 분리되어 도포된 칼러필터들과, 칼러필터들의 표면에 공통 투명전극이 도포되어 있다. 이러한, 상하판(4, 6)은 스페이서에 의해 이격되어 셀갭이 마련되고, 그 셀갭에는 액정물질로 채워져 있다. 또한, 하판(4)의 가장자리 영역에는 게이트 패드부(12)와, 데이터 패드부(14)가 마련된다. 이 게이트 패드부(12)는 게이트 구동 IC로부터 공급되는 게이트신호를 화상표시부(8)의 게이트라인들에 공급한다. 데이터 패드부(14)는 데이터 구동IC로 부터 공급되는 비디오신호를 화상표시부(8)의 데이터라인들에 공급한다. 이와 아울러, 상판(6)과 하판(4)은 화상표시부(8) 외곽의 본실링부(10)와 게이트 패드부(12), 데이터 패드부(14), 액정주입구(7) 및 하상표시부(8)의 하단 외곽부에 형성된 하판(4) 외곽의 제1 더미실링부 내지 제4 더미실링부(11,13,15,16)에 도포된 실링재에 의해 접착된다. 본실링부(10)는 게이트 라인과 게이트 패드부(12)간의 게이트 링크부 및 데이터 라인과 데이터 패드부(14)간의 데이터 링크부를 경유하여 형성되고 그 안으로 액정이 주입되기 위해 액정 주입구가 형성된다. 제1 더미실링부 내지 제2 더미실링부(11,13,15,16)는 본실링부(10)가 위치하는 화상표시부(8)와 게이트 패드부(12), 데이터 패드부(14), 액정주입구(7) 및 하상표시부(8)의 하단 외곽부간에 있어서 발생하는 수직높이차를 줄이기 위해 게이트 패드부(12), 데이터 패드부(14), 액정주입구(7) 및 하상표시부(8)의 하단 외곽부에 형성된다.
그러나, 본실링부(10) 주변 외곽부에 제1 더미실링부 내지 제2 더미실링부(11,13,15,16)를 형성하여도 본실링부(10)와 제1 더미실링부 내지 제2 더미실링부(11,13,15,16)간에 수직높이차가 발생한다. 이를 각 부별로 상세히 설명하면 도 2와 같다. 도 2와 같이, 더미실링부(11,13,15,16)는 하판(4) 상에 형성되어 더미실링부(11,13,15,16)의 하부와 하판(4)간의 수직높이차는 0Å이다. 게이트 링크부는 하판(4) 상에 게이트전극(20), 게이트절연막(21), 활성층(22) 및 패시베이션층(23)이 순차적으로 형성되는 산(30)과 각각의 산(30)간에 하판(4)이 노출되는 골(31)부분으로 구분된다. 산(30)과 하판(4)간은 10300Å정도의 수직높이차를 보이고 골(31)과 하판(4)간은 0Å정도의 수직높이차를 보인다. 데이터 링크부는 하판(4) 상에 게이트 절연막(21), 활성층(22), 금속층(24) 및 패시베이션층(23)이 순차적으로 형성되는 산(32)과 각각의 산(32)간에 하판(4)이 노출되는 골(33)부분으로 구분된다. 산(32)과 하판(4)간은 9500Å정도의 수직높이차를 보이고 골(33)과 하판(4)간은 0Å정도의 수직높이차를 보인다. 액정주입부(7)는 하판(4) 상에 게이트전극(20), 게이트절연막(21), 금속층(24) 및 패시베이션층(23)이 순차적으로 형성된다. 액정주입부(7)의 상부와 하판(4)간은 1000Å정도의 수직높이차를 보인다. 데이터 패드(14)와 대응되는 하판(4)의 하단부(이하 "하단부"라 함)는 하판(4) 상에 게이트전극(20), 게이트절연막(21), 금속층(24) 및 패시베이션층(23)이 순차적으로 형성된다. 하단부는 액정주입부(7)와 동일하게 하판(4)간의 수직높이차를 보인다. 이렇게 형성된 게이트 링크부, 데이터 링크부, 액정주입부 및 하단부 상에는 본실링부(10)가 형성된다. 여기서, 본실링부(10)을 형성하기 위에 각 각의 부의 상에 동일한 높이를 가진 실링재가 도포된다. 이때, 각각의 부에 형성되는 실링재의 높이는 동일하게 설정되더라도 각 부의 하부에 형성된 각각의 층에 의해 각 부와 하판(4)간의 수직높이차는 달라지게 된다. 이로 인해, 각각의 부가 형성된 하판(4)과 상판(6)을 합착할시 균일한 액정셀 갭을 얻을 없다. 또한, 게이트 링크부 및 데이터 링크부에 형성된 골(30,32)과 산(31,33)간의 높이차로 인해 그 상에 실링재를 도포할시에도 그 실링재 상부에 골이 형성된다.
따라서, 이와 같은 수직높이차가 발생하여 상/하판 합착시, 상판에 가해지는 압력이 상판전반에 동일하게 인가되지 않아 액정셀 갭을 균일하게 형성하는 데 많은 어려움이 도출된다.
따라서, 본 발명의 목적은 균일한 액정셀 갭을 형성하기 위한 액정표시장치 및 그의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시소자는 액정이 외부로 유출되는 것을 방지하기 위한 본실링부와 상기 본실링부와 액정패널의 외곽의 단차를 줄이기 위한 더미실링부를 구비하는 액정표시소자에 있어서, 상기 본실링부 및 더미실링부와 하부기판 간에 형성되는 게이트전극과; 상기 게이트전극 상에 형성되는 게이트절연막을 구비한다.
상기 본실링부와 더미실링부는 동일한 두께를 가진다.
상기 액정을 사이에 두고 상기 하부기판과 대향되는 상부기판을 구비하고, 상기 본실링부와 더미 실링부 각각은 상기 상부기판과 접촉되는 것을 특징으로 한다.
본 발명은 액정이 외부로 유출되는 것을 방지하기 위한 본실링부와 상기 본실링부와 액정패널의 외곽의 단차를 줄이기 위한 더미실링부를 구비하는 액정표시소자의 제조방법에 있어서, 상기 본실링부 및 더미실링부와 하부기판 간에 게이트전극을 형성하는 단계와; 상기 게이트전극 상에 게이트절연막, 활성층, 오믹접촉층 및 금속층을 형성하는 단계와; 상기 금속층 및 오믹접촉층이 박막트랜지스터에 대응되는 부분에만 잔류하도록함과 아울러 데이터링크부에 대응되는 상기 게이트절연막이 노출되도록 상기 활성층을 패터닝하는 단계와; 상기 금속층을 덮도록 상기 하판 상의 전면에 패시베이션층을 형성함과 아울러 상기 패시베이션층 및 활성층이 상기 박막트랜지스터에 대응되는 부분에만 잔류하도록 패터닝하는 단계를 포함한다.
상기 본실링부와 더미실링부 각각은 게이트 전극 및 게이트 절연막 상에 위치하며, 상기 본실링부 및 더미실링부는 동일한 높이를 가진다.
상기 액정을 사이에 두고 상기 하부기판과 대향되는 상부기판을 마련하는 단계를 포함하고, 상기 본실링부와 더미 실링부 각각은 상기 상부기판과 접촉된다.
상기 게이트 절연막 및 게이트 절연막은 상기 게이트절연막의 상부와 상기 하부기판간의 수직단차가 6500Å정도로 동일하게 상기 본실링부 및 더미실링부와 하부기판간에 형성된다.
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 3 내지 도 를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3을 참조하면, 우선 본 발명의 실시예에 따른 액정표시소지의 더미실링부, 게이트 링크부, 데이터링크부, 액정주입구부 및 하단부는 하판(40) 상에 게이트전극(42) 및 게이트절연막(43)이 순차적으로 형성된다. 각 부의 상부와 하판(40)간에는 6500Å정도의 수직높이차를 보인다. 게이트 링크부 및 데이터링크부에 형성된 게이트 링크들(X1 및 X2) 및 데이터 링크(Y1 및 Y2)들은 게이트 절연막(43)으로 서로 접속되게 형성된다. 이와 같이 형성된 각 부의 상부에 실링재(45)가 도포됨과 아우러 상판(41)과 하판(40)은 소정의 압력에 의해 합착된 다.
이와 같은 더미실링부, 게이트링크부, 데이터링크부, 액정주입구부 및 하단부를 박막트랜지스터의 제조방법과 결부하여 단계적으로 설명하면 도 4a 내지 도 4f와 같다.
도 4a 내지 도 4f는 본 발명에 따른 4마스크 공정을 이용한 액정표시소자의 제조 공정도이다.
도 4a를 참조하면, 하단부, 액정주입구부, 더미실링부, 게이트링크부, 박막트랜지스터 및 데이터링크부를 갖는 하판(40) 상에 알루미늄(Al) 또는 구리(Cu)를 스퍼터링 등의 방법으로 증착하거나 무전해 도금방법으로 도포하여 금속박막을 형성한다. 하판(40)으로는 유리, 석영 또는 투명한 플라스틱 등이 사용될 수도 있다. 그리고, 금속박막을 습식식각 방법을 포함하는 포토리쏘그래피 방법으로 하판(40)의 상의 소정 부분에 잔류하도록 패터닝하여 게이트전극들(42)을 형성한다.
도 4b를 참조하면, 하판(40) 상에 게이트전극들(42)을 덮도록 게이트절연막(43), 활성층(47) 및 오믹접촉층(48)을 CVD 방법을 이용하여 순차적으로 형성한다. 게이트절연막(43)은 산화실리콘 또는 질화실리콘 등의 절연물질로 형성되고, 활성층(47)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(48)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다. 오믹접촉층(48) 상에 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리 브덴 합금(Mo alloy)을 CVD 방법 또는 스퍼터링 방법으로 증착하여 소오스/드레인 금속층(49)을 형성한다. 소오스/드레인 금속층(49)은 오믹접촉층(48)과 오믹 접촉을 이루게 된다. 이러한 소오스/드레인 금속층(49) 상에 포토레지스트를 균일한 두께로 도포한다. 포토레지스트를 패터닝함으로써 소오스 및 드레인전극과 데이터라인 및 데이터패드가 형성될 부분은 최초로 도포한 두께를 갖고 나머지 부분은 최초 도포두께의 10∼50% 정도의 두께를 가지며 데이터링크부와 대응하는 부분의 금속층(49)은 노출시키는 포토레지스트 패턴(50)을 형성한다. 이 포토레지스트 패턴(50)에서 최초두께의 10∼50% 정도의 두께를 부분은 노광시 하프톤(half tone) 마스크 또는 회절마스크를 사용함으로써 형성 가능하게 된다. 그리고, 이러한 포토레지스트 패턴(50)을 마스크로 이용하여 데이터링크부에서 노출된 소오스/드레인 금속층(49)을 습식식각 방법으로 제거하여 오믹접촉층(48)이 노출되게 한다.
그리고, 게이트 패드부에서 노출된 오믹접촉층(48) 및 활성층(47)을 제거하기 위한 건식식각을 진행하게 된다. 또는 데이터링크부에서 노출된 오믹접촉층(48) 및 활성층(47), 게이트절연막(43)을 제거하기 위한 건식식각을 진행하게 된다. 이 건식식각 공정에 의해 포토레지스트 패턴(50)에서 10∼50% 정도의 얇은 두께를 갖는 부분도 함께 제거됨으로써 도 4c에 도시된 바와 같이 포토레지스트 패턴(50)은 소오스 및 드레인전극이 형성되될 부분에만 존재하게 된다. 그 다음, 애싱(Ashing) 공정을 이용하여 상기 포토레지스트 패턴(50)이 제거된 영역에서 잔류하는 포토레지스트를 완전히 제거하게 된다. 이어서, 남아있는 포토레지스트 패턴(50)을 마스크로 사용하여 노출된 소오스/드레인 금속층(49)을 습식식각함 으로써 소오스/드레인 전극(49a, 49b)을 형성하게 된다. 그리고, 노출된 오믹접촉층(48)을 건식식각하여 도 4c에 도시된 바와 같이 소오스 및 드레인 전극(49a, 49b)을 동일한 형태로 패터닝하게 된다.
도 4d를 참조하면, 소오스 및 드레인 전극(49a, 49b) 위에 잔존하는 포토레지스트 패턴(50)을 제거한다.
도 4e를 참조하면, 활성층(47) 상에 소오스 및 드레인전극(49a, 49b)을 덮도록 산화실리콘 또는 질화실리콘 등의 무기절연물질을 증착하여 패시베이션층(51)을 형성한다. 패시베이션층(51)은 아크릴(acryl)계 유기화합물, BCB 또는 PFCB 등의 유전 상수가 작은 유기 절연물로 형성할 수도 있다. 그 다음, 패시베이션층(51) 및 활성층(47)을 소오스 및 드레인 전극(49a, 49b)에 대응하는 부분에만 잔류되도록 2단계의 건식식각방법을 이용하여 패터닝하게 된다.
상세히 하면, 첫 번째 건식식각공정에서 패시베이션층(51)의 무기절연물질 또는 유지절연물질과 활성층(47)의 비정질실리콘 물질을 선택적으로 식각 가능한 가스를 이용하여 패시베이션층(51)을 패터닝하게 된다. 이때, 박막트랜지스터에서는 패시베이션층(51)만이 식각되며 데이터링크부의 제1 접촉홀(52)에서는 패시베이션층(51)과 게이트절연막(43)이 동시에 식각되게 된다. 이어서, 두 번째 건식식각공정에서 노출된 활성층(47)을 식각하게 된다. 이때, 활성층(47)의 비정질실리콘과 게이트절연막(43)의 무기절연물질을 선택적으로 식각함으로써 데이터링크부의 제1 접촉홀(52)을 제외한 나머지 부에서 안정적인 게이트절연막(43)이 잔류되게 한다.
도 4f를 참조하면, 게이트절연막(43) 상에 패시베이션층(51)을 덮고 제1 및 제2 접촉홀(52, 53)을 통해 데이터링크부의 게이트전극(42) 및 드레인전극(49b)과 접촉되게 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO) 등의 투명한 전도성물질을 증착하게 된다. 그리고, 투명한 전도성물질을 패터닝하여 박막트랜지스터 및 데이터링크부에 제2 및 제1 접촉홀(53, 52)을 통해 드레인전극(49b) 및 게이트 전극(42)와 각각 접촉되는 화소전극(54)을 형성하게 된다.
이와 같이, 본 발명은 본실링부 및 더미실링부와 하판 간에 형성되는 층들을 동일하게 형성함으로써, 상/하판 합착시 가해지는 압력이 상판의 전면에 동일하게 가해지도록 하여 셀갭을 균일하게 형성할 수 있다.
상술한 바와 같이, 본 발명의 실시예에 따른 액정표시소자 및 그의 제조방법은 본실링부 및 더미실링부와 하판 간에 형성되는 층들을 동일하게 형성함으로써, 그 층들 상에 형성되는 본실링부 및 더미실링부의 수직단차를 동일하게 할 수 있다. 따라서, 상/하판 합착시 셀갭을 균일하게 형성할 수 있다. 더나아가, 셀갭의 균일성에 의해 셀갭의 이인성, 부정형 얼룩 및 리플불량을 개선할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (8)

  1. 액정이 외부로 유출되는 것을 방지하기 위한 본실링부와 상기 본실링부와 액정패널의 외곽의 단차를 줄이기 위한 더미실링부를 구비하는 액정표시소자에 있어서,
    상기 본실링부 및 더미실링부와 하부기판 간에 형성되는 게이트전극과;
    상기 게이트전극 상에 형성되는 게이트절연막을 구비하는 것을 특징으로 하는 액정표시소자.
  2. 제 1 항에 있어서,
    상기 게이트절연막의 상부와 상기 하부기판간의 수직단차가 6500Å정도로 동일하게 상기 본실링부 및 더미실링부와 하부기판간에 형성되는 것을 특징으로 하는 액정표시소자.
  3. 제 2 항에 있어서,
    상기 본실링부와 더미실링부는 동일한 두께를 가지는 것을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서,
    상기 액정을 사이에 두고 상기 하부기판과 대향되는 상부기판을 구비하고,
    상기 본실링부와 더미 실링부 각각은 상기 상부기판과 접촉되는 것을 특징으로 하는 액정표시소자.
  5. 액정이 외부로 유출되는 것을 방지하기 위한 본실링부와 상기 본실링부와 액정패널의 외곽의 단차를 줄이기 위한 더미실링부를 구비하는 액정표시소자의 제조방법에 있어서,
    상기 본실링부 및 더미실링부와 하부기판 간에 게이트전극을 형성하는 단계와;
    상기 게이트전극 상에 게이트절연막, 활성층, 오믹접촉층 및 금속층을 형성하는 단계와;
    상기 금속층 및 오믹접촉층이 박막트랜지스터에 대응되는 부분에만 잔류하도록함과 아울러 데이터링크부에 대응되는 상기 게이트절연막이 노출되도록 상기 활성층을 패터닝하는 단계와;
    상기 금속층을 덮도록 상기 하판 상의 전면에 패시베이션층을 형성함과 아울러 상기 패시베이션층 및 활성층이 상기 박막트랜지스터에 대응되는 부분에만 잔류하도록 패터닝하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 본실링부와 더미실링부 각각은 게이트 전극 및 게이트 절연막 상에 위치하며,
    상기 본실링부 및 더미실링부는 동일한 높이를 가지도록 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 삭제
  8. 제 5 항에 있어서,
    상기 게이트 절연막은
    상기 게이트절연막의 상부와 상기 하부기판간의 수직단차가 6500Å정도로 동일하게 상기 본실링부 및 더미실링부와 하부기판간에 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020000085365A 2000-12-29 2000-12-29 액정표시소자 및 그의 제조방법 KR100755645B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000085365A KR100755645B1 (ko) 2000-12-29 2000-12-29 액정표시소자 및 그의 제조방법
US09/893,970 US7173684B2 (en) 2000-12-29 2001-06-29 Liquid crystal display device having more uniform seal heights and its fabricating method
US11/646,531 US7705955B2 (en) 2000-12-29 2006-12-28 Liquid crystal display device having more uniform seal heights and its fabricating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085365A KR100755645B1 (ko) 2000-12-29 2000-12-29 액정표시소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20020056077A KR20020056077A (ko) 2002-07-10
KR100755645B1 true KR100755645B1 (ko) 2007-09-04

Family

ID=19703901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085365A KR100755645B1 (ko) 2000-12-29 2000-12-29 액정표시소자 및 그의 제조방법

Country Status (2)

Country Link
US (2) US7173684B2 (ko)
KR (1) KR100755645B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755645B1 (ko) * 2000-12-29 2007-09-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그의 제조방법
KR100437831B1 (ko) * 2001-12-20 2004-06-30 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100617029B1 (ko) * 2001-12-29 2006-08-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100618575B1 (ko) * 2001-12-29 2006-08-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조 방법
JP4522660B2 (ja) * 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
TWI281580B (en) * 2003-10-15 2007-05-21 Innolux Display Corp Method of manufacture of LCD panel
KR101383776B1 (ko) * 2007-03-28 2014-04-11 삼성디스플레이 주식회사 표시기판, 그 제조방법 및 이를 갖는 액정표시장치
TW200938957A (en) * 2008-03-05 2009-09-16 Nanya Technology Corp Feedback system and feedback method for controlling power ratio of light source
JP2010287853A (ja) * 2009-06-15 2010-12-24 Elpida Memory Inc 半導体装置及びその製造方法
KR101784434B1 (ko) * 2010-12-21 2017-10-12 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214241A (ja) * 1993-01-18 1994-08-05 Canon Inc 液晶表示装置
JPH09179131A (ja) * 1995-12-27 1997-07-11 Hitachi Ltd 液晶表示装置
JPH09244056A (ja) * 1996-03-14 1997-09-19 Sanyo Electric Co Ltd 液晶表示器
JPH11109370A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 液晶表示装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3177347B2 (ja) * 1993-06-30 2001-06-18 シャープ株式会社 液晶表示素子の製造方法
JPH08171086A (ja) * 1994-12-15 1996-07-02 Sharp Corp 液晶表示素子およびその製造方法
JPH08278510A (ja) * 1995-04-06 1996-10-22 Sharp Corp マトリクス型液晶表示装置
JP3284175B2 (ja) * 1996-10-23 2002-05-20 シャープ株式会社 液晶表示装置の製造方法
JPH10301096A (ja) * 1997-04-25 1998-11-13 Matsushita Electric Ind Co Ltd 液晶表示素子とその製造方法
JP3767154B2 (ja) * 1997-06-17 2006-04-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
US6239855B1 (en) * 1997-08-25 2001-05-29 Sharp Kabushiki Kaisha Method for producing a liquid crystal display panel having dummy seal particles arranged in at least two arrays
JP3907804B2 (ja) * 1997-10-06 2007-04-18 株式会社半導体エネルギー研究所 液晶表示装置
JP3768367B2 (ja) * 1998-10-14 2006-04-19 シャープ株式会社 液晶表示装置
JP2001222017A (ja) * 1999-05-24 2001-08-17 Fujitsu Ltd 液晶表示装置及びその製造方法
KR100493870B1 (ko) * 1999-12-29 2005-06-10 엘지.필립스 엘시디 주식회사 액정 표시장치의 씰 패턴 형성방법
JP3776661B2 (ja) * 2000-02-01 2006-05-17 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法及び液晶表示装置
KR100679516B1 (ko) * 2000-08-02 2007-02-07 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
US6473148B1 (en) * 2000-11-28 2002-10-29 Yafo Networks, Inc. Seal pattern for liquid crystal device
KR100755645B1 (ko) * 2000-12-29 2007-09-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그의 제조방법
US6831655B2 (en) * 2001-02-20 2004-12-14 Sun Microsystems, Inc. Method and apparatus for determining display element attribute values
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
KR100809938B1 (ko) * 2001-12-06 2008-03-06 엘지.필립스 엘시디 주식회사 액정 표시 장치의 제조 방법
KR100618575B1 (ko) * 2001-12-29 2006-08-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조 방법
KR100672641B1 (ko) * 2002-02-20 2007-01-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100685952B1 (ko) * 2002-03-19 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시소자용 기판, 액정표시소자 및 그 제조방법
KR100480332B1 (ko) * 2002-04-08 2005-04-06 엘지.필립스 엘시디 주식회사 액정표시장치용 액정패널
KR100843132B1 (ko) * 2002-05-23 2008-07-02 엘지디스플레이 주식회사 액정표시장치용 씰패턴
US7295279B2 (en) * 2002-06-28 2007-11-13 Lg.Philips Lcd Co., Ltd. System and method for manufacturing liquid crystal display devices
US6975380B2 (en) * 2002-07-09 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a liquid crystal display device
KR100925455B1 (ko) * 2002-08-19 2009-11-06 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP2004093760A (ja) * 2002-08-30 2004-03-25 Fujitsu Display Technologies Corp 液晶表示装置の製造方法
KR100720422B1 (ko) * 2002-11-15 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자 제조 장치 및 이를 이용한 제조 방법
KR100710163B1 (ko) * 2002-11-28 2007-04-20 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100652053B1 (ko) * 2003-06-28 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR101024651B1 (ko) * 2004-06-05 2011-03-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 모기판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06214241A (ja) * 1993-01-18 1994-08-05 Canon Inc 液晶表示装置
JPH09179131A (ja) * 1995-12-27 1997-07-11 Hitachi Ltd 液晶表示装置
JPH09244056A (ja) * 1996-03-14 1997-09-19 Sanyo Electric Co Ltd 液晶表示器
JPH11109370A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
US20020085161A1 (en) 2002-07-04
US7705955B2 (en) 2010-04-27
US7173684B2 (en) 2007-02-06
US20070103633A1 (en) 2007-05-10
KR20020056077A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
US7021983B2 (en) Circuit array substrate for display device and method of manufacturing the same
KR100443831B1 (ko) 액정표시소자의 제조 방법
US7115913B2 (en) Array substrate used for a display device and a method of making the same
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
US20060038958A1 (en) Method of manufacturing array substrate for liquid crystal display device
JPH09120083A (ja) 液晶表示装置および液晶表示装置の製造方法
KR20040095045A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6927087B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
US6331880B1 (en) Liquid crystal display and method for forming the same
KR100755645B1 (ko) 액정표시소자 및 그의 제조방법
US7872698B2 (en) Liquid crystal display with structure resistant to exfoliation during fabrication
KR20070041877A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100499376B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20060021530A (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101002470B1 (ko) 액정표시장치 제조방법
JP3377003B2 (ja) アクティブ素子アレイ基板の製造方法
KR100595311B1 (ko) 액정표시 소자의 제조방법
KR0145898B1 (ko) 액정 표시장치의 패드 형성방법 및 구조
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100904268B1 (ko) 액정표시소자 및 그의 제조방법
KR100621858B1 (ko) 액정표시소자의 제조방법
KR20050054280A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 11