JP4017754B2 - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP4017754B2 JP4017754B2 JP19201098A JP19201098A JP4017754B2 JP 4017754 B2 JP4017754 B2 JP 4017754B2 JP 19201098 A JP19201098 A JP 19201098A JP 19201098 A JP19201098 A JP 19201098A JP 4017754 B2 JP4017754 B2 JP 4017754B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- substrate
- liquid crystal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010408 film Substances 0.000 claims description 111
- 239000000758 substrate Substances 0.000 claims description 79
- 230000001681 protective effect Effects 0.000 claims description 59
- 239000010409 thin film Substances 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 22
- 239000000203 mixture Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 239000011521 glass Substances 0.000 description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 description 27
- 239000002245 particle Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000006378 damage Effects 0.000 description 4
- 229910000583 Nd alloy Inorganic materials 0.000 description 3
- 229910000542 Sc alloy Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010338 mechanical breakdown Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般に液晶表示装置に関し、特に薄膜トランジスタ（ＴＦＴ）を備えた液晶表示装置に関する。
液晶表示装置はコンピュータを初めとする情報処理装置において、小型で低消費電力の画像表示装置として広く使われている。
【０００２】
特に、高品質のカラー表示を実現するため、液晶表示装置中の個々の画素電極を駆動する、いわゆるアクティブマトリクス駆動方式の液晶表示装置が広く使われている。かかるアクティブマトリクス駆動方式の液晶表示装置では、個々の画素電極をオンオフ制御するために、各々の画素電極に対応して、液晶パネルを構成するガラス基板上にＴＦＴが設けられる。
【０００３】
【従来の技術】
図１は、従来のアクティブマトリクス駆動型液晶表示装置１０の構成を示す。
図１を参照するに、液晶表示装置１０は多数のＴＦＴおよびこれに協働する透明画素電極を担持するＴＦＴガラス基板１１と、前記ＴＦＴ基板１１上に形成された対向ガラス基板１２とよりなり、基板１１と１２との間には液晶層１が、図示を省略したシール部材により封入されている。液晶表示装置１０では、前記透明画素電極を、対向するＴＦＴを介して選択的に駆動することにより、液晶層中において、前記選択された画素電極に対応して、液晶分子の配向を選択的に変化させる。さらに、前記ガラス基板１１および１２の外側には、それぞれ図示しないが偏光板が、直交ニコル状態で配設されている。また、ガラス基板１１および１２の内側には、液晶層に接するように分子配向膜が形成され、液晶分子の配向方向を規制する。
【０００４】
図２は前記ＴＦＴガラス基板１１の一部を拡大して示す。
図２を参照するに、前記ガラス基板１１上には、走査信号を供給される多数のパッド電極１１Ａおよびこれから延在する多数の走査電極１１ａと、画像信号を供給される多数のパッド電極１１Ｂおよびこれから延在する多数の信号電極１１ｂとが、走査電極１１ａの延在方向と走査電極１１ｂの延在方向とが略直交するように形成されており、前記走査電極１１ａと前記信号電極１１ｂとの交点には、ＴＦＴ１１Ｃが形成されている。さらに、前記基板１１上には、各々のＴＦＴ１１Ｃに対応して透明画素電極１１Ｄが形成されており、各々のＴＦＴ１１Ｃは対応する走査電極１１ａ上の走査信号により選択され、対応する信号電極１１ｂ上の画像信号により、協働する透明画素電極１１Ｄを駆動する。
【０００５】
図３（Ａ）〜（Ｄ）は、かかる従来の液晶表示装置の製造工程を示す断面図である。ただし、図３（Ａ）〜（Ｄ）の各図中、左図はＴＦＴ１１Ｃを含む表示領域を、また右図はパッド電極１１Ａ、１１Ｂを含む端子領域を示す。
まず、図３（Ａ）を参照するに、前記表示領域に対応して、前記ＴＦＴ基板１１に対応するガラス基板２１上に、前記走査電極１１ａに接続されたＡｌ−Ｎｄ合金あるいはＡｌ−Ｓｃ合金パターン２２Ａが前記ＴＦＴ部のゲート電極として形成される。同時に、前記ガラス基板２１上の端子領域において、前記ガラス基板２１上に、前記パッド電極１１Ａ、１１Ｂに対応する端子電極２２Ｂが、前記ゲート電極２２Ａと同じＡｌ−Ｎｄ合金あるいはＡｌ−Ｓｃ合金により形成される。
【０００６】
次に、図３（Ｂ）の工程で、前記表示領域において、ＳｉＮよりなるゲート絶縁膜２３Ａを、前記ゲート電極２２Ａを覆うように堆積し、さらに前記ゲート絶縁膜２３Ａ上に、ｎ- 型の不純物をドープしたアモルファスシリコン層２４Ａを堆積する。続いて、前記アモルファスシリコン層２４Ａ中、前記ゲート電極２２Ａ直上のチャネル領域に相当する部分に、ＳｉＮよりなるチャネル保護膜２５Ａをパターニング形成する。
【０００７】
図３（Ｂ）の工程では、同時に右図の端子領域において、前記端子電極２２Ｂを覆うように、前記ＳｉＮよりなる絶縁膜２３Ａと同一の厚さで、絶縁膜２３Ｂを堆積し、さらに前記絶縁膜２３Ｂの上層に、前記アモルファス・シリコン層２４Ａと同一の厚さでアモルファス・シリコン層２４Ｂを形成する。
さらに、図３（Ｃ）に示す工程では、前記表示領域において、前記アモルファス・シリコン層２４Ａ上に、前記チャネル保護膜２５Ａの両側に隣接して、ｎ+ 型アモルファスシリコンパターン２６Ａを形成し、それぞれによりＴＦＴのソースおよびドレインを構成する。
【０００８】
続いて、図３（Ｄ）の工程で、前記表示領域において、前記ゲート絶縁膜２３Ａ上に、前記ｎ+ 型アモルファスシリコン層２６Ａと前記チャネル保護膜２５Ａとを覆うように、ＳｉＮよりなる保護膜２７Ａを堆積し、さらに前記保護膜２７Ａ中に、前記アモルファスシリコンパターン２６Ａの一方に対応してコンタクトホール２８Ａを形成する。さらに前記保護膜２７Ａ上にコンタクトホール２８Ａに対応して透明画素電極２９を、前記コンタクトホール２８Ａを介して前記アモルファスシリコンパターン２６Ａにコンタクトするように形成する。透明画素電極２９は、図２の透明画素電極１１Ｄに対応する。
【０００９】
一方、前記図３（Ｄ）左図の工程と同時に、同図右図に示す端子領域では、アモルファスシリコン層２４Ｂ上に、前記保護膜２７Ａに対応する保護膜２７Ｂを堆積し、これに前記端子電極２２Ｂを露出するコンタクトホール２８Ｂを形成する。図４に示すように、かかる液晶表示装置５２では、前記端子領域のコンタクトホール２８Ｂにおいて、表示パネル５４中の前記端子電極２２Ｂに駆動集積回路素子５６がＴＡＢリード（図示せず）により接続される。
【００１０】
以上の従来における液晶表示装置においては、図３（Ａ）〜（Ｄ）の工程によって形成されたＴＦＴ基板２１に対向ガラス基板を重ね合わせることによって液晶表示装置が構成される。
【００１１】
【発明が解決しようとする課題】
ところで、かかる液晶表示装置を製造する場合においては、半導体集積回路チップの製造の場合と同様に製造コストを低減する必要性から、大面積のガラス基板上に、複数の前記液晶表示装置を隣接して製造し、製造後に前記大面積ガラス基板を個々の液晶表示装置に分割、切断することが一般になされている。前記切断後の一例として従来の液晶表示装置の断面図を図５に示す。同図の前記液晶表示装置の構成は、第１の基板４０上に表示領域４８と端子領域４７とが形成されており、シール４２を介して第２の基板４０’が前記表示領域４８を覆うように接合されている。従って、前記端子領域４７は前記第２の基板によって覆われておらず、周囲からのパーティクル等の混入に対して無防備であり、特に前記端子領域４７中の端子電極２２Ｂが、前記パーティクル等により機械的に破壊等された場合には、前記液晶表示装置を駆動する外部回路との接続が不能となり、液晶表示装置としての機能をも破壊されることになる。かかるパーティクルは前記ガラス基板の分割・切断工程において発生しやすい。
【００１２】
そこで本発明は上記の課題を解決し、新規な手法によって、液晶表示装置を歩留まりよく製造する方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とする。請求項１記載の発明では、第１の基板と、前記第１の基板に対向して配設され、間に隙間を形成する第２の基板と、前記隙間に封入された液晶層とよりなる液晶表示装置において、前記第１の基板の、前記第２の基板と対面する側の表面には、薄膜トランジスタを含む表示領域と、前記薄膜トランジスタに電気的に接続された端子電極を含む端子領域とが形成され、前記端子領域には、前記薄膜トランジスタの高さとほぼ等しいかまたはより高い凸部が形成され、前記凸部は、前記端子電極を保護するための保護用凸部であって、前記第１の基板上の二つの前記端子電極の中間に形成されることを特徴とする。
【００１４】
請求項１記載の本発明の特徴によれば、液晶表示装置製造時のガラス基板切断の際に、ガラス切断片等のパーティクルが前記液晶表示装置周辺部の端子領域へ混入した場合でも、前記凸部はその形状が前記薄膜トランジスタの高さに実質的に等しいかまたはより高く、かつ前記凸部は前記端子電極の近傍に形成されるため、前記パーティクルが前記液晶表示装置の前記端子電極を機械的に破壊することがない。
【００１５】
請求項２記載の発明では、前記薄膜トランジスタと、前記凸部とは、実質的に同一の層構造を有することを特徴とする。請求項２記載の本発明の特徴によれば、前記凸部を効率良く形成することができる。請求項３記載の発明では、前記凸部は、前記端子領域において前記第１の基板上に、前記端子電極に隣接して形成された導体パターンを含むことを特徴とする。
【００１６】
請求項３記載の本発明の特徴によれば、前記凸部を、前記表示部と同一の工程によって同時に形成することができる。
請求項４記載の発明では、前記薄膜トランジスタは、前記第１の基板の前記表面に形成されたゲート電極と、前記表面上に前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたチャネル層と、前記チャネル層上に、前記ゲート電極に対応して形成されたチャネル保護膜と、前記チャネル層上の、前記チャネル保護膜の両側に、前記チャネル保護膜の一部を覆うように形成されたソース領域およびドレイン領域と、前記ゲート絶縁膜上に、前記ソース領域およびドレイン領域を覆うように形成された保護絶縁膜と、前記保護絶縁膜上に形成され、前記保護絶縁膜中に形成されたコンタクトホールを介して前記ドレイン領域とコンタクトする透明画素電極とよりなり、前記凸部は、前記端子領域において前記表面上に、前記端子電極に隣接して形成され、前記ゲート電極と実質的に同一の組成と厚さを有する導体パターンと、前記表面上に前記導体パターンを覆うように形成され、前記ゲート絶縁膜と実質的に同一の組成と厚さを有する第１の絶縁膜と、前記第１の絶縁膜の上層に形成された第１の半導体層と、前記第１の半導体層上に、前記導体パターンに対応して形成され、前記チャネル保護膜と実質的に同一の組成と厚さを有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記ソース領域およびドレイン領域と実質的に同一の組成と厚さを有する第２の半導体層と、前記第１の半導体層上に、前記第２の導体層を覆うように形成され、前記保護絶縁膜と実質的に同一の組成と厚さを有する第３の絶縁膜とよりなることを特徴とする。
【００１７】
請求項４記載の本発明の特徴によれば、前記凸部の形成は、フォトマスクを、前記薄膜トランジスタ用のものに前記凸部用のものを付加的に作成する工程のみによって、後の工程を前記薄膜トランジスタのものと同一の工程により形成することができる。
請求項５記載の発明では、第１の基板と、間に隙間を形成する第２の基板と、前記隙間に封入された液晶層とよりなる液晶表示装置の製造方法において、前記第１の基板の、前記第２の基板と対面する側の表面に、薄膜トランジスタを含む表示領域を形成する工程と、前記薄膜トランジスタに電気的に接続された端子電極を含む端子領域を形成する工程とを有し、前記端子領域を形成する工程は、前記端子領域に前記薄膜トランジスタの高さとほぼ等しいかまたはより高い凸部を形成する工程を含み、前記凸部は、前記端子電極を保護するための保護用凸部であって、前記第１の基板上の二つの前記端子電極の中間に形成されることを特徴とする。
【００１８】
請求項５記載の本発明の特徴によれば、液晶表示装置製造時のガラス基板切断の際に、ガラス切断片等のパーティクルが前記液晶表示装置周辺部の端子領域へ混入した場合でも、前記凸部はその形状の高さが前記薄膜トランジスタに実質的に等しいかまたはより高く、かつ前記凸部は前記端子電極の近傍に形成されるため、前記パーティクルが前記液晶表示装置の前記端子電極を機械的に破壊することがない。
【００１９】
請求項６記載の発明では、前記薄膜トランジスタと前記凸部とは、実質的に同一の工程によって、実質的に同時に形成されることを特徴とする。
請求項６記載の本発明の特徴によれば、前記凸部を高率良く形成することがで
きる。
【００２１】
請求項７記載の発明では、前記表示領域を形成する工程は、前記第１の基板の前記表面にゲート電極を形成する工程と、前記表面上に前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にチャネル層を形成する工程と、前記チャネル層上に、前記ゲート電極に対応してチャネル保護膜を形成する工程と、前記チャネル層上の、前記チャネル保護膜の両側に、前記チャネル保護膜の一部を覆うようにソース領域およびドレイン領域を形成する工程と、前記ゲート絶縁膜上に、前記ソース領域およびドレイン領域を覆うように保護絶縁膜を形成する工程と、前記保護絶縁膜上に、前記保護絶縁膜中に形成されたコンタクトホールを介して、透明画素電極を前記ドレイン領域とコンタクトするように形成する工程とを含み、前記凸部を形成する工程は、前記第１の基板表面上に、端子電極と前記端子電極に隣接した導体パターンとを、前記ゲート電極を形成する工程と同時に形成する工程と、前記第１の基板表面上に前記導体パターンを覆うように、前記ゲート絶縁膜と実質的に同一の組成と厚さに第１の絶縁膜を、前記ゲート絶縁膜を形成する工程と同時に形成する工程と、前記第１の絶縁膜上に、前記チャネル層に対応して第１の半導体層を、前記チャネル層を形成する工程と同時に形成する工程と、前記導体パターンと前記第１の半導体層上に、前記導体パターンに対応して、前記チャネル保護膜と実質的に同一の組成と厚さに第２の絶縁膜を、前記チャネル保護膜を形成する工程と同時に形成する工程と、前記第２の絶縁膜上に、前記ソース領域およびドレイン領域と実質的に同一の組成と厚さに第２の半導体層を、前記ソース領域およびドレイン領域を形成する工程と同時に形成する工程と、前記第１の絶縁膜上に、前記第２の半導体層を覆うように、前記保護絶縁膜と実質的に同一の組成と厚さに第３の絶縁膜を、前記保護絶縁膜を形成する工程と同時に形成する工程を有することを特徴とする。
【００２２】
請求項７記載の本発明の特徴によれば、前記凸部の形成は、フォトマスクを、前記薄膜トランジスタ用のものに前記凸部用のものを付加的に作成する工程のみによって、後の工程を前記薄膜トランジスタのものと同一の工程により形成することができる。
【００２３】
【発明の実施の形態】
[ 実施例１]
図６（Ａ）〜（Ｄ）は、本発明による液晶表示装置の製造工程を示す断面図である。ただし、図６（Ａ）〜（Ｄ）の各図中、左図はＴＦＴ１１Ｃを含む表示領域を、また右図はパッド電極１１Ａ、１１Ｂを含む端子領域を示す。ここに左図表示領域は、従来例による前記表示領域と同一の工程であるが、各構成要素について異なる番号を付してある。
【００２４】
まず、図６（Ａ）を参照するに、前記表示領域に対応して、前記ＴＦＴ基板１１に対応するガラス基板６０上に、前記走査電極１１ａに接続されたＡｌ−Ｎｄ合金あるいはＡｌ−Ｓｃ合金パターン６２Ａが、前記ＴＦＴ部のゲート電極として形成される。同時に、前記ガラス基板６０上の端子領域において、前記ガラス基板６０上に、前記パッド電極１１Ａ、１１Ｂに対応する端子電極３２Ｂが、従来例と同様に形成される。また同時に本実施例では、ガラス基板６０上に複数の端子電極３２Ｂと共に、前記端子電極３２Ｂの中間に位置するように、端子電極３２Ｂと同一の厚さで導体パターン６２Ｂを形成する。
【００２５】
次に、図６（Ｂ）の工程で、前記表示領域において、ＳｉＮよりなるゲート絶縁膜６３Ａを、前記ゲート電極６２Ａを覆うように堆積し、さらに前記ゲート絶縁膜６３Ａの上層に、ｎ- 型の不純物をドープしたアモルファスシリコン層６４Ａを堆積する。続いて、前記ゲート電極６２Ａ直上の活性領域６４Ａ中のチャネル領域に相当する部分に、ＳｉＮよりなるチャネル保護膜６５Ａをパターニング形成する。
【００２６】
図６（Ｂ）の工程では、同時に右図の端子領域において、前記端子電極３２Ｂと共に前記導体パターン６２Ｂをも覆うように、前記ＳｉＮよりなる絶縁膜６３Ａと同一の組成および厚さで絶縁膜６３Ｂを堆積し、さらに前記絶縁膜６３Ｂの上層に、前記アモルファスシリコン層６４Ａと同一の厚さでアモルファスシリコン層６４Ｂを形成する。続いてその上層に、ＳｉＮよりなる前記チャネル保護膜６５Ａと同一の組成および厚さでチャネル保護膜６５Ｂをパターニング形成する。
【００２７】
さらに、図６（Ｃ）の工程では、前記表示領域において、前記アモルファス・シリコン層６４Ａ上に、前記チャネル保護膜６５Ａの両側に隣接して、ｎ+ 型アモルファスシリコンパターン６６Ａを形成し、それぞれによりＴＦＴのソースおよびドレインを構成する。
図６（Ｃ）の工程では、同時に右図の端子領域において、前記チャネル保護膜６５Ｂを覆うように、ｎ+ 型アモルファスシリコンパターン６６Ｂを形成する。このｎ+ 型アモルファスシリコン６６Ｂをエッチングによりパターニングする際に、その下層のアモルファスシリコン層６４Ｂの表出した領域をも同時にエッチングして除去する。
【００２８】
続いて、図６（Ｄ）の工程で、前記表示領域において、前記ｎ+ 型アモルファスシリコン層６６Ａと、前記チャネル保護膜６５Ａと、さらに前記アモルファスシリコン層６４Ａ上に、ＳｉＮよりなる保護膜６７Ａを堆積し、アモルファスシリコンパターン６６Ａ上に開口されたコンタクトホール６８Ａを介して、透明画素電極６９Ａが形成される。透明画素電極６９Ａは、図２の透明画素電極１１Ｄに対応する。
【００２９】
さらに、図６（Ｄ）の工程で、同図右図に示す端子領域では、アモルファスシリコン層６６Ｂ、およびアモルファスシリコン層６４Ｂの上層に、ＳｉＮよりなる保護膜５０Ｂを堆積し、続いて保護膜５０Ｂの上層の、アモルファスシリコン層６６Ｂの上層の領域に、透明画素電極６９Ｂをパターニングにより形成し、さらに続いて端子電極３２Ｂ上に、コンタクトホール３９Ｂを形成する。
【００３０】
このように、本実施例では、端子部における工程で、２つの端子電極２２Ｂの中間に位置する導体パターン６２Ｂを形成する。従来例では、図３（Ｄ）右図のように、２つの端子電極２２Ｂの中間では、ガラス基板２１上に直接に形成された絶縁膜２３Ｂ上にアモルファスシリコン層２４Ｂを形成し、さらにその上層に保護膜２７Ｂを堆積した構成となっており、平坦な構造が形成されている。これに対して、本実施例である図６（Ｄ）右図においては、端子電極２２Ｂの中間には第２の導体パターン６２Ｂを有し、前記導体パターン６２Ｂの上層の領域において、同図左図の工程において使用した薄膜を、すべて同図右図の同一の工程において重ねて堆積している。したがって、右図の端子領域における堆積後の基板表面から最上部までの高さは、必然的に左図の素子領域の工程を実施後の基板表面から最上部までの高さとほぼ等しいかまたはそれ以上になる。さらにその形状は、前記導体パターン６２Ｂの、比較的小面積の形状に沿うように、最上部が突き出たいわゆる突起部を形成する。
【００３１】
前記突起部を構成する各薄膜の厚さは、導体パターン６２Ｂが２００ｎｍ程度、ゲート絶縁膜６３Ｂが４００ｎｍ、第１のシリコン６４Ｂが４０ｎｍ程度、第１の絶縁膜６５Ｂが４００ｎｍ程度、ｎ+ 型アモルファスシリコンパターン６６Ｂが５０ｎｍ程度、保護膜５０Ｂが３００ｎｍ程度、透明電極６９Ｂが１００ｎｍであり、最終的な前記突起部の厚さは、１５００ｎｍ（１．５μｍ）程度である。
【００３２】
ところで、本発明に係る特徴は上述したように、従来の液晶表示装置において問題であった、ガラス基板切断時のガラス切断片等のパーティクルが液晶表示装置中の周辺領域に形成した素子の一部に混入し、端子電極等を破壊するという課題を解決する点にある。
前記実施例による第１の基板上に表示領域および端子領域を形成後に、対向基板である第２の基板を配置し、これを切断した後の液晶表示装置の断面図を図７に示す。
【００３３】
図７を参照するに、突起部４５と端子電極３２Ｂとを有する端子領域４６および表示領域４８が形成された第１の基板４０と、第２の基板４０’とが、シール４２および図示しないスペーサを介して対向されている。
同図において、前記端子領域４６では、２つの端子電極３２Ｂとその間に前記突起部４５があって、その高さは前述したように約１．５μｍである。また前記第１及び第２の基板間の間隔は２〜３μｍ程度であって、混入する前記パーティクル４４の大きさは高々１〜２μｍ程度である。従って、前記両端子電極の間隔が数μｍ程度のオーダーである場合には、前記端子電極表面に対する前記パーティクルの接触あるいは破壊等を生じることがない。
【００３４】
このように、本発明は、液晶表示装置の前記表示領域は、上層を第２の基板等によって覆われるため、前記表示領域中への前記パーティクルの混入による素子破壊は起こりにくい一方、前記端子領域では、前記端子電極は前記外部端子との接続のためにその表面が液晶層中にさらされるため、混入した前記パーティクル等による接触に対して無防備であり、機械的破壊が容易に起こりやすいという、液晶表示装置における本質的な問題を解決する方法を提供するものである。
【００３５】
【発明の効果】
以上の実施例において説明したように、本発明によれば、薄膜素子上にいわゆる突起部を形成することによって、前記薄膜素子中の端子電極と対向する第２の基板との間隔を一定以上確保することができ、液晶表示装置を構成するガラス基板を切断する時に、発生するガラス切断片等のパーティクルが、薄膜素子内に混入することによって、前記端子電極表面が、前記ガラス切断片等によって機械的に破壊され、電気的な接合不良を生じるのを防止することができる。
【図面の簡単な説明】
【図１】従来および本発明の液晶表示装置の概観を示す斜視図である。
【図２】図１の液晶表示装置を構成するガラス基板上に形成されるＴＦＴアレイを示す図である。
【図３】（Ａ）〜（Ｄ）は従来の表示領域部および端子領域部の製造工程を示す断面図である。
【図４】液晶表示装置の液晶表示パネルに駆動回路を張り付けた後の構成図である。
【図５】従来の液晶表示装置の断面図である。
【図６】本発明の表示領域部および端子領域部の製造工程を示す断面図である。
【図７】本発明における液晶表示装置の断面図である。
【符号の説明】
１ 液晶層
１０ 液晶表示装置
１１、１２ ガラス基板
１１Ａ、１１Ｂ パッド電極
１１ａ 走査電極
１１ｂ 信号電極
１１Ｃ ＴＦＴ
１１Ｄ 透明画素
２１、６０ 基板
２２Ａ、６２Ａ ゲート電極
２２Ｂ、６２Ｂ 端子電極
２３Ａ、２３Ｂ、６３Ａ、６３Ｂ ゲート絶縁膜
２４Ａ、２４Ｂ、６４Ａ、６４Ｂ アモルファスシリコン層
２５Ａ、６５Ａ、６５Ｂ チャネル保護膜
２６Ａ、６６Ａ、６６Ｂ ｎ+ 型アモルファスシリコン層
２７Ａ、２７Ｂ、５０Ｂ、６７Ａ 保護膜
２８Ａ、２８Ｂ、３９Ｂ、６８Ａ コンタクトホール
２９ オーミック電極
３２Ｂ 端子電極
４０ 第１の基板
４０’ 第２の基板
４１ 液晶表示装置
４２ シール
４４ パーティクル
４５ 突起部
４６、４７ 端子領域
４８ 表示領域
５２ 液晶表示パネル
５４ 表示パネル
５６ 駆動回路
６９Ａ、６９Ｂ 透明画素電極
【発明の属する技術分野】
本発明は、一般に液晶表示装置に関し、特に薄膜トランジスタ（ＴＦＴ）を備えた液晶表示装置に関する。
液晶表示装置はコンピュータを初めとする情報処理装置において、小型で低消費電力の画像表示装置として広く使われている。
【０００２】
特に、高品質のカラー表示を実現するため、液晶表示装置中の個々の画素電極を駆動する、いわゆるアクティブマトリクス駆動方式の液晶表示装置が広く使われている。かかるアクティブマトリクス駆動方式の液晶表示装置では、個々の画素電極をオンオフ制御するために、各々の画素電極に対応して、液晶パネルを構成するガラス基板上にＴＦＴが設けられる。
【０００３】
【従来の技術】
図１は、従来のアクティブマトリクス駆動型液晶表示装置１０の構成を示す。
図１を参照するに、液晶表示装置１０は多数のＴＦＴおよびこれに協働する透明画素電極を担持するＴＦＴガラス基板１１と、前記ＴＦＴ基板１１上に形成された対向ガラス基板１２とよりなり、基板１１と１２との間には液晶層１が、図示を省略したシール部材により封入されている。液晶表示装置１０では、前記透明画素電極を、対向するＴＦＴを介して選択的に駆動することにより、液晶層中において、前記選択された画素電極に対応して、液晶分子の配向を選択的に変化させる。さらに、前記ガラス基板１１および１２の外側には、それぞれ図示しないが偏光板が、直交ニコル状態で配設されている。また、ガラス基板１１および１２の内側には、液晶層に接するように分子配向膜が形成され、液晶分子の配向方向を規制する。
【０００４】
図２は前記ＴＦＴガラス基板１１の一部を拡大して示す。
図２を参照するに、前記ガラス基板１１上には、走査信号を供給される多数のパッド電極１１Ａおよびこれから延在する多数の走査電極１１ａと、画像信号を供給される多数のパッド電極１１Ｂおよびこれから延在する多数の信号電極１１ｂとが、走査電極１１ａの延在方向と走査電極１１ｂの延在方向とが略直交するように形成されており、前記走査電極１１ａと前記信号電極１１ｂとの交点には、ＴＦＴ１１Ｃが形成されている。さらに、前記基板１１上には、各々のＴＦＴ１１Ｃに対応して透明画素電極１１Ｄが形成されており、各々のＴＦＴ１１Ｃは対応する走査電極１１ａ上の走査信号により選択され、対応する信号電極１１ｂ上の画像信号により、協働する透明画素電極１１Ｄを駆動する。
【０００５】
図３（Ａ）〜（Ｄ）は、かかる従来の液晶表示装置の製造工程を示す断面図である。ただし、図３（Ａ）〜（Ｄ）の各図中、左図はＴＦＴ１１Ｃを含む表示領域を、また右図はパッド電極１１Ａ、１１Ｂを含む端子領域を示す。
まず、図３（Ａ）を参照するに、前記表示領域に対応して、前記ＴＦＴ基板１１に対応するガラス基板２１上に、前記走査電極１１ａに接続されたＡｌ−Ｎｄ合金あるいはＡｌ−Ｓｃ合金パターン２２Ａが前記ＴＦＴ部のゲート電極として形成される。同時に、前記ガラス基板２１上の端子領域において、前記ガラス基板２１上に、前記パッド電極１１Ａ、１１Ｂに対応する端子電極２２Ｂが、前記ゲート電極２２Ａと同じＡｌ−Ｎｄ合金あるいはＡｌ−Ｓｃ合金により形成される。
【０００６】
次に、図３（Ｂ）の工程で、前記表示領域において、ＳｉＮよりなるゲート絶縁膜２３Ａを、前記ゲート電極２２Ａを覆うように堆積し、さらに前記ゲート絶縁膜２３Ａ上に、ｎ- 型の不純物をドープしたアモルファスシリコン層２４Ａを堆積する。続いて、前記アモルファスシリコン層２４Ａ中、前記ゲート電極２２Ａ直上のチャネル領域に相当する部分に、ＳｉＮよりなるチャネル保護膜２５Ａをパターニング形成する。
【０００７】
図３（Ｂ）の工程では、同時に右図の端子領域において、前記端子電極２２Ｂを覆うように、前記ＳｉＮよりなる絶縁膜２３Ａと同一の厚さで、絶縁膜２３Ｂを堆積し、さらに前記絶縁膜２３Ｂの上層に、前記アモルファス・シリコン層２４Ａと同一の厚さでアモルファス・シリコン層２４Ｂを形成する。
さらに、図３（Ｃ）に示す工程では、前記表示領域において、前記アモルファス・シリコン層２４Ａ上に、前記チャネル保護膜２５Ａの両側に隣接して、ｎ+ 型アモルファスシリコンパターン２６Ａを形成し、それぞれによりＴＦＴのソースおよびドレインを構成する。
【０００８】
続いて、図３（Ｄ）の工程で、前記表示領域において、前記ゲート絶縁膜２３Ａ上に、前記ｎ+ 型アモルファスシリコン層２６Ａと前記チャネル保護膜２５Ａとを覆うように、ＳｉＮよりなる保護膜２７Ａを堆積し、さらに前記保護膜２７Ａ中に、前記アモルファスシリコンパターン２６Ａの一方に対応してコンタクトホール２８Ａを形成する。さらに前記保護膜２７Ａ上にコンタクトホール２８Ａに対応して透明画素電極２９を、前記コンタクトホール２８Ａを介して前記アモルファスシリコンパターン２６Ａにコンタクトするように形成する。透明画素電極２９は、図２の透明画素電極１１Ｄに対応する。
【０００９】
一方、前記図３（Ｄ）左図の工程と同時に、同図右図に示す端子領域では、アモルファスシリコン層２４Ｂ上に、前記保護膜２７Ａに対応する保護膜２７Ｂを堆積し、これに前記端子電極２２Ｂを露出するコンタクトホール２８Ｂを形成する。図４に示すように、かかる液晶表示装置５２では、前記端子領域のコンタクトホール２８Ｂにおいて、表示パネル５４中の前記端子電極２２Ｂに駆動集積回路素子５６がＴＡＢリード（図示せず）により接続される。
【００１０】
以上の従来における液晶表示装置においては、図３（Ａ）〜（Ｄ）の工程によって形成されたＴＦＴ基板２１に対向ガラス基板を重ね合わせることによって液晶表示装置が構成される。
【００１１】
【発明が解決しようとする課題】
ところで、かかる液晶表示装置を製造する場合においては、半導体集積回路チップの製造の場合と同様に製造コストを低減する必要性から、大面積のガラス基板上に、複数の前記液晶表示装置を隣接して製造し、製造後に前記大面積ガラス基板を個々の液晶表示装置に分割、切断することが一般になされている。前記切断後の一例として従来の液晶表示装置の断面図を図５に示す。同図の前記液晶表示装置の構成は、第１の基板４０上に表示領域４８と端子領域４７とが形成されており、シール４２を介して第２の基板４０’が前記表示領域４８を覆うように接合されている。従って、前記端子領域４７は前記第２の基板によって覆われておらず、周囲からのパーティクル等の混入に対して無防備であり、特に前記端子領域４７中の端子電極２２Ｂが、前記パーティクル等により機械的に破壊等された場合には、前記液晶表示装置を駆動する外部回路との接続が不能となり、液晶表示装置としての機能をも破壊されることになる。かかるパーティクルは前記ガラス基板の分割・切断工程において発生しやすい。
【００１２】
そこで本発明は上記の課題を解決し、新規な手法によって、液晶表示装置を歩留まりよく製造する方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とする。請求項１記載の発明では、第１の基板と、前記第１の基板に対向して配設され、間に隙間を形成する第２の基板と、前記隙間に封入された液晶層とよりなる液晶表示装置において、前記第１の基板の、前記第２の基板と対面する側の表面には、薄膜トランジスタを含む表示領域と、前記薄膜トランジスタに電気的に接続された端子電極を含む端子領域とが形成され、前記端子領域には、前記薄膜トランジスタの高さとほぼ等しいかまたはより高い凸部が形成され、前記凸部は、前記端子電極を保護するための保護用凸部であって、前記第１の基板上の二つの前記端子電極の中間に形成されることを特徴とする。
【００１４】
請求項１記載の本発明の特徴によれば、液晶表示装置製造時のガラス基板切断の際に、ガラス切断片等のパーティクルが前記液晶表示装置周辺部の端子領域へ混入した場合でも、前記凸部はその形状が前記薄膜トランジスタの高さに実質的に等しいかまたはより高く、かつ前記凸部は前記端子電極の近傍に形成されるため、前記パーティクルが前記液晶表示装置の前記端子電極を機械的に破壊することがない。
【００１５】
請求項２記載の発明では、前記薄膜トランジスタと、前記凸部とは、実質的に同一の層構造を有することを特徴とする。請求項２記載の本発明の特徴によれば、前記凸部を効率良く形成することができる。請求項３記載の発明では、前記凸部は、前記端子領域において前記第１の基板上に、前記端子電極に隣接して形成された導体パターンを含むことを特徴とする。
【００１６】
請求項３記載の本発明の特徴によれば、前記凸部を、前記表示部と同一の工程によって同時に形成することができる。
請求項４記載の発明では、前記薄膜トランジスタは、前記第１の基板の前記表面に形成されたゲート電極と、前記表面上に前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたチャネル層と、前記チャネル層上に、前記ゲート電極に対応して形成されたチャネル保護膜と、前記チャネル層上の、前記チャネル保護膜の両側に、前記チャネル保護膜の一部を覆うように形成されたソース領域およびドレイン領域と、前記ゲート絶縁膜上に、前記ソース領域およびドレイン領域を覆うように形成された保護絶縁膜と、前記保護絶縁膜上に形成され、前記保護絶縁膜中に形成されたコンタクトホールを介して前記ドレイン領域とコンタクトする透明画素電極とよりなり、前記凸部は、前記端子領域において前記表面上に、前記端子電極に隣接して形成され、前記ゲート電極と実質的に同一の組成と厚さを有する導体パターンと、前記表面上に前記導体パターンを覆うように形成され、前記ゲート絶縁膜と実質的に同一の組成と厚さを有する第１の絶縁膜と、前記第１の絶縁膜の上層に形成された第１の半導体層と、前記第１の半導体層上に、前記導体パターンに対応して形成され、前記チャネル保護膜と実質的に同一の組成と厚さを有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記ソース領域およびドレイン領域と実質的に同一の組成と厚さを有する第２の半導体層と、前記第１の半導体層上に、前記第２の導体層を覆うように形成され、前記保護絶縁膜と実質的に同一の組成と厚さを有する第３の絶縁膜とよりなることを特徴とする。
【００１７】
請求項４記載の本発明の特徴によれば、前記凸部の形成は、フォトマスクを、前記薄膜トランジスタ用のものに前記凸部用のものを付加的に作成する工程のみによって、後の工程を前記薄膜トランジスタのものと同一の工程により形成することができる。
請求項５記載の発明では、第１の基板と、間に隙間を形成する第２の基板と、前記隙間に封入された液晶層とよりなる液晶表示装置の製造方法において、前記第１の基板の、前記第２の基板と対面する側の表面に、薄膜トランジスタを含む表示領域を形成する工程と、前記薄膜トランジスタに電気的に接続された端子電極を含む端子領域を形成する工程とを有し、前記端子領域を形成する工程は、前記端子領域に前記薄膜トランジスタの高さとほぼ等しいかまたはより高い凸部を形成する工程を含み、前記凸部は、前記端子電極を保護するための保護用凸部であって、前記第１の基板上の二つの前記端子電極の中間に形成されることを特徴とする。
【００１８】
請求項５記載の本発明の特徴によれば、液晶表示装置製造時のガラス基板切断の際に、ガラス切断片等のパーティクルが前記液晶表示装置周辺部の端子領域へ混入した場合でも、前記凸部はその形状の高さが前記薄膜トランジスタに実質的に等しいかまたはより高く、かつ前記凸部は前記端子電極の近傍に形成されるため、前記パーティクルが前記液晶表示装置の前記端子電極を機械的に破壊することがない。
【００１９】
請求項６記載の発明では、前記薄膜トランジスタと前記凸部とは、実質的に同一の工程によって、実質的に同時に形成されることを特徴とする。
請求項６記載の本発明の特徴によれば、前記凸部を高率良く形成することがで
きる。
【００２１】
請求項７記載の発明では、前記表示領域を形成する工程は、前記第１の基板の前記表面にゲート電極を形成する工程と、前記表面上に前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にチャネル層を形成する工程と、前記チャネル層上に、前記ゲート電極に対応してチャネル保護膜を形成する工程と、前記チャネル層上の、前記チャネル保護膜の両側に、前記チャネル保護膜の一部を覆うようにソース領域およびドレイン領域を形成する工程と、前記ゲート絶縁膜上に、前記ソース領域およびドレイン領域を覆うように保護絶縁膜を形成する工程と、前記保護絶縁膜上に、前記保護絶縁膜中に形成されたコンタクトホールを介して、透明画素電極を前記ドレイン領域とコンタクトするように形成する工程とを含み、前記凸部を形成する工程は、前記第１の基板表面上に、端子電極と前記端子電極に隣接した導体パターンとを、前記ゲート電極を形成する工程と同時に形成する工程と、前記第１の基板表面上に前記導体パターンを覆うように、前記ゲート絶縁膜と実質的に同一の組成と厚さに第１の絶縁膜を、前記ゲート絶縁膜を形成する工程と同時に形成する工程と、前記第１の絶縁膜上に、前記チャネル層に対応して第１の半導体層を、前記チャネル層を形成する工程と同時に形成する工程と、前記導体パターンと前記第１の半導体層上に、前記導体パターンに対応して、前記チャネル保護膜と実質的に同一の組成と厚さに第２の絶縁膜を、前記チャネル保護膜を形成する工程と同時に形成する工程と、前記第２の絶縁膜上に、前記ソース領域およびドレイン領域と実質的に同一の組成と厚さに第２の半導体層を、前記ソース領域およびドレイン領域を形成する工程と同時に形成する工程と、前記第１の絶縁膜上に、前記第２の半導体層を覆うように、前記保護絶縁膜と実質的に同一の組成と厚さに第３の絶縁膜を、前記保護絶縁膜を形成する工程と同時に形成する工程を有することを特徴とする。
【００２２】
請求項７記載の本発明の特徴によれば、前記凸部の形成は、フォトマスクを、前記薄膜トランジスタ用のものに前記凸部用のものを付加的に作成する工程のみによって、後の工程を前記薄膜トランジスタのものと同一の工程により形成することができる。
【００２３】
【発明の実施の形態】
[ 実施例１]
図６（Ａ）〜（Ｄ）は、本発明による液晶表示装置の製造工程を示す断面図である。ただし、図６（Ａ）〜（Ｄ）の各図中、左図はＴＦＴ１１Ｃを含む表示領域を、また右図はパッド電極１１Ａ、１１Ｂを含む端子領域を示す。ここに左図表示領域は、従来例による前記表示領域と同一の工程であるが、各構成要素について異なる番号を付してある。
【００２４】
まず、図６（Ａ）を参照するに、前記表示領域に対応して、前記ＴＦＴ基板１１に対応するガラス基板６０上に、前記走査電極１１ａに接続されたＡｌ−Ｎｄ合金あるいはＡｌ−Ｓｃ合金パターン６２Ａが、前記ＴＦＴ部のゲート電極として形成される。同時に、前記ガラス基板６０上の端子領域において、前記ガラス基板６０上に、前記パッド電極１１Ａ、１１Ｂに対応する端子電極３２Ｂが、従来例と同様に形成される。また同時に本実施例では、ガラス基板６０上に複数の端子電極３２Ｂと共に、前記端子電極３２Ｂの中間に位置するように、端子電極３２Ｂと同一の厚さで導体パターン６２Ｂを形成する。
【００２５】
次に、図６（Ｂ）の工程で、前記表示領域において、ＳｉＮよりなるゲート絶縁膜６３Ａを、前記ゲート電極６２Ａを覆うように堆積し、さらに前記ゲート絶縁膜６３Ａの上層に、ｎ- 型の不純物をドープしたアモルファスシリコン層６４Ａを堆積する。続いて、前記ゲート電極６２Ａ直上の活性領域６４Ａ中のチャネル領域に相当する部分に、ＳｉＮよりなるチャネル保護膜６５Ａをパターニング形成する。
【００２６】
図６（Ｂ）の工程では、同時に右図の端子領域において、前記端子電極３２Ｂと共に前記導体パターン６２Ｂをも覆うように、前記ＳｉＮよりなる絶縁膜６３Ａと同一の組成および厚さで絶縁膜６３Ｂを堆積し、さらに前記絶縁膜６３Ｂの上層に、前記アモルファスシリコン層６４Ａと同一の厚さでアモルファスシリコン層６４Ｂを形成する。続いてその上層に、ＳｉＮよりなる前記チャネル保護膜６５Ａと同一の組成および厚さでチャネル保護膜６５Ｂをパターニング形成する。
【００２７】
さらに、図６（Ｃ）の工程では、前記表示領域において、前記アモルファス・シリコン層６４Ａ上に、前記チャネル保護膜６５Ａの両側に隣接して、ｎ+ 型アモルファスシリコンパターン６６Ａを形成し、それぞれによりＴＦＴのソースおよびドレインを構成する。
図６（Ｃ）の工程では、同時に右図の端子領域において、前記チャネル保護膜６５Ｂを覆うように、ｎ+ 型アモルファスシリコンパターン６６Ｂを形成する。このｎ+ 型アモルファスシリコン６６Ｂをエッチングによりパターニングする際に、その下層のアモルファスシリコン層６４Ｂの表出した領域をも同時にエッチングして除去する。
【００２８】
続いて、図６（Ｄ）の工程で、前記表示領域において、前記ｎ+ 型アモルファスシリコン層６６Ａと、前記チャネル保護膜６５Ａと、さらに前記アモルファスシリコン層６４Ａ上に、ＳｉＮよりなる保護膜６７Ａを堆積し、アモルファスシリコンパターン６６Ａ上に開口されたコンタクトホール６８Ａを介して、透明画素電極６９Ａが形成される。透明画素電極６９Ａは、図２の透明画素電極１１Ｄに対応する。
【００２９】
さらに、図６（Ｄ）の工程で、同図右図に示す端子領域では、アモルファスシリコン層６６Ｂ、およびアモルファスシリコン層６４Ｂの上層に、ＳｉＮよりなる保護膜５０Ｂを堆積し、続いて保護膜５０Ｂの上層の、アモルファスシリコン層６６Ｂの上層の領域に、透明画素電極６９Ｂをパターニングにより形成し、さらに続いて端子電極３２Ｂ上に、コンタクトホール３９Ｂを形成する。
【００３０】
このように、本実施例では、端子部における工程で、２つの端子電極２２Ｂの中間に位置する導体パターン６２Ｂを形成する。従来例では、図３（Ｄ）右図のように、２つの端子電極２２Ｂの中間では、ガラス基板２１上に直接に形成された絶縁膜２３Ｂ上にアモルファスシリコン層２４Ｂを形成し、さらにその上層に保護膜２７Ｂを堆積した構成となっており、平坦な構造が形成されている。これに対して、本実施例である図６（Ｄ）右図においては、端子電極２２Ｂの中間には第２の導体パターン６２Ｂを有し、前記導体パターン６２Ｂの上層の領域において、同図左図の工程において使用した薄膜を、すべて同図右図の同一の工程において重ねて堆積している。したがって、右図の端子領域における堆積後の基板表面から最上部までの高さは、必然的に左図の素子領域の工程を実施後の基板表面から最上部までの高さとほぼ等しいかまたはそれ以上になる。さらにその形状は、前記導体パターン６２Ｂの、比較的小面積の形状に沿うように、最上部が突き出たいわゆる突起部を形成する。
【００３１】
前記突起部を構成する各薄膜の厚さは、導体パターン６２Ｂが２００ｎｍ程度、ゲート絶縁膜６３Ｂが４００ｎｍ、第１のシリコン６４Ｂが４０ｎｍ程度、第１の絶縁膜６５Ｂが４００ｎｍ程度、ｎ+ 型アモルファスシリコンパターン６６Ｂが５０ｎｍ程度、保護膜５０Ｂが３００ｎｍ程度、透明電極６９Ｂが１００ｎｍであり、最終的な前記突起部の厚さは、１５００ｎｍ（１．５μｍ）程度である。
【００３２】
ところで、本発明に係る特徴は上述したように、従来の液晶表示装置において問題であった、ガラス基板切断時のガラス切断片等のパーティクルが液晶表示装置中の周辺領域に形成した素子の一部に混入し、端子電極等を破壊するという課題を解決する点にある。
前記実施例による第１の基板上に表示領域および端子領域を形成後に、対向基板である第２の基板を配置し、これを切断した後の液晶表示装置の断面図を図７に示す。
【００３３】
図７を参照するに、突起部４５と端子電極３２Ｂとを有する端子領域４６および表示領域４８が形成された第１の基板４０と、第２の基板４０’とが、シール４２および図示しないスペーサを介して対向されている。
同図において、前記端子領域４６では、２つの端子電極３２Ｂとその間に前記突起部４５があって、その高さは前述したように約１．５μｍである。また前記第１及び第２の基板間の間隔は２〜３μｍ程度であって、混入する前記パーティクル４４の大きさは高々１〜２μｍ程度である。従って、前記両端子電極の間隔が数μｍ程度のオーダーである場合には、前記端子電極表面に対する前記パーティクルの接触あるいは破壊等を生じることがない。
【００３４】
このように、本発明は、液晶表示装置の前記表示領域は、上層を第２の基板等によって覆われるため、前記表示領域中への前記パーティクルの混入による素子破壊は起こりにくい一方、前記端子領域では、前記端子電極は前記外部端子との接続のためにその表面が液晶層中にさらされるため、混入した前記パーティクル等による接触に対して無防備であり、機械的破壊が容易に起こりやすいという、液晶表示装置における本質的な問題を解決する方法を提供するものである。
【００３５】
【発明の効果】
以上の実施例において説明したように、本発明によれば、薄膜素子上にいわゆる突起部を形成することによって、前記薄膜素子中の端子電極と対向する第２の基板との間隔を一定以上確保することができ、液晶表示装置を構成するガラス基板を切断する時に、発生するガラス切断片等のパーティクルが、薄膜素子内に混入することによって、前記端子電極表面が、前記ガラス切断片等によって機械的に破壊され、電気的な接合不良を生じるのを防止することができる。
【図面の簡単な説明】
【図１】従来および本発明の液晶表示装置の概観を示す斜視図である。
【図２】図１の液晶表示装置を構成するガラス基板上に形成されるＴＦＴアレイを示す図である。
【図３】（Ａ）〜（Ｄ）は従来の表示領域部および端子領域部の製造工程を示す断面図である。
【図４】液晶表示装置の液晶表示パネルに駆動回路を張り付けた後の構成図である。
【図５】従来の液晶表示装置の断面図である。
【図６】本発明の表示領域部および端子領域部の製造工程を示す断面図である。
【図７】本発明における液晶表示装置の断面図である。
【符号の説明】
１ 液晶層
１０ 液晶表示装置
１１、１２ ガラス基板
１１Ａ、１１Ｂ パッド電極
１１ａ 走査電極
１１ｂ 信号電極
１１Ｃ ＴＦＴ
１１Ｄ 透明画素
２１、６０ 基板
２２Ａ、６２Ａ ゲート電極
２２Ｂ、６２Ｂ 端子電極
２３Ａ、２３Ｂ、６３Ａ、６３Ｂ ゲート絶縁膜
２４Ａ、２４Ｂ、６４Ａ、６４Ｂ アモルファスシリコン層
２５Ａ、６５Ａ、６５Ｂ チャネル保護膜
２６Ａ、６６Ａ、６６Ｂ ｎ+ 型アモルファスシリコン層
２７Ａ、２７Ｂ、５０Ｂ、６７Ａ 保護膜
２８Ａ、２８Ｂ、３９Ｂ、６８Ａ コンタクトホール
２９ オーミック電極
３２Ｂ 端子電極
４０ 第１の基板
４０’ 第２の基板
４１ 液晶表示装置
４２ シール
４４ パーティクル
４５ 突起部
４６、４７ 端子領域
４８ 表示領域
５２ 液晶表示パネル
５４ 表示パネル
５６ 駆動回路
６９Ａ、６９Ｂ 透明画素電極
Claims (7)
- 第１の基板と、
前記第１の基板に対向して配設され、間に隙間を形成する第２の基板と、
前記隙間に封入された液晶層とよりなる液晶表示装置において、
前記第１の基板の、前記第２の基板と対面する側の表面には、薄膜トランジスタを含む表示領域と、前記薄膜トランジスタに電気的に接続された端子電極を含む端子領域とが形成され、
前記端子領域には、前記薄膜トランジスタの高さとほぼ等しいかまたはより高い凸部が形成され、
前記凸部は、前記端子電極を保護するための保護用凸部であって、前記第１の基板上の二つの前記端子電極の中間に形成されることを特徴とする液晶表示装置。 - 前記薄膜トランジスタと、前記凸部とは、実質的に同一の層構造を有することを特徴とする請求項１記載の液晶表示装置。
- 前記凸部は、前記端子領域において前記第１の基板上に、前記端子電極に隣接して形成された導体パターンを含むことを特徴とする請求項１または２記載の液晶表示装置。
- 前記薄膜トランジスタは、前記第１の基板の前記表面に形成されたゲート電極と、前記表面上に前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたチャネル層と、前記チャネル層上に、前記ゲート電極に対応して形成されたチャネル保護膜と、前記チャネル層上の、前記チャネル保護膜の両側に、前記チャネル保護膜の一部を覆うように形成されたソース領域およびドレイン領域と、前記ゲート絶縁膜上に、前記ソース領域およびドレイン領域を覆うように形成された保護絶縁膜と、前記保護絶縁膜上に形成され、前記保護絶縁膜中に形成されたコンタクトホールを介して前記ドレイン領域とコンタクトする透明画素電極とよりなり、
前記凸部は、前記端子領域において前記表面上に、前記端子電極に隣接して形成され、前記ゲート電極と実質的に同一の組成と厚さを有する導体パターンと、前記表面上に前記導体パターンを覆うように形成され、前記ゲート絶縁膜と実質的に同一の組成と厚さを有する第１の絶縁膜と、前記第１の絶縁膜の上層に形成された第１の半導体層と、前記第１の半導体層上に、前記導体パターンに対応して形成され、前記チャネル保護膜と実質的に同一の組成と厚さを有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記ソース領域およびドレイン領域と実質的に同一の組成と厚さを有する第２の半導体層と、前記第１の半導体層上に、前記第２の半導体層を覆うように形成され、前記保護絶縁膜と実質的に同一の組成と厚さを有する第３の絶縁膜とよりなることを特徴とする請求項１ないし３いずれか一項に記載の液晶表示装置。 - 第１の基板と、間に隙間を形成する第２の基板と、前記隙間に封入された液晶層とよりなる液晶表示装置の製造方法において、
前記第１の基板の、前記第２の基板と対面する側の表面に、薄膜トランジスタを含む表示領域を形成する工程と、
前記薄膜トランジスタに電気的に接続された端子電極を含む端子領域を形成する工程とを有し、
前記端子領域を形成する工程は、前記端子領域に前記薄膜トランジスタの高さとほぼ等しいかまたはより高い凸部を形成する工程を含み、
前記凸部は、前記端子電極を保護するための保護用凸部であって、前記第１の基板上の二つの前記端子電極の中間に形成されることを特徴とする液晶表示装置の製造方法。 - 前記薄膜トランジスタと前記凸部とは、実質的に同一の工程によって、実質的に同時に形成されることを特徴とする請求項５記載の液晶表示装置の製造方法。
- 前記表示領域を形成する工程は、前記第１の基板の前記表面にゲート電極を形成する工程と、前記表面上に前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にチャネル層を形成する工程と、前記チャネル層上に、前記ゲート電極に対応してチャネル保護膜を形成する工程と、前記チャネル層上の、前記チャネル保護膜の両側に、前記チャネル保護膜の一部を覆うようにソース領域およびドレイン領域を形成する工程と、前記ゲート絶縁膜上に、前記ソース領域およびドレイン領域を覆うように保護絶縁膜を形成する工程と、前記保護絶縁膜上に、前記保護絶縁膜中に形成されたコンタクトホールを介して、透明画素電極を前記ドレイン領域とコンタクトするように形成する工程とを含み、
前記凸部を形成する工程は、前記第１の基板表面上に、端子電極と前記端子電極に隣接した導体パターンとを、前記ゲート電極を形成する工程と同時に形成する工程と、前記第１の基板表面上に前記導体パターンを覆うように、前記ゲート絶縁膜と実質的に同一の組成と厚さに第１の絶縁膜を、前記ゲート絶縁膜を形成する工程と同時に形成する工程と、前記第１の絶縁膜上に、前記チャネル層に対応して第１の半導体層を、前記チャネル層を形成する工程と同時に形成する工程と、前記導体パターンと前記第１の半導体層上に、前記導体パターンに対応して、前記チャネル保護膜と実質的に同一の組成と厚さに第２の絶縁膜を、前記チャネル保護膜を形成する工程と同時に形成する工程と、前記第２の絶縁膜上に、前記ソース領域およびドレイン領域と実質的に同一の組成と厚さに第２の半導体層を、前記ソース領域およびドレイン領域を形成する工程と同時に形成する工程と、前記第１の絶縁膜上に、前記第２の半導体層を覆うように、前記保護絶縁膜と実質的に同一の組成と厚さに第３の絶縁膜を、前記保護絶縁膜を形成する工程と同時に形成する工程を有することを特徴とする請求項５又は６記載の液晶表示装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19201098A JP4017754B2 (ja) | 1998-07-07 | 1998-07-07 | 液晶表示装置およびその製造方法 |
| TW088111440A TW429367B (en) | 1998-07-07 | 1999-07-06 | Liquid-crystal display device and method of fabricating the same |
| US09/347,651 US6459466B1 (en) | 1998-07-07 | 1999-07-06 | Liquid-crystal display device with improved yield of production and method of fabricating the same |
| KR1019990027375A KR20000011559A (ko) | 1998-07-07 | 1999-07-07 | 액정표시장치및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19201098A JP4017754B2 (ja) | 1998-07-07 | 1998-07-07 | 液晶表示装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000029061A JP2000029061A (ja) | 2000-01-28 |
| JP2000029061A5 JP2000029061A5 (ja) | 2005-02-03 |
| JP4017754B2 true JP4017754B2 (ja) | 2007-12-05 |
Family
ID=16284112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19201098A Expired - Fee Related JP4017754B2 (ja) | 1998-07-07 | 1998-07-07 | 液晶表示装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6459466B1 (ja) |
| JP (1) | JP4017754B2 (ja) |
| KR (1) | KR20000011559A (ja) |
| TW (1) | TW429367B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411211B1 (en) * | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| KR100656915B1 (ko) * | 2000-09-08 | 2006-12-12 | 삼성전자주식회사 | 신호 전송용 필름, 이를 포함하는 제어 신호부 및 액정표시 장치 |
| KR100715943B1 (ko) * | 2001-01-29 | 2007-05-08 | 삼성전자주식회사 | 액정표시장치 및 그 제조방법 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| KR101405607B1 (ko) * | 2012-11-27 | 2014-06-10 | 하이디스 테크놀로지 주식회사 | 액정표시패널 및 그 제조방법 |
| JP6168777B2 (ja) | 2013-01-23 | 2017-07-26 | 三菱電機株式会社 | 表示パネル及び表示装置ならびに当該表示パネルの製造方法 |
| CN104834143A (zh) * | 2015-06-03 | 2015-08-12 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| KR101694851B1 (ko) * | 2016-06-14 | 2017-01-10 | 주식회사 코아메디텍 | 유방절제술 후 유방압박을 위한 브래지어 |
| CN111025715A (zh) * | 2019-12-10 | 2020-04-17 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
| JPH07104315A (ja) * | 1993-09-30 | 1995-04-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2864464B2 (ja) * | 1994-12-22 | 1999-03-03 | 日本ビクター株式会社 | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 |
| US5963279A (en) * | 1995-02-23 | 1999-10-05 | Citizen Watch Co., Ltd. | Liquid crystal display device containing openings in a protective layer to compensate for defect and method of producing the same |
| JPH08313922A (ja) * | 1995-05-19 | 1996-11-29 | Rohm Co Ltd | 液晶表示装置 |
| JP3663261B2 (ja) * | 1995-10-05 | 2005-06-22 | 株式会社東芝 | 表示装置用アレイ基板及びその製造方法 |
| US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
| JP3720134B2 (ja) * | 1996-08-29 | 2005-11-24 | シャープ株式会社 | 液晶表示装置 |
| TW495635B (en) * | 1997-07-11 | 2002-07-21 | Hitachi Ltd | Liquid crystal display device |
-
1998
- 1998-07-07 JP JP19201098A patent/JP4017754B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-06 US US09/347,651 patent/US6459466B1/en not_active Expired - Fee Related
- 1999-07-06 TW TW088111440A patent/TW429367B/zh not_active IP Right Cessation
- 1999-07-07 KR KR1019990027375A patent/KR20000011559A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6459466B1 (en) | 2002-10-01 |
| JP2000029061A (ja) | 2000-01-28 |
| TW429367B (en) | 2001-04-11 |
| US20020085137A1 (en) | 2002-07-04 |
| KR20000011559A (ko) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3856889B2 (ja) | 反射型表示装置および電子デバイス | |
| KR101152528B1 (ko) | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 | |
| US7894009B2 (en) | Liquid crystal display device and a manufacturing method of the same | |
| CN100397223C (zh) | 液晶显示器件及其制作方法 | |
| KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
| JP2003161957A (ja) | 液晶表示装置及びその製造方法 | |
| CN207992653U (zh) | 液晶显示装置 | |
| JPS62109085A (ja) | アクテイブ・マトリクス | |
| JP4017754B2 (ja) | 液晶表示装置およびその製造方法 | |
| US7982837B2 (en) | Liquid crystal display device and its manufacturing method | |
| JP2002108244A (ja) | 電気光学装置の製造方法 | |
| JP2002258324A (ja) | 液晶表示装置 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| JPH10268326A (ja) | 液晶表示装置用基板 | |
| JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP3647384B2 (ja) | 薄膜半導体素子およびその製造方法並びに表示パネル | |
| JP3719844B2 (ja) | 液晶表示素子 | |
| KR100309213B1 (ko) | 회절노광기술을이용한액정표시장치제조방법 | |
| KR100404329B1 (ko) | 액정 표시장치의 데이터 패드부 및 그 형성방법 | |
| JP4465126B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR101399200B1 (ko) | 액정표시장치 및 이의 제조 방법 | |
| JPH09101542A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| JP4795555B2 (ja) | 画像表示装置の製造方法 | |
| JP2003177390A (ja) | 液晶表示装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040227 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070919 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |