KR20000011559A - 액정표시장치및그제조방법 - Google Patents
액정표시장치및그제조방법 Download PDFInfo
- Publication number
- KR20000011559A KR20000011559A KR1019990027375A KR19990027375A KR20000011559A KR 20000011559 A KR20000011559 A KR 20000011559A KR 1019990027375 A KR1019990027375 A KR 1019990027375A KR 19990027375 A KR19990027375 A KR 19990027375A KR 20000011559 A KR20000011559 A KR 20000011559A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- substrate
- layer
- channel
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 239000010409 thin film Substances 0.000 claims abstract description 32
- 239000010408 film Substances 0.000 claims description 97
- 230000001681 protective effect Effects 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 24
- 239000000203 mixture Substances 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000002161 passivation Methods 0.000 claims description 6
- 125000006239 protecting group Chemical group 0.000 claims 1
- 239000011521 glass Substances 0.000 abstract description 32
- 239000002245 particle Substances 0.000 abstract description 16
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 28
- 229910000583 Nd alloy Inorganic materials 0.000 description 3
- 229910000542 Sc alloy Inorganic materials 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- SNICXCGAKADSCV-JTQLQIEISA-N (-)-Nicotine Chemical compound CN1CCC[C@H]1C1=CC=CN=C1 SNICXCGAKADSCV-JTQLQIEISA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 229960002715 nicotine Drugs 0.000 description 1
- SNICXCGAKADSCV-UHFFFAOYSA-N nicotine Natural products CN1CCCC1C1=CC=CN=C1 SNICXCGAKADSCV-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
박막 트랜지스터를 구비한 액정 표시 장치의 제조 공정에서, 유리 기판 절단편 등이 대향시킨 2개의 기판간에 혼입하여 단자 전극부를 손상시키고, 단선 불량의 원인이 되고 있었다.
본 발명에서는 도4에 나타내는 바와 같이, 박막 트랜지스터의 제조 공정에서, 단자 전극(43) 간에 상기 공정과 동일한 공정에 의해서 제2 전극(42B)과, 비정질 실리콘(44B)과, 제1 보호막(25B)과, n+형 비정질 실리콘(26A)과, 보호막(27A)으로 된 적층막을 형성하고, 상기 적층막이 2개의 유리 기판을 맞붙였을 때의 돌기부가 되어, 유리 절단편 등에 의한 단자 전극의 파괴로부터 보호한다.
Description
본 발명은 일반적으로 액정 표시 장치에 관한 것으로, 특히 박막 트랜지스터(TFT)를 구비한 액정 표시 장치에 관한 것이다. 액정 표시 장치는 컴퓨터를 비롯한 정보 처리 장치에서, 소형으로 저소비 전력의 화상 표시 장치로서 널리 사용되고 있다.
특히 고품질의 컬러 표시를 실현하기 때문에, 액정 표시 장치 중의 개개의 화소 전극을 구동하는, 소위 액티브 매트릭스 구동 방식의 액정 표시 장치가 널리 사용되고 있다. 이러한 액티브 매트릭스 구동 방식의 액정 표시 장치에서는 개개의 화소 전극을 온·오프 제어하기 위해서, 각각의 화소 전극에 대응하여 액정 패널을 구성하는 유리 기판 상에 TFT가 설치된다.
도1은 종래의 액티브 매트릭스 구동형 액정 표시 장치(10)의 구성을 나타낸 다. 도1을 참조로, 액정 표시 장치(10)는 다수의 TFT 및 이에 협동하는 투명 화소전극을 파지하는 TFT 유리 기판(11)과, 상기 TFT기판(11) 상에 형성된 대향 유리 기판(12)으로 되고, 기판(11)과 기판(12) 간에는 액정층(1)이 도시를 생략한 실 부재에 의해 봉입되어 있다. 액정 표시 장치(10)에서는 상기 투명 화소 전극과 대향하는 TFT를 통해서 선택적으로 구동함으로써, 액정층 중에서 상기 선택된 화소 전극에 대응하여 액정 분자의 배향을 선택적으로 변화시킨다. 또한 상기 유리 기판(11) 및 기판(12)의 외측에는 각각 도시하지 않지만, 편광판이 직교 니콜 상태로 배설되어 있다. 또 유리 기판(11) 및 기판(12)의 내측에는 액정층에 접하도록 분자 배향막이 형성되어 액정 분자의 배향 방향을 규제한다.
도2는 상기 TFT 유리 기판(11)의 일부를 확대하여 나타낸다.
도2를 참조로, 상기 유리 기판(11) 상에는 주사 신호가 공급되는 다수의 패드 전극(11A) 및 이로부터 연재하는 다수의 주사 전극(11a)과, 화상 신호가 공급되는 다수의 패드 전극(11B) 및 이로부터 연재하는 다수의 신호 전극(11b)이 주사 전극(11a)의 연재 방향과 주사 전극(11b)의 연재 방향이 대략 직교하도록 형성되어 있고, 상기 주사 전극(11a)과 상기 신호 전극(11b)과의 교점에는 TFT(11C)이 형성되어 있다. 또한 상기 기판(11) 상에는 각각의 TFT(11C)에 대응하여 투명 화소 전극(11D)이 형성되어 있고, 각각의 TFT(11C)은 대응하는 주사 전극(11a) 상의 주사 신호에 의해 선택되고, 대응하는 신호 전극(11b) 상의 화상 신호에 의해서 협동하는 투명 화소 전극(11D)을 구동한다.
도3a∼ 도3d는 이러한 종래의 액정 표시 장치의 제조 공정을 나타내는 단면도다. 단, 도3a∼ 도3d의 각 도면중 , 좌측 도면은 TFT(11C)을 포함하는 표시 영역을, 또 우측 도면은 패드 전극(11A, 11B)을 포함하는 단자 영역을 가리킨다.
먼저 도3a를 참조로, 상기 표시 영역에 대응하여 상기 TFT기판(11)에 대응하는 유리 기판(21) 상에, 상기 주사 전극(11a)에 접속된 Al-Nd 합금 혹은 Al-Sc 합금 패턴(22A)이 상기 TFT부의 게이트 전극으로서 형성된다. 동시에 상기 유리 기판(21) 상의 단자 영역에서, 상기 유리 기판(21) 상에 상기 패드 전극(11A, 11B)에 대응하는 단자 전극(22B)이 상기 게이트 전극(22A)과 동일한 Al-Nd 합금 혹은 Al-Sc합금으로 형성된다.
다음에 도3b의 공정에서, 상기 표시 영역에서 SiN로 된 게이트 절연막(23A)을 상기 게이트 전극(22A)을 피복하도록 퇴적하고, 또한 상기 게이트 절연막(23A)상에 n-형의 불순물을 도프한 비정질 실리콘층(24A)을 퇴적한다. 계속해서 상기 비정질 실리콘층(24A) 중, 상기 게이트 전극(22A) 직상의 채널 영역에 상당하는 부분에 SiN로 된 채널 보호막(25A)을 패터닝 형성한다.
도3b의 공정에서는 동시에 우측 도면의 단자 영역에서, 상기 단자 전극(22B)을 피복하도록 상기 SiN로 된 절연막(23A)과 동일한 두께로 절연막(23B)을 퇴적하고, 또한 상기 절연막(23B)의 상층에, 상기 비정질 실리콘층(24A)과 동일한 두께로 비정질 실리콘층(24B)을 형성한다.
또한 도3c에 나타내는 공정에서는 상기 표시 영역에서, 상기 비정질 실리콘층(24A) 상에, 상기 채널 보호막(25A)의 양측에 인접하여 n+형 비정질 실리콘 패턴(26A)을 형성하고, 각각에 의해 TFT의 소스 및 드레인을 구성한다.
계속해서 도3d의 공정에서, 상기 표시 영역에서 상기 게이트 절연막(23A) 상에, 상기 n+형 비정질 실리콘층(26A)과 상기 채널 보호막(25A)을 피복하도록 SiN로 된 보호막(27A)을 퇴적하고, 또한 상기 보호막(27A) 중에 상기 비정질 실리콘 패턴(26A)의 한편에 대응하여 콘택홀(28A)을 형성한다. 또한 상기 보호막(27A) 상에 콘택홀(28A)에 대응하여 투명 화소 전극(29)을 상기 콘택홀(28A)을 통해서 상기 비정질 실리콘 패턴(26A)에 콘택하도록 형성한다. 투명 화소 전극(29)은 도2의 투명 화소 전극(11D)에 대응한다.
한편, 상기 도3d 좌측 도면의 공정과 동시에, 도 3d의 우측 도면에 나타내는 단자 영역에서는 비정질 실리콘층(24B) 상에 상기 보호막(27A)에 대응하는 보호막(27B)을 퇴적하고, 이것에 상기 단자 전극(22B)을 노출하는 콘택홀(28B)을 형성한다. 도4에 나타내는 바와 같이, 이러한 액정 표시 장치(52)에서는 상기 단자 영역의 콘택홀(28B)에서 표시 패널(54) 중의 상기 단자 전극(22B)에 구동 집적 회로 소자(56)가 TAB 리드(도시하지 않음)에 의해 접속된다.
이상의 종래에서의 액정 표시 장치에서는 도3a∼ 도3d의 공정으로 형성된 TFT기판(21)에 대향 유리 기판을 중첩함으로써 액정 표시 장치가 구성된다.
그런데 이러한 액정 표시 장치를 제조하는 경우에서는 반도체 집적 회로 칩의 제조의 경우와 마찬가지로 제조 비용을 저감해야 할 필요성으로부터, 대면적의 유리 기판 상에 복수의 상기 액정 표시 장치를 인접하여 제조하고, 제조 후에 상기 대면적 유리 기판을 개개의 액정 표시 장치로 분할, 절단하는 것이 일반적으로 되어 있다. 상기 절단 후의 일례로서 종래의 액정 표시 장치의 단면도를 도5에 나타낸다. 도5의 상기 액정 표시 장치의 구성은 제1 기판(40) 상에 표시 영역(48)과 단자 영역(47)이 형성되어 있고, 실(42)을 통해서 제2 기판(40')이 상기 표시 영역(48)을 피복하도록 접합되어 있다. 따라서 상기 단자 영역(47)은 상기 제2 기판에 의해 피복되고 있지 않고, 주위로부터의 파티클 등의 혼입에 대해 무방비하며, 특히 상기 단자 영역(47) 중의 단자 전극(22B)이 상기 파티클 등에 의해 기계적으로 파괴되었을 경우 등에는 상기 액정 표시 장치를 구동하는 외부 회로와의 접속이 불능이 되어 액정 표시 장치로서의 기능이 파괴된다. 이러한 파티클은 상기 유리 기판의 분할, 절단 공정에서 발생하기 쉽다.
그래서 본 발명은 상기의 과제를 해결하고, 신규인 수법으로서 액정 표시 장치를 수율 좋게 제조하는 방법을 제공하는 것을 목적으로 한다.
도1은 종래 및 본 발명의 액정 표시 장치의 개관을 나타내는 사시도.
도2는 도1의 액정 표시 장치를 구성하는 유리 기판 상에 형성된 TFT 어레이를 나타내는 도면.
도3a∼ 도3d는 종래의 표시 영역부 및 단자 영역부의 제조 공정을 나타내는 단면도.
도4는 액정 표시 장치의 액정 표시 패널에 구동 회로를 장착한 후의 구성도.
도5는 종래의 액정 표시 장치의 단면도.
도6a∼ 도6d는 본 발명의 표시 영역부 및 단자 영역부의 제조 공정을 나타내는 단면도.
도7은 본 발명의 액정 표시 장치의 단면도.
(부호의 설명)
1 액정층
10 액정 표시 장치
11, 12 유리 기판
11A, 11B 패드 전극
11a 주사 전극
11b 신호 전극
11C TFT
11D 투명 화소
21, 60 기판
22A, 62A 게이트 전극
22B, 62B 단자 전극
23A, 23B, 63A, 63B 게이트 절연막
24A, 24B, 64A, 64B 비정질 실리콘층
25A, 65A, 65B 채널 보호막
26A, 66A, 66B n+형 비정질 실리콘층
27A, 27B, 50B, 67A 보호막
28A, 28B, 39B, 68A 콘택홀
29 오믹크 전극
32B 단자 전극
40 제1 기판
40 제2 기판
41 액정 표시 장치
42 실
44 파티클
45 돌기부
46, 47 단자 영역
48 표시 영역
52 액정 표시 패널
54 표시 패널
56 구동 회로
69A, 69B 투명 화소 전극
상기 과제를 해결하기 위해서 본 발명에서는 다음에 설명하는 각 수단을 강구한 것을 특징으로 한다.
청구항1기재의 발명에서는 제1 기판과, 상기 제1 기판에 대향하여 배설되며 사이에 갭을 형성하는 제2 기판과, 상기 갭에 봉입된 액정층으로 된 액정 표시 장치에 있어서, 상기 제1 기판의 상기 제2 기판과 대면하는 측의 표면에는 박막 트랜지스터를 포함하는 표시 영역과, 상기 박막 트랜지스터에 전기적으로 접속된 단자 전극을 포함하는 단자 영역이 형성되어 있고, 상기 단자 영역에는 상기 박막 트랜지스터의 높이와 실질적으로 동일하거나 또는 보다 높은 볼록부가 형성되어 있는 것을 특징으로 한다.
청구항1기재의 본 발명의 특징에 의하면, 액정 표시 장치 제조시의 유리 기판 절단시에, 유리 절단편 등의 파티클이 상기 액정 표시 장치 주변부의 단자 영역으로 혼입한 경우에서도, 상기 볼록부는 그 형상이 상기 박막 트랜지스터의 높이와 실질적으로 동일하거나 또는 보다 높고, 또한 상기 볼록부는 상기 단자 전극의 근방에 형성되기 때문에, 상기 파티클이 상기 액정 표시 장치의 상기 단자 전극을 기계적으로 파괴하는 일이 없다.
청구항2기재의 발명에서는, 상기 박막 트랜지스터와 상기 볼록부는 실질적으로 동일한 층 구조를 갖는 것을 특징으로 한다.
청구항2기재의 본 발명의 특징에 의하면, 상기 볼록부를 효율 좋게 형성할 수 있다.
청구항3기재의 발명에서는 상기 볼록부는 상기 표시 영역에서 상기 제1기판상에 상기 단자 전극에 인접하여 형성된 도체 패턴을 포함하는 것을 특징으로 한다.
청구항3기재의 본 발명의 특징에 의하면, 상기 볼록부를 상기 표시부와 동일한 공정에 의해 동시에 형성할 수 있다.
청구항4기재의 발명에서는 상기 박막 트랜지스터는 상기 제1 기판의 상기 표면에 형성된 게이트 전극과, 상기 표면 상에 상기 게이트 전극을 피복하도록 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 채널층과, 상기 채널층 상에 상기 게이트 전극에 대응하여 형성된 채널 보호막과, 상기 층 상의 상기 채널 보호막의 양측에 상기 채널 보호막의 일부를 피복하도록 형성된 소스 영역 및 드레인 영역과, 상기 게이트 절연막 상에 상기 소스 영역 및 드레인 영역을 피복하도록 형성된 보호 절연막과, 상기 보호 절연막 상에 형성되고 상기 보호 절연막중에 형성된 콘택홀을 통해서 상기 드레인 영역과 콘택하는 투명 화소 전극으로 되고, 상기 볼록부는 상기 단자 영역에서 상기 표면 상에 상기 단자 전극에 인접해 형성되며 상기 게이트 전극과 실질적으로 동일한 조성과 두께를 갖는 도체 패턴과, 상기 표면 상에 상기 도체 패턴을 피복하도록 형성되며 상기 게이트 절연막과 실질적으로 동일한 조성과 두께를 갖는 제1절연막과, 상기 제1 절연막의 상층에 형성된 제1 반도체층과, 상기 제1 반도체층 상에 상기 도체 패턴에 대응하여 형성되며 상기 채널보호막과 실질적으로 동일한 조성과 두께를 갖는 제2 절연막과, 상기 제2 절연막 상에 형성되며 상기 소스 영역 및 드레인 영역과 실질적으로 동일한 조성과 두께를 갖는 제2 반도체층과, 상기 제1 절연막 상에 상기 제2 반도체층을 피복하도록 형성되며 상기 보호 절연막과 실질적으로 동일한 조성과 두께를 갖는 제3 절연막으로 된 것을 특징으로 한다.
청구항4기재의 본 발명의 특징에 의하면, 상기 볼록부의 형성은 포토 마스크를 상기 박막 트랜지스터용의 것에 상기 볼록부용의 것을 부가적으로 작성하는 공정만에 의해서, 후의 공정을 상기 박막 트랜지스터의 것과 동일한 공정으로 형성할 수 있다.
청구항5기재의 발명에서는 제1 기판과, 사이에 갭을 형성하는 제2 기판과, 상기 갭에 봉입된 액정층으로 된 액정 표시 장치의 제조 방법에 있어서, 상기 제1 기판의 상기 제2 기판과 대면하는 측의 표면에 박막 트랜지스터를 포함하는 표시 영역을 형성하는 공정과, 상기 박막 트랜지스터에 전기적으로 접속된 단자 전극을 포함하는 단자 영역을 형성하는 공정으로 되고, 상기 단자 영역을 형성하는 공정은 상기 단자 영역에 상기 박막 트랜지스터의 높이와 실질적으로 동일하거나 또는 보다 높은 볼록부를 형성하는 공정을 포함하는 것을 특징으로 한다.
청구항5기재의 본 발명의 특징에 의하면, 액정 표시 장치 제조시의 유리 기판 절단시에, 유리 절단편 등의 파티클이 상기 액정 표시 장치 주변부의 단자 영역으로 혼입한 경우에도, 상기 볼록부는 그 형상이 높이가 상기 박막 트랜지스터에 실질적으로 동일하거나 또는 보다 높고, 또한 상기 볼록부는 상기 단자 전극의 근방에 형성되기 때문에, 상기 파티클이 상기 액정 표시 장치의 상기 단자 전극을 기계적으로 파괴하는 일이 없다.
청구항6기재의 발명에서는 상기 박막 트랜지스터 상기 볼록부와는 실질적으로 동일한 공정에 의해서 실질적으로 동시에 형성된 것을 특징으로 한다.
청구항6기재의 본 발명의 특징에 의하면, 상기 볼록부를 효율 좋게 형성할 수 있다.
청구항7기재의 발명에서는 상기 볼록부를 형성하는 공정은 상기 표시 영역에서 상기 제1 기판 상에 상기 단자 영역에 인접하여 도체 패턴을 상기 게이트 전극을 형성하는 공정과 실질적으로 동시에 형성하는 공정을 포함하는 것을 특징으로 한다.
청구항7기재의 본 발명의 특징에 의하면, 상기 볼록부를 상기 표시부와 동일한 공정에 의해 동시에 형성할 수 있다.
청구항8기재의 발명에서는 상기 표시 영역을 형성하는 공정은 상기 제1 기판의 상기 표면에 게이트 전극을 형성하는 공정과, 상기 표면 상에 상기 게이트 전극을 피복하도록 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 상에 채널층을 형성하는 공정과, 상기 채널층 상에 상기 게이트 전극에 대응하여 채널 보호막을 형성하는 공정과, 상기 채널층 상의 상기 채널 보호막의 양측에 상기 채널 보호막의 일부를 피복하도록 소스 영역 및 드레인 영역을 형성하는 공정과, 상기 게이트 절연막 상에 상기 소스 영역 및 드레인 영역을 피복하도록 보호 절연막을 형성하는 공정과, 상기 보호 절연막 상에 상기 보호 절연막 중에 형성된 콘택홀을 통해서 투명 화소 전극을 상기 드레인 영역과 콘택하도록 형성하는 공정을 포함하고, 상기 볼록부를 형성하는 공정은 상기 제1 기판 표면 상에 단자 전극과 상기 단자 전극에 인접한 도체 패턴을 상기 게이트 전극을 형성하는 공정과 동시에 형성하는 공정과, 상기 제1 기판 표면 상에 상기 도체 패턴을 피복하도록 상기 게이트 절연막과 실질적으로 동일한 조성과 두께로 제1 절연막을 상기 게이트 절연막을 형성하는 공정과 동시에 형성하는 공정과, 상기 제1 절연막 상에 상기 채널층에 대응하여 제1 반도체층을 상기 채널층을 형성하는 공정과 동시에 형성하는 공정과, 상기 도체 패턴과 상기 제1 반도체층 상에 상기 도체 패턴에 대응하여 상기 채널 보호막과 실질적으로 동일한 조성과 두께로 제2 절연막을 상기 채널 보호막을 형성하는 공정과 동시에 형성하는 공정과, 상기 제2 절연막 상에 상기 소스 영역 및 드레인 영역과 실질적으로 동일한 조성과 두께로 제2 반도체층을 상기 소스 영역 및 드레인 영역을 형성하는 공정과 동시에 형성하는 공정과, 상기 제1 절연막 상에 상기 제2 반도체층을 피복하도록 상기 보호 절연막과 실질적으로 동일한 조성과 두께로 제3 절연막을 상기 보호 절연막을 형성하는 공정과 동시에 형성하는 공정을 갖는 것을 특징으로 한다.
청구항8기재의 본 발명의 특징에 의하면, 상기 볼록부의 형성은 포토 마스크를 상기 박막 트랜지스터용의 것에 상기 볼록부용의 것을 부가적으로 작성하는 공정만에 의해서 후의 공정을 상기 박막 트랜지스터의 것과 동일한 공정으로 형성할 수 있다.
(실시예)
도6a∼ 도6d는 본 발명에 의한 액정 표시 장치의 제조 공정을 나타내는 단면도다. 단, 도6a∼ 도6d의 각 도중, 좌측 도면은 TFT(11C)을 포함하는 표시 영역을, 또 우측 도면은 패드 전극(11A, 11B)을 포함하는 단자 영역을 가리킨다. 여기에 좌측 도면 표시 영역은 종래예에 의한 상기 표시 영역과 동일한 공정이지만, 각 구성 요소에 대해서 다른 번호를 붙이고 있다.
먼저 도6a를 참조로, 상기 표시 영역에 대응하여 상기 TFT기판(11)에 대응하는 유리 기판(60) 상에, 상기 주사 전극(11a)에 접속된 Al-Nd 합금 혹은 Al-Sc합금 패턴(62A)이 상기 TFT부의 게이트 전극으로서 형성된다. 동시에, 상기 유리 기판(60) 상의 단자 영역에서, 상기 유리 기판(60) 상에 상기 패드 전극(11A, 11B)에 대응하는 단자 전극(32B)이 종래예와 마찬가지로 형성된다. 또한 동시에 본 실시예에서는 유리 기판(60) 상에 복수의 단자 전극(32B)과 함께, 상기 단자 전극(32B)의 중간에 위치하도록 단자 전극(32B)과 동일한 두께로 도체 패턴(62B)을 형성한다.
다음에 도6b의 공정에서, 상기 표시 영역에서 SiN로 된 게이트 절연막(63A)을 상기 게이트 전극(62A)을 피복하도록 퇴적하고, 또한 상기 게이트 절연막(63A)의 상층에, n-형의 불순물을 도프한 비정질 실리콘층(64A)을 퇴적한다. 계속해서 상기 게이트 전극(62A) 직상의 활성 영역(64A) 중의 채널 영역에 상당하는 부분에 SiN로 된 채널 보호막(65A)을 패터닝 형성한다.
도6b의 공정에서는 동시에 우측 도면의 단자 영역에서 상기 단자 전극(32B)과 함께 상기 도체 패턴(62B)을 피복하도록 상기 SiN로 된 절연막(63A)과 동일한 조성 및 두께로 절연막(63B)을 퇴적하고, 또한 상기 절연막(63B)의 상층에 상기 비정질 실리콘층(64A)과 동일한 두께로 비정질 실리콘층(64B)을 형성한다. 계속해서 그 상층에 SiN로 된 상기 채널 보호막(65A)과 동일한 조성 및 두께로 채널 보호막(65B)을 패터닝 형성한다.
또한 도6c의 공정에서는 상기 표시 영역에서 상기 비정질 실리콘층(64A) 상에 상기 채널 보호막(65A)의 양측에 인접하여, n+형 비정질 실리콘 패턴(66A)을 형성하고, 각각에 의해 TFT의 소스 및 드레인을 구성한다.
도6c의 공정에서는 동시에 우측 도면의 단자 영역에서 상기 채널 보호막(65B)을 피복하도록 n+형 비정질 실리콘 패턴(66B)을 형성한다. 이 n+형 비정질 실리콘(66B)을 에칭에 의해 패터닝할 때에, 그 하층의 비정질 실리콘층(64B)이 표출한 영역을 동시에 에칭하여 제거한다.
계속해서 도6d의 공정에서, 상기 표시 영역에서 상기 n-형 비정질 실리콘층(66A)과, 상기 채널 보호막(65A)과, 또한 상기 비정질 실리콘층(64A) 상에 SiN로 된 보호막(67A)을 퇴적하고, 비정질 실리콘 패턴(66A) 상에 개구된 콘택홀(68A)을 개재해서 투명 화소 전극(69A)이 형성된다. 투명 화소 전극(69A)은 도2의 투명 화소 전극(11D)에 대응한다.
또한 도6d의 공정에서, 도6의 우측 도면에 나타내는 단자 영역에서는 비정질 실리콘층(66B) 및 비정질 실리콘층(64B)의 상층에, SiN로 된 보호막(50B)을 퇴적하고, 계속해서 보호막(50B)의 상층의 비정질 실리콘층(66B)의 상층의 영역에 투명 화소 전극(69B)을 패터닝으로 형성하고, 또한 계속해서 단자 전극(32B) 상에 콘택홀(39B)을 형성한다.
이와 같이 본 실시예에서는 단자부의 공정에서, 2개의 단자 전극(22B)의 중간에 위치하는 도체 패턴(62B)을 형성한다. 종래예에서는 도3d 우측 도면과 같이, 2개의 단자 전극(22B)의 중간에서는 유리 기판(21) 상에 직접 형성된 절연막(23B)상에 비정질 실리콘층(24B)을 형성하고, 또한 그 상층에 보호막(27B)을 퇴적한 구성으로 되어 있어 평탄한 구조가 형성되어 있다. 이에 대해서, 본 실시예인 도6d 우측 도면에서는 단자 전극(22B)의 중간에는 제2 도체 패턴(62B)을 갖고, 상기 도체 패턴(62B)의 상층의 영역에서 도 6d 좌측 도면의 공정에서 사용한 박막을, 모두 도6d 우측 도면의 동일한 공정에서 거듭 퇴적하고 있다. 따라서 우측 도면의 단자 영역의 퇴적 후의 기판 표면에서 최상부까지의 높이는 필연적으로 좌측 도면의 소자 영역의 공정을 실시한 후의 기판 표면에서 최상부까지의 높이와 거의 동일하거나 또는 그 이상이 된다. 또한 그 형상은 상기 도체 패턴(621B)의 비교적 소면적의 형상을 따르도록,최상부가 돌출한, 소위 돌기부를 형성한다.
상기 돌기부를 구성하는 각 박막의 두께는 도체 패턴(62B)이 200m정도, 게이 트 절연막(63B)이 400nm, 제1 실리콘(64B)이 40nm정도, 제1 절연막(65B)이 400nm정도, n+형 비정질 실리콘 패턴(66B)이 50nm정도, 보호막(50B)이 300nm정도, 투명 전극(69B)이 100nm이고, 최종적인 상기 돌기부의 두께는 1500(1.5㎛)정도다.
그런데 본 발명에 의한 특징은 상술한 바와 같이, 종래의 액정 표시 장치에 있어서 문제였던 유리 기판 절단시의 유리 절단편 등의 파티클이 액정 표시 장치 중의 주변 영역에 형성한 소자의 일부에 혼입하고, 단자 전극 등을 파괴하는 과제를 해결하는 점에 있다.
상기 실시예에 의한 제1 기판 상에 표시 영역 및 단자 영역을 형성한 후에, 대향 기판인 제2 기판을 배치하고, 이것을 절단한 후의 액정 표시 장치의 단면도를 도7에 나타낸다.
도7을 참조로, 돌기부(45)와 단자 전극(32B)을 갖는 단자 영역(46) 및 표시 영역(48)이 형성된 제1 기판(40)과, 제2 기판(40')이 실(42) 및 도시하지 않는 스페이서를 개재해서 대향하고 있다.
도7에서, 상기 단자 영역(46)에서는 2개의 단자 전극(32B) 간에 상기 돌기부(45)가 있고, 그 높이는 전술한 바와 같이 약1. 9㎛이다. 또 상기 제1 및 제2 기판간 간격은 2∼3㎛정도로, 혼입하는 상기 파티클(44)의 크기는 높아야 1∼2㎛정도이다. 따라서 상기 양단자 전극 간격이 수㎛ 정도의 오더일 경우에는 상기 단자 전극 표면에 대한 상기 파티클의 접촉 혹은 파괴 등을 발생하는 일이 없다.
이와 같이 본 발명은 액정 표시 장치의 상기 표시 영역은 상층을 제2 기판 등으로 피복하기 때문에, 상기 표시 영역 중으로의 상기 파티클의 혼입에 의한 소자 파괴는 일어나기 어려운 한편, 상기 단자 영역에서는 상기 단자 전극은 상기 외부 단자와의 접속을 위해서 그 표면이 액정층 중에 노출되기 때문에, 혼입한 상기 파티클 등에 의한 접촉에 대해 무방비이므로, 기계적 파괴가 용이하게 일어나기 쉽다는, 액정 표시 장치의 본질적인 문제를 해결하는 방법을 제공하는 것이다.
이상의 실시예에서 설명한 바와 같이, 본 발명에 의하면 박막 소자 상에 소위 돌기부를 형성함으르써, 상기 박막 소자 중의 단자 전극과 대향하는 제2 기판과 간격을 일정 이상 확보할 수 있어, 액정 표시 장치를 구성하는 유리 기판을 절단할 때에 발생하는 유리 절단편 등의 파티클이 박막 소자 내에 혼입함으로써, 상기 단자 전극 표면이 상기 유리 절단편 등에 의해 기계적으로 파괴되어, 전기적인 접합 불량을 발생하는 것을 방지할 수 있다.
Claims (8)
- 제1 기판과,상기 제1 기판에 대향하여 배설되며, 사이에 갭을 형성하는 제2 기판과,상기 갭에 봉입된 액정층으로 된 액정 표시 장치에 있어서,상기 제1 기판의 상기 제2 기판과 대면하는 측의 표면에는 박막 트랜지스터를 포함하는 표시 영역과, 상기 박막 트랜지스터에 전기적으로 접속된 단자 전극을 포함하는 단자 영역이 형성되어 있고,상기 단자 영역에는 상기 박막 트랜지스터의 높이와 실질적으로 동일하거나 또는 보다 높은 볼록부가 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
- 제1항에 있어서,상기 박막 트랜지스터와 상기 볼록부는 실질적으로 동일한 층 구조를 갖는 것을 특징으로 하는 액정 표시 장치.
- 제1항 또는 제2항에 있어서,상기 볼록부는 상기 표시 영역에서, 상기 제1 기판 상에 상기 단자 전극에 인접하여 형성된 도체 패턴을 포함하는 것을 특징으로 하는 액정 표시 장치.
- 제1항 또는 제2항에 있어서,상기 박막 트랜지스터는 상기 제1 기판의 상기 표면에 형성된 게이트 전극과, 상기 표면 상에 상기 게이트 전극을 피복하도록 형성된 게이트 절연막과, 상기 게이트 절연막 상에 형성된 채널층과, 상기 채널층 상에 상기 게이트 전극에 대응하여 형성된 채널 보호막과, 상기 채널층 상의 상기 채널 보호막의 양측에 상기 채널 보호막의 일부를 피복하도록 형성된 소스 영역 및 드레인 영역과, 상기 게이트 절연막 상에 상기 소스 영역 및 드레인 영역을 피복하도록 형성된 보호 절연막과, 상기 보호 절연막 상에 형성되고 상기 보호 절연막중에 형성된 콘택홀을 통해서 상기 드레인 영역과 콘택하는 투명 화소 전극으로 되고,상기 볼록부는 상기 단자 영역에서, 상기 표면 상에 상기 단자 전극에 인접하여 형성되며 상기 게이트 전극과 실질적으로 동일한 조성과 두께를 갖는 도체 패턴과, 상기 표면 상에 상기 도체 패턴을 피복하도록 형성되며 상기 게이트 절연막과 실질적으로 동일한 조성과 두께를 갖는 제1 절연막과, 상기 제1 절연막의 상층에 형성된 제1 반도체층과, 상기 제1 반도체층 상에 상기 도체 패턴에 대응하여 형성되며 상기 채널 보호막과 실질적으로 동일한 조성과 두께를 갖는 제2 절연막과, 상기 제2 절연막 상에 형성되며 상기 소스 영역 및 드레인 영역과 실질적으로 동일한 조성과 두께를 갖는 제2 반도체층과, 상기 제1 절연막 상에 상기 제2 반도체층을 피복하도록 형성되며 상기 보호 절연막과 실질적으로 동일한 조성과 두께를 갖는 제3 절연막으로 된 것을 특징으로 하는 액정 표시 장치.
- 제1 기판과, 사이에 갭을 형성하는 제2 기판과, 상기 갭에 봉입된 액정층으로 된 액정 표시 장치의 제조 방법에 있어서,상기 제1 기판의 상기 제2 기판과 대면하는 측의 표면에 박막 트랜지스터를 포함하는 표시 영역을 형성하는 공정과,상기 박막 트랜지스터에 전기적으로 접속된 단자 전극을 포함하는 단자 영역을 형성하는 공정으로 되고,상기 단자 영역을 형성하는 공정은 상기 단자 영역에 상기 박막 트랜지스터의 높이와 실질적으로 동일하거나 또는 보다 높은 볼록부를 형성하는 공정을 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제5항에 있어서,상기 박막 트랜지스터와 상기 볼록부는 실질적으로 동일한 공정에 의해서 실질적으로 동시에 형성되는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제5항 또는 제6항에 있어서,상기 볼록부를 형성하는 공정은 상기 표시 영역에서 상기 제1 기판 상에 상기 단자 영역에 인접하여, 도체 패턴을 상기 게이트 전극을 형성하는 공정과 실질적으로 동시에 형성하는 공정을 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제5항 또는 제6항에 있어서,상기 표시 영역을 형성하는 공정은 상기 제1 기판의 상기 표면에 게이트 전극을 형성하는 공정과, 상기 표면 상에 상기 게이트 전극을 피복하도록 게이트 절연막을 형성하는 공정과, 상기 게이트 절연막 상에 채널층을 형성하는 공정과, 상기 채널층 상에 상기 게이트 전극에 대응하여 채널 보호막을 형성하는 공정과, 상기 채널층 상의 상기 채널 보호막의 양측에 상기 채널 보호막의 일부를 피복하도록 소스 영역 및 드레인 영역을 형성하는 공정과, 상기 게이트 절연막 상에 상기 소스 영역 및 드레인 영역을 피복하도록 보호 절연막을 형성하는 공정과, 상기 보호 절연막 상에 상기 보호 절연막 중에 형성된 콘택홀을 통해서 투명 화소 전극을 상기 드레인 영역과 콘택하도록 형성하는 공정을 포함하고,상기 볼록부를 형성하는 공정은 상기 제1 기판 표면 상에 단자 전극과 상기 단자 전극에 인접한 도체 패턴을 상기 게이트 전극을 형성하는 공정과 동시에 형성하는 공정과,상기 제1 기판 표면 상에 상기 도체 패턴을 피복하도록 상기 게이트 절연막과 실질적으로 동일한 조성과 두께로 제1 절연막을 상기 게이트 절연막을 형성하는 공정과 동시에 형성하는 공정과, 상기 제1 절연막 상에 상기 채널층에 대응하여 제1 반도체층을 상기 채널층을 형성하는 공정과 동시에 형성하는 공정과, 상기 도체 패턴과 상기 제1 반도체층 상에 상기 도체 패턴에 대응하여 상기 채널 보호막과 실질적으로 동일한 조성과 두께로 제2 절연막을 상기 채널 보호막을 형성하는 공정과 동시에 형성하는 공정과, 상기 제2 절연막 상에 상기 소스 영역 및 드레인 영역과 실질적으로 동일한 조성과 두께로 제2 반도체층을 상기 소스 영역 및 드레인 영역을 형성하는 공정과 동시에 형성하는 공정과, 상기 제1 절연막 상에 상기 제2 반도체층을 피복하도록 상기 보호 절연막과 실질적으로 동일한 조성과 두께로 제3 절연막을 상기 보호 절연막을 형성하는 공정과 동시에 형성하는 공정을 갖는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP98-192010 | 1998-07-07 | ||
| JP19201098A JP4017754B2 (ja) | 1998-07-07 | 1998-07-07 | 液晶表示装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000011559A true KR20000011559A (ko) | 2000-02-25 |
Family
ID=16284112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990027375A KR20000011559A (ko) | 1998-07-07 | 1999-07-07 | 액정표시장치및그제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6459466B1 (ko) |
| JP (1) | JP4017754B2 (ko) |
| KR (1) | KR20000011559A (ko) |
| TW (1) | TW429367B (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715943B1 (ko) * | 2001-01-29 | 2007-05-08 | 삼성전자주식회사 | 액정표시장치 및 그 제조방법 |
| KR101405607B1 (ko) * | 2012-11-27 | 2014-06-10 | 하이디스 테크놀로지 주식회사 | 액정표시패널 및 그 제조방법 |
| WO2017217649A3 (ko) * | 2016-06-14 | 2018-08-02 | 주식회사 코아메디텍 | 유방절제술 후 유방압박을 위한 브래지어 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7411211B1 (en) | 1999-07-22 | 2008-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Contact structure and semiconductor device |
| KR100656915B1 (ko) * | 2000-09-08 | 2006-12-12 | 삼성전자주식회사 | 신호 전송용 필름, 이를 포함하는 제어 신호부 및 액정표시 장치 |
| US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
| JP6168777B2 (ja) * | 2013-01-23 | 2017-07-26 | 三菱電機株式会社 | 表示パネル及び表示装置ならびに当該表示パネルの製造方法 |
| CN104834143A (zh) * | 2015-06-03 | 2015-08-12 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN111025715A (zh) * | 2019-12-10 | 2020-04-17 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980702449A (ko) * | 1995-02-23 | 1998-07-15 | 하루타 히로시 | 액정표시장치 및 그의 제조방법 |
| KR19990013747A (ko) * | 1997-07-11 | 1999-02-25 | 카나이쯔또무 | 액정표시장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3009438B2 (ja) * | 1989-08-14 | 2000-02-14 | 株式会社日立製作所 | 液晶表示装置 |
| JPH07104315A (ja) * | 1993-09-30 | 1995-04-21 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2864464B2 (ja) * | 1994-12-22 | 1999-03-03 | 日本ビクター株式会社 | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 |
| JPH08313922A (ja) * | 1995-05-19 | 1996-11-29 | Rohm Co Ltd | 液晶表示装置 |
| US5835177A (en) * | 1995-10-05 | 1998-11-10 | Kabushiki Kaisha Toshiba | Array substrate with bus lines takeout/terminal sections having multiple conductive layers |
| JP3663261B2 (ja) * | 1995-10-05 | 2005-06-22 | 株式会社東芝 | 表示装置用アレイ基板及びその製造方法 |
| JP3720134B2 (ja) * | 1996-08-29 | 2005-11-24 | シャープ株式会社 | 液晶表示装置 |
-
1998
- 1998-07-07 JP JP19201098A patent/JP4017754B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-06 US US09/347,651 patent/US6459466B1/en not_active Expired - Fee Related
- 1999-07-06 TW TW088111440A patent/TW429367B/zh not_active IP Right Cessation
- 1999-07-07 KR KR1019990027375A patent/KR20000011559A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980702449A (ko) * | 1995-02-23 | 1998-07-15 | 하루타 히로시 | 액정표시장치 및 그의 제조방법 |
| KR19990013747A (ko) * | 1997-07-11 | 1999-02-25 | 카나이쯔또무 | 액정표시장치 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715943B1 (ko) * | 2001-01-29 | 2007-05-08 | 삼성전자주식회사 | 액정표시장치 및 그 제조방법 |
| KR101405607B1 (ko) * | 2012-11-27 | 2014-06-10 | 하이디스 테크놀로지 주식회사 | 액정표시패널 및 그 제조방법 |
| WO2017217649A3 (ko) * | 2016-06-14 | 2018-08-02 | 주식회사 코아메디텍 | 유방절제술 후 유방압박을 위한 브래지어 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020085137A1 (en) | 2002-07-04 |
| JP4017754B2 (ja) | 2007-12-05 |
| TW429367B (en) | 2001-04-11 |
| JP2000029061A (ja) | 2000-01-28 |
| US6459466B1 (en) | 2002-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100475552B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JP3406727B2 (ja) | 表示装置 | |
| US6614500B2 (en) | Liquid crystal display having a dummy source pad and method for manufacturing the same | |
| US6300995B1 (en) | Liquid crystal display device utilizing in-plane-switching system and having alignment film separating picture element electrode or counter electrode from liquid crystal layer | |
| US7894009B2 (en) | Liquid crystal display device and a manufacturing method of the same | |
| US7626671B2 (en) | LCD device having scanning lines and common lines | |
| CN100454122C (zh) | 能够减小漏电流的液晶显示装置及其制造方法 | |
| KR101182311B1 (ko) | 액정 표시 패널 및 그 제조방법 | |
| KR20010066420A (ko) | 액정표시소자와 그 제조 방법 | |
| US7982837B2 (en) | Liquid crystal display device and its manufacturing method | |
| KR20000011559A (ko) | 액정표시장치및그제조방법 | |
| KR100626600B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US20080149933A1 (en) | Display panel | |
| JPH11218782A (ja) | アクティブマトリックス型液晶表示装置 | |
| US8421939B2 (en) | Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device | |
| JP3719844B2 (ja) | 液晶表示素子 | |
| KR101399200B1 (ko) | 액정표시장치 및 이의 제조 방법 | |
| KR20030058327A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JPH11271808A (ja) | 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置並びにこのアレイ基板の製造方法 | |
| KR100469976B1 (ko) | 액정패널 및 그 제조방법 | |
| CN114859608A (zh) | 阵列基板及其制备方法、显示面板 | |
| JPH03129325A (ja) | 薄膜集積回路の製法 | |
| KR20010097534A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JPH0228622A (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
| JP2001311926A (ja) | アクティブマトリクス型液晶表示パネルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| E601 | Decision to refuse application |