JP2000029061A5

JP2000029061A5 -

Info

Publication number: JP2000029061A5
Application number: JP1998192010A
Authority: JP
Filing date: 1998-07-07
Publication date: 2005-02-03
Anticipated expiration: 2018-07-07

Description

【００１６】
請求項３記載の本発明の特徴によれば、前記凸部を、前記表示部と同一の工程によって同時に形成することができる。
請求項４記載の発明では、前記薄膜トランジスタは、前記第１の基板の前記表面に形成されたゲート電極と、前記表面上に前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたチャネル層と、前記チャネル層上に、前記ゲート電極に対応して形成されたチャネル保護膜と、前記チャネル層上の、前記チャネル保護膜の両側に、前記チャネル保護膜の一部を覆うように形成されたソース領域およびドレイン領域と、前記ゲート絶縁膜上に、前記ソース領域およびドレイン領域を覆うように形成された保護絶縁膜と、前記保護絶縁膜上に形成され、前記保護絶縁膜中に形成されたコンタクトホールを介して前記ドレイン領域とコンタクトする透明画素電極とよりなり、前記凸部は、前記端子領域において前記表面上に、前記端子電極に隣接して形成され、前記ゲート電極と実質的に同一の組成と厚さを有する導体パターンと、前記表面上に前記導体パターンを覆うように形成され、前記ゲート絶縁膜と実質的に同一の組成と厚さを有する第１の絶縁膜と、前記第１の絶縁膜の上層に形成された第１の半導体層と、前記第１の半導体層上に、前記導体パターンに対応して形成され、前記チャネル保護膜と実質的に同一の組成と厚さを有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記ソース領域およびドレイン領域と実質的に同一の組成と厚さを有する第２の半導体層と、前記第１の半導体層上に、前記第２の導体層を覆うように形成され、前記保護絶縁膜と実質的に同一の組成と厚さを有する第３の絶縁膜とよりなることを特徴とする。

【００２０】
請求項７記載の発明では、前記凸部を形成する工程は、前記表示領域において前記第１の基板上に前記端子領域に隣接して、導体パターンを、ゲート電極を形成する工程と実質的に同時に形成する工程を含むことを特徴とする。
請求項７記載の本発明の特徴によれば、前記凸部を、前記表示部と同一の工程によって同時に形成することができる。

【００３３】
図７を参照するに、突起部４５と端子電極３２Ｂとを有する端子領域４６および表示領域４８が形成された第１の基板４０と、第２の基板４０’とが、シール４２および図示しないスペーサを介して対向されている。
同図において、前記端子領域４６では、２つの端子電極３２Ｂとその間に前記突起部４５があって、その高さは前述したように約１．５μｍである。また前記第１及び第２の基板間の間隔は２〜３μｍ程度であって、混入する前記パーティクル４４の大きさは高々１〜２μｍ程度である。従って、前記両端子電極の間隔が数μｍ程度のオーダーである場合には、前記端子電極表面に対する前記パーティクルの接触あるいは破壊等を生じることがない。

【図６】本発明の表示領域部および端子領域部の製造工程を示す断面図である。

Claims

第１の基板と、
前記第１の基板に対向して配設され、間に隙間を形成する第２の基板と、
前記隙間に封入された液晶層とよりなる液晶表示装置において、
前記第１の基板の、前記第２の基板と対面する側の表面には、薄膜トランジスタを含む表示領域と、前記薄膜トランジスタに電気的に接続された端子電極を含む端子領域とが形成されており、
前記端子領域には、前記薄膜トランジスタの高さと実質的に等しいかまたはより高い凸部が形成されていることを特徴とする液晶表示装置。
前記薄膜トランジスタと、前記凸部とは、実質的に同一の層構造を有することを特徴とする請求項１記載の液晶表示装置。
前記凸部は、前記表示領域において前記第１の基板上に、前記端子電極に隣接して形成された導体パターンを含むことを特徴とする請求項１または２記載の液晶表示装置。
前記薄膜トランジスタは、前記第１の基板の前記表面に形成されたゲート電極と、前記表面上に前記ゲート電極を覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたチャネル層と、前記チャネル層上に、前記ゲート電極に対応して形成されたチャネル保護膜と、前記チャネル層上の、前記チャネル保護膜の両側に、前記チャネル保護膜の一部を覆うように形成されたソース領域およびドレイン領域と、前記ゲート絶縁膜上に、前記ソース領域およびドレイン領域を覆うように形成された保護絶縁膜と、前記保護絶縁膜上に形成され、前記保護絶縁膜中に形成されたコンタクトホールを介して前記ドレイン領域とコンタクトする透明画素電極とよりなり、前記凸部は、前記端子領域において前記表面上に、前記端子電極に隣接して形成され、前記ゲート電極と実質的に同一の組成と厚さを有する導体パターンと、前記表面上に前記導体パターンを覆うように形成され、前記ゲート絶縁膜と実質的に同一の組成と厚さを有する第１の絶縁膜と、前記第１の絶縁膜の上層に形成された第１の半導体層と、前記第１の半導体層上に、前記導体パターンに対応して形成され、前記チャネル保護膜と実質的に同一の組成と厚さを有する第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記ソース領域およびドレイン領域と実質的に同一の組成と厚さを有する第２の半導体層と、前記第１の半導体層上に、前記第２の半導体層を覆うように形成され、前記保護絶縁膜と実質的に同一の組成と厚さを有する第３の絶縁膜とよりなることを特徴とする請求項１または２記載の液晶表示装置。
第１の基板と、間に隙間を形成する第２の基板と、前記隙間に封入された液晶層とよりなる液晶表示装置の製造方法において、
前記第１の基板の、前記第２の基板と対面する側の表面に、薄膜トランジスタを含む表示領域を形成する工程と、
前記薄膜トランジスタに電気的に接続された端子電極を含む端子領域とを形成する工程とよりなり、
前記端子領域を形成する工程は、前記端子領域に前記薄膜トランジスタの高さと実質的に等しいかまたはより高い凸部を形成する工程とを含むことを特徴とする液晶表示装置の製造方法。
前記薄膜トランジスタと前記凸部とは、実質的に同一の工程によって、実質的に同時に形成されることを特徴とする請求項５記載の液晶表示装置の製造方法。
前記凸部を形成する工程は、前記表示領域において前記第１の基板上に前記端子領域に隣接して、導体パターンを、ゲート電極を形成する工程と実質的に同時に形成する工程を含むことを特徴とする請求項５または６記載の液晶表示装置の製造方法。
前記表示領域を形成する工程は、前記第１の基板の前記表面にゲート電極を形成する工程と、前記表面上に前記ゲート電極を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にチャネル層を形成する工程と、前記チャネル層上に、前記ゲート電極に対応してチャネル保護膜を形成する工程と、前記チャネル層上の、前記チャネル保護膜の両側に、前記チャネル保護膜の一部を覆うようにソース領域およびドレイン領域を形成する工程と、前記ゲート絶縁膜上に、前記ソース領域およびドレイン領域を覆うように保護絶縁膜を形成する工程と、前記保護絶縁膜上に、前記保護絶縁膜中に形成されたコンタクトホールを介して、透明画素電極を前記ドレイン領域とコンタクトするように形成する工程とを含み、
前記凸部を形成する工程は、前記第１の基板表面上に、端子電極と前記端子電極に隣接した導体パターンとを、前記ゲート電極を形成する工程と同時に形成する工程と、前記第１の基板表面上に前記導体パターンを覆うように、前記ゲート絶縁膜と実質的に同一の組成と厚さに第１の絶縁膜を、前記ゲート絶縁膜を形成する工程と同時に形成する工程と、前記第１の絶縁膜上に、前記チャネル層に対応して第１の半導体層を、前記チャネル層を形成する工程と同時に形成する工程と、前記導体パターンと前記第１の半導体層上に、前記導体パターンに対応して、前記チャネル保護膜と実質的に同一の組成と厚さに第２の絶縁膜を、前記チャネル保護膜を形成する工程と同時に形成する工程と、前記第２の絶縁膜上に、前記ソース領域およびドレイン領域と実質的に同一の組成と厚さに第２の半導体層を、前記ソース領域およびドレイン領域を形成する工程と同時に形成する工程と、前記第１の絶縁膜上に、前記第２の半導体層を覆うように、前記保護絶縁膜と実質的に同一の組成と厚さに第３の絶縁膜を、前記保護絶縁膜を形成する工程と同時に形成する工程を有することを特徴とする請求項５または６記載の液晶表示装置の製造方法。