JPH1048612A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH1048612A JPH1048612A JP12537497A JP12537497A JPH1048612A JP H1048612 A JPH1048612 A JP H1048612A JP 12537497 A JP12537497 A JP 12537497A JP 12537497 A JP12537497 A JP 12537497A JP H1048612 A JPH1048612 A JP H1048612A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- forming
- gate line
- region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 開口率を向上させうる液晶表示装置の製造方
法を提供する。 【解決手段】 ストレージ電極（２５）を透明導電体で
構成させ、ほぼ画素電極（２７）にオーバラップさせ
る。
法を提供する。 【解決手段】 ストレージ電極（２５）を透明導電体で
構成させ、ほぼ画素電極（２７）にオーバラップさせ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に開口率の向上を図った液晶表示装置の製造方法
に関するものである。
り、特に開口率の向上を図った液晶表示装置の製造方法
に関するものである。
【０００２】
【従来の技術】以下、添付図面に基づき従来の液晶表示
装置の製造方法を説明する。図１は、従来の技術の液晶
表示装置を示すレイアウト図である。図１に示すよう
に、一定の間隙をあけて一方向に複数のゲートライン５
が形成され、ゲートライン５に垂直な方向に複数のデー
タライン８が一定の間隙をあけて形成される。それぞれ
の画素領域に画素電極１０が形成され、画素電極１０と
データライン８に連結されて画素領域に半導体層２が形
成される。また、ゲートライン５と同方向に半導体層２
にオーバーラップされてストレージ電極６が形成され
る。
装置の製造方法を説明する。図１は、従来の技術の液晶
表示装置を示すレイアウト図である。図１に示すよう
に、一定の間隙をあけて一方向に複数のゲートライン５
が形成され、ゲートライン５に垂直な方向に複数のデー
タライン８が一定の間隙をあけて形成される。それぞれ
の画素領域に画素電極１０が形成され、画素電極１０と
データライン８に連結されて画素領域に半導体層２が形
成される。また、ゲートライン５と同方向に半導体層２
にオーバーラップされてストレージ電極６が形成され
る。
【０００３】図２ａ〜図２ｅは、図１のＩ−Ｉ線に従う
液晶表示装置の製造工程を示す工程断面図である。図２
ａに示すように、透明基板１上の所定領域に島状の半導
体層２を形成し、その半導体層２を含む基板１の全面上
に第１絶縁膜３を形成する。次いで、図２ｂに示すよう
に、第１絶縁膜３上にフォトレジスト４を形成し、スト
レージ電極が形成される領域の第１絶縁膜３を露出する
ようにフォトレジスト４をパターニングする。そして、
パターニングされたフォトレジスト４をマスクに用いて
ストレージ電極の形成される領域の半導体層２に不純物
イオンを注入する。
液晶表示装置の製造工程を示す工程断面図である。図２
ａに示すように、透明基板１上の所定領域に島状の半導
体層２を形成し、その半導体層２を含む基板１の全面上
に第１絶縁膜３を形成する。次いで、図２ｂに示すよう
に、第１絶縁膜３上にフォトレジスト４を形成し、スト
レージ電極が形成される領域の第１絶縁膜３を露出する
ようにフォトレジスト４をパターニングする。そして、
パターニングされたフォトレジスト４をマスクに用いて
ストレージ電極の形成される領域の半導体層２に不純物
イオンを注入する。
【０００４】図２ｃに示すように、フォトレジスト４を
除去し、第１絶縁膜３上に不透明な第１導電物質を形成
した後、それをパターニングして半導体層２の上部にゲ
ートライン５とストレージ電極６を形成する。そして、
ゲートライン５とストレージ電極６をマスクに用いて半
導体層２に不純物イオンを注入して半導体層２にソース
領域とドレイン領域を形成する。次いで、図２ｄに示す
ように、ゲートライン５及びストレージ電極６を含む基
板１の全面に第２絶縁膜７を形成し、半導体層２のソー
ス領域が露出されるように第１、第２絶縁膜３、７の所
定領域をエッチングして第１コンタクトホールを形成す
る。そして、第２絶縁膜７上に不透明な第２導電物質を
形成し、不透明な第２導電物質をパターニングして第１
コンタクトホールを介して半導体層２と連結されるよう
にデータライン８を形成する。図２ｅに示すように、デ
ータライン８を含む基板１の全面に第３絶縁膜９を形成
し、半導体層２のドレイン領域が露出されるように第
１、第２、第３絶縁膜３、７、９の所定領域をエッチン
グして第２コンタクトホールを形成する。第３絶縁膜９
上にＩＴＯ(Indium Tin Oxide)のような透明な導電物質
を形成し、それをパターニングして第２コンタクトホー
ルを介して半導体層２と連結されるように画素電極１０
を形成することにより、液晶表示装置を制作する。
除去し、第１絶縁膜３上に不透明な第１導電物質を形成
した後、それをパターニングして半導体層２の上部にゲ
ートライン５とストレージ電極６を形成する。そして、
ゲートライン５とストレージ電極６をマスクに用いて半
導体層２に不純物イオンを注入して半導体層２にソース
領域とドレイン領域を形成する。次いで、図２ｄに示す
ように、ゲートライン５及びストレージ電極６を含む基
板１の全面に第２絶縁膜７を形成し、半導体層２のソー
ス領域が露出されるように第１、第２絶縁膜３、７の所
定領域をエッチングして第１コンタクトホールを形成す
る。そして、第２絶縁膜７上に不透明な第２導電物質を
形成し、不透明な第２導電物質をパターニングして第１
コンタクトホールを介して半導体層２と連結されるよう
にデータライン８を形成する。図２ｅに示すように、デ
ータライン８を含む基板１の全面に第３絶縁膜９を形成
し、半導体層２のドレイン領域が露出されるように第
１、第２、第３絶縁膜３、７、９の所定領域をエッチン
グして第２コンタクトホールを形成する。第３絶縁膜９
上にＩＴＯ(Indium Tin Oxide)のような透明な導電物質
を形成し、それをパターニングして第２コンタクトホー
ルを介して半導体層２と連結されるように画素電極１０
を形成することにより、液晶表示装置を制作する。
【０００５】
【発明が解決しようとする課題】しかし、上記の従来の
液晶表示装置の製造方法においては、ストレージ電極を
不透明な電極物質で形成するため、液晶表示装置の開口
率が低下する問題点があった。本発明は、上記の問題点
を解決するためになされたもので、開口率を向上させう
る液晶表示装置の製造方法を提供するのを目的とする。
液晶表示装置の製造方法においては、ストレージ電極を
不透明な電極物質で形成するため、液晶表示装置の開口
率が低下する問題点があった。本発明は、上記の問題点
を解決するためになされたもので、開口率を向上させう
る液晶表示装置の製造方法を提供するのを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の液晶表示装置の製造方法は、基板上の所定
領域に複数の半導体層を形成し、半導体層を含む基板の
全面に第１絶縁層を形成するステップと、各半導体層の
上部に一部がオーバーラップされるように第１絶縁層上
に複数のゲートラインを形成し、そのゲートラインをマ
スクに用いて各半導体層に不純物イオンを注入してソー
ス領域とドレイン領域を形成するステップと、ゲートラ
インを含む基板の全面に第２絶縁層を形成し、パターニ
ングして各ゲートラインの一部分を露出させるステップ
と、ゲートラインを含む基板の全面に透明導電層を形成
し、パターニングして露出された各ゲートラインに連結
されるように第２絶縁層上の画素領域にストレージ電極
を形成するステップと、ストレージ電極を含む基板の全
面に第３絶縁層を形成し、各半導体層のドレイン領域に
連結されるように第３絶縁層上の画素領域に画素電極を
形成するステップと、画素電極を含む基板の全面に第４
絶縁層を形成し、各半導体層のソース領域に連結される
ように第４絶縁層上に複数のデータラインを形成するス
テップと、を備えることにその特徴がある。本発明の他
の特徴は、ストレージ電極をＩＴＯ(Indium Tin Oxide)
で形成したことである。本発明の他の特徴は、画素電極
とストレージ電極とを同じ物質で形成したことである。
めの本発明の液晶表示装置の製造方法は、基板上の所定
領域に複数の半導体層を形成し、半導体層を含む基板の
全面に第１絶縁層を形成するステップと、各半導体層の
上部に一部がオーバーラップされるように第１絶縁層上
に複数のゲートラインを形成し、そのゲートラインをマ
スクに用いて各半導体層に不純物イオンを注入してソー
ス領域とドレイン領域を形成するステップと、ゲートラ
インを含む基板の全面に第２絶縁層を形成し、パターニ
ングして各ゲートラインの一部分を露出させるステップ
と、ゲートラインを含む基板の全面に透明導電層を形成
し、パターニングして露出された各ゲートラインに連結
されるように第２絶縁層上の画素領域にストレージ電極
を形成するステップと、ストレージ電極を含む基板の全
面に第３絶縁層を形成し、各半導体層のドレイン領域に
連結されるように第３絶縁層上の画素領域に画素電極を
形成するステップと、画素電極を含む基板の全面に第４
絶縁層を形成し、各半導体層のソース領域に連結される
ように第４絶縁層上に複数のデータラインを形成するス
テップと、を備えることにその特徴がある。本発明の他
の特徴は、ストレージ電極をＩＴＯ(Indium Tin Oxide)
で形成したことである。本発明の他の特徴は、画素電極
とストレージ電極とを同じ物質で形成したことである。
【０００７】
【発明の実施の形態】上記の本発明の液晶表示装置の製
造方法を添付図面に基づき以下に詳細に説明する。図３
は本発明の液晶表示装置を示すレイアウト図である。図
に示すように、基板上の所定領域に細長い矩形の島状の
半導体層２１が形成されている。複数のゲートライン２
３が一定の間隙をあけて一方向（図面上横方向）に形成
されるが、そのゲートラインは基本的には一定幅であ
り、図面上上側に突出した上突出部を形成させ、その上
突出部を半導体層２１にオーバーラップするようにして
いる。すなわち、半導体層２１はトランジスタを形成さ
せるためのもので、その矩形のほぼ中央に上突出部がオ
ーバラップし、その上突出部がトランジスタのゲート電
極の役を果たす。さらに、ゲートラインに直角の方向に
一定の間隙をあけて複数のデータライン２９が形成され
るているが、そのデータラインは、その一部を半導体層
２１にオーバラップさせて連結している。ゲートライン
２３とデータライン２９とで区画された内側に形成され
る画素領域には画素電極２７が形成されている。この画
素電極２７は、半導体層２１に連結され、ゲートライン
２３にはその図面上下側に突出させた下突出部でオーバ
ラップし、データライン２９にはオーバーラップしない
ように形成されている。さらに、この画素電極２７の内
側にこれとオーバラップするようにストレージ電極２５
が形成されている。このストレージ電極２５はゲートラ
イン２３の下突出部で結されている。
造方法を添付図面に基づき以下に詳細に説明する。図３
は本発明の液晶表示装置を示すレイアウト図である。図
に示すように、基板上の所定領域に細長い矩形の島状の
半導体層２１が形成されている。複数のゲートライン２
３が一定の間隙をあけて一方向（図面上横方向）に形成
されるが、そのゲートラインは基本的には一定幅であ
り、図面上上側に突出した上突出部を形成させ、その上
突出部を半導体層２１にオーバーラップするようにして
いる。すなわち、半導体層２１はトランジスタを形成さ
せるためのもので、その矩形のほぼ中央に上突出部がオ
ーバラップし、その上突出部がトランジスタのゲート電
極の役を果たす。さらに、ゲートラインに直角の方向に
一定の間隙をあけて複数のデータライン２９が形成され
るているが、そのデータラインは、その一部を半導体層
２１にオーバラップさせて連結している。ゲートライン
２３とデータライン２９とで区画された内側に形成され
る画素領域には画素電極２７が形成されている。この画
素電極２７は、半導体層２１に連結され、ゲートライン
２３にはその図面上下側に突出させた下突出部でオーバ
ラップし、データライン２９にはオーバーラップしない
ように形成されている。さらに、この画素電極２７の内
側にこれとオーバラップするようにストレージ電極２５
が形成されている。このストレージ電極２５はゲートラ
イン２３の下突出部で結されている。
【０００８】図４ａ〜図４ｅは、図３のII−II線に従う
液晶表示装置の製造工程を示す工程断面図である。図４
ａに示すように、石英又はガラスなどの絶縁性透明基板
２０上の所定領域に島状の半導体層２１を形成し、その
半導体層を形成させた基板２０の全面に第１絶縁膜２２
を堆積する。次いで、図４ｂに示すように、第１絶縁層
２２上にゲート電極物質を形成し、それをパターニング
して半導体層２１の上部に上突出部をオーバーラップさ
せるようにして一定の間隙をあけて第１、第２ゲートラ
イン２３ａ、２３ｂを形成する。２３ａは上突出部のみ
を示し、２３ｂは下突出部とゲートライン本体とを含ん
だ状態を示している。そして、第１、第２ゲートライン
２３ａ、２３ｂをマスクに用いて基板２０の全面に不純
物イオンを注入して半導体層２０にソース領域とドレイ
ン領域を形成する。
液晶表示装置の製造工程を示す工程断面図である。図４
ａに示すように、石英又はガラスなどの絶縁性透明基板
２０上の所定領域に島状の半導体層２１を形成し、その
半導体層を形成させた基板２０の全面に第１絶縁膜２２
を堆積する。次いで、図４ｂに示すように、第１絶縁層
２２上にゲート電極物質を形成し、それをパターニング
して半導体層２１の上部に上突出部をオーバーラップさ
せるようにして一定の間隙をあけて第１、第２ゲートラ
イン２３ａ、２３ｂを形成する。２３ａは上突出部のみ
を示し、２３ｂは下突出部とゲートライン本体とを含ん
だ状態を示している。そして、第１、第２ゲートライン
２３ａ、２３ｂをマスクに用いて基板２０の全面に不純
物イオンを注入して半導体層２０にソース領域とドレイ
ン領域を形成する。
【０００９】次いで、図４ｃに示すように、第１、第２
ゲートライン２３ａ、２３ｂを含む基板２０の全面に第
２絶縁層２４を形成し、第２ゲートライン２３ｂの一部
分が露出されるように第２絶縁層２４を選択的にエッチ
ングして第１コンタクトホールを形成する。そして、第
２絶縁層２４上にＩＴＯのような第１透明導電層を形成
し、第１透明導電層をパターニングして第１コンタクト
ホールを介して第２ゲートライン２３ｂに連結されるよ
うにストレージ電極２５を形成する。図４ｄに示すよう
に、ストレージ電極２５を含む基板２０の全面に第３絶
縁層２６を形成し、半導体層２１のドレイン領域が露出
されるように第１、第２、第３絶縁層２２、２４、２６
の所定領域をエッチングして第２コンタクトホールを形
成する。そして、第３絶縁層２６上にＩＴＯのような第
２透明導電層を形成し、第２透明導電層をパターニング
して第２コンタクトホールを介してドレイン領域に連結
され、かつストレージ電極２５にオーバーラップされる
画素電極２７を形成する。
ゲートライン２３ａ、２３ｂを含む基板２０の全面に第
２絶縁層２４を形成し、第２ゲートライン２３ｂの一部
分が露出されるように第２絶縁層２４を選択的にエッチ
ングして第１コンタクトホールを形成する。そして、第
２絶縁層２４上にＩＴＯのような第１透明導電層を形成
し、第１透明導電層をパターニングして第１コンタクト
ホールを介して第２ゲートライン２３ｂに連結されるよ
うにストレージ電極２５を形成する。図４ｄに示すよう
に、ストレージ電極２５を含む基板２０の全面に第３絶
縁層２６を形成し、半導体層２１のドレイン領域が露出
されるように第１、第２、第３絶縁層２２、２４、２６
の所定領域をエッチングして第２コンタクトホールを形
成する。そして、第３絶縁層２６上にＩＴＯのような第
２透明導電層を形成し、第２透明導電層をパターニング
して第２コンタクトホールを介してドレイン領域に連結
され、かつストレージ電極２５にオーバーラップされる
画素電極２７を形成する。
【００１０】次いで、図４ｅに示すように、画素電極２
７を含む基板２０の全面に第４絶縁層２８を形成し、半
導体層２１のソース領域が露出されるように第１、第
２、第３、第４絶縁層２２、２４、２６、２８の所定領
域をエッチングして第３コンタクトホールを形成する。
そして、第４絶縁層２８上に金属層を形成し、金属層を
パターニングして第３コンタクトホールを介してソース
領域に連結されるようにデータライン２９を形成するこ
とにより、液晶表示装置を制作する。この際、データラ
イン２９は、ゲートライン２３に垂直な方向に一定の間
隙をあけて形成され、画素電極２７にオーバーラップさ
れない。
７を含む基板２０の全面に第４絶縁層２８を形成し、半
導体層２１のソース領域が露出されるように第１、第
２、第３、第４絶縁層２２、２４、２６、２８の所定領
域をエッチングして第３コンタクトホールを形成する。
そして、第４絶縁層２８上に金属層を形成し、金属層を
パターニングして第３コンタクトホールを介してソース
領域に連結されるようにデータライン２９を形成するこ
とにより、液晶表示装置を制作する。この際、データラ
イン２９は、ゲートライン２３に垂直な方向に一定の間
隙をあけて形成され、画素電極２７にオーバーラップさ
れない。
【００１１】
【発明の効果】上述したように、本発明の液晶表示装置
の製造方法においては以下の効果がある。ストレージキ
ャパシタを形成するストレージ電極をＩＴＯのような透
明な導電物質を使用して形成するので、ストレージキャ
パシタが占める領域まで光が透過して、液晶表示装置の
開口率を大きく向上させることができる。
の製造方法においては以下の効果がある。ストレージキ
ャパシタを形成するストレージ電極をＩＴＯのような透
明な導電物質を使用して形成するので、ストレージキャ
パシタが占める領域まで光が透過して、液晶表示装置の
開口率を大きく向上させることができる。
【図１】 従来の技術の液晶表示装置を示すレイアウト
図。
図。
【図２】 図１のＩ−Ｉ線上の液晶表示装置の製造工程
を示す工程断面図。
を示す工程断面図。
【図３】 本発明の液晶表示装置を示すレイアウト図。
【図４】 図３のII−II線上の液晶表示装置の製造工程
を示す工程断面図。
を示す工程断面図。
２０ 基板、２１ 半導体層、２３ ゲートライン、２
５ ストレージ電極、２７ 画素電極。
５ ストレージ電極、２７ 画素電極。
Claims (5)
- 【請求項１】 マトリックス状の画素領域と、前記画素
領域間に互いに直交する方向に形成されるゲートライン
とデータラインとを有する液晶表示装置の製造方法にお
いて、 基板上の所定の領域に複数の半導体層を形成し、半導体
層を含む基板の全面に第１絶縁層を形成するステップ
と、 前記各半導体層の上に一部がオーバーラップされるよう
に第１絶縁層上に複数のゲートラインを形成し、ゲート
ラインをマスクに用いて前記各半導体層に不純物イオン
を注入してソース領域とドレイン領域を形成するステッ
プと、 前記ゲートラインを含む基板の全面に第２絶縁層を形成
し、パターニングして各ゲートラインの一部分を露出さ
せるステップと、 前記ゲートラインを含む基板の全面に透明導電層を形成
し、パターニングして前記露出された各ゲートラインに
連結されるように前記第２絶縁層上の画素領域にストレ
ージ電極を形成するステップと、 前記ストレージ電極を含む基板の全面に第３絶縁層を形
成し、その第３絶縁層上の画素領域に前記各半導体層の
ドレイン領域に連結されるように画素電極を形成するス
テップと、 前記画素電極を含む基板の全面に第４絶縁層を形成し、
前記各半導体層のソース領域に連結されるように第４絶
縁層上に複数のデータラインを形成するステップと、を
備えることを特徴とする液晶表示装置の製造方法。 - 【請求項２】 前記ストレージ電極はＩＴＯで形成する
ことを特徴とする請求項１に記載の液晶表示装置の製造
方法。 - 【請求項３】 前記データラインは、前記画素電極にオ
ーバーラップされないように形成することを特徴とする
請求項１に記載の液晶表示装置の製造方法。 - 【請求項４】 前記ストレージ電極と画素電極とは、同
じ物質で形成することを特徴とする請求項１に記載の液
晶表示装置の製造方法。 - 【請求項５】 前記画素電極は、前記ストレージ電極の
全面をカバーするように形成することを特徴とする請求
項１に記載の液晶表示装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960016135A KR100192447B1 (ko) | 1996-05-15 | 1996-05-15 | 액정표시장치의 제조방법 |
| KR16135/1996 | 1996-05-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1048612A true JPH1048612A (ja) | 1998-02-20 |
| JP3072593B2 JP3072593B2 (ja) | 2000-07-31 |
Family
ID=19458722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12537497A Expired - Fee Related JP3072593B2 (ja) | 1996-05-15 | 1997-05-15 | 液晶表示装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5834328A (ja) |
| JP (1) | JP3072593B2 (ja) |
| KR (1) | KR100192447B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100646778B1 (ko) * | 1998-09-24 | 2007-03-02 | 삼성전자주식회사 | 액정 표시장치 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW403972B (en) * | 1993-01-18 | 2000-09-01 | Semiconductor Energy Lab | Method of fabricating mis semiconductor device |
| US6190933B1 (en) * | 1993-06-30 | 2001-02-20 | The United States Of America As Represented By The Secretary Of The Navy | Ultra-high resolution liquid crystal display on silicon-on-sapphire |
| JP3312083B2 (ja) * | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP3935246B2 (ja) * | 1997-08-18 | 2007-06-20 | エルジー フィリップス エルシーディー カンパニー リミテッド | 液晶表示装置 |
| JP3941901B2 (ja) * | 1998-04-28 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100333179B1 (ko) * | 1998-06-30 | 2002-08-24 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터액정표시소자및그의제조방법 |
| US6313481B1 (en) * | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| KR100311531B1 (ko) * | 1998-11-11 | 2002-09-17 | 엘지.필립스 엘시디 주식회사 | 횡전계방식액정표시장치및그제조방법 |
| KR100321925B1 (ko) | 1998-11-26 | 2002-10-25 | 삼성전자 주식회사 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
| JP3538084B2 (ja) * | 1999-09-17 | 2004-06-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4632522B2 (ja) | 2000-11-30 | 2011-02-16 | Ｎｅｃ液晶テクノロジー株式会社 | 反射型液晶表示装置の製造方法 |
| KR100392850B1 (ko) * | 2000-12-29 | 2003-07-28 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100496420B1 (ko) * | 2001-03-02 | 2005-06-17 | 삼성에스디아이 주식회사 | 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법 |
| KR100740932B1 (ko) * | 2001-04-20 | 2007-07-19 | 삼성전자주식회사 | 박막 트랜지스터 기판, 그의 제조 방법 및 액정 표시 장치 |
| KR100795344B1 (ko) * | 2001-05-29 | 2008-01-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판 및 그의 제조방법 |
| KR100797374B1 (ko) * | 2001-06-05 | 2008-01-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
| JP4305811B2 (ja) * | 2001-10-15 | 2009-07-29 | 株式会社日立製作所 | 液晶表示装置、画像表示装置およびその製造方法 |
| US7247529B2 (en) * | 2004-08-30 | 2007-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing display device |
| KR101112549B1 (ko) * | 2005-01-31 | 2012-06-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR101710179B1 (ko) | 2010-06-03 | 2017-02-27 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166085A (en) * | 1987-09-09 | 1992-11-24 | Casio Computer Co., Ltd. | Method of manufacturing a thin film transistor |
| KR970009491B1 (ko) * | 1989-11-30 | 1997-06-13 | 가부시끼가이샤 도시바 | 배선재료와 이를 이용한 전자장치 및 액정표시장치 |
| US5414278A (en) * | 1991-07-04 | 1995-05-09 | Mitsushibi Denki Kabushiki Kaisha | Active matrix liquid crystal display device |
| KR100268007B1 (ko) * | 1992-12-22 | 2000-10-16 | 구본준 | 액정표시소자 제조방법 |
| KR0139346B1 (ko) * | 1994-03-03 | 1998-06-15 | 김광호 | 박막 트랜지스터 액정표시장치의 제조방법 |
| KR100303134B1 (ko) * | 1995-05-09 | 2002-11-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자및그제조방법. |
| KR0158260B1 (ko) * | 1995-11-25 | 1998-12-15 | 구자홍 | 엑티브 매트릭스 액정표시장치의 매트릭스 어레이 및 제조방법 |
-
1996
- 1996-05-15 KR KR1019960016135A patent/KR100192447B1/ko not_active IP Right Cessation
-
1997
- 1997-04-25 US US08/846,099 patent/US5834328A/en not_active Expired - Lifetime
- 1997-05-15 JP JP12537497A patent/JP3072593B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100646778B1 (ko) * | 1998-09-24 | 2007-03-02 | 삼성전자주식회사 | 액정 표시장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100192447B1 (ko) | 1999-06-15 |
| US5834328A (en) | 1998-11-10 |
| JP3072593B2 (ja) | 2000-07-31 |
| KR970076033A (ko) | 1997-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3072593B2 (ja) | 液晶表示装置の製造方法 | |
| US5926235A (en) | Active matrix liquid crystal display and method of making | |
| JP3116221B2 (ja) | 液晶表示装置及びその製造方法 | |
| US5751020A (en) | Structure of a liquid crystal display unit having exposed channel region | |
| JP2004341550A (ja) | 液晶表示装置および液晶表示装置の製造方法 | |
| JPH1062819A (ja) | 液晶表示装置及びその製造方法 | |
| JPH03209217A (ja) | 液晶表示デバイスおよびその製造方法 | |
| JP2007011351A (ja) | 漏洩電流を減少させる液晶表示素子及びその製造方法 | |
| KR100364771B1 (ko) | 액정표시장치의구조및제조방법 | |
| KR960001843A (ko) | 액정표시장치 및 그 제조방법 | |
| US6500702B2 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| JP4166300B2 (ja) | 液晶表示装置の製造方法 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| KR100223879B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH11142879A (ja) | アクティブマトリクス型ｔｆｔ素子アレイ | |
| KR100776503B1 (ko) | 액정표시장치의 화소구조 | |
| JPS61224359A (ja) | 薄膜トランジスタアレイの製造法 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100209622B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH03127030A (ja) | 表示電極基板の製造方法 | |
| KR100267993B1 (ko) | 액정표시장치와그제조방법 | |
| JPH03132626A (ja) | 半導体装置と半導体装置の製造方法 | |
| KR0144233B1 (ko) | 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR20000002472A (ko) | 액정표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000425 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |