JP2007011351A - 漏洩電流を減少させる液晶表示素子及びその製造方法 - Google Patents
漏洩電流を減少させる液晶表示素子及びその製造方法 Download PDFInfo
- Publication number
- JP2007011351A JP2007011351A JP2006176660A JP2006176660A JP2007011351A JP 2007011351 A JP2007011351 A JP 2007011351A JP 2006176660 A JP2006176660 A JP 2006176660A JP 2006176660 A JP2006176660 A JP 2006176660A JP 2007011351 A JP2007011351 A JP 2007011351A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- gate
- crystal display
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 58
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 230000001681 protective effect Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 47
- 239000010408 film Substances 0.000 description 19
- 239000010409 thin film Substances 0.000 description 12
- 239000011241 protective layer Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
Abstract
【課題】オフ電流を減少させて画質を向上し得る液晶表示素子及びその製造方法を提供する。
【解決手段】本発明に係る液晶表示素子においては、第１及び第２基板と、前記第１基板上に第１方向に配列された複数のゲートライン１０４と、前記ゲートラインと連結されたゲート電極と、前記ゲートラインと垂直に交差して複数の画素を定義する複数のデータライン１０６と、前記ゲート電極上に形成され、前記データラインと所定間隔離隔されたソース電極１０５ａ及びドレイン電極１０５ｂと、前記画素領域に形成され、前記ドレイン電極と電気的に連結された画素電極１１０と、前記データラインとソース電極を電気的に連結する連結パターン１１０ａと、前記ゲート電極とソース／ドレイン電極の間に介在する半導体層１０８と、前記第１及び第２基板の間に形成された液晶層と、を含むことを特徴とする。
【選択図】図１Ａ
【解決手段】本発明に係る液晶表示素子においては、第１及び第２基板と、前記第１基板上に第１方向に配列された複数のゲートライン１０４と、前記ゲートラインと連結されたゲート電極と、前記ゲートラインと垂直に交差して複数の画素を定義する複数のデータライン１０６と、前記ゲート電極上に形成され、前記データラインと所定間隔離隔されたソース電極１０５ａ及びドレイン電極１０５ｂと、前記画素領域に形成され、前記ドレイン電極と電気的に連結された画素電極１１０と、前記データラインとソース電極を電気的に連結する連結パターン１１０ａと、前記ゲート電極とソース／ドレイン電極の間に介在する半導体層１０８と、前記第１及び第２基板の間に形成された液晶層と、を含むことを特徴とする。
【選択図】図１Ａ
Description
本発明は、液晶表示素子に係るもので、特に、バックライトによる漏洩電流を減少させることで、画質が向上し得るようにした液晶表示素子及びその製造方法に関する。
各表示素子、特に、液晶表示素子（Liquid Crystal Display Device）のような平板表示装置（Flat Panel Display）においては、それぞれの画素に薄膜トランジスタのような能動素子が備えられて表示素子を駆動するが、このような表示素子の駆動方式をアクティブマトリックス（Active Matrix）駆動方式という。このアクティブマトリックス方式においては、前記能動素子がマトリックス形式で配列されたそれぞれの画素に配置されて該当画素を駆動するようになる。
図５は、アクティブマトリックス方式の液晶表示素子を示した図面である。図面に示された構造の液晶表示素子は、能動素子として薄膜トランジスタ(Thin Film Transistor)を使用するＴＦＴ ＬＣＤである。図面に示されたように、縦横にＮ×Ｍ個の画素が配置されたＴＦＴ ＬＣＤの各画素には、外部の駆動回路から走査信号が印加されるゲートライン４と画像信号が印加されるデータライン６の交差領域に形成されたＴＦＴを含んでいる。ＴＦＴは、前記ゲートライン４と連結されたゲート電極３と、該ゲート電極３上に形成されて該ゲート電極３に走査信号が印加されることで、活性化される半導体層８と、該半導体層８上に形成されたソース／ドレイン電極５ａ、５ｂと、を含む。前記画素１の表示領域には、前記ソース／ドレイン電極５ａ、５ｂと連結されて前記半導体層８が活性化されることで、前記ソース／ドレイン電極５ａ、５ｂを通じて画像信号が印加されて液晶（図示せず）を動作させる画素電極１０が形成されている。
図６は、各画素内に配置されるＴＦＴの構造を示した図面である。図面に示されたように、前記ＴＦＴは、ガラスのような透明な絶縁物質から成る基板１５上に形成されたゲート電極３と、該ゲート電極３が形成された基板１５の全体にかけて積層されたゲート絶縁層１１と、該ゲート絶縁層１１上に形成されて前記ゲート電極３に信号が印加されることで、活性化される半導体層８と、該半導体層８上に形成されたソース／ドレイン電極５ａ、５ｂと、これらソース／ドレイン電極５ａ、５ｂ上に形成されて素子を保護する保護層(passivation layer)１３と、を含む。前記のようなＴＦＴのドレイン電極５ｂは、画素内に形成された画素電極１０と電気的に接続され、前記ソース／ドレイン電極５ｂを通じて前記画素電極１０に信号が印加されることで、液晶を駆動して画像を表示するようになる。
一方、４マスク工程で前記半導体層８と前記ソース／ドレイン電極５ａ、５ｂが同一マスク工程で形成されるが、この時、前記半導体層８と対応する領域にソース及びドレイン電極５ａ、５ｂが形成される。
しかし、従来のＴＦＴ構造においては、バックライトの光（図面に矢印で表記）が半導体層８に入射して前記半導体層を活性化することで、オフ電流(off curret)を増加させるという問題があった。このように、従来の液晶表示素子においては、バックライトの光によりオフ電流が増加し、画面に残像などが発生して表示品質が低下するという問題があった。
本発明は、このような問題点に鑑みて成されたもので、オフ電流を減少させて画質を向上し得る液晶表示素子及びその製造方法を提供することを目的とする。
前記目的を達成するために、本発明に係る液晶表示素子においては、第１及び第２基板と、前記第１基板上に第１方向に配列された複数のゲートラインと、これらゲートラインから引出されたゲート電極と、該ゲートラインと垂直に交差して複数の画素を定義する複数のデータラインと、前記ゲート電極上に形成され、前記データラインと所定間隔離隔されたソース電極及びドレイン電極と、前記画素領域に形成され、前記ドレイン電極と電気的に連結された画素電極と、前記データラインとソース電極を電気的に連結する連結パターンと、前記ゲート電極とソース／ドレイン電極の間に介在する半導体層と、前記第１及び第２基板の間に形成された液晶層と、を含むことを特徴とする。
また、前記データラインと対応する領域に半導体パターンが形成されていて、前記ゲート電極と半導体層の間に形成されたゲート絶縁膜が形成されていることを特徴とする。
また、前記ソース電極は、Ｕ字状に形成され、チャネルの幅を広めることでスイッチング速度を向上させることを特徴とする。
そして、前記連結パターンは、コンタクトホールによりデータラインとソース電極が電気的に連結されていて、前記ドレイン電極は、ドレインコンタクトホールを通して画素電極と電気的に連結されていることを特徴とする。かつ、前記データライン及びソース／ドレイン電極を含む基板の全面に保護膜が形成されていることを特徴とする。
一方、前記連結パターンの一方側が前記データラインの側部と接触し、その他方側が前記ソース電極の側部と接触することもできて、前記画素電極の一方側が前記ドレイン電極の側部と接触することもできる。また、前記ソース電極とドレイン電極の離隔領域に保護膜が形成され、該保護膜は、ＳｉＯｘで形成されることを特徴とする。
あるいは、前記データライン、連結パターン及びソース／ドレイン電極上に保護膜が形成されることを特徴とする。
また、本発明に係る液晶表示素子の製造方法においては、第１基板及び第２基板を準備する段階と、前記第１基板上に第１方向に配列される複数のゲートライン及びゲート電極を形成する段階と、前記ゲートラインと垂直に交差して複数の画素領域を定義する複数のデータラインと、これらデータラインと所定間隔離隔されたソース電極及びドレイン電極を形成する段階と、前記画素領域に前記ドレイン電極と電気的に連結された画素電極と前記データラインとソース電極を電気的に連結する連結パターンを形成する段階と、前記第１基板と第２基板の間に液晶層を形成する段階と、を含むことを特徴とする。
この時、前記ゲート電極とソース／ドレイン電極の間に半導体層を形成する段階と、前記ゲート電極と半導体層の間にゲート絶縁膜を形成する段階と、前記ソース／ドレイン電極を含む基板の全面に保護膜を形成する段階と、を更に含むことを特徴とする。また、前記保護膜上に前記データラインとソース電極を電気的に連結するコンタクトホールを形成する段階を更に含むことを特徴とする。
また、本発明に係る液晶表示素子の製造方法においては、第１基板及び第２基板を準備する段階と、前記第１基板上に第１方向に配列される複数のゲートライン及びゲート電極を形成する段階と、前記第１基板上に画素電極及び連結パターンを形成する段階と、前記第１基板上に前記ゲートラインと垂直に交差して複数の画素領域を定義する複数のデータラインと、これらデータラインと所定間隔離隔され、前記連結パターンを通じて前記データラインと接触するソース電極及び前記画素電極と接触するドレイン電極を形成する段階と、前記第１基板と第２基板の間に液晶層を形成する段階と、を含むことを特徴とする。
この時、前記ゲート電極とソース／ドレイン電極の間に半導体層を形成する段階と、前記ゲート電極と半導体層上にゲート絶縁膜を形成する段階と、前記ソース電極とドレイン電極間の離隔領域に露出された半導体層上に保護膜を形成する段階と、を更に含んで構成され、前記保護膜は、Ｏ２プラズマ処理を通じて形成し得ることを特徴とする。
または、前記ゲート電極とソース／ドレイン電極の間に半導体層を形成する段階と、前記ゲート電極と半導体層上にゲート絶縁膜を形成する段階と、前記ソース電極とドレイン電極上に保護膜を形成する段階と、を更に含んで構成されることを特徴とする。
前記のように、本発明は、データラインとソース電極間の半導体パターンを除去することで、バックライトの光による漏洩電流を除去する。即ち、従来、４マスク工程で半導体層は、データラインとソース／ドレイン電極と対応する領域に形成され、特に、ソース電極がデータラインから引出されるために、ゲートラインと対応する領域を除外した半導体パターンがバックライトの光に露出される。従って、バックライト光により露出された半導体パターンが活性化されてオフ電流が流れるようになる。しかし、本発明においては、データラインとゲート電極の間に形成されてバックライトの光に露出される半導体パターンを除去することで、オフ電流を防止する。
本発明によると、バックライトにより露出される半導体パターンを除去することで、半導体パターンがバックライトの光によりバックライトに活性化されることを防止してオフ電流の発生を防止する。このように、液晶表示素子のオフ電流の発生を防止し、画質を一層向上し得るという効果がある。
以下、本発明に係る液晶表示素子及びその製造方法について図面を用いて説明する。
図1Ａ及び図１Ｂは、本発明の第１実施形態に係る液晶表示素子を示した図で、図１Ａは、ゲートラインを中心に隣接する画素の一部を示した平面図で、図１Ｂは、図１ＡのII-II'の断面図である。
図面に示されたように、本発明の第１実施形態に係る液晶表示素子１００は、透明な基板１２０上に第１方向に配列された複数のゲートライン１０４と、これらゲートライン１０４と垂直に配列されて複数の画素（Ｐ）を定義する複数のデータライン１０６と、前記ゲートライン１０４とデータライン１０６の交差領域に形成された薄膜トランジスタ（ＴＦＴ）と、を含む。この時、前記薄膜トランジスタ（ＴＦＴ）は、ゲートラインから引出されたゲート電極１０３と、該ゲート電極１０３上に形成された前記データライン１０６の下部に形成された半導体パターン１０８ａと離隔されて形成された半導体層１０８と、前記ゲート電極１０３と対応する半導体層１０８上に形成されたソース電極及びドレイン電極１０５ａ、１０５ｂと、を含む。
図面に示されたように、本発明の第１実施形態に係る液晶表示素子１００は、透明な基板１２０上に第１方向に配列された複数のゲートライン１０４と、これらゲートライン１０４と垂直に配列されて複数の画素（Ｐ）を定義する複数のデータライン１０６と、前記ゲートライン１０４とデータライン１０６の交差領域に形成された薄膜トランジスタ（ＴＦＴ）と、を含む。この時、前記薄膜トランジスタ（ＴＦＴ）は、ゲートラインから引出されたゲート電極１０３と、該ゲート電極１０３上に形成された前記データライン１０６の下部に形成された半導体パターン１０８ａと離隔されて形成された半導体層１０８と、前記ゲート電極１０３と対応する半導体層１０８上に形成されたソース電極及びドレイン電極１０５ａ、１０５ｂと、を含む。
また、前記ゲート電極１０３と半導体層１０８の間には、ゲート絶縁膜１１１が介在し、前記データライン１０６及びソース／ドレイン電極１０５ａ、１０５ｂを含む基板上部には、保護膜１１３が形成されている。
また、前記画素領域（Ｐ）には、ドレインコンタクトホール１３３を通じて前記ドレイン電極１０５ｂと電気的に接触する画素電極１１０が形成されていて、前記ソース電極１０５ａは、連結パターン１１０ａを通じて前記データライン１０６と電気的に連結されている。この時、前記連結パターン１１０ａは、前記データライン１０６上に形成された第１コンタクトホール１３１とソース電極１０５ａ上に形成された第２コンタクトホール１３２を通じて前記データライン１０６及びソース電極１０５ａにそれぞれ接触するようになる。
また、前記画素電極１１０は、前記ゲートライン１０４の上部まで延長されて前記ゲートライン１０４と共にストレージキャパシタ（Ｃｓｔ）を形成する。そして、前記画素電極１１０及び連結パターン１１０ａは、前記保護膜１１３上に形成される。
前記のように、本発明の液晶表示素子は、前記データライン１０６の下部に形成された半導体パターン１０８ａと薄膜トランジスタ（ＴＦＴ）の半導体層１０８が所定距離を置いて離隔されてバックライトによるオフ電流を防止する。
一般的に、４−マスク工程で製造される液晶表示素子は、工程の特性上、データラインの下部に半導体パターンが形成される。そして、薄膜トランジスタのソース電極がデータラインから延長されて半導体層の上部まで形成されるから、半導体パターンも前記ソース電極に沿って形成され、半導体層と一体を成すようになる。従って、前記データライン６と半導体層８の間に半導体パターンが形成され、該半導体パターンは、バックライトにより露出されてオフ電流を発生させるようになる（図６参照）。
その反面、本発明においては、前記データライン１０６と半導体層１０８の間に形成される半導体パターンを除去し、従来のバックライトによるオフ電流の発生を防止し、前記連結パターン１１０ａを置いてデータライン１０６とソース電極１０５ａを電気的に連結する。特に、本発明は、前記ゲート電極１０３によりバックライトの光が全て遮断されるように、前記半導体層１０８とソース／ドレイン電極１０５ａ、１０５が前記ゲート電極１０３の領域をはみ出さないように形成される。
従って、本発明においては、バックライトにより露出される半導体パターンがないため、これによるオフ電流が発生しない。前記データラインと対応する領域に半導体パターンが形成されているが、これは、半導体層とは孤立しているから、ＴＦＴのオフ電流を発生させない。
このように構成された液晶表示素子は、４−マスク工程を通じて形成されることができる。即ち、第１マスク工程によりゲート電極及びゲートラインなどが形成され、第２マスク工程により半導体層、ソース／ドレイン電極及びデータラインなどが形成される。第２マスク工程においては、回折マスク（または、ハーフトーンマスクが使われる。そして、第３マスク工程によりコンタクトホール（ドレインコンタクトホールなど）が形成され、第４マスク工程により画素電極が形成される。
一方、本発明は、３−マスク工程によっても形成することができ、図２Ａ及び図２Ｂは、３−マスク工程により形成された液晶表示素子を示した図である。即ち、図２Ａは平面図で、図２Ｂは図２ＡのIII-III'の断面図である。
図面に示されたように、本第２実施形態による液晶表示素子は、画素電極の形成位置を除外した全ての構成が第１実施形態（図１Ａ及び図１Ｂ）と同一であるため、本実施形態においては、構造的な差異点を説明することにする。
図面に示されたように、本実施形態は、ソース電極２０５ａがデータライン２０６と所定距離離隔されていて、これらは、連結パターン２１０ａを通じて電気的に連結される。この時、前記連結パターン２１０ａの一方側が前記データライン２０６の一方側と接触され、その他方側が前記ソース電極２０５ａの一方側と接触することで、前記データライン２０６とソース電極２０５ａを電気的に連結させるようになる。この時、前記ソース電極２０５ａがＵ字状構造で、Ｕ字状チャンネルを形成し、薄板トランジスタのスイッチング速度を一層向上させることができる。また、ゲートライン２０４とデータライン２０６により定義された画素領域（Ｐ）に薄膜トランジスタのドレイン電極２０５ｂと接触する画素電極２１０が形成されていて、該画素電極２１０もその一部が前記ドレイン電極２０５ｂの一方側と接触する。
一方、前記ゲート電極２０３の上部には、ゲート絶縁膜２１１が形成されていて、前記連結パターン２１０ａ及び画素電極２１０が前記ゲート絶縁膜２１１上に形成される。そして、前記ソース電極２０５ａとドレイン電極２０５ｂの間に露出された半導体層上には、シリコン酸化膜ＳｉＯｘから成る保護層２１３が形成されていて、該保護層は、ソース／ドレイン電極２０５ａ、２０５ｂを含む基板の全面に形成できる。しかし、保護層を全面に形成する場合、駆動回路と連結させるためのパッド部（図示せず）を露出させなければならないから、マスク数が追加される。これに対して、露出された半導体層上のみに保護層を形成する場合、Ｏ２プラズマを通じてマスク工程の追加をしなくても、保護層を形成し得ることになる。
以下、３−マスク工程による液晶表示素子の製造方法について図面を用いて具体的に説明するようにする。
図３Ａ〜図３Ｄ及び図４Ａ〜図４Ｃは、本発明に係る液晶表示素子の製造方法を示した図で、図３Ａ〜図３Ｄは断面図で、図４Ａ乃至図４Ｃは平面図である。
まず、図３Ａ及び図４Ａに示されたように、透明な基板を準備した後、該基板上に第１マスク工程を通じてゲートライン３０４及び該ゲートライン３０４から引出された薄膜トランジスタのゲート電極３０３を形成する。そして、前記ゲート電極３０３を含む基板の全面にゲート絶縁膜３１１を形成した後、第２マスク工程を通じて前記ゲート絶縁膜３１１上に半導体パターン３０８ａと薄膜トランジスタの半導体層３０８をそれぞれ形成する。この時、前記半導体パターン３０８ａを、以後に形成されたデータライン３０６のリペアー（repair）のために形成するが、前記半導体層３０８は、ゲート電極３０３と対応する位置に形成する。この時、前記半導体パターン３０８ａと半導体層３０８を形成するためにマスクに使われたＰＲパターン３５０は除去せずに残す。
次いで、図３Ｂに示されたように、前記ＰＲパターンを含む基板の全面に、ＩＴＯまたはＩＺＯのような透明な伝導性物質を蒸着した後、前記ＰＲパターン３５０を除去することで、図３Ｃに示されたように、画素領域（Ｐ）に画素電極３１０を形成し、前記半導体パターン３０８ａと薄膜トランジスタの半導体層３０８の間を連結する連結パターン３１０ａを形成する。
次いで、図３Ｄ及び図４Ｂに示されたように、第３マスク工程を通じて前記ゲートライン３０４と垂直に交差し、その一部が前記連結パターン３１０ａの一方側と接触するデータライン３０６と、前記半導体層３０８上に前記データライン３０６と所定間隔離隔されてその一方側が前記連結パターン３１０ａの他方側と連結されて前記データライン３０６と電気的に連結するソース電極３０５ａと、前記半導体層３０８上に前記ソース電極３０５ａと所定間隔離隔されてその一方側が画素電極３１０の一部と接触するドレイン電極３０５ｂと、を形成する。
次いで、Ｏ２プラズマ工程を通じて図３Ｄ及び図４Ｃに示されたように、前記ソース電極３０５ａとドレイン電極３０５ｂの間に露出した半導体層上にＳｉＯｘから成る保護層３１３を形成する。この時、前記半導体層３０８は、ａ-Ｓｉ（非晶質シリコン）から形成されるが、該非晶質シリコンの表面にＯ２プラズマ処理をすると、その表面にＳｉＯｘが形成される。
このように３-マスク工程を通した液晶表示素子の製造方法は、以前の実施形態に比べて工程を単純化し得るだけではなく、高価の回折マスクを使用しないから、工程費を節減し得るという利点がある。
前述したように、本発明は、バックライトによるオフ電流を防止し得る液晶表示素子及びその製造方法を提供する。即ち、本発明は、データラインの下部に形成される半導体パターンと薄膜トランジスタの半導体層が互いに隔離されるように形成されることで、バックライトにより露出される半導体パターンを除去することができる。したがって、薄膜トランジスタのソース電極もデータラインと離隔されて形成され、これらは、画素電極形成時に共に形成された連結パターンにより電気的に連結させることができる。
１０５ａ、２０５ａ、３０５ａ:ソース電極
１０５ｂ、２０５ｂ、３０５ｂ:ドレイン電極
１０６、２０６、３０６:データライン
１０８、２０８、３０８:半導体層
１０８ａ、２０８ａ、３０８ａ:半導体パターン
１１０ａ、２１０ａ、３１０ａ:連結パターン
１０５ｂ、２０５ｂ、３０５ｂ:ドレイン電極
１０６、２０６、３０６:データライン
１０８、２０８、３０８:半導体層
１０８ａ、２０８ａ、３０８ａ:半導体パターン
１１０ａ、２１０ａ、３１０ａ:連結パターン
Claims (19)
- 第１及び第２基板と、
前記第１基板上に第１方向に配列された複数のゲートラインと、
前記ゲートラインと連結されたゲート電極と、
前記ゲートラインと垂直に交差して複数の画素を定義する複数のデータラインと、
前記ゲート電極上に形成され、前記データラインと所定間隔離隔されたソース電極及びドレイン電極と、
前記画素領域に形成され、前記ドレイン電極と電気的に連結された画素電極と、
前記データラインとソース電極を電気的に連結する連結パターンと、
前記ゲート電極とソース／ドレイン電極の間に介在する半導体層と、
前記第１及び第２基板の間に形成された液晶層と、を含むことを特徴とする液晶表示素子。 - 前記データラインと対応する領域に半導体パターンが形成されることを特徴とする請求項１記載の液晶表示素子。
- 前記ゲート電極と半導体層の間に形成されたゲート絶縁膜を更に含むことを特徴とする請求項１記載の液晶表示素子。
- 前記ソース電極は、Ｕ字状であることを特徴とする請求項１記載の液晶表示素子。
- 前記連結パターンは、コンタクトホールによりデータライン及びソース電極を電気的に連結することを特徴とする請求項１記載の液晶表示素子。
- 前記ドレイン電極は、ドレインコンタクトホールを通して画素電極と電気的に接続されることを特徴とする請求項５記載の液晶表示素子。
- 前記データライン及びソース／ドレイン電極を含む基板の全面に保護膜が形成されることを特徴とする請求項５記載の液晶表示素子。
- 前記連結パターンの一方側が前記データラインの側部と接触し、その他方側が前記ソース電極の側部と接触することを特徴とする請求項１記載の液晶表示素子。
- 前記画素電極の一方側が前記ドレイン電極の側部と接触することを特徴とする請求項８記載の液晶表示素子。
- 前記ソース電極とドレイン電極の離隔領域に保護膜が形成されることを特徴とする請求項８記載の液晶表示素子。
- 前記保護膜は、ＳｉＯｘで形成されることを特徴とする請求項８記載の液晶表示素子。
- 前記データライン、連結パターン及びソース／ドレイン電極を含む基板の全面に保護膜が形成されることを特徴とする請求項８記載の液晶表示素子。
- 第１基板及び第２基板を準備する段階と、
前記第１基板上に第１方向に配列される複数のゲートライン及びゲート電極を形成する段階と、
前記ゲートラインと垂直に交差して複数の画素領域を定義する複数のデータラインと、
これらデータラインと所定間隔離隔されたソース電極及びドレイン電極を形成する段階と、
前記画素領域に前記ドレイン電極と電気的に連結された画素電極と前記データラインとソース電極を電気的に連結する連結パターンを形成する段階と、
前記第１基板と第２基板の間に液晶層を形成する段階と、を含むことを特徴とする液晶表示素子の製造方法。 - 前記ゲート電極とソース／ドレイン電極の間に半導体層を形成する段階と、
前記ゲート電極と半導体層の間にゲート絶縁膜を形成する段階と、
前記ソース／ドレイン電極を含む基板の全面に保護膜を形成する段階と、を更に含むことを特徴とする請求項１３記載の液晶表示素子の製造方法。 - 前記保護膜上に前記データラインとソース電極を電気的に連結するコンタクトホールを形成する段階を更に含むことを特徴とする請求項１４記載の液晶表示素子の製造方法。
- 第１基板及び第２基板を準備する段階と、
前記第１基板上に第１方向に配列される複数のゲートライン及びゲート電極を形成する段階と、
前記第１基板上に画素電極及び連結パターンを形成する段階と、
前記第１基板上に前記ゲートラインと垂直に交差して複数の画素領域を定義する複数のデータラインと、これらデータラインと所定間隔離隔され、前記連結パターンを通じて前記データラインと接触するソース電極及び前記画素電極と接触するドレイン電極を形成する段階と、
前記第１基板と第２基板の間に液晶層を形成する段階と、を含むことを特徴とする液晶表示素子の製造方法。 - 前記ゲート電極とソース／ドレイン電極の間に半導体層を形成する段階と、
前記ゲート電極と半導体層上にゲート絶縁膜を形成する段階と、
前記ソース電極とドレイン電極の間の離隔領域に露出された半導体層上に保護膜を形成する段階と、を更に含むことを特徴とする請求項１６記載の液晶表示素子の製造方法。 - 前記保護膜は、Ｏ２プラズマ処理を通じて形成されることを特徴とする請求項１７記載の液晶表示素子の製造方法。
- 前記ゲート電極とソース／ドレイン電極の間に半導体層を形成する段階と、
前記ゲート電極と半導体層上にゲート絶縁膜を形成する段階と、
前記ソース電極とドレイン電極上に保護膜を形成する段階と、を更に含むことを特徴とする請求項１６記載の液晶表示素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050055963A KR101152528B1 (ko) | 2005-06-27 | 2005-06-27 | 누설전류를 줄일 수 있는 액정표시소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007011351A true JP2007011351A (ja) | 2007-01-18 |
| JP4473235B2 JP4473235B2 (ja) | 2010-06-02 |
Family
ID=37513766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006176660A Expired - Fee Related JP4473235B2 (ja) | 2005-06-27 | 2006-06-27 | 漏洩電流を減少させる液晶表示素子及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8134155B2 (ja) |
| JP (1) | JP4473235B2 (ja) |
| KR (1) | KR101152528B1 (ja) |
| CN (1) | CN100454122C (ja) |
| DE (1) | DE102006028320B4 (ja) |
| TW (1) | TWI337406B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009049399A (ja) * | 2007-07-26 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2009105390A (ja) * | 2007-10-05 | 2009-05-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2012014099A (ja) * | 2010-07-05 | 2012-01-19 | Mitsubishi Electric Corp | アクティブマトリックス基板、及び液晶装置 |
| JP2012053372A (ja) * | 2010-09-03 | 2012-03-15 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2014075590A (ja) * | 2007-07-06 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2014195109A (ja) * | 2007-06-29 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| JP2016508621A (ja) * | 2013-02-04 | 2016-03-22 | 京東方科技集團股▲ふん▼有限公司 | 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル |
| JP2016192563A (ja) * | 2007-07-27 | 2016-11-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR101789236B1 (ko) | 2010-12-24 | 2017-10-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 평판 표시 장치 |
| JP2020003811A (ja) * | 2007-12-03 | 2020-01-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100428039C (zh) * | 2005-11-23 | 2008-10-22 | 北京京东方光电科技有限公司 | 一种tft lcd像素结构 |
| US20090001374A1 (en) * | 2006-01-31 | 2009-01-01 | Kazuyoshi Inoue | Tft Substrate, Reflective Tft Substrate and Method for Manufacturing These Substrates |
| KR101330399B1 (ko) * | 2007-02-02 | 2013-11-15 | 엘지디스플레이 주식회사 | 액정 표시 장치용 박막 트랜지스터 소자 및 그의 제조 방법 |
| CN203983289U (zh) * | 2014-06-17 | 2014-12-03 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及显示装置 |
| CN104752345B (zh) * | 2015-04-27 | 2018-01-30 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN105870197A (zh) * | 2016-04-21 | 2016-08-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板、显示装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3002099B2 (ja) | 1994-10-13 | 2000-01-24 | 株式会社フロンテック | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
| JP3716580B2 (ja) * | 1997-02-27 | 2005-11-16 | セイコーエプソン株式会社 | 液晶装置及びその製造方法、並びに投写型表示装置 |
| JPH1140814A (ja) * | 1997-07-18 | 1999-02-12 | Furontetsuku:Kk | 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法 |
| JP4100655B2 (ja) * | 1999-12-21 | 2008-06-11 | エルジー．フィリップス エルシーデー カンパニー，リミテッド | 薄膜トランジスタの製造方法 |
| JP4211250B2 (ja) * | 2000-10-12 | 2009-01-21 | セイコーエプソン株式会社 | トランジスタ及びそれを備える表示装置 |
| KR100743101B1 (ko) * | 2001-05-07 | 2007-07-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법 |
| JP4604440B2 (ja) * | 2002-02-22 | 2011-01-05 | 日本電気株式会社 | チャネルエッチ型薄膜トランジスタ |
| JP4551049B2 (ja) | 2002-03-19 | 2010-09-22 | 三菱電機株式会社 | 表示装置 |
| JP2004342923A (ja) * | 2003-05-16 | 2004-12-02 | Seiko Epson Corp | 液晶装置、アクティブマトリクス基板、表示装置、及び電子機器 |
-
2005
- 2005-06-27 KR KR1020050055963A patent/KR101152528B1/ko not_active IP Right Cessation
-
2006
- 2006-06-20 DE DE102006028320.1A patent/DE102006028320B4/de not_active Expired - Fee Related
- 2006-06-26 US US11/474,356 patent/US8134155B2/en not_active Expired - Fee Related
- 2006-06-26 CN CNB2006100947007A patent/CN100454122C/zh not_active Expired - Fee Related
- 2006-06-27 JP JP2006176660A patent/JP4473235B2/ja not_active Expired - Fee Related
- 2006-06-27 TW TW095123466A patent/TWI337406B/zh not_active IP Right Cessation
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014195109A (ja) * | 2007-06-29 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9176353B2 (en) | 2007-06-29 | 2015-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10678107B2 (en) | 2007-07-06 | 2020-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9766526B2 (en) | 2007-07-06 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11194207B2 (en) | 2007-07-06 | 2021-12-07 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10712625B2 (en) | 2007-07-06 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10338447B2 (en) | 2007-07-06 | 2019-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9188825B2 (en) | 2007-07-06 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2014075590A (ja) * | 2007-07-06 | 2014-04-24 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US11726378B2 (en) | 2007-07-06 | 2023-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2009049399A (ja) * | 2007-07-26 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2016192563A (ja) * | 2007-07-27 | 2016-11-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2018082216A (ja) * | 2007-07-27 | 2018-05-24 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020144371A (ja) * | 2007-07-27 | 2020-09-10 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2009105390A (ja) * | 2007-10-05 | 2009-05-14 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP6997143B2 (ja) | 2007-12-03 | 2022-01-17 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020003811A (ja) * | 2007-12-03 | 2020-01-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2012014099A (ja) * | 2010-07-05 | 2012-01-19 | Mitsubishi Electric Corp | アクティブマトリックス基板、及び液晶装置 |
| JP2012053372A (ja) * | 2010-09-03 | 2012-03-15 | Hitachi Displays Ltd | 液晶表示装置 |
| US10600817B2 (en) | 2010-12-24 | 2020-03-24 | Samsung Display Co., Ltd. | Thin film transistor and flat display device |
| US10096625B2 (en) | 2010-12-24 | 2018-10-09 | Samsung Display Co., Ltd. | Thin film transistor and flat display device |
| KR101789236B1 (ko) | 2010-12-24 | 2017-10-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 평판 표시 장치 |
| US9502575B2 (en) | 2013-02-04 | 2016-11-22 | Boe Technology Group Co., Ltd. | Oxide thin film transistor array substrate having transparent connection structure connecting source electrode and data line of oxide TFT and display panel including the same |
| JP2016508621A (ja) * | 2013-02-04 | 2016-03-22 | 京東方科技集團股▲ふん▼有限公司 | 酸化物薄膜トランジスターアレイ基板、その製造方法及び表示パネル |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100454122C (zh) | 2009-01-21 |
| TW200709426A (en) | 2007-03-01 |
| TWI337406B (en) | 2011-02-11 |
| KR101152528B1 (ko) | 2012-06-01 |
| US20060289867A1 (en) | 2006-12-28 |
| DE102006028320B4 (de) | 2014-05-22 |
| KR20070000546A (ko) | 2007-01-03 |
| JP4473235B2 (ja) | 2010-06-02 |
| CN1892386A (zh) | 2007-01-10 |
| DE102006028320A1 (de) | 2006-12-28 |
| US8134155B2 (en) | 2012-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4473235B2 (ja) | 漏洩電流を減少させる液晶表示素子及びその製造方法 | |
| US8846458B2 (en) | Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof | |
| JP4795921B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4644179B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP5384088B2 (ja) | 表示装置 | |
| US7663710B2 (en) | Liquid crystal display device of horizontal electric field type and fabricating method thereof | |
| JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| JP2006317516A (ja) | 液晶表示装置及びその製造方法 | |
| JP5615605B2 (ja) | Ｆｆｓモード液晶装置 | |
| KR20080059889A (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| TW201022814A (en) | Display device | |
| JP2011090288A (ja) | 薄膜トランジスタアレイパネル及びその製造方法 | |
| JP2005175381A (ja) | 半導体素子、アレイ基板およびその製造方法 | |
| JP2008311545A (ja) | 表示装置 | |
| KR100770470B1 (ko) | 액정 표시 소자의 게이트 전극 형성방법 | |
| JP2001092378A (ja) | アクティブマトリクス基板 | |
| KR101725993B1 (ko) | 액정표시장치 제조방법 | |
| JP4138357B2 (ja) | 薄膜トランジスタアレイ基板及びそれを用いた液晶表示装置 | |
| JP4513361B2 (ja) | 半導体装置、半導体装置の製造方法、電気光学装置 | |
| KR102056687B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR19980020041A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH09101542A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| KR100543033B1 (ko) | 액정표시장치의제조방법 | |
| KR19980017720A (ko) | 액정표시장치 및 그 제조방법 | |
| CN110596975A (zh) | 有源矩阵基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090715 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091015 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100304 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4473235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |