JP3941901B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3941901B2 JP3941901B2 JP11905598A JP11905598A JP3941901B2 JP 3941901 B2 JP3941901 B2 JP 3941901B2 JP 11905598 A JP11905598 A JP 11905598A JP 11905598 A JP11905598 A JP 11905598A JP 3941901 B2 JP3941901 B2 JP 3941901B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- transparent conductive
- film
- conductive film
- resin material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000010408 film Substances 0.000 claims description 248
- 239000003990 capacitor Substances 0.000 claims description 86
- 239000000463 material Substances 0.000 claims description 58
- 239000011347 resin Substances 0.000 claims description 46
- 229920005989 resin Polymers 0.000 claims description 46
- 239000011229 interlayer Substances 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 19
- 238000000059 patterning Methods 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 8
- 239000003575 carbonaceous material Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 239000000049 pigment Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 23
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 239000011159 matrix material Substances 0.000 description 14
- 238000002834 transmittance Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007872 degassing Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910002804 graphite Inorganic materials 0.000 description 2
- 239000010439 graphite Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明が属する技術分野】
本願発明は液晶表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器の構成に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、上記電気光学装置および電子機器をも半導体装置の範疇に含むものとする。
【０００２】
【従来の技術】
近年、ポリシリコン膜を利用した薄膜トランジスタ（以下、ＴＦＴと呼ぶ）で回路構成したアクティブマトリクス型液晶表示装置が注目されている。これはマトリクス状に配置された複数の画素によって液晶にかかる電界をマトリクス状に制御し、高精細な画像表示を実現するものである。
【０００３】
この様なアクティブマトリクス型液晶表示装置では、各画素毎に形成された画素電極と液晶を介して対向側に形成された対向電極とで容量（コンデンサ）を形成しているが、これだけでは容量が小さいため、通常はそれとは別に補助容量（Ｃｓとも呼ばれる）を形成して補っている。
【０００４】
補助容量の構造（Ｃｓ構造）は様々であるが、透過型液晶表示装置における開口率を考慮して二層の透明導電膜で絶縁膜を挟み込んだ構造が報告されている（特開平８−４３８５４号公報、特開平８−３０６９２６号公報）。
【０００５】
上記公報に記載されたＣｓ構造は、補助容量を構成する二組の電極を両方ともＩＴＯなどの透明導電膜とすることで、開口率を損ねることなく大きな容量を確保することができるとしている。
【０００６】
上記公報では層間絶縁膜が補助容量の誘電体を兼ねているが、層間絶縁膜としての機能を果たすにはある程度の膜厚が要求される。即ち、図２に示す様に透明導電膜でなる容量電極２０１を覆う様に層間絶縁膜２０２を形成するので端部２０３においてカバレッジ不良を起こさない程度の膜厚は最低限保証されなければならない。
【０００７】
また、透明導電膜は金属膜よりも高抵抗となるため容量電極２０１の膜厚は電位分布を考えても 100〜200 nm程度が必要となる。従って、容量電極２０１を完全に被覆するには少なくとも 200nm以上の膜厚を有する絶縁膜が必要となる。ところが、容量の大きさは誘電体の膜厚に反比例するため、膜厚を厚くすることは大容量を確保する上で望ましいものではない。
【０００８】
以上の様に、二組の透明導電膜を絶縁膜で挟みこむことで開口率を損ねることなく補助容量の形成可能な面積を拡大することは可能となったが、未だに多くの問題点を有しているのが現状である。
【０００９】
【発明が解決しようとする課題】
本願発明は上記問題点を解決するための技術であり、二組の透明導電膜を用いた補助容量を有する電気光学装置のさらなる改善を課題とする。そして、より高品質な半導体装置を提供することを課題する。
【００１０】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
マトリクス状に配置された複数の画素と該複数の画素の各々に設けられた補助容量とを有する半導体装置において、
前記補助容量は第１透明導電膜、容量用絶縁膜及び第２透明導電膜を順次積層した構造を有し、
前記第１透明導電膜と前記容量用絶縁膜とは同一のパターン形状を有していることを特徴とする。
【００１１】
前記第１透明導電膜と前記容量用絶縁膜とは両方の膜をエッチングできるエッチャント（またはエッチングガス）を用いた場合に同一のマスクで順次エッチングすることができる。その場合、前記第１透明導電膜と前記容量用絶縁膜とは同一形状の開口部を有している。また、その開口部はパターニングによってパターン化された樹脂材料で覆われている。
【００１２】
この時、前記樹脂材料は遮光性を有する樹脂材料（黒色樹脂材料など）若しくは遮光性を有する樹脂材料と透明樹脂材料（アクリル、ポリイミドなど）との積層構造で構成することが可能である。
【００１３】
また、他の発明の構成は、
ＴＦＴを覆う第１層間絶縁膜上に第１透明導電膜及び容量用絶縁膜とを積層形成する工程と、
前記第１透明導電膜及び前記容量用絶縁膜をエッチングし、当該第１透明導電膜及び容量用絶縁膜の各々に同一形状の開口部を形成する工程と、
前記開口部を覆って樹脂材料からなる第２層間絶縁膜を形成する工程と、
後に補助容量となる部分及び前記開口部に形成された前記第２層間絶縁膜を除去する工程と、
前記開口部で露出した前記第１層間絶縁膜をエッチングしてコンタクトホールを形成する工程と、
前記ＴＦＴと接続する第２透明導電膜を形成する工程と、
前記第２透明導電膜をパターニングして画素電極を形成する工程と、
を有し、
前記第１透明導電膜、前記容量用絶縁膜及び前記画素電極で前記補助容量が形成されることを特徴とする。
【００１４】
上記構成において、前記第１透明導電膜及び前記容量用絶縁膜のエッチングを順次行い、第１透明導電膜に設けられた開口部よりも容量用絶縁膜に設けられた開口部の方が大きい口径を有する様にすることで、階段状の開口部を形成することもできる。
【００１５】
【発明の実施の形態】
本願発明を利用した液晶表示装置の実施の形態について図１を用いて説明する。図１に示すのは、マトリクス状に配置された複数の画素と各画素の各々に設けられた補助容量を示す断面図である。
【００１６】
図１において、１０１は絶縁表面を有する基板であり、その上には公知の手段により形成されたＴＦＴ１０２が形成されている。このＴＦＴ１０２を覆う様にして平坦化膜（第１層間絶縁膜）１０３を形成した。平坦化膜１０３はあらゆる絶縁膜を利用することができるが、高い平坦性を実現するにはポリイミドやアクリル等の樹脂材料を用いることが好ましい。
【００１７】
平坦化膜１０３上には第１透明導電膜１０４及び容量用絶縁膜１０５とを順次積層形成した。第１透明導電膜１０４としては酸化スズやＩＴＯ（酸化インジウムスズ）などを用いれば良い。この第１透明導電膜１０４は補助容量の下部電極として機能する。
【００１８】
また、容量用絶縁膜１０５としては酸化シリコン、窒化シリコン、酸化窒化シリコン、タンタルオキサイド、アルミニウムオキサイド（アルミナ）などの透明な絶縁膜を用いた。この容量用絶縁膜１０５は補助容量の誘電体として機能し、画素内の全域に形成することになるので透過率の高い絶縁膜が好ましい。
【００１９】
なお、本願発明では補助容量の面積を大きく確保できる上、誘電体の膜厚を薄くすることができる（後述する）ので、さほど比誘電率の高い絶縁膜を必要としない。従って、透過率を高めることを最優先させて最適な絶縁膜を選択することができるので明るい画像表示が可能であった。
【００２０】
第１透明導電膜１０４と容量用絶縁膜１０５とでなる積層構造には開口部１０６を形成した。これは後に画素電極とドレイン電極とを接続させるための接続部（ドレイン接続部と呼ぶ）である。
【００２１】
この時、第１透明導電膜１０４と容量用絶縁膜１０５との両方をエッチングすることのできるエッチングガスを用いてドライエッチングを行えば、図１に示す様に開口部１０６で露出した第１透明導電膜の端面及び容量用絶縁膜の端面はほぼ揃った状態となる。また、両方をエッチングすることのできるエッチャントを用いてウェットエッチングを行っても同様である。
【００２２】
また、容量用絶縁膜１０５の方がエッチングレートが速い様な条件でエッチングを行えば、第１透明導電膜に設けられた開口部よりも容量用絶縁膜に設けられた開口部の方が口径が大きくなり、階段状の開口部を形成することもできる。
【００２３】
そして、開口部１０６を覆う様にして比誘電率の低い絶縁膜１０７を形成して、この絶縁膜１０７をパターニングした。パターニング工程では補助容量の形成される部分及びドレイン接続部に形成された絶縁膜１０７のみを選択的に除去し、ドレイン接続部（開口部１０６）にコンタクトホールを形成すると共に容量用絶縁膜１０５を露出させた状態とした。
【００２４】
その上に第２透明導電膜でなる画素電極１０８を形成した。この画素電極１０８は画素内において容量用絶縁膜１０５と接し、第１透明導電膜／容量用絶縁膜／第２透明導電膜でなる補助容量１０９を形成できた。
【００２５】
また、画素電極１０８はＴＦＴ１０２のドレイン電極１１０と電気的に接続され、画素電極１０８に印加される電圧はＴＦＴ１０２で制御される。なお、図１では画素電極１０８がドレイン電極１１０と接続された構造を示しているが、画素電極１０８がＴＦＴ１０２の活性層と直接接続する様な構造でも良い。
【００２６】
また、図１に示す構造では液晶表示装置の対向基板側に設けられたブラックマスクでＴＦＴ１０２を完全に遮光する構成としている。これはＴＦＴ１０２の活性層に光が照射されることを防ぐためである。
【００２７】
以上の様な構成でなる本願発明の特徴は、容量用絶縁膜１０５（補助容量の誘電体）の膜厚を自由に調節することができる点にある。従来例で述べた構造ではカバレッジの問題から 200nm以上の膜厚を必要としたが、本願発明の構造では10〜200nm （好ましくは50〜100nm ）程度の厚さで形成することが可能であった。即ち、容量用絶縁膜１０５の膜厚を第１透明導電膜１０４の膜厚よりも薄くできた。
【００２８】
膜厚の下限を10nmとしたのは、これ以下では耐圧が弱く絶縁破壊を起こしやすくなるからである。また、これ以下では均一な膜厚を確保することが困難であることも理由に挙げられる。そういった理由を鑑みると、50〜100nm 程度の膜厚が好ましいと言える。
【００２９】
また、基本的に容量用絶縁膜１０５の膜厚に上限はないが、膜厚が厚すぎると大容量の確保が難しくなる上、スループットが低下するため、ある程度の膜厚に抑える必要がある。そういった意味で、本出願人は 200nm（好ましくは 100nm）を上限と考えている。
【００３０】
この様に、補助容量の誘電体の膜厚を自由に設定できるという点は非常に大きな利点である。一般的に知られる様に屈折率の異なる薄膜を積層形成する際に透過率が高くなる条件（反射防止条件）が存在する。この関係は屈折率をｎ、膜厚をｄ、透過光波長をλとすると、ｎｄ＝λ／４で与えられる。
【００３１】
本願発明では補助容量の誘電体の材料および膜厚の選択幅が広いため、前述の式においてｎｄの項の調節が容易である。従って、反射防止条件と一致する様に各積層膜の膜厚を制御することで高い透過率を実現し、補助容量として機能しながらも明るい画像表示の可能な画素領域を形成できる。
【００３２】
また、本願発明の構成とした場合、開口部１０６において画素電極１０８と第１透明導電膜１０４との間に絶縁膜１０７が配置されているため、画素電極１０８と第１透明導電膜１０４の端面とが短絡する様なことがない。
【００３３】
以上の様な構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００３４】
【実施例】
〔実施例１〕
本願発明の構成を有する半導体装置として、液晶表示装置を作製する場合の作製工程例について図３を用いて説明する。
【００３５】
まず、絶縁表面を有する基板として表面に酸化シリコンでなる下地膜を設けたガラス基板を準備した。勿論、ガラス基板以外に石英基板（下地はなくても良い）やセラミックスガラス基板を用いても良いし、熱酸化膜を形成したシリコンウェハであっても良い。
【００３６】
次に、公知の手段によってＴＦＴ１０２を完成させた。なお、本実施例では本出願人による特開平７−１３５３１８号公報記載の技術を利用した。同公報に記載された技術に従えば図３（Ａ）に示す様な構造のＴＦＴ３０２を形成することが可能である。
【００３７】
次に、ＴＦＴ３０２を覆う様にして平坦化膜３０３を形成した。本実施例では平坦化膜３０３としてアクリルを用いたが、他の樹脂材料を用いても良い。そして、平坦化膜３０３の上には第１透明導電膜３０４、容量用絶縁膜３０５を積層形成した。（図３（Ｂ））
【００３８】
第１透明導電膜３０４としてはスパッタ法によって形成した100nm 厚のＩＴＯ（酸化インインジウムスズ）膜を用いた。本実施例ではターゲットとしてＩＴＯを用い、スパッタガスとしてアルゴンと酸素との混合ガスを用いて成膜圧力を 3×10-3torrに設定した。また、成膜は1.5 ＡのＤＣ電流制御で行い、基板温度は室温とした。
【００３９】
本実施例の様に下地（平坦化膜）として樹脂材料を用いた場合、基板を加熱する必要のあるプロセスは樹脂材料からの脱ガスが問題となるので不適当である。その点、スパッタ法は室温成膜が可能であるため好適な手段であった。
【００４０】
また、容量用絶縁膜３０５としてはスパッタ法によって形成した50nm厚の酸化シリコン膜を用いた。この時、第１透明導電膜３０４の膜厚よりも容量用絶縁膜３０５の膜厚を薄くできるのが本願発明の利点である。
【００４１】
本実施例ではターゲットとしてＳｉＯ2 を用い、スパッタガスとしてアルゴン（30sccm）と酸素（10sccm）との混合ガスを用いて成膜圧力を 3×10-3torrに設定した。また、成膜は2000ＷのＲＦ電源制御で行い、基板温度は室温とした。
【００４２】
この場合、既に第１透明導電膜３０４が成膜されているので樹脂材料の脱ガスの問題はないが、基板温度が高いとＩＴＯでなる第１透明導電膜３０４の膜質が結晶状態となり、エッチングされにくくなるという問題が生じる。
【００４３】
本出願人の知見では、容量用絶縁膜３０５の基板温度が 180℃以上になるとＩＴＯ膜のエッチングが困難になるという結果が得られている。一方で、基板温度を下げすぎると酸化シリコンでなる容量用絶縁膜３０５の膜質が悪化する。即ち、耐圧が低くなるといった弊害を生じる。
【００４４】
実験の結果では、好ましくは180 ℃以下（好ましくは 100〜150 ℃）の温度範囲で成膜することが必要であることが判明しており、そのためにはスパッタ法が最も好ましい成膜方法であると言える。
【００４５】
勿論、前述の様な温度範囲で成膜可能であればＣＶＤ法で形成することも可能である。また、第１透明導電膜３０４と容量用絶縁膜３０５とをマルチチャンバー（クラスターツール）方式の成膜装置を用いて大気開放しないまま連続的に積層するとゴミによる補助容量の短絡などを防止することができる。
【００４６】
なお、本実施例では容量用絶縁膜３０５として酸化シリコン膜を利用したが、それ以外の透明絶縁膜を用いても良い。比誘電率が高ければ高いほど膜厚を厚くしても十分な容量を確保することができるため、短絡による不良の発生率をさらに低めることができた。勿論、前述の様に膜厚が厚すぎてもスループットが低下するため、 200nmを上限とした方が良い。
【００４７】
こうして図３（Ｂ）の状態が得られたら、後にドレイン電極３０６と画素電極（図示せず）とを電気的に接続するコンタクトホールを形成する位置に開口部３０７を形成した。この開口部３０７の口径は後に形成するコンタクトホールの口径よりも十分に大きくしておくことが好ましい。こうすることで第１透明導電膜３０４と画素電極との短絡を防止することができる。（図３（Ｃ））
【００４８】
本実施例ではコンタクトホールの口径に３μｍのマージンをみて開口部３０７を形成しておいた。コンタクトホールの半径がｒμｍであれば、開口部の半径はｒ＋３μｍとしておけば十分と言える。
【００４９】
この開口部３０７の形成では、同一のレジストマスクを用いて容量用絶縁膜３０５と第１透明導電膜３０４とを順次エッチングし、各々に同一形状の開孔部を形成した。即ち、容量用絶縁膜３０５と第１透明導電膜とが同一形状となる様にパターニングを施した。
【００５０】
また、本実施例では容量用絶縁膜３０５（酸化シリコン膜）と第１透明導電膜（ＩＴＯ膜）３０４のエッチングにバッファードフッ酸を用いた。酸化シリコン膜とＩＴＯ膜とはバッファードフッ酸に対するエッチングレートがほぼ同一であるので、両者に設けられた開口部を同一形状とすることができた。
【００５１】
なお、この時、容量用絶縁膜の方がエッチングレートが速ければ階段状の開口部を形成することが可能であり、カバレッジの良好な開口部を形成できる。その様な条件はエッチャントの種類や容量用絶縁膜及び第１透明導電膜の膜質などによって調節することが可能である。勿論、パターニングを２回行って別々にエッチング工程を行っても良い。
【００５２】
次に、容量用絶縁膜３０５および開口部３０７を覆って比誘電率の低い層間絶縁膜（第２層間絶縁膜）３０８を形成した。層間絶縁膜３０８としては比誘電率が 3.2のアクリルを用いたが、比誘電率が 4.0以下（好ましくは 3.5以下）の材料であれば良い。（図３（Ｄ））
【００５３】
層間絶縁膜３０８を形成したら、パターニングを行って後に補助容量が形成される部分に形成された層間絶縁膜３０８を除去した。補助容量が形成される部分は大体画像表示領域（画素）と一致する。
【００５４】
この状態では、前述の開口部３０７がパターン化された層間絶縁膜（好ましくは樹脂材料）３０９で覆われているため、画素電極と第１透明導電膜の端面との間で短絡が発生するのを防止することができた。
【００５５】
また、同時に開口部３０７が形成された領域には、画素電極（図示せず）とドレイン電極３０６とを接続するためのコンタクトホール３１０を形成した。
【００５６】
この工程では、まず層間絶縁膜３０８の所定の位置にレジストマスク（図示せず）を形成してエッチングを行い、パターン化された層間絶縁膜３０９を形成した。そして、そのレジストマスクをそのまま利用して平坦化膜３０３をエッチングすることにより形成した。この時、コンタクトホールの側壁にテーパーが形成される様な条件とすると、画素電極の段切れを防ぐことができる。
【００５７】
そして、第２透明導電膜として 120nm厚のＩＴＯ膜を形成し、パターニングして画素電極３１１を形成した。この画素電極３１１が容量用絶縁膜３０５と接する部分では、二層の透明導電膜に挟まれた容量用絶縁膜によって補助容量３１２を形成することができた。
【００５８】
こうして補助容量３１２が形成された状態における画素の上面図を図５に示す。なお、図５をＡ−Ａ’で切断した断面図が図４（Ｂ）に相当する。
【００５９】
図５において、５０１は半導体薄膜でなる活性層、５０２はゲイト配線であり、ゲイト配線５０２が活性層５０１と重なった部分を特にゲイト電極と呼ぶ。また、５０３はソース配線、５０４はドレイン電極である。
【００６０】
５０５は第２透明導電膜でなる画素電極であり、その下には第１透明導電膜（図示せず）と容量用絶縁膜（図示せず）が積層形成されている。図５の構造では太線で囲まれた領域５０６が第１透明導電膜／容量用絶縁膜／第２透明導電膜の三層構造をなす領域であり、補助容量として機能することになる。
【００６１】
以上の様な構成でなる本実施例の画素構造では、補助容量となる領域が画素内のほぼ全域を占め、実質的に画像表示領域と同一の面積を確保することができるという利点を有する。
【００６２】
また、特に本実施例の構造で特徴的な点は、第１透明導電膜と容量用絶縁膜とを積層形成することで、容量用絶縁膜の膜厚を10〜200 nm（好ましくは50〜100 nm）と薄くできる点にある。
【００６３】
従って、容量形成面積の占める割合が大きく、誘電体膜厚の薄い補助容量を形成できるため、比誘電率がさほど高くなくても十分な容量を確保することができる。この事は選択可能な材料の自由度が大きく広がることを意味している。
【００６４】
その結果、高透過率特性を優先させて材料を選択することもできるし、透明導電膜や容量用絶縁膜の膜厚を適切に組み合わせることで反射防止効果を出して高い透過率を実現することも可能である。その点、従来の構造では誘電体の材料や膜厚がある程度制限されるので、その様な自由度は小さい。
【００６５】
なお、図４（Ｂ）に示した状態は液晶表示装置のＴＦＴ形成側基板（アクティブマトリクス基板）がほぼ完成した状態である。実際には画素電極を覆う様にして配向膜を形成する工程がある。
【００６６】
また、対向電極と配向膜とを備えた対向基板を用意し、アクティブマトリクス基板と対向基板との間に液晶材料を封入すれば図６に示す様な構造のアクティブマトリクス型液晶表示装置が完成する。液晶材料を封入する工程は、公知のセル組工程を用いれば良いので詳細な説明は省略する。
【００６７】
なお、図６において６０１は絶縁表面を有する基板、６０２は画素マトリクス回路、６０３はソースドライバー回路、６０４はゲイトドライバー回路、６０５は対向基板、６０６はＦＰＣ（フレキシブルプリントサーキット）、６０７及び６０８は外付けされたＩＣチップである。
【００６８】
ＩＣチップ６０７、６０８は必要に応じて取り付ければ良く、場合によってはＩＣチップの代わりに同等の機能を有する回路をソースドライバー回路やゲイトドライバー回路などと一体形成してしまっても構わない。即ち、Ｄ／Ａコンバータやγ補正回路などの信号処理回路をＴＦＴでもって構成しても良い。
【００６９】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【００７０】
〔実施例２〕
本実施例では図１に示した構造において、絶縁膜１０７を遮光性を有する樹脂材料（代表的には黒色樹脂材料）とし、その部分をブラックマスクとして活用した。本実施例の構造を図７に示す。なお、本実施例の構成は、実施例１において絶縁膜１０７の材料を変えただけであり、実施例１と組み合わせることは容易である。
【００７１】
図７に示す構造は図１に示す構造と基本的には同一であるが、黒色樹脂材料７０１で層間絶縁膜が形成されている点で相違する。黒色樹脂材料７０１としては、黒色顔料、金属（チタン、クロムなど）材料またはカーボン系材料（グラファイトなど）を分散させた樹脂材料を用いることができるが、ブラックマスクとして活用するには、ＯＤ値が３以上であることが望ましい。本実施例ではグラファイトを分散させた樹脂材料（ＯＤ値が３）を利用した。
【００７２】
なお、ＯＤ値とは薄膜の遮光性を表す指針であり、ＯＤ＝−log10 Ｔ（Ｔは透過率で透過率 0.1％の場合はＴ＝0.001 を代入する）で表される。即ち、ＯＤ値の絶対値が高いほど透過率が高いことを意味する。
【００７３】
この様に、黒色樹脂材料を利用することで、ＴＦＴ、ソース配線及びゲイト配線を黒色の層間絶縁膜で覆うことが可能となり、そのままブラックマスクとして活用できた。即ち、本実施例の技術を利用すれば工程を簡略化できる。
【００７４】
ただし、黒色樹脂材料は層間絶縁膜としても機能するため可能なかぎり高抵抗な材料を選択する必要がある。ところが大抵の黒色樹脂材料は導電性物質を分散させて得るため、抵抗値が低くなってしまうという問題がある。
【００７５】
特に、ＯＤ値（Optical Density ）を上げるために分散物質を多く含ませるので、抵抗値の低さが問題となる。そこで本実施例では、図７に示す様にソース配線７０２の上方の黒色樹脂材料７０１に開口部７０３を形成し、隣接する画素電極間を完全に絶縁分離させた。これにより隣接する画素電極間にクロストークが発生するのを防止できた。
【００７６】
この開口部７０３は画素電極７０４をマスクとして層間絶縁膜７０１をエッチングすることで容易に形成できた。エッチングは酸素プラズマによるドライエッチングで行った。この様な構成では、開口部７０３が遮光性を有するソース配線７０２の上に位置するため、開口部７０３から光が差し込んだとしても半導体層（活性層）に到達することはなかった。
【００７７】
〔実施例３〕
本実施例では図８に示す様に、層間絶縁膜として透明樹脂材料８０１と黒色樹脂材料８０２との積層構造を採用した。なお、本実施例の構成は、実施例１において絶縁膜３０８を積層構造とする点で異なるだけであり、実施例１と組み合わせることは容易である。
【００７８】
本実施例では透明樹脂材料８０１としてアクリルを用い、黒色樹脂材料８０２としてチタンを分散させたアクリルを用いた。
【００７９】
本実施例ではチタン含有量の多い樹脂材料を用いたため、黒色樹脂材料自体のシート抵抗値は 1×105 Ω／□と低いが、チタン含有量が多い分、より高い遮光性を実現することが可能であった。
【００８０】
即ち、遮光性を優先させるには抵抗値の低い黒色樹脂材料を用いる必要があるため、絶縁性を確保するためにシート抵抗値が 1×1011Ω／□程度と高い透明樹脂材料を積層して用いる点に特徴がある。
【００８１】
本実施例の構造においても、図７の構造と同様に画素電極をマスクとして黒色樹脂材料８０２及び透明樹脂材料８０１を除去して開口部８０４を形成しておくことが望ましい。この時、透明樹脂材料８０１のみを残すことも可能である。勿論、開口部８０４では遮光性が損なわれるので、開口部８０４がソース配線８０５上に位置する様に設計しておくことが望ましい。
【００８２】
〔実施例４〕
本実施例では、図１に示した構造において補助容量１０９の下部電極として機能する第１透明導電膜１０４を、コモン電位（接地電位）に固定するための構造について図９を用いて説明する。
【００８３】
図９に示す構造は液晶表示装置の画像表示領域（パネル部分）の外側に設けられた接地用パッドを拡大した図である。第１透明導電膜９０１と容量用絶縁膜９０２とは開口部９０３を有している。この開口部９０３は、実施例１に示した図３（Ｃ）の工程と同時に形成した。
【００８４】
本実施例の構造では、開口部９０３を形成する際に容量用絶縁膜９０２の端面を第１透明導電膜９０１の端面よりも後退させて、図９に示す様に階段状の開口部を形成することが重要である。
【００８５】
そして、９０４は樹脂材料からなる層間絶縁膜であり、その上にコモンコンタクト用のパッドとして用いられるパッド電極９０５を第２透明導電膜でもって形成した。このパッド電極９０５は実施例１に示した図４（Ｂ）の工程と同時に形成した。
【００８６】
本実施例の構造では、第１透明導電膜９０１とパッド電極９０５とが接触面９０６で接することによって同電位となる。そして、パッド電極９０５が接地されることで第１透明導電膜９０１が接地電位に固定される。
【００８７】
また、このコモンコンタクト用パッドは、対向電極を接地電位に固定するためのパッドとして機能させる。パッド電極９０５上に導電性粒子を混ぜたペースト材料を形成し、その状態でアクティブマトリクス基板と対向基板とを張り合わせることで対向基板に設けられた対向電極とパッド電極との導通をとり、両電極を接地電位に固定することができる。
【００８８】
この様に、パッド電極９０５として画素電極と同一層に形成された透明導電膜を利用すると、大幅に工程を簡略化できるので有効である。
【００８９】
なお、本実施例の構造は実施例１〜実施例３の全ての実施例との組み合わせが可能である。
【００９０】
〔実施例５〕
本実施例では、ＴＦＴのドレイン電極上において平坦化膜を除去する工程を加えた場合の例について図１０を用いて説明する。
【００９１】
まず、実施例１の工程で従って図３（Ｃ）の状態を得た。そして、この図３（Ｃ）の状態で酸素プラズマによるドライエッチングを行った。このエッチングによってパターン形成された容量用絶縁膜３０５をマスクとして、樹脂材料でなる平坦化膜３０３の一部が除去される。この状態を図１０（Ａ）に示す。
【００９２】
図１０（Ａ）はドライエッチング法によって落とし込み部１１を形成した後に、樹脂材料（本実施例ではポリイミド）でなる層間絶縁膜１２を形成した状態である。なお、落とし込み部１１の開口幅は、図３（Ｃ）に示した開口部３０７の開口幅とほぼ同一である。
【００９３】
そして、層間絶縁膜１２をパターニングしてパターン化された層間絶縁膜１３を形成すると同時に画素電極とＴＦＴとを接続するためのコンタクトホール１４を形成した。（図１０（Ｂ））
【００９４】
こうしてコンタクトホール１４を形成したら、第２透明導電膜を形成してパターニングを行い、ＴＦＴに接続する画素電極１５を形成した。また、この時、補助容量１６も同時に形成された。
【００９５】
本実施例の構造とした場合、コンタクトホール１４が同一材料のエッチングのみで形成できる点に利点がある。
【００９６】
例えば、実施例１の構造で平坦化膜３０３としてアクリルを用い、層間絶縁膜３０８としてポリイミドを用いる組み合わせを採用した場合を想定する。この場合、アクリルの方が若干エッチングレートが速いので、第１透明導電膜３０４の下にえぐれを生じる可能性があり、画素電極のカバレッジ不良、即ち断線不良を招く危険性があった。
【００９７】
その点、本実施例の構造ならばコンタクトホールが完全に同一材料内で形成されるので、エッチングレートの差によるコンタクトホールの形状異常はなく、えぐれなどによる画素電極の断線不良を防止することが可能であった。
【００９８】
なお、本実施例の構成は実施例１〜４に示したどの実施例との組み合わせも可能である。どの構成と組み合わせてもコンタクトホールの形状による画素電極の断線不良を防止するという効果は同様である。
【００９９】
〔実施例６〕
実施例１〜５の構成を有する本願発明の電気光学装置は、様々な電子機器のディスプレイとして利用される。その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１１に示す。
【０１００】
図１１（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明を表示装置２００４等に適用することができる。
【０１０１】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２に適用することができる。
【０１０２】
図１１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５等に適用できる。
【０１０３】
図１１（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１０４】
図１１（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１０５】
図１１（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１０６】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【０１０７】
【発明の効果】
本願発明を実施することで、透明導電膜で挟持された容量用絶縁膜の膜厚を自由に設定できる様になったため、画素内の光透過率を損ねることなく、画素全域を補助容量として利用することが可能となった。
【０１０８】
そのため、画素面積の小さい高精細なアクティブマトリクス型表示装置を形成する場合に、十分な補助容量を確保することが可能となった。また、画素内全域を補助容量としても光透過率が十分に高いので、明るい画像表示が可能であった。即ち、高精細で高品質の電気光学装置及びその様な電気光学装置を搭載した電子機器を実現することができた。
【図面の簡単な説明】
【図１】 画素及び補助容量の断面構造を示す図。
【図２】 従来の画素及び補助容量の断面構造を示す図。
【図３】 画素構造の作製工程を示す図。
【図４】 画素構造の作製工程を示す図。
【図５】 画素構造の上面図を示す図。
【図６】 アクティブマトリクス型液晶表示装置の外観を示す図。
【図７】 画素及び補助容量の断面構造を示す図。
【図８】 画素及び補助容量の断面構造を示す図。
【図９】 コモンコンタクト部の断面構造を示す図。
【図１０】 画素構造の作製工程を示す図。
【図１１】 電子機器の一例を示す図。
【発明が属する技術分野】
本願発明は液晶表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器の構成に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、上記電気光学装置および電子機器をも半導体装置の範疇に含むものとする。
【０００２】
【従来の技術】
近年、ポリシリコン膜を利用した薄膜トランジスタ（以下、ＴＦＴと呼ぶ）で回路構成したアクティブマトリクス型液晶表示装置が注目されている。これはマトリクス状に配置された複数の画素によって液晶にかかる電界をマトリクス状に制御し、高精細な画像表示を実現するものである。
【０００３】
この様なアクティブマトリクス型液晶表示装置では、各画素毎に形成された画素電極と液晶を介して対向側に形成された対向電極とで容量（コンデンサ）を形成しているが、これだけでは容量が小さいため、通常はそれとは別に補助容量（Ｃｓとも呼ばれる）を形成して補っている。
【０００４】
補助容量の構造（Ｃｓ構造）は様々であるが、透過型液晶表示装置における開口率を考慮して二層の透明導電膜で絶縁膜を挟み込んだ構造が報告されている（特開平８−４３８５４号公報、特開平８−３０６９２６号公報）。
【０００５】
上記公報に記載されたＣｓ構造は、補助容量を構成する二組の電極を両方ともＩＴＯなどの透明導電膜とすることで、開口率を損ねることなく大きな容量を確保することができるとしている。
【０００６】
上記公報では層間絶縁膜が補助容量の誘電体を兼ねているが、層間絶縁膜としての機能を果たすにはある程度の膜厚が要求される。即ち、図２に示す様に透明導電膜でなる容量電極２０１を覆う様に層間絶縁膜２０２を形成するので端部２０３においてカバレッジ不良を起こさない程度の膜厚は最低限保証されなければならない。
【０００７】
また、透明導電膜は金属膜よりも高抵抗となるため容量電極２０１の膜厚は電位分布を考えても 100〜200 nm程度が必要となる。従って、容量電極２０１を完全に被覆するには少なくとも 200nm以上の膜厚を有する絶縁膜が必要となる。ところが、容量の大きさは誘電体の膜厚に反比例するため、膜厚を厚くすることは大容量を確保する上で望ましいものではない。
【０００８】
以上の様に、二組の透明導電膜を絶縁膜で挟みこむことで開口率を損ねることなく補助容量の形成可能な面積を拡大することは可能となったが、未だに多くの問題点を有しているのが現状である。
【０００９】
【発明が解決しようとする課題】
本願発明は上記問題点を解決するための技術であり、二組の透明導電膜を用いた補助容量を有する電気光学装置のさらなる改善を課題とする。そして、より高品質な半導体装置を提供することを課題する。
【００１０】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
マトリクス状に配置された複数の画素と該複数の画素の各々に設けられた補助容量とを有する半導体装置において、
前記補助容量は第１透明導電膜、容量用絶縁膜及び第２透明導電膜を順次積層した構造を有し、
前記第１透明導電膜と前記容量用絶縁膜とは同一のパターン形状を有していることを特徴とする。
【００１１】
前記第１透明導電膜と前記容量用絶縁膜とは両方の膜をエッチングできるエッチャント（またはエッチングガス）を用いた場合に同一のマスクで順次エッチングすることができる。その場合、前記第１透明導電膜と前記容量用絶縁膜とは同一形状の開口部を有している。また、その開口部はパターニングによってパターン化された樹脂材料で覆われている。
【００１２】
この時、前記樹脂材料は遮光性を有する樹脂材料（黒色樹脂材料など）若しくは遮光性を有する樹脂材料と透明樹脂材料（アクリル、ポリイミドなど）との積層構造で構成することが可能である。
【００１３】
また、他の発明の構成は、
ＴＦＴを覆う第１層間絶縁膜上に第１透明導電膜及び容量用絶縁膜とを積層形成する工程と、
前記第１透明導電膜及び前記容量用絶縁膜をエッチングし、当該第１透明導電膜及び容量用絶縁膜の各々に同一形状の開口部を形成する工程と、
前記開口部を覆って樹脂材料からなる第２層間絶縁膜を形成する工程と、
後に補助容量となる部分及び前記開口部に形成された前記第２層間絶縁膜を除去する工程と、
前記開口部で露出した前記第１層間絶縁膜をエッチングしてコンタクトホールを形成する工程と、
前記ＴＦＴと接続する第２透明導電膜を形成する工程と、
前記第２透明導電膜をパターニングして画素電極を形成する工程と、
を有し、
前記第１透明導電膜、前記容量用絶縁膜及び前記画素電極で前記補助容量が形成されることを特徴とする。
【００１４】
上記構成において、前記第１透明導電膜及び前記容量用絶縁膜のエッチングを順次行い、第１透明導電膜に設けられた開口部よりも容量用絶縁膜に設けられた開口部の方が大きい口径を有する様にすることで、階段状の開口部を形成することもできる。
【００１５】
【発明の実施の形態】
本願発明を利用した液晶表示装置の実施の形態について図１を用いて説明する。図１に示すのは、マトリクス状に配置された複数の画素と各画素の各々に設けられた補助容量を示す断面図である。
【００１６】
図１において、１０１は絶縁表面を有する基板であり、その上には公知の手段により形成されたＴＦＴ１０２が形成されている。このＴＦＴ１０２を覆う様にして平坦化膜（第１層間絶縁膜）１０３を形成した。平坦化膜１０３はあらゆる絶縁膜を利用することができるが、高い平坦性を実現するにはポリイミドやアクリル等の樹脂材料を用いることが好ましい。
【００１７】
平坦化膜１０３上には第１透明導電膜１０４及び容量用絶縁膜１０５とを順次積層形成した。第１透明導電膜１０４としては酸化スズやＩＴＯ（酸化インジウムスズ）などを用いれば良い。この第１透明導電膜１０４は補助容量の下部電極として機能する。
【００１８】
また、容量用絶縁膜１０５としては酸化シリコン、窒化シリコン、酸化窒化シリコン、タンタルオキサイド、アルミニウムオキサイド（アルミナ）などの透明な絶縁膜を用いた。この容量用絶縁膜１０５は補助容量の誘電体として機能し、画素内の全域に形成することになるので透過率の高い絶縁膜が好ましい。
【００１９】
なお、本願発明では補助容量の面積を大きく確保できる上、誘電体の膜厚を薄くすることができる（後述する）ので、さほど比誘電率の高い絶縁膜を必要としない。従って、透過率を高めることを最優先させて最適な絶縁膜を選択することができるので明るい画像表示が可能であった。
【００２０】
第１透明導電膜１０４と容量用絶縁膜１０５とでなる積層構造には開口部１０６を形成した。これは後に画素電極とドレイン電極とを接続させるための接続部（ドレイン接続部と呼ぶ）である。
【００２１】
この時、第１透明導電膜１０４と容量用絶縁膜１０５との両方をエッチングすることのできるエッチングガスを用いてドライエッチングを行えば、図１に示す様に開口部１０６で露出した第１透明導電膜の端面及び容量用絶縁膜の端面はほぼ揃った状態となる。また、両方をエッチングすることのできるエッチャントを用いてウェットエッチングを行っても同様である。
【００２２】
また、容量用絶縁膜１０５の方がエッチングレートが速い様な条件でエッチングを行えば、第１透明導電膜に設けられた開口部よりも容量用絶縁膜に設けられた開口部の方が口径が大きくなり、階段状の開口部を形成することもできる。
【００２３】
そして、開口部１０６を覆う様にして比誘電率の低い絶縁膜１０７を形成して、この絶縁膜１０７をパターニングした。パターニング工程では補助容量の形成される部分及びドレイン接続部に形成された絶縁膜１０７のみを選択的に除去し、ドレイン接続部（開口部１０６）にコンタクトホールを形成すると共に容量用絶縁膜１０５を露出させた状態とした。
【００２４】
その上に第２透明導電膜でなる画素電極１０８を形成した。この画素電極１０８は画素内において容量用絶縁膜１０５と接し、第１透明導電膜／容量用絶縁膜／第２透明導電膜でなる補助容量１０９を形成できた。
【００２５】
また、画素電極１０８はＴＦＴ１０２のドレイン電極１１０と電気的に接続され、画素電極１０８に印加される電圧はＴＦＴ１０２で制御される。なお、図１では画素電極１０８がドレイン電極１１０と接続された構造を示しているが、画素電極１０８がＴＦＴ１０２の活性層と直接接続する様な構造でも良い。
【００２６】
また、図１に示す構造では液晶表示装置の対向基板側に設けられたブラックマスクでＴＦＴ１０２を完全に遮光する構成としている。これはＴＦＴ１０２の活性層に光が照射されることを防ぐためである。
【００２７】
以上の様な構成でなる本願発明の特徴は、容量用絶縁膜１０５（補助容量の誘電体）の膜厚を自由に調節することができる点にある。従来例で述べた構造ではカバレッジの問題から 200nm以上の膜厚を必要としたが、本願発明の構造では10〜200nm （好ましくは50〜100nm ）程度の厚さで形成することが可能であった。即ち、容量用絶縁膜１０５の膜厚を第１透明導電膜１０４の膜厚よりも薄くできた。
【００２８】
膜厚の下限を10nmとしたのは、これ以下では耐圧が弱く絶縁破壊を起こしやすくなるからである。また、これ以下では均一な膜厚を確保することが困難であることも理由に挙げられる。そういった理由を鑑みると、50〜100nm 程度の膜厚が好ましいと言える。
【００２９】
また、基本的に容量用絶縁膜１０５の膜厚に上限はないが、膜厚が厚すぎると大容量の確保が難しくなる上、スループットが低下するため、ある程度の膜厚に抑える必要がある。そういった意味で、本出願人は 200nm（好ましくは 100nm）を上限と考えている。
【００３０】
この様に、補助容量の誘電体の膜厚を自由に設定できるという点は非常に大きな利点である。一般的に知られる様に屈折率の異なる薄膜を積層形成する際に透過率が高くなる条件（反射防止条件）が存在する。この関係は屈折率をｎ、膜厚をｄ、透過光波長をλとすると、ｎｄ＝λ／４で与えられる。
【００３１】
本願発明では補助容量の誘電体の材料および膜厚の選択幅が広いため、前述の式においてｎｄの項の調節が容易である。従って、反射防止条件と一致する様に各積層膜の膜厚を制御することで高い透過率を実現し、補助容量として機能しながらも明るい画像表示の可能な画素領域を形成できる。
【００３２】
また、本願発明の構成とした場合、開口部１０６において画素電極１０８と第１透明導電膜１０４との間に絶縁膜１０７が配置されているため、画素電極１０８と第１透明導電膜１０４の端面とが短絡する様なことがない。
【００３３】
以上の様な構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００３４】
【実施例】
〔実施例１〕
本願発明の構成を有する半導体装置として、液晶表示装置を作製する場合の作製工程例について図３を用いて説明する。
【００３５】
まず、絶縁表面を有する基板として表面に酸化シリコンでなる下地膜を設けたガラス基板を準備した。勿論、ガラス基板以外に石英基板（下地はなくても良い）やセラミックスガラス基板を用いても良いし、熱酸化膜を形成したシリコンウェハであっても良い。
【００３６】
次に、公知の手段によってＴＦＴ１０２を完成させた。なお、本実施例では本出願人による特開平７−１３５３１８号公報記載の技術を利用した。同公報に記載された技術に従えば図３（Ａ）に示す様な構造のＴＦＴ３０２を形成することが可能である。
【００３７】
次に、ＴＦＴ３０２を覆う様にして平坦化膜３０３を形成した。本実施例では平坦化膜３０３としてアクリルを用いたが、他の樹脂材料を用いても良い。そして、平坦化膜３０３の上には第１透明導電膜３０４、容量用絶縁膜３０５を積層形成した。（図３（Ｂ））
【００３８】
第１透明導電膜３０４としてはスパッタ法によって形成した100nm 厚のＩＴＯ（酸化インインジウムスズ）膜を用いた。本実施例ではターゲットとしてＩＴＯを用い、スパッタガスとしてアルゴンと酸素との混合ガスを用いて成膜圧力を 3×10-3torrに設定した。また、成膜は1.5 ＡのＤＣ電流制御で行い、基板温度は室温とした。
【００３９】
本実施例の様に下地（平坦化膜）として樹脂材料を用いた場合、基板を加熱する必要のあるプロセスは樹脂材料からの脱ガスが問題となるので不適当である。その点、スパッタ法は室温成膜が可能であるため好適な手段であった。
【００４０】
また、容量用絶縁膜３０５としてはスパッタ法によって形成した50nm厚の酸化シリコン膜を用いた。この時、第１透明導電膜３０４の膜厚よりも容量用絶縁膜３０５の膜厚を薄くできるのが本願発明の利点である。
【００４１】
本実施例ではターゲットとしてＳｉＯ2 を用い、スパッタガスとしてアルゴン（30sccm）と酸素（10sccm）との混合ガスを用いて成膜圧力を 3×10-3torrに設定した。また、成膜は2000ＷのＲＦ電源制御で行い、基板温度は室温とした。
【００４２】
この場合、既に第１透明導電膜３０４が成膜されているので樹脂材料の脱ガスの問題はないが、基板温度が高いとＩＴＯでなる第１透明導電膜３０４の膜質が結晶状態となり、エッチングされにくくなるという問題が生じる。
【００４３】
本出願人の知見では、容量用絶縁膜３０５の基板温度が 180℃以上になるとＩＴＯ膜のエッチングが困難になるという結果が得られている。一方で、基板温度を下げすぎると酸化シリコンでなる容量用絶縁膜３０５の膜質が悪化する。即ち、耐圧が低くなるといった弊害を生じる。
【００４４】
実験の結果では、好ましくは180 ℃以下（好ましくは 100〜150 ℃）の温度範囲で成膜することが必要であることが判明しており、そのためにはスパッタ法が最も好ましい成膜方法であると言える。
【００４５】
勿論、前述の様な温度範囲で成膜可能であればＣＶＤ法で形成することも可能である。また、第１透明導電膜３０４と容量用絶縁膜３０５とをマルチチャンバー（クラスターツール）方式の成膜装置を用いて大気開放しないまま連続的に積層するとゴミによる補助容量の短絡などを防止することができる。
【００４６】
なお、本実施例では容量用絶縁膜３０５として酸化シリコン膜を利用したが、それ以外の透明絶縁膜を用いても良い。比誘電率が高ければ高いほど膜厚を厚くしても十分な容量を確保することができるため、短絡による不良の発生率をさらに低めることができた。勿論、前述の様に膜厚が厚すぎてもスループットが低下するため、 200nmを上限とした方が良い。
【００４７】
こうして図３（Ｂ）の状態が得られたら、後にドレイン電極３０６と画素電極（図示せず）とを電気的に接続するコンタクトホールを形成する位置に開口部３０７を形成した。この開口部３０７の口径は後に形成するコンタクトホールの口径よりも十分に大きくしておくことが好ましい。こうすることで第１透明導電膜３０４と画素電極との短絡を防止することができる。（図３（Ｃ））
【００４８】
本実施例ではコンタクトホールの口径に３μｍのマージンをみて開口部３０７を形成しておいた。コンタクトホールの半径がｒμｍであれば、開口部の半径はｒ＋３μｍとしておけば十分と言える。
【００４９】
この開口部３０７の形成では、同一のレジストマスクを用いて容量用絶縁膜３０５と第１透明導電膜３０４とを順次エッチングし、各々に同一形状の開孔部を形成した。即ち、容量用絶縁膜３０５と第１透明導電膜とが同一形状となる様にパターニングを施した。
【００５０】
また、本実施例では容量用絶縁膜３０５（酸化シリコン膜）と第１透明導電膜（ＩＴＯ膜）３０４のエッチングにバッファードフッ酸を用いた。酸化シリコン膜とＩＴＯ膜とはバッファードフッ酸に対するエッチングレートがほぼ同一であるので、両者に設けられた開口部を同一形状とすることができた。
【００５１】
なお、この時、容量用絶縁膜の方がエッチングレートが速ければ階段状の開口部を形成することが可能であり、カバレッジの良好な開口部を形成できる。その様な条件はエッチャントの種類や容量用絶縁膜及び第１透明導電膜の膜質などによって調節することが可能である。勿論、パターニングを２回行って別々にエッチング工程を行っても良い。
【００５２】
次に、容量用絶縁膜３０５および開口部３０７を覆って比誘電率の低い層間絶縁膜（第２層間絶縁膜）３０８を形成した。層間絶縁膜３０８としては比誘電率が 3.2のアクリルを用いたが、比誘電率が 4.0以下（好ましくは 3.5以下）の材料であれば良い。（図３（Ｄ））
【００５３】
層間絶縁膜３０８を形成したら、パターニングを行って後に補助容量が形成される部分に形成された層間絶縁膜３０８を除去した。補助容量が形成される部分は大体画像表示領域（画素）と一致する。
【００５４】
この状態では、前述の開口部３０７がパターン化された層間絶縁膜（好ましくは樹脂材料）３０９で覆われているため、画素電極と第１透明導電膜の端面との間で短絡が発生するのを防止することができた。
【００５５】
また、同時に開口部３０７が形成された領域には、画素電極（図示せず）とドレイン電極３０６とを接続するためのコンタクトホール３１０を形成した。
【００５６】
この工程では、まず層間絶縁膜３０８の所定の位置にレジストマスク（図示せず）を形成してエッチングを行い、パターン化された層間絶縁膜３０９を形成した。そして、そのレジストマスクをそのまま利用して平坦化膜３０３をエッチングすることにより形成した。この時、コンタクトホールの側壁にテーパーが形成される様な条件とすると、画素電極の段切れを防ぐことができる。
【００５７】
そして、第２透明導電膜として 120nm厚のＩＴＯ膜を形成し、パターニングして画素電極３１１を形成した。この画素電極３１１が容量用絶縁膜３０５と接する部分では、二層の透明導電膜に挟まれた容量用絶縁膜によって補助容量３１２を形成することができた。
【００５８】
こうして補助容量３１２が形成された状態における画素の上面図を図５に示す。なお、図５をＡ−Ａ’で切断した断面図が図４（Ｂ）に相当する。
【００５９】
図５において、５０１は半導体薄膜でなる活性層、５０２はゲイト配線であり、ゲイト配線５０２が活性層５０１と重なった部分を特にゲイト電極と呼ぶ。また、５０３はソース配線、５０４はドレイン電極である。
【００６０】
５０５は第２透明導電膜でなる画素電極であり、その下には第１透明導電膜（図示せず）と容量用絶縁膜（図示せず）が積層形成されている。図５の構造では太線で囲まれた領域５０６が第１透明導電膜／容量用絶縁膜／第２透明導電膜の三層構造をなす領域であり、補助容量として機能することになる。
【００６１】
以上の様な構成でなる本実施例の画素構造では、補助容量となる領域が画素内のほぼ全域を占め、実質的に画像表示領域と同一の面積を確保することができるという利点を有する。
【００６２】
また、特に本実施例の構造で特徴的な点は、第１透明導電膜と容量用絶縁膜とを積層形成することで、容量用絶縁膜の膜厚を10〜200 nm（好ましくは50〜100 nm）と薄くできる点にある。
【００６３】
従って、容量形成面積の占める割合が大きく、誘電体膜厚の薄い補助容量を形成できるため、比誘電率がさほど高くなくても十分な容量を確保することができる。この事は選択可能な材料の自由度が大きく広がることを意味している。
【００６４】
その結果、高透過率特性を優先させて材料を選択することもできるし、透明導電膜や容量用絶縁膜の膜厚を適切に組み合わせることで反射防止効果を出して高い透過率を実現することも可能である。その点、従来の構造では誘電体の材料や膜厚がある程度制限されるので、その様な自由度は小さい。
【００６５】
なお、図４（Ｂ）に示した状態は液晶表示装置のＴＦＴ形成側基板（アクティブマトリクス基板）がほぼ完成した状態である。実際には画素電極を覆う様にして配向膜を形成する工程がある。
【００６６】
また、対向電極と配向膜とを備えた対向基板を用意し、アクティブマトリクス基板と対向基板との間に液晶材料を封入すれば図６に示す様な構造のアクティブマトリクス型液晶表示装置が完成する。液晶材料を封入する工程は、公知のセル組工程を用いれば良いので詳細な説明は省略する。
【００６７】
なお、図６において６０１は絶縁表面を有する基板、６０２は画素マトリクス回路、６０３はソースドライバー回路、６０４はゲイトドライバー回路、６０５は対向基板、６０６はＦＰＣ（フレキシブルプリントサーキット）、６０７及び６０８は外付けされたＩＣチップである。
【００６８】
ＩＣチップ６０７、６０８は必要に応じて取り付ければ良く、場合によってはＩＣチップの代わりに同等の機能を有する回路をソースドライバー回路やゲイトドライバー回路などと一体形成してしまっても構わない。即ち、Ｄ／Ａコンバータやγ補正回路などの信号処理回路をＴＦＴでもって構成しても良い。
【００６９】
さらに、本実施例では液晶表示装置を例に挙げて説明しているが、アクティブマトリクス型の表示装置であればＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミックス）表示装置に本願発明を適用することも可能であることは言うまでもない。
【００７０】
〔実施例２〕
本実施例では図１に示した構造において、絶縁膜１０７を遮光性を有する樹脂材料（代表的には黒色樹脂材料）とし、その部分をブラックマスクとして活用した。本実施例の構造を図７に示す。なお、本実施例の構成は、実施例１において絶縁膜１０７の材料を変えただけであり、実施例１と組み合わせることは容易である。
【００７１】
図７に示す構造は図１に示す構造と基本的には同一であるが、黒色樹脂材料７０１で層間絶縁膜が形成されている点で相違する。黒色樹脂材料７０１としては、黒色顔料、金属（チタン、クロムなど）材料またはカーボン系材料（グラファイトなど）を分散させた樹脂材料を用いることができるが、ブラックマスクとして活用するには、ＯＤ値が３以上であることが望ましい。本実施例ではグラファイトを分散させた樹脂材料（ＯＤ値が３）を利用した。
【００７２】
なお、ＯＤ値とは薄膜の遮光性を表す指針であり、ＯＤ＝−log10 Ｔ（Ｔは透過率で透過率 0.1％の場合はＴ＝0.001 を代入する）で表される。即ち、ＯＤ値の絶対値が高いほど透過率が高いことを意味する。
【００７３】
この様に、黒色樹脂材料を利用することで、ＴＦＴ、ソース配線及びゲイト配線を黒色の層間絶縁膜で覆うことが可能となり、そのままブラックマスクとして活用できた。即ち、本実施例の技術を利用すれば工程を簡略化できる。
【００７４】
ただし、黒色樹脂材料は層間絶縁膜としても機能するため可能なかぎり高抵抗な材料を選択する必要がある。ところが大抵の黒色樹脂材料は導電性物質を分散させて得るため、抵抗値が低くなってしまうという問題がある。
【００７５】
特に、ＯＤ値（Optical Density ）を上げるために分散物質を多く含ませるので、抵抗値の低さが問題となる。そこで本実施例では、図７に示す様にソース配線７０２の上方の黒色樹脂材料７０１に開口部７０３を形成し、隣接する画素電極間を完全に絶縁分離させた。これにより隣接する画素電極間にクロストークが発生するのを防止できた。
【００７６】
この開口部７０３は画素電極７０４をマスクとして層間絶縁膜７０１をエッチングすることで容易に形成できた。エッチングは酸素プラズマによるドライエッチングで行った。この様な構成では、開口部７０３が遮光性を有するソース配線７０２の上に位置するため、開口部７０３から光が差し込んだとしても半導体層（活性層）に到達することはなかった。
【００７７】
〔実施例３〕
本実施例では図８に示す様に、層間絶縁膜として透明樹脂材料８０１と黒色樹脂材料８０２との積層構造を採用した。なお、本実施例の構成は、実施例１において絶縁膜３０８を積層構造とする点で異なるだけであり、実施例１と組み合わせることは容易である。
【００７８】
本実施例では透明樹脂材料８０１としてアクリルを用い、黒色樹脂材料８０２としてチタンを分散させたアクリルを用いた。
【００７９】
本実施例ではチタン含有量の多い樹脂材料を用いたため、黒色樹脂材料自体のシート抵抗値は 1×105 Ω／□と低いが、チタン含有量が多い分、より高い遮光性を実現することが可能であった。
【００８０】
即ち、遮光性を優先させるには抵抗値の低い黒色樹脂材料を用いる必要があるため、絶縁性を確保するためにシート抵抗値が 1×1011Ω／□程度と高い透明樹脂材料を積層して用いる点に特徴がある。
【００８１】
本実施例の構造においても、図７の構造と同様に画素電極をマスクとして黒色樹脂材料８０２及び透明樹脂材料８０１を除去して開口部８０４を形成しておくことが望ましい。この時、透明樹脂材料８０１のみを残すことも可能である。勿論、開口部８０４では遮光性が損なわれるので、開口部８０４がソース配線８０５上に位置する様に設計しておくことが望ましい。
【００８２】
〔実施例４〕
本実施例では、図１に示した構造において補助容量１０９の下部電極として機能する第１透明導電膜１０４を、コモン電位（接地電位）に固定するための構造について図９を用いて説明する。
【００８３】
図９に示す構造は液晶表示装置の画像表示領域（パネル部分）の外側に設けられた接地用パッドを拡大した図である。第１透明導電膜９０１と容量用絶縁膜９０２とは開口部９０３を有している。この開口部９０３は、実施例１に示した図３（Ｃ）の工程と同時に形成した。
【００８４】
本実施例の構造では、開口部９０３を形成する際に容量用絶縁膜９０２の端面を第１透明導電膜９０１の端面よりも後退させて、図９に示す様に階段状の開口部を形成することが重要である。
【００８５】
そして、９０４は樹脂材料からなる層間絶縁膜であり、その上にコモンコンタクト用のパッドとして用いられるパッド電極９０５を第２透明導電膜でもって形成した。このパッド電極９０５は実施例１に示した図４（Ｂ）の工程と同時に形成した。
【００８６】
本実施例の構造では、第１透明導電膜９０１とパッド電極９０５とが接触面９０６で接することによって同電位となる。そして、パッド電極９０５が接地されることで第１透明導電膜９０１が接地電位に固定される。
【００８７】
また、このコモンコンタクト用パッドは、対向電極を接地電位に固定するためのパッドとして機能させる。パッド電極９０５上に導電性粒子を混ぜたペースト材料を形成し、その状態でアクティブマトリクス基板と対向基板とを張り合わせることで対向基板に設けられた対向電極とパッド電極との導通をとり、両電極を接地電位に固定することができる。
【００８８】
この様に、パッド電極９０５として画素電極と同一層に形成された透明導電膜を利用すると、大幅に工程を簡略化できるので有効である。
【００８９】
なお、本実施例の構造は実施例１〜実施例３の全ての実施例との組み合わせが可能である。
【００９０】
〔実施例５〕
本実施例では、ＴＦＴのドレイン電極上において平坦化膜を除去する工程を加えた場合の例について図１０を用いて説明する。
【００９１】
まず、実施例１の工程で従って図３（Ｃ）の状態を得た。そして、この図３（Ｃ）の状態で酸素プラズマによるドライエッチングを行った。このエッチングによってパターン形成された容量用絶縁膜３０５をマスクとして、樹脂材料でなる平坦化膜３０３の一部が除去される。この状態を図１０（Ａ）に示す。
【００９２】
図１０（Ａ）はドライエッチング法によって落とし込み部１１を形成した後に、樹脂材料（本実施例ではポリイミド）でなる層間絶縁膜１２を形成した状態である。なお、落とし込み部１１の開口幅は、図３（Ｃ）に示した開口部３０７の開口幅とほぼ同一である。
【００９３】
そして、層間絶縁膜１２をパターニングしてパターン化された層間絶縁膜１３を形成すると同時に画素電極とＴＦＴとを接続するためのコンタクトホール１４を形成した。（図１０（Ｂ））
【００９４】
こうしてコンタクトホール１４を形成したら、第２透明導電膜を形成してパターニングを行い、ＴＦＴに接続する画素電極１５を形成した。また、この時、補助容量１６も同時に形成された。
【００９５】
本実施例の構造とした場合、コンタクトホール１４が同一材料のエッチングのみで形成できる点に利点がある。
【００９６】
例えば、実施例１の構造で平坦化膜３０３としてアクリルを用い、層間絶縁膜３０８としてポリイミドを用いる組み合わせを採用した場合を想定する。この場合、アクリルの方が若干エッチングレートが速いので、第１透明導電膜３０４の下にえぐれを生じる可能性があり、画素電極のカバレッジ不良、即ち断線不良を招く危険性があった。
【００９７】
その点、本実施例の構造ならばコンタクトホールが完全に同一材料内で形成されるので、エッチングレートの差によるコンタクトホールの形状異常はなく、えぐれなどによる画素電極の断線不良を防止することが可能であった。
【００９８】
なお、本実施例の構成は実施例１〜４に示したどの実施例との組み合わせも可能である。どの構成と組み合わせてもコンタクトホールの形状による画素電極の断線不良を防止するという効果は同様である。
【００９９】
〔実施例６〕
実施例１〜５の構成を有する本願発明の電気光学装置は、様々な電子機器のディスプレイとして利用される。その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。それらの一例を図１１に示す。
【０１００】
図１１（Ａ）は携帯電話であり、本体２００１、音声出力部２００２、音声入力部２００３、表示装置２００４、操作スイッチ２００５、アンテナ２００６で構成される。本願発明を表示装置２００４等に適用することができる。
【０１０１】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２に適用することができる。
【０１０２】
図１１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５等に適用できる。
【０１０３】
図１１（Ｄ）はヘッドマウントディスプレイであり、本体２３０１、表示装置２３０２、バンド部２３０３で構成される。本発明は表示装置２３０２に適用することができる。
【０１０４】
図１１（Ｅ）はリア型プロジェクターであり、本体２４０１、光源２４０２、表示装置２４０３、偏光ビームスプリッタ２４０４、リフレクター２４０５、２４０６、スクリーン２４０７で構成される。本発明は表示装置２４０３に適用することができる。
【０１０５】
図１１（Ｆ）はフロント型プロジェクターであり、本体２５０１、光源２５０２、表示装置２５０３、光学系２５０４、スクリーン２５０５で構成される。本発明は表示装置２５０３に適用することができる。
【０１０６】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【０１０７】
【発明の効果】
本願発明を実施することで、透明導電膜で挟持された容量用絶縁膜の膜厚を自由に設定できる様になったため、画素内の光透過率を損ねることなく、画素全域を補助容量として利用することが可能となった。
【０１０８】
そのため、画素面積の小さい高精細なアクティブマトリクス型表示装置を形成する場合に、十分な補助容量を確保することが可能となった。また、画素内全域を補助容量としても光透過率が十分に高いので、明るい画像表示が可能であった。即ち、高精細で高品質の電気光学装置及びその様な電気光学装置を搭載した電子機器を実現することができた。
【図面の簡単な説明】
【図１】 画素及び補助容量の断面構造を示す図。
【図２】 従来の画素及び補助容量の断面構造を示す図。
【図３】 画素構造の作製工程を示す図。
【図４】 画素構造の作製工程を示す図。
【図５】 画素構造の上面図を示す図。
【図６】 アクティブマトリクス型液晶表示装置の外観を示す図。
【図７】 画素及び補助容量の断面構造を示す図。
【図８】 画素及び補助容量の断面構造を示す図。
【図９】 コモンコンタクト部の断面構造を示す図。
【図１０】 画素構造の作製工程を示す図。
【図１１】 電子機器の一例を示す図。
Claims (6)
- 薄膜トランジスタを覆う第１層間絶縁膜上に第１透明導電膜を形成し、
前記第１透明導電膜上に容量用絶縁膜を形成し、
前記第１透明導電膜及び前記容量用絶縁膜をエッチングして、当該第１透明導電膜及び当該容量用絶縁膜を貫通する開口部を形成し、
前記開口部を覆うように樹脂材料を形成し、
前記容量用絶縁膜の上面の一部を露出するように前記樹脂材料をパターニングして第２層間絶縁膜を形成し、
前記開口部において、前記第２層間絶縁膜と前記第１層間絶縁膜とをエッチングしてコンタクトホールを形成し、
前記コンタクトホールにおいて、前記薄膜トランジスタと接続する第２透明導電膜を形成し、
前記第２透明導電膜をパターニングして、前記容量用絶縁膜を間に挟んで前記第１透明導電膜と重なる画素電極を形成することを特徴とする半導体装置の作製方法。 - 薄膜トランジスタを覆う第１層間絶縁膜上に第１透明導電膜を形成し、
前記第１透明導電膜上に容量用絶縁膜を形成し、
前記第１透明導電膜及び前記容量用絶縁膜を順次エッチングして、当該第１透明導電膜及び当該容量用絶縁膜を貫通する階段状の開口部を形成し、
前記開口部を覆うように樹脂材料を形成し、
前記容量用絶縁膜の上面の一部を露出するように前記樹脂材料をパターニングして第２層間絶縁膜を形成し、
前記開口部において、前記第２層間絶縁膜と前記第１層間絶縁膜とをエッチングしてコンタクトホールを形成し、
前記コンタクトホールにおいて、前記薄膜トランジスタと接続する第２透明導電膜を形成し、
前記第２透明導電膜をパターニングして、前記容量用絶縁膜を間に挟んで前記第１透明導電膜と重なる画素電極を形成することを特徴とする半導体装置の作製方法。 - 請求項１又は請求項２において、前記第２層間絶縁膜は、遮光性を有する樹脂材料または遮光性を有する樹脂材料と透明樹脂材料とを積層して形成されることを特徴とする半導体装置の作製方法。
- 請求項３において、前記遮光性を有する樹脂材料とは、黒色顔料、金属材料又はカーボン系材料を樹脂材料中に分散させた材料であることを特徴とする半導体装置の作製方法。
- 請求項３又は請求項４において、前記画素電極をマスクとして前記第２層間絶縁膜をエッチングすることを特徴とする半導体装置の作製方法。
- 請求項１乃至請求項５のいずれか一において、同一のマスクを用いて、前記第１層間絶縁膜と前記第２層間絶縁膜とをエッチングして前記コンタクトホールを形成することを特徴とする半導体装置の作製方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11905598A JP3941901B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置の作製方法 |
| US09/294,335 US6690031B1 (en) | 1998-04-28 | 1999-04-20 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11905598A JP3941901B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11311805A JPH11311805A (ja) | 1999-11-09 |
| JP3941901B2 true JP3941901B2 (ja) | 2007-07-11 |
Family
ID=14751800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11905598A Expired - Fee Related JP3941901B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置の作製方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6690031B1 (ja) |
| JP (1) | JP3941901B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10068926B2 (en) | 2011-05-05 | 2018-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499979A3 (en) | 1991-02-16 | 1993-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6576926B1 (en) | 1999-02-23 | 2003-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US6475836B1 (en) * | 1999-03-29 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP3796070B2 (ja) * | 1999-07-21 | 2006-07-12 | シャープ株式会社 | 液晶表示装置 |
| US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4099324B2 (ja) | 2000-11-27 | 2008-06-11 | シャープ株式会社 | 液晶表示装置 |
| JP4798907B2 (ja) | 2001-09-26 | 2011-10-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| JP4463493B2 (ja) | 2002-04-15 | 2010-05-19 | 株式会社半導体エネルギー研究所 | 表示装置及びその作製方法 |
| JP3989763B2 (ja) | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| TW583464B (en) * | 2002-11-12 | 2004-04-11 | Hannstar Display Corp | Liquid crystal display |
| TWI226712B (en) * | 2003-12-05 | 2005-01-11 | Au Optronics Corp | Pixel structure and fabricating method thereof |
| JP2006126255A (ja) * | 2004-10-26 | 2006-05-18 | Mitsubishi Electric Corp | 電気光学装置、液晶表示装置及びそれらの製造方法 |
| KR101112549B1 (ko) * | 2005-01-31 | 2012-06-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| TWI411095B (zh) | 2005-09-29 | 2013-10-01 | Semiconductor Energy Lab | 記憶裝置 |
| TWI337754B (en) * | 2007-04-20 | 2011-02-21 | Au Optronics Corp | Semiconductor structure of display device and method for fabricating the same |
| JP5195455B2 (ja) * | 2009-01-23 | 2013-05-08 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、並びに電子機器 |
| TWI403413B (zh) * | 2009-04-27 | 2013-08-01 | Univ Tatung | 親疏水性可轉換複合膜及其製備方法 |
| US8866982B2 (en) * | 2009-08-20 | 2014-10-21 | Innolux Corporation | Display device |
| WO2011129128A1 (ja) * | 2010-04-16 | 2011-10-20 | シャープ株式会社 | 電子基板の製造方法、液晶表示装置の製造方法、電子基板、及び、液晶表示装置 |
| US9230994B2 (en) | 2010-09-15 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| GB2489939A (en) * | 2011-04-11 | 2012-10-17 | Plastic Logic Ltd | Control of capacitive coupling in pixel circuitry |
| JP5153921B2 (ja) * | 2011-06-27 | 2013-02-27 | 株式会社半導体エネルギー研究所 | 表示装置、及び携帯情報端末 |
| JP2013200574A (ja) * | 2013-06-05 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP5685633B2 (ja) * | 2013-10-08 | 2015-03-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN106502011A (zh) * | 2016-12-30 | 2017-03-15 | 深圳市华星光电技术有限公司 | 画素结构及工作方法、阵列基板 |
| CN107065357A (zh) * | 2017-05-18 | 2017-08-18 | 深圳市华星光电技术有限公司 | 阵列基板及其制造方法、液晶显示面板 |
| US10459300B2 (en) | 2017-05-18 | 2019-10-29 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Array substrate and a method for fabricating the same, a liquid crystal display panel |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617381A (en) | 1979-07-20 | 1981-02-19 | Matsushita Electric Ind Co Ltd | Image display unit |
| JPS58159518A (ja) | 1982-03-18 | 1983-09-21 | Seiko Epson Corp | 液晶表示パネル |
| JPS6045219A (ja) * | 1983-08-23 | 1985-03-11 | Toshiba Corp | アクテイブマトリクス型表示装置 |
| US4639087A (en) * | 1984-08-08 | 1987-01-27 | Energy Conversion Devices, Inc. | Displays having pixels with two portions and capacitors |
| US4728175A (en) * | 1986-10-09 | 1988-03-01 | Ovonic Imaging Systems, Inc. | Liquid crystal display having pixels with auxiliary capacitance |
| JP2602255B2 (ja) | 1987-11-27 | 1997-04-23 | 株式会社日立製作所 | 液晶表示装置およびその駆動方法 |
| JP2851305B2 (ja) | 1989-06-07 | 1999-01-27 | 株式会社日立製作所 | 液晶表示装置 |
| JP2604867B2 (ja) * | 1990-01-11 | 1997-04-30 | 松下電器産業株式会社 | 反射型液晶表示デバイス |
| JP2622183B2 (ja) * | 1990-04-05 | 1997-06-18 | シャープ株式会社 | アクティブマトリクス表示装置 |
| US5056895A (en) * | 1990-05-21 | 1991-10-15 | Greyhawk Systems, Inc. | Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields |
| JP2616160B2 (ja) * | 1990-06-25 | 1997-06-04 | 日本電気株式会社 | 薄膜電界効果型トランジスタ素子アレイ |
| JPH0486809A (ja) * | 1990-07-31 | 1992-03-19 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US5317432A (en) * | 1991-09-04 | 1994-05-31 | Sony Corporation | Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel |
| JP2924506B2 (ja) | 1992-10-27 | 1999-07-26 | 日本電気株式会社 | アクティブマトリックス型液晶表示装置の画素構造 |
| JP2950061B2 (ja) | 1992-11-13 | 1999-09-20 | 日本電気株式会社 | 液晶表示素子 |
| JPH06258669A (ja) | 1993-03-04 | 1994-09-16 | Canon Inc | 液晶表示装置 |
| JPH0792491A (ja) | 1993-09-21 | 1995-04-07 | Matsushita Electric Ind Co Ltd | アクティブマトリクス表示装置用薄膜トランジスタ基板 |
| JP2759415B2 (ja) | 1993-11-05 | 1998-05-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| TW353150B (en) | 1994-05-13 | 1999-02-21 | Thomson Consumer Electronics | Liquid crystal display device |
| JP3339190B2 (ja) | 1994-07-27 | 2002-10-28 | ソニー株式会社 | 液晶表示装置 |
| JP3081474B2 (ja) * | 1994-11-11 | 2000-08-28 | 三洋電機株式会社 | 液晶表示装置 |
| JP2864464B2 (ja) * | 1994-12-22 | 1999-03-03 | 日本ビクター株式会社 | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 |
| JP3225772B2 (ja) * | 1995-01-30 | 2001-11-05 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
| JPH08306926A (ja) | 1995-05-07 | 1996-11-22 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| KR0169386B1 (ko) * | 1995-05-31 | 1999-03-20 | 김광호 | 액정 표시 장치 및 이에 사용되는 박막 트랜지스터 기판 |
| JP3413000B2 (ja) * | 1996-01-25 | 2003-06-03 | 株式会社東芝 | アクティブマトリックス液晶パネル |
| KR100192447B1 (ko) * | 1996-05-15 | 1999-06-15 | 구자홍 | 액정표시장치의 제조방법 |
| JP3219685B2 (ja) | 1996-06-04 | 2001-10-15 | キヤノン株式会社 | 液晶表示装置およびその製造方法 |
| KR100226494B1 (ko) * | 1997-02-20 | 1999-10-15 | 김영환 | 액정표시장치 및 그 제조방법 |
| US6313481B1 (en) * | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
-
1998
- 1998-04-28 JP JP11905598A patent/JP3941901B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-20 US US09/294,335 patent/US6690031B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10068926B2 (en) | 2011-05-05 | 2018-09-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10283530B2 (en) | 2011-05-05 | 2019-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11311805A (ja) | 1999-11-09 |
| US6690031B1 (en) | 2004-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941901B2 (ja) | 半導体装置の作製方法 | |
| US11177363B2 (en) | Display device | |
| KR100702342B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4354542B2 (ja) | 液晶表示装置及びその製造方法 | |
| TWI455207B (zh) | 半導體裝置的製造方法 | |
| JP5392975B2 (ja) | 液晶表示装置およびその作製方法 | |
| JPH11249171A (ja) | アクティブマトリクス型表示装置およびその作製方法 | |
| TWI352249B (en) | Liquid crystal display device and manufacturing me | |
| JP2003107523A (ja) | 液晶表示装置 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JPH1195687A (ja) | 表示装置 | |
| JP2008139619A (ja) | 液晶表示装置及びその製造方法 | |
| JP3788707B2 (ja) | 半導体装置およびその作製方法 | |
| JP4905136B2 (ja) | 液晶装置 | |
| JP3819104B2 (ja) | 液晶表示装置 | |
| US5623350A (en) | Liquid crystal display with supplemental capacitors and method for manufacturing the same | |
| JPH11352515A (ja) | 液晶表示装置およびその製造方法 | |
| JPH09101543A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0933950A (ja) | 液晶表示装置 | |
| JP4400368B2 (ja) | 電気光学装置及びその製造方法、並びに電子機器 | |
| JP3519272B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP4940926B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR20030062592A (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| JP3096394B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050121 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070328 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |