KR100702342B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100702342B1
KR100702342B1 KR1019990031961A KR19990031961A KR100702342B1 KR 100702342 B1 KR100702342 B1 KR 100702342B1 KR 1019990031961 A KR1019990031961 A KR 1019990031961A KR 19990031961 A KR19990031961 A KR 19990031961A KR 100702342 B1 KR100702342 B1 KR 100702342B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
insulating film
film
conductive film
semiconductor device
Prior art date
Application number
KR1019990031961A
Other languages
English (en)
Other versions
KR20000017071A (ko
Inventor
오타니히사시
나카자와미사토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼, 샤프 가부시키가이샤 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20000017071A publication Critical patent/KR20000017071A/ko
Application granted granted Critical
Publication of KR100702342B1 publication Critical patent/KR100702342B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

액정 표시 장치에서, 전극에 한 쌍의 투명 도전막들을 사용하는 개선된 유지 용량이 제공된다. 수지로 이루어진 평탄화막 상에, 제 1 투명 도전막 및 용량용 절연막이 적층으로 형성되고, 이 적층된 막내에 개구부가 형성된다. 개구부 근방을 덮는 절연막이 형성된다. 투명 도전막이 형성되고 패터닝되어 화소 전극을 형성한다. 따라서, 제 1 투명 도전막과 화소 전극 사이에 용량용 절연막이 개재된 구조를 갖는 유지 용량이 형성된다.
유지 용량, 투명 도전막, 화소 전극, 액정 표시 장치, 용량용 절연막

Description

반도체 장치 및 그 제조 방법{Semiconductor device and a method of manufacturing the same}
도 1은 본 발명의 화소 및 유지 용량의 구조를 도시하는 단면도.
도 2는 종래의 화소 및 유지 용량의 구조를 도시하는 단면도.
도 3a 내지 도 3d는 실시예 1의 화소 구조의 제조 단계들을 도시하는 도면.
도 4a 내지 도 4d는 실시예 1의 화소 구조의 제조 단계들을 도시하는 도면.
도 5a 내지 도 5c는 실시예 4의 화소 구조를 각각 도시하는 평면도.
도 6은 실시예 1의 액티브 매트릭스형 액정 표시 장치의 외형을 도시하는 도면.
도 7은 실시예 5의 공통 접촉부의 구조를 도시하는 단면도.
도 8a 내지 도 8c는 실시예 6의 화소 구조의 제조 단계들을 도시하는 도면.
도 9a 내지 9d는 실시예 7의 화소 구조의 제조 단계들을 도시하는 도면.
도 10a 내지 도 10c는 실시예 7의 화소 구조의 제조 단계들을 도시하는 도면.
도 11a 내지 도 11e는 실시예 8의 화소 구조의 제조 단계들을 도시하는 도면.
도 12a 내지 도 12d는 실시예 8의 화소 구조의 제조 단계들을 도시하는 도면.
도 13a 내지 도 13f는 실시예 9의 전자 기기의 예를 각각 도시하는 도면.
도 14a 내지 도 14d는 실시예 9의 전자 기기의 예를 각각 도시하는 도면.
도 15a 내지 도 15b는 TEM 관찰 사진이며, 도 15c는 실시예 1의 그 개략도.
도 16은 실시예 1의 표면을 도시하는 TEM 관찰 사진.
도 17은 V 형상의 전기 광학 응답 특성들을 나타내는 무임계치 반강유전성 혼합 액정(thresholdress antiferroelectric mixed liquid crystal)의 특성들을, 실시예 10의 인가 전압에 대한 광투과율의 측면에서 도시하는 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
101 : 기판 102 : 화소 TFT
103 : 평탄화막 104 : 투명 도전막
105 : 용량용 절연막 106 : 개구부
107 : 절연막 108 : 화소 전극
109 : 유지 용량 110 : 드레인 전극
본 발명은 액정 표시 장치에 대표되는 전기 광학 장치 및 그러한 전기 광학 장치를 부품으로서 구비한 전자 기기의 구조에 관한 것이다. 말하자면, 본 명세서에서 "반도체 장치"라는 용어는 반도체의 특성들을 사용하여 기능할 수 있는 장치 전반을 나타내며, 따라서 전술된 전기 광학 장치 및 전자 기기는 반도체 장치들에 속한다.
최근, 폴리실리콘 막을 사용하는 박막 트랜지스터(이하, TFT라고 함)로 회로를 구성한 액티브 매트릭스형 액정 표시 장치(active matrix type liquid crystal display device)가 주목되고 있다. 이것은, 매트릭스로 배치된 복수의 화소 TFT들을 사용하고, 액정에 인가하는 전계를 매트릭스 단위로 제어함으로써 고 해상도의 화상 표시를 실현하는 장치이다.
그러한 액티브 매트릭스형 액정 표시 장치에서, 매 화소마다 형성된 화소 전극과 그 사이에 배치된 액정을 통하여 대향측에 형성된 대향 전극으로 용량(콘덴서 또는 캐패시터)이 구성된다. 그러나, 이들만을 갖는 용량은 충분히 크지 않기 때문에, 통상은 전자와는 별도로 형성된 유지 용량(Cs라고도 함)이 보충된다.
유지 용량을 위한 여러 구조들(Cs 구조)이 있는데, 이중, 투과형 액정 표시 장치에 있어서의 개구율을 고려하여 2층의 투명 도전막들 사이에 절연막이 개재된 구조가 제공된다(일본특허공개공보 제 8-43854 및 8-306926).
상기 공보들에 기재된 Cs 구조는 한 쌍을 형성하여 유지 용량을 구성하는 2개의 전극들 양자에 대해 ITO와 같은 투명 도전막을 채용함으로써, 개구율을 악화시키지 않고 큰 용량을 확보할 수 있다. 종래의 구조는 도 2에 도시된다.
도 2에서, 도면부호(201)는 투명 도전막으로 형성된 용량 전극을 나타낸다. 그 위에, 유지 용량의 유전체 재료로도 기능하는 층간 절연막(202)이 형성되고, 화소 전극(203)이 또한 형성된다.
그러나, 그러한 구조는 유지 용량의 단부(204)(점선으로 둘러싸인 영역)에서 층간 절연막(202)의 약한 피복(coverage)이 문제가 된다. 즉, 유전체 재료로서는 얇은 것이 용량을 확대시켜 선호되지만, 이는 용량 전극(201)과 화소 전극(203) 사이에 단락의 문제를 야기한다. 그 이유는, 층간 절연막으로서의 기능을 수행하기 위해 어느 정도의 막두께가 요구되는 경우, 유전체 재료의 두께와 용량의 확대 사이에 트레이드-오프(trade-off)의 관계가 존재하기 때문이다.
예컨대, 투명 도전막이 금속막보다 높은 저항값을 갖기 때문에, 그리고 전위 분포의 측면에서, 용량 전극(201)의 막두께는 약 100 내지 200 mm 일 것이 요구된다. 따라서, 용량 전극(201)을 완전히 덮기 위해, 층간 절연막은 적어도 200nm 이상의 막두께를 가져야 한다. 그러나, 용량의 크기는 유전체 재료의 막두께에 반비례하고, 큰 용량을 확보하기 위해 막두께를 두껍게 하는 것은 바람직하지 않다.
상술한 것처럼, 기존의 환경하에서는, 한 쌍의 투명 도전막들 사이에 층간 절연막을 개재함으로써, 개구율을 악하시키지 않고 유지 용량을 형성할 수 있는 영역을 확대하는 것이 가능하지만, 여전히 다수의 문제점이 존재한다.
본 발명은 상술한 문제점을 해소하기 위해 개발된 기술이며, 따라서, 본 발명의 목적은 한 쌍의 투명 도전막을 사용한 유지 용량을 갖는 전기 광학 장치를 더 개선시켜, 보다 높은 품질의 반도체 장치를 제공하는 것이다.
본 명세서에 개시된 본 발명의 한 측면에 따라, 매트릭스로 배치된 복수의 화소 TFT들과, 복수의 화소 TFT들 각각에 접속된 유지 용량을 갖는 반도체 장치로서,
제 1 개구부를 갖는 제 1 투명 도전막;
제 1 도전막을 덮고, 상기 제 1 개구부보다 더 깊은 내측에 도달하는 제 2 개구부를 갖는 용량용 절연막;
제 2 개구부를 덮고, 화소 TFT들 위에 패턴으로 형성되는 층간 절연막; 및
층간 절연막과 용량용 절연막에 접하여 형성되는 제 2 투명 도전막을 구비하고,
상기 유지 용량은 제 1 투명 도전막, 용량용 절연막 및 제 2 투명 도전막이 적층되는 구조를 갖는, 상기 반도체 장치가 제공된다.
본 발명의 다른 측면에 따라, 매트릭스로 배치된 복수의 화소 TFT들 및 복수의 화소 TFT들 각각에 접속된 유지 용량을 갖는 반도체 장치로서,
제 1 개구부를 갖는 제 1 투명 도전막;
제 1 투명 도전막을 덮고, 제 1 개구부 보다 더 깊은 내측에 도달하는 제 2 개구부를 갖는 용량용 절연막;
제 2 개구부를 덮고, 화소 TFT들 위에 패턴으로 형성되는 층간 절연막; 및
층간 절연막과 용량용 절연막에 접하여 형성되는 제 2 투명 도전막을 구비하고,
상기 유지 용량은 제 1 투명 도전막, 용량용 절연막 및 제 2 투명 도전막이 적층되는 구조를 가지며,
상기 제 1 투명 도전막은 제 2 투명 도전막으로 형성된 패드 전극을 통해 접지되는, 상기 반도체 장치가 제공된다.
상술된 측면들에서, 층간 절연막은 양호하게 수지 재료로 이루어진다. 그러한 수지 재료의 예로는 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드 및 BCB(밴조시클로부텐)가 있다. 또한, 층간 절연막은 차광성(light shielding property)을 갖는 수지 재료(분산된 흑색소 또는 금속 원소를 갖는 수지 재료 등)로 형성하거나, 또는 차광성을 갖는 수지 재료와 투명 수지 재료를 적층시켜 형성하는 것이 양호하다.
이하, 전술된 구조를 갖는 본 발명을 상세히 설명한다.
본 발명을 사용하는 액정 표시 장치의 실시예를 도 1을 참조로 설명한다. 도 1에는 매트릭스로 배치된 복수의 화소들 및 매 화소마다 제공된 유지 용량을 도시하는 단면도가 도시되어 있다.
도 1에서, 도면부호(101)는 절연 표면을 갖는 기판을 나타내며, 그 위에는 공지된 방법에 의해 화소 TFT(102)가 형성된다. 이 화소 TFT(102)를 덮도록 평탄화막(제 1 층간 절연막)(103)이 형성된다. 평탄화막(103)은 임의 종류의 절연막을 사용할 수 있지만, 양호하게는, 고 평탄화를 실현하기 위해 폴리이미드, 아크릴 또는 BCB(밴조시클로부텐)과 같은 수지 재료를 사용한다.
평탄화막(103) 상에는, 제 1 투명 도전막(104)이 먼저 형성되고, 드레인 전극(110) 위에 개구부(제 1 개구부)가 형성되고, 그 후, 용량용 절연막(105)이 형성된다. 제 1 투명 도전막(104)으로서, 주석 산화물, ITO(indium tin oxide: 인듐 주석 산화물) 등이 충분히 사용된다. 이 제 1 투명 도전막(104)은 유지 용량의 하위 전극으로서 기능한다.
예컨대, 실리콘 산화물, 실리콘 질화물, 실리콘 질산화물, 탄타륨 산화물 또는 알루미늄 산화물(알루미나)의 투명 절연막이 용량용 절연막(105)으로 사용된다. 이 용량용 절연막(105)은, 화소의 전역에 걸쳐 형성되는 유지 용량의 유전체 재료로서 기능하며, 따라서 양호하게는, 고 투과율을 갖는 절연막으로 형성된다.
본 발명에서, 유지 용량을 위한 큰 면적이 확보될 수 있으며, 동시에, 유전체 재료의 막 두께는 보다 얇게 형성되는 것이 가능하므로(이하에 설명됨), 절연막은 그다지 높은 상대 유전율(permittivity)을 가질 필요가 없다. 따라서, 최적의 절연막의 선택에 가장 높은 우선순위를 부여하면 투과율의 향상이 제공될 수 있으므로, 선명한 화상 표시가 달성된다.
용량용 절연막(105)내에는 개구부(제 2 개구부)(106)가 형성된다. 이것은 이후 단계에서 화소 전극과 드레인 전극(110)을 접속시키는 접속부(드레인 접속부라 칭함)를 확보하기 위한 개구부이다. 개구부(106)는 제 1 투명 도전막(104)내에 제공되는 개구부(제 1 개구부)보다 더 깊은 내측에 형성된다.
다음에, 개구부(106)를 덮도록 낮은 상대 유전율을 갖는 절연막(107)이 형성되고 패터닝된다. 패터닝 단계에서, 절연막(107)은 선택적으로 제거되어 유지 용량이 형성될 부분 및 드레인 접속부 상에 형성된 부분으로 한정됨으로써, 드레인 접속부(개구부(106))내에 접촉 홀이 형성되고, 동시에 용량용 절연막(105)이 노출된다. 즉, 절연막(107)은 화소 TFT(102)위의 패턴으로 형성된다.
양호하게는, 이 층간 절연막(107)을 위해 수지 재료를 사용한다. 수지 재료의 예로는 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 및 BCB(밴조시클로부텐)가 있다. 수지 재료 이외의 다른 재료로서, 실리콘을 포함하는 절연막(실리콘 산화물, 실리콘 질화물 등), 또는 실리콘을 포함하는 절연막과 수지 재료의 적층이 사용될 수 있음은 물론이다.
그 위에, 제 2 투명 도전막이 형성되고 패터닝되어 화소 전극(108)을 형성한다. 이 화소 전극(108)은 화소 내에서 용량용 절연막(105)과 접촉하여, 제 1 투명 도전막/용량용 절연막/제 2 투명 도전막으로 구성되는 유지 용량(109)을 형성하도록 되어 있다.
화소 전극(108)은 TFT(102)의 드레인 전극(110)에 전기적으로 접속되고, 화소 전극(108)에 인가된 전압은 TFT(102)에서 제어된다. 부연하자면, 도 1은 화소 전극(108)이 드레인 전극(110)에 접속되는 구조를 도시하고 있지만, 화소 전극(108)이 TFT(102)의 액티브층에 직접 접속되는 대안적인 구조가 사용될 수도 있다.
도 1에 도시된 구조에서, TFT(102)는 액정 표시 장치의 대향 기판측상에 제공된 블랙 마스크에 의해 완전히 차광된다. 이것은 TFT(102)의 액티브층에 광이 조사(irradiate)되는 것이 방지된다는 것을 의미한다. 물론, 기판(101)과 TFT(102) 사이에 차광층이 형성되는 구조를 사용하는 것도 가능하다.
상술한 구조를 갖는 본 발명의 특징은, 용량용 절연막(105)(유지 용량의 유전체 재료)의 막두께가 완전히 조절가능하다는 점에 있다. 본 발명의 구조는, 피복(coverage)의 측면에서 200nm 이상의 막두께가 요구되는 종래의 예에 언급된 구조와는 대조적이며, 화소 전극(108)으로부터 제 1 투명 도전막(104)을 완전히 절연 분리하는 절연막(107) 덕택에, 약 10 내지 200nm(양호하게는, 50 내지 100nm)의 막두께로 막(105)을 형성하는 것이 가능하다. 즉, 용량용 절연막(105)의 막 두께는 제 1 투명 도전막(104)의 두께보다 더 얇을 수 있다.
막 두께의 하한을 10nm로 설정한 것은, 그보다 더 얇은 두께는 내압을 약화시키고 유전 파괴(dielectric breakdown)를 유발하기 쉽기 때문이다. 또한, 하한을 10nm로 설정한 또다른 이유는, 10nm보다 더 얇은 막은 균일한 막 두께를 확보하기 어렵기 때문이다. 이런 이유들 때문에, 양호한 막두께는 약 50 내지 100nm가 될 것이다.
용량용 절연막(105)은 기본적으로 두께의 상한을 갖지 않는다. 그러나, 막이 너무 두꺼우면, 큰 용량을 확보하기 어려우며, 더 나아가, 스루풋(throughput)이 낮아지므로, 막두께는 특정한 정도 이하로 유지되어야 한다. 이런 정황에서, 본 발명자는 막두께의 상한이 200nm(양호하게는 100nm)가 되어야 한다고 생각한다.
이런식으로, 유지 용량의 유전체 재료의 막두께를 자유롭게 설정하는 것은 매우 큰 장점이다. 공지된 것처럼, 서로 다른 굴절율을 갖는 박막이 적층으로 형성될 때 투과율을 증가시키기 위한 조건(반사 방지 조건)이 존재한다. 이 관계는, 굴절율을 n; 막두께를 d; 투과된 광의 파장을 γ라 할 때, 등식 nd=γ/4로 표현된다.
본 발명에서, 유지 용량을 형성하는 유전체 재료의 막두께와 원(raw: 가공되지 않은) 재료에 대한 선택성(optionality)은 매우 광범위하게 확장될 수 있어서 위 등식의 nd 항이 쉽게 조절된다. 따라서, 각각의 적층된 막의 막두께는 반사 방지 조건을 만족시키도록 제어되어 고 투과율을 실현함으로써, 한편으로 유지 용량로 기능하는 화소 영역을 형성하고, 다른 한편으로 화상을 밝게 표시하는 것을 가능케 한다.
이하, 상기 구조의 본 발명을 실시예에 의해 보다 구체적으로 설명한다.
(실시예 1)
이 실시예에서는, 액티브 매트릭스형 액정 표시 장치를 제조하는 공정의 예를 도 3a 내지 3d, 도 4a 내지 4d, 도 6, 도 15a 내지 15c 및, 도 16을 참조하여 설명한다. 이 실시예의 설명은 화소 매트릭스 회로의 한 화소를 중심으로 이루어지지만, 구동 회로 및 신호 처리 회로가 동일 기판상에서 집적되어 형성될 수 있음은 물론이다.
우선, 실리콘 산화물로 이루어진 기저막(base film)이 표면상에 제공된 유리 기판이, 절연 표면을 갖는 기판(301)으로 준비된다. 유리 기판 외에, 수정 기판(반드시 기저막이 제공될 필요는 없다), 세라믹 유리 기판, 또는 열산화막이 형성되는 실리콘 웨이퍼가 사용될 수 있음은 물론이다. 열 저항 및 처리 온도가 균형이 맞춰지면, 플라스틱 기판이 사용될 수도 있다.
역시 효과적인 구조는, 기판과 기저막 사이에 금속막이나 알루미늄 질화물막과 같은 열방사 층이 제공되는 구조이다.
다음에, 기판(301) 상에 TFT가 형성된다. 본 발명은 상기 "TFT 구조"에 의존하지 않으며, 이것은 TFT가 모든 공지된 방법으로 형성되는 것을 허용한다. 따라서, 이 실시예의 설명은 그 윤곽만을 제공할 것이다.
먼저, 기판(301) 상에 반도체 박막으로 이루어진 액티브층(302)이 형성된다. 반도체 박막으로는, 임의의 원(raw: 가공되지 않은) 재료, 예컨대, 비결정 실리콘 박막, 다결정(또는 미정질) 실리콘 박막, 단결정 실리콘 박막 또는 실리콘 게르마늄 박막이 사용될 수 있다. 비결정 실리콘 박막을 다결정 실리콘 박막으로 변경시키는 결정화 기술로는 임의의 공지된 방법이 사용될 수 있다.
다음에, 100 nm의 두께를 갖는 실리콘 산화물막이 게이트 절연막(303)으로 형성되어 그 위에 게이트 배선(304)을 형성한다. 이 실시예에서는, 티타늄이 탄타륨위에 배치되는 구조가 게이트 배선(304)으로 사용된다. 다른 원재료의 사용도 가능하다.
본 명세서에서, 액티브층과 중첩되는 게이트 배선의 부분은 특히 게이트 전극이라 칭한다. 또한, 액티브층과 중첩되는 소스 배선의 부분은 특히 소스 전극이라 칭한다.
이렇게 하여, 도 3a에 도시된 상태가 획득된다. 다음에 게이트 절연막(303)은 게이드 배선(304)을 마스크로 사용하여 새로운 형태로 에칭되어 게이트 절연막(305)을 형성한다. 다음에, 게이트 배선(304) 및 게이트 절연막(305)을 마스크로 사용하여, 자기 정렬식(self-alignment manner)으로 하나의 전도형을 제공하는 불순물 이온이 액티브층(302)(도 3b)에 부가된다.
도 3b에 도시된 단계는, 참고 자료로 본원에 포함되는, 본 출원인에 의해 출원된 일본특허공개공보 제 7-135318 호에 개시된 기술을 사용한다. 즉, 불순물 이온을 부가하는 단계는, 소스 영역(306), 드레인 영역(307) 및, LDD 영역(308)을 형성하도록, 낮은 가속 전압 하에서의 부가 단계와 높은 가속 전압 하에서의 부가 단계로 나뉘어진다. 불순물 이온을 부가한 후에, 레이저 어닐링, 용광로 어닐링 등을 통한 활성화(activation)가 수행된다.
다음에, 층간 절연막(309)이 약 1μm로 형성된다. 이 실시예에서, 막(309)은, 25nm의 두께를 갖는 실리콘 질화물막이 먼저 형성되고, 900nm 두께의 아크릴 수지막이 그 위에 형성되는 적층 구조를 갖는다.
다음에, 층간 절연막(309)내에 접촉 홀이 형성되고, 티타늄/알루미늄/티타늄의 3층 구조를 갖는 금속층이 형성되어 소스 배선(310) 및 드레인 전극(311)을 형성하도록 패터닝된다. 이렇게 하여, 도 3c에 도시된 화소 TFT가 완성된다.
다음에, 화소 TFT를 덮도록 평탄화막(312)이 형성된다. 이 실시예의 평탄화막(312)으로서 아크릴 수지가 사용되었지만, 다른 수지 재료가 사용될 수도 있다. 평탄화막(312) 상에는, 제 1 투명 도전막(313)이 형성되고, 드레인 전극(311) 위에 제 1 개구부(314)를 제공하도록 패터닝된다. 또한, 그 위에는 용량용 절연막(315)이 형성된다.(도 3d)
스퍼터링법에 의해 형성되고 100nm의 두께를 갖는 ITO(indium tin oxide: 인듐 주석 산화물)막이 제 1 투명 도전막(313)으로 사용된다. 이 실시예에서, 막 형성 압력은, ITO를 타겟으로 사용하고 아르곤과 산소의 혼합 가스를 스퍼터링 가스로 사용하여 3x10-3 torr로 설정된다. 막 형성은 1.5A의 DC 전류 제어에 의해 수행되고, 기판 온도(substrate temperature)는 실내온도로 조절된다.
이 실시예에서와 같이 수지 재료가 기저막(평탄화막)으로 사용될 때, 기판을 가열하는데 필요한 공정은 수지 재료로부터의 가스제거(degasification)의 문제로 인해 적절치 않다. 따라서, 막 형성이 실내 온도에서 수행될 수 있는 스퍼터링법이 적절한 방법이다.
용량용 절연막(315)으로서, 스퍼터링법에 의해 형성되고 50nm의 두께를 갖는 실리콘 산화물막이 사용된다. 본 발명의 장점은, 이때, 용량용 절연막(315)의 막 두께가 제 1 투명 도전막(313)의 두께보다 더 얇아질 수 있다는 것이다.
이 실시예에서, 막 형성 압력은, SIO2를 타겟으로 사용하고 아르곤(30 sccm)과 산소(10 sccm)의 혼합 가스를 스퍼터링 가스로 사용하여, 3x10-3torr로 설정된다. 막형성은 2000W의 RF 전원 제어에 의해 수행되고, 기판 온도는 실내 온도로 조절된다.
이 경우, 기판 온도가 높으면, ITO로 이루어진 제 1 투명 도전막(313)의 막질(film quality)이 결정질이 되어 에칭을 어렵게 한다는 문제점이 야기된다.
본 출원인의 경험에 따르면, ITO막의 에칭은, 용량용 절연막(315)의 막 형성 온도가 180℃ 이상일 때 어렵게 되었다. 한편, 너무 낮은 기판 온도는 실리콘 산화물막으로 이루어진 용량용 절연막(315)의 막질의 저하를 유발한다. 즉, 내압의 저하와 같은 악영향이 발생할 것이다.
실험 결과는 막이 양호하게는 180℃ 미만(보다 양호하게는 100 내지 150℃)의 온도 범위내에서 형성되어야 한다는 것을 입증하며, 그 조건을 충족시키기 위해, 스퍼터링법이 가장 양호한 막형성 방법이라고 할 수 있다.
이 실시예에서는, 실리콘 산화물막이 용량용 절연막(315)으로서 사용되지만, 그 이외의 투명 절연막이 사용될 수 있다. 상대 유전율이 더 높으면, 심지어 막두께가 증가될 경우에도 충분한 용량이 보다 확실하게 획득되므로, 단락에 의해 야기되는 결함있는 제품의 발생비가 보다 감소될 수 있다. 물론, 전술된 것처럼 막두께가 너무 두꺼우면 스루풋이 낮아지므로, 막두께는 200nm의 상한을 가질 것이다.
이런 식으로 도 3d에 도시된 상태가 획득된 후에, 드레인 전극(311)과 화소 전극(도시 안됨)을 전기적으로 접속시키기 위해 이후에 형성될 접촉 홀 용으로 예정되는 위치에 제 2 개구부(316)가 형성된다. 이 제 2 개구부(216)는 제 1 개구부보다 작은 직경을 가지며, 제 1 개구부(314)의 내부에 형성된다. 또한, 제 2 개구부는 양호하게는, 이후에 형성될 접촉 홀보다 더 큰 충분한 직경을 갖는다. 따라서, 제 1 투명 도전막(313)과 화소 전극(도시 안됨) 사이의 단락이 방지될 수 있다.(도 4a)
이 실시예에서, 제 2 개구부(316)는, 마진을 허용하기 위해, 이후에 형성될 접촉 홀의 직경 값에 3μm를 더함으로써 결정된 직경으로 형성된다. 접촉 홀이 rμm의 반경을 가질 때, 제 2 개구부의 충분한 반경은 (r+3)μm가 될 것이다. 접촉 홀 및 제 2 개구부(316)는 물론 동일 중심을 갖도록 형성된다.
다음에, 용량용 절연막(315) 및 제 2 개구부(316)를 덮도록 층간 절연막(제 2 층간 절연막)(317)이 형성된다. 3.2의 상대 유전율을 갖는 아크릴 수지가 층간 절연막(717)에 사용되지만, 양호하게는, 4.0 미만(양호하게는 3.5미만)의 상대 유전율을 갖는 원재료가 사용되며, 이런 재료로는 대표적으로, 폴리이미드, 폴리아미드, 밴조시클로부텐과 같은 수지 재료가 있다. 평탄도를 또한 고려하면, 밴조시클로부텐을 사용하는 것이 바람직하다.(도 4b)
층간 절연막(317)의 형성 완료시에, 막은 나중에 유지 용량이 형성될 부분상에 형성되는 층간 절연막(317)의 일부를 제거하도록 패터닝된다. 유지 용량이 형성될 부분은 실질상 화상 표시 영역(화소 영역)과 일치한다. 따라서, 층간 절연막(318)은 화소 TFT 위의 특정 패턴으로 형성된다.
이 상태에서, 전술된 제 2 개구부(316)는 특정 패턴으로 형성된 층간 절연막(318)으로 덮이고, 이것은 화소 전극(도시안됨)과 제 1 투명 도전막(313) 사이의 단락의 발생을 방지한다.
층간 절연막의 특정 패턴의 형성과 동시에, 화소 전극(도시 안됨)과 드레인 전극(311)을 접속시키는 접촉 홀(319)이, 제 2 개구부(316)가 형성되는 영역상에 형성된다.(도 4c)
이 단계에서는, 층간 절연막(317)의 소정의 위치에 레지스트 마스크(도시안됨)가 먼저 형성되고, 막이 에칭되어, 층간 절연막(318)을 특정 패턴으로 형성한다. 다음에, 레지스트 마스크를 현상태 그대로 사용하여, 평탄화막(312)이 에칭을 통해 형성된다. 이 때, 접촉 홀의 측벽상에 테이퍼형(tapered) 부분을 형성하는 조건이 충족되면, 화소 전극의 단계적 절단이 방지될 것이다.
다음에, 120nm의 두께를 갖는 ITO 막이 제 2 투명 도전막으로서 형성되고, 화소 전극(320)을 형성하도록 패터닝된다. 이 화소 전극(320)이 용량용 절연막(315)과 접촉하는 부분에서, 유지 용량(321)이, 2층의 투명 도전막(제 1 투명 도전막과 제 2 투명 도전막) 사이에 개재된 용량용 절연막(315)에 의해 형성된다.(도 4d)
상기 구조를 갖는 화소 구조에서는, 유지 용량이 될 영역이 화소내의 거의 전 면적을 차지함으로써 실질상 화상 표시 영역만큼 큰 면적을 확보한다는 장점이 있다.
본 발명의 구조적 특징은 도 15a 내지 도 15c에 구체적으로 도시된다. 도 15a는 접촉 홀의 주변부를 도시하는 TEM 관찰 사진이다. 도 15b는 도 15a의 제 1 투명 도전막의 확대된 단부를 도시하는 TEM 관찰 사진이며, 도 15c는 도 15a의 개략도이다. 부연 설명하면, 도 15a 내지 도 15c에서는 층간 절연막(309)내에 오목한 지점이 존재하는데, 이것은 특정 샘플이 취해질 때 형성되므로 본 발명의 구조와는 상관없다.
도 15a 내지 도 15c에 도시된 도면으로부터 명백하듯이, 이 실시예의 구조상의 특별한 특징점은, 층간 절연막(318)이 접촉 홀내의 화소 전극(320)으로부터 제 1 투명 도전막(313)의 단부를 완전히 절연 분리시킬 수 있으므로, 용량용 절연막(315)의 막두께는 10 내지 200nm(양호하게는 50 내지 100nm) 만큼 얇게 감소될 수 있다.
따라서, 용량을 형성하는 면적의 비율이 커지고, 유전체 재료의 막두께가 얇은 유지 용량을 형성하는 것이 가능하므로, 그다지 높지 않은 상대 유전율에 의해서도 충분한 용량을 보장할 수 있다. 이것은, 원재료를 자유롭게 선택할 수 있는 정도(자유도)가 크게 증가된다는 것을 의미한다.
결과적으로, 이것은 높은 유전율의 특성에 우선순위를 부여하는 원재료를 선택하는 것을 가능케 하며, 투명 도전막 및 용량용 절연막의 막두께를 적절히 결합시킴으로써 획득된 반사 방지 효과에 의해 높은 투과율을 실현할 수 있게 한다. 이런 측면에서, 종래의 구조는 절연 재료용 원재료 및 절연 재료의 막두께에 있어서 어느 정도의 제한을 가지므로 그러한 자유도가 작다.
도 4d에는, 두 개의 기판 중, TFT가 상부에 형성된 기판이 거의 완성된 상태가 도시된다. 이 상태의 실제 액티브 매트릭스 기판(화소 부분)의 상부 표면을 관찰함으로써 획득된 SEM 사진이 도 16에 도시된다. 도 16에서, 공동(hollow)처럼 보이는 영역(도 16에 A로 표시됨)이 유지 용량이 된다. 실제로, 화소 전극을 덮도록 배향층을 형성하는 단계가 존재한다.
대향 전극 및 배향층(orientated layer)이 제공된 대향 기판이 준비되고, 액정 재료는 액티브 매트릭스 기판과 대향 기판 사이에서 밀봉됨으로써, 도 6에 도시된 구조를 갖는 액티브 매트릭스형 액정 표시 장치를 완성한다. 공지된 셀 조립 단계(sell-assembling step)가 액정 재료를 밀봉하는 단계로서 적용될 것이므로, 상세한 설명은 생략한다.
도 6에서, 도면부호(601)는 절연 표면을, 도면부호(602)는 화소 매트릭스 회로를, 도면부호(603)는 소스 구동 회로를, 도면부호(604)는 게이트 구동 회로를, 도면부호(605)는 대향 기판을, 도면부호(606)는 FPC(flexible print circuit: 가요성 인쇄 회로)을, 도면부호(607 및 608)는 외부 IC 칩을 나타낸다.
IC 칩(607 및 608)은 필요할 경우 부착되며, 상황에 따라, IC 칩 대신, IC 칩과 동일한 기능을 갖는 회로가, 동일 기판 상에서, 소스 구동회로, 게이트 구동 회로 등과 집적되어 형성될 수 있다. 즉, D/A 변환기 또는 감마 보정 회로와 같은 신호 처리 회로가 TFT로 구성될 수도 있다.
이 실시예에서, 본 발명은 액정 표시 장치의 예에 의해 설명된다. 그러나, 본 발명은, 액티브 매트릭스형인 조건으로 임의의 EL(electroluminescence: 전기발광) 표시 장치 또는 EC(electrochromic: 전기크롬) 표시 장치에 적용될 수 있다.
(실시예 2)
이 실시예에서는, 도 1에 도시된 구조에, 차광성을 갖는 수지 재료(대표적으로 블랙 수지 재료)가 절연막(107)으로서 사용되는데, 이것은 블랙 마스크로서 이용된다. 이 실시예의 구조는 도 1의 수정된 구조로서, 도 1에 도시된 절연막(1-7)에 대한 원재료가 변경되었을 뿐이며, 실시예 1에 도시된 제조 공정을 동반함으로써 쉽게 실현될 수 있다.
이 실시예에서, 흑색소, 금속 재료(티타늄, 크로뮴 등) 또는 탄소가 주성분인 재료(흑연 등)가 분산되는 수지 재료가 블랙 수지 재료로서 사용될 수 있다. 그러나, 이것을 블랙 마스크로서 이용하기 위해, 상기 재료는 바람직하게는 3 이상의 OD 값을 갖는다. 이 실시예는 흑연이 분산되는 수지 재료(3의 OD 값을 가짐)를 채택한다.
OD 값은 박막의 차광성을 나타내는 인덱스를 가지며, OD=-Log10T(T는 투과율을 나타내고, 투과율이 0.1%일 때 T는 0.001로 치환된다)로 표현된다. 즉, OD 값의 절대값이 커짐에 따라 투과율이 향상된다.
따라서, 블랙 수지 재료를 사용하는 것은 TFT를 블랙 층간 절연막으로 덮어서 변경되지 않은 막이 블랙 마스크로 이용되는 것을 가능케 한다. 즉, 이 실시예의 기술을 이용함으로써 공정이 단순화될 수 있다.
(실시예 3)
이 실시예에서는, 도 1의 층간 절연막(107) 대신, 아크릴 또는 폴리이미드와 같은 투명 수지 재료와, 실시예 2에서 설명된 블랙 수지재료가 적층되는 구조가 채택된다. 부연하면, 이 실시예의 구조 또한, 실시예 2에서처럼, 실시예 1의 제조 공정을 동반함으로써 쉽게 실현될 수 있다.
(실시예 4)
이 실시예에서는, 본 발명을 사용함으로써 제조된 액티브 매트릭스형 액정 표시 장치의 화소 구조에 대한 설명이 이루어질 것이다. 이 실시예의 화소 구조의 평면도가 도 5a 내지 도 5c에 도시된다.
도 5a에서, 도면부호(501)는 액티브층을, 도면부호(502)는 게이트 배선(이 게이트 배선중 액티브층(501)과 중첩되는 부분을 특히 게이트 전극이라 한다)을, 도면부호(503)는 소스 배선(이 소스 배선중 액티브층(501)과 중첩되는 부분을 특히 소스 전극이라 한다)을, 도면부호(504)는 드레인 전극을 나타낸다. 도 5a는 실시예 1의 도 3c의 상태의 화소의 평면도에 대응한다.
다음에, 도 5b는 실시예 1의 도 4a의 상태의 화소의 평면도에 대응하는 것을 도시한다. 도 5b에서, 도면부호(505)는 제 1 투명 도전막을, 도면부호(506)는 개구부를 나타낸다. 제 1 투명 도전막(505)내에 제공된 개구부(506) 아래에는, 드레인 전극(504)이 존재한다.
다음에, 도 5c는 실시예 1의 도 4d의 상태의 화소의 평면도에 대응하는 것을 도시한다. 도 5c에서, 도면부호(507)는 도 4c의 층간 절연막(318)에 대응하는 층간 절연막을 나타낸다. 도면부호(508)는 화소 전극을 나타내고, 도면부호(509)는 접촉 홀(도 4c의 접촉 홀(319)에 대응함)을 나타낸다. 화소 전극(508)은 그 에지가 게이트 배선(502) 및 소스 배선(503)과 중첩됨으로써 에지 부분에서 발생된 전계 분포의 영향이 화면상에서 눈에 띄지 않도록 형성된다.
이 실시예에 도시된 화소 구조는 본 발명을 수행하는 한 실시형태이며, 본 발명은 이 구조에 한정되지 않는다. 그러나, 이 실시예의 구조를 채택하면, 거의 전 화소 영역이 유지 용량로 기능하므로, 고 해상도의 화소 구조를 갖는 액정 표시 장치에서도 유지 용량을 충분하게 확보할 수 있다.
(실시예 5)
이 실시예에서는, 도 7을 참조하여, 도 1에 도시된 구조에서 유지 용량(109)의 하위 전극으로 기능하는 제 1 투명 도전막(104)을 공통 전위(접지 전위)에 고정시키는 구조에 대한 설명이 이루어질 것이다.
도 7은 액정 표시 장치의 화상 표시 영역(패널부)의 외부에 제공되는 접지용 패드 전극의 구조를 도시하는 확대도이다. 제 1 투명 도전막(701) 상에는, 개구부(703)를 갖는 용량용 절연막(702)이 형성된다. 이 개구부(703)는 실시예 1에서 도시된 도 4a에 대응하는 단계와 동시에 형성된다.
도면부호(704)는 수지재료로 이루어진 층간 절연막을 나타내며, 그 위에는, 공통 접촉용 패드로 사용된 패드 전극이 제 2 투명 도전막(화소 전극을 형성하는 것과 동일한 원재료)으로 형성된다. 이 패드 전극(705)은 실시예 1에서 도시된 도 4d에 대응하는 단계와 동시에 형성된다.
이 실시예에서, 제 1 투명 도전막(701) 및 패드 전극(705)은 접촉 표면(706)상에서 서로 접촉될 때 동일한 전위를 갖는다. 다음에, 패드 전극(705)의 접지를 통해, 제 1 투명 도전막(701)은 접지 전위에 고정된다.
이 공통 접촉용 패드는 대향 전극을 접지 전위에 고정시키는 패드로서도 기능할 수 있다. 도전성 입자로 혼합된 페이스트(paste)가 패드 전극(705) 상에 형성되고, 상태를 유지하면서 액티브 매트릭스 기판과 대향 기판이 결합되어, 대향 기판상에 제공된 대향 전극과 패드 전극 사이에 도전성이 획득됨으로써 두 전극은 접지 전위에 고정될 수 있다.
이런식으로, 화소 전극이 형성되는 동일층 상에 패드 전극(705)으로서 형성된 투명 도전막을 이용하는 것은 공정을 상당히 단순화시키는 데 있어서 효과적이다.
부연하면, 이 실시예의 구조는 실시예 1 내지 4의 임의 구조와 결합될 수도 있다.
(실시예 6)
이 실시예에서는, 도 8을 참조하여, 화소 TFT의 드레인 전극상의 평탄화막을 제거하는 단계가 추가되는 예에 대한 설명이 이루어질 것이다.
먼저, 도 4a의 상태는 실시예 1의 공정을 동반함으로써 획득된다. 다음에, 산소 플라즈마에 의한 건식 에칭이 도 4a의 상태하에서 수행된다. 이 때, 수지 재료로 이루어진 평탄화막(312)의 일부가, 특정 패턴으로 형성된 용량용 절연막(315)을 마스크로 사용하여 제거된다.
도 8a는, 건식 에칭법을 급강하 부분(11)이 형성된 후에, 수지 재료(이 실시예에서는 폴리이미드)로 이루어진 층간 절연막(12)이 형성된다. 급강하 부분(11)의 개구부의 폭은 도 4a에 도시된 제 2 개구부(316)의 폭과 사실상 동일하다.
다음에 층간 절연막(12)이 패터닝되어 특정 패턴으로 형성된 층간 절연막(13)을 형성하고, 동시에, 화소 전극과 TFT를 접속시키는 접촉 홀(14)이 형성된다.(도 8b)
이런식으로 접촉 홀(18)이 형성될 때, 제 2 투명 도전막이 형성되고 패터닝되어, TFT에 접속되는 화소 전극(15)을 형성한다. 이 때, 유지 용량(16)도 동시에 형성된다. 또한, 동시에, 실시예 5에 도시된 접지용 패드 구조가 형성될 수 있다.
이 실시예의 구조를 채택하면, 접촉 홀(14)과 동일한 원재료로 이루어진 층간 절연막을 에칭하는 것만으로 접촉 홀(14)이 형성될 수 있는 장점을 갖는다.
(실시예 7)
이 실시예는, 실시예 1에서처럼, 액티브 매트릭스형 표시 장치를 제조하는 공정을 도시한다. 이 실시예는 실시예 2 및 3의 변형이다. 실시예 2 및 3에서, 화소 TFT는 블랙 수지를 사용하는 평탄화막에 의해 차광된다. 그러나, 이 실시예는 블랙 마스크가 액티브 매트릭스 기판측에 형성되어 화소 TFT를 차광하는 예를 취한다.
이 실시예는 도 9a 내지 도 9d 및 도 10a 내지 도 10c를 참조로 설명된다. 이 실시예에서는 물론 화소 매트릭스 회로의 한 화소를 중심으로 설명이 제공되지만, 구동 회로와 단일 처리 회로가 동일 기판상에 집적되어 형성될 수 있음은 물론이다.
실시예 1의 공정을 동반함으로써, 실리콘 산화물로 이루어진 기저막이 표면상에 제공된 유리 기판이 절연 표면을 갖는 기판(800)으로서 준비되어 도 3c의 구조를 획득하는데, 이것은 도 9a에 도시된다.
도 9a에 도시된 것처럼, 기판(800)의 표면상에는, 반도체 박막으로 이루어진 액티브층과; 실리콘 산화물 막으로 이루어진 게이트 절연막(802)과; 탄타륨/티타늄의 2층을 구비하는 게이트 배선(803)이 순서대로 적층된다. 액티브층에서, 소스 영역(804), 드레인 영역(805) 및, LDD 영역(806)이 형성된다. 층간 절연막(807)은 게이트 배선(803)을 덮도록 전체 기판 상에 형성된다. 25nm의 두께를 갖는 실리콘 질화물 막과 900nm의 두께를 갖는 아크릴 수지막이 적층되는 적층막이 층간 절연막(807)으로서 형성된다.
층간 절연막에 대해 접촉 홀이 형성되고, 티타늄/알루미늄/티타늄의 3층 구조를 각각 구비하는 소스 배선(808) 및 드레인 전극(809)이 형성된다. 따라서, 도 9a에 도시된 화소 TFT가 완성된다.
다음에, 화소 TFT를 덮도록 평탄화막(810)이 형성된다. 이 실시예의 평탄화막(810)으로서, 코팅법에 의해 아크릴 수지가 막으로 형성된다. 아크릴 수지의 두께는 가장 두꺼운 위치에서 0.7μm이다.
다음에, 스퍼터링 법에 의해 두께가 200nm인 티타늄 막이 형성되고, 티타늄으로 이루어진 블랙 마스크(811)를 형성하도록 건식 에칭법에 의해 염소가 주성분인 가스를 사용하여 패터닝된다. 아크릴 수지는 코팅법에 의해 전체 기판상의 평탄화막(812)으로서 코팅된다. 이 아크릴 수지의 두께는 가장 두꺼운 위치에서 0.5μm이다. 블랙 마스크(811)는 집적되어 형성되는 화소 매트릭스 회로이며, 공통 전위에 접속된다.(도 9b)
다음에, 115nm의 두께를 갖는 ITO(인듐 주석 산화물)가 스퍼터링 법을 통해 제 1 투명 도전막(813)으로서 형성된다. 제 1 투명 도전막(813)은 유지 용량의 전극을 형성한다. ITO 막을 형성하는 조건은, ITO가 타겟으로 사용되고, 아르곤과 산소의 혼합 가스가 스퍼터링 가스로 사용되고, 막형성 압력이 3x10-3torr로 설정되고, 1.5A의 DC 전류 제어가 수행되고, 기판 온도가 실내온도로 설정되는 것이다.
제 1 투명 도전막(813) 내의 드레인 전극(809) 위쪽에, ITO에 대한 전용 부식제를 사용하는 습식 에칭에 의해 제 1 개구부(814)가 형성된다.(도 9c)
제 1 투명 도전막(813) 상에는, 스퍼터링법에 의해 150nm의 두께를 갖는 실리콘 산화물 막이 용량용 절연막(815)으로 형성된다. 실리콘 산화물 막은, SIO2를 타겟으로 사용하고, 아르곤(30sccm)과 산소(10sccm)의 혼합 가스를 스퍼터링 가스로 사용하여 막형성 압력이 3x10-3torr로 설정되는 조건하에서 형성된다. 막형성은 2000W의 RF 전원 제어에 의해 수행되고, 기판 온도는 실내 온도로 조절된다.
실리콘 산화물로 이루어진 용량용 절연막(815)은 완충된 플루오르산(buffered fluoric acid)으로 에칭되어 제 2 개구부(816)를 형성한다. 제 2 개구부(816)는 제 1 개구부(814)보다 더 작은 직경을 가지며, 제 1 개구부(814)내에 형성된다. 여기서 제 2 개구부(816)의 직경은 3μm의 마진 플러스 접촉 홀의 직경값을 포함한다. (도 9d)
다음에, 층간 절연막(819)은 용량용 절연막(815) 및 제 2 개구부(816)를 덮도록 형성된다. 층간 절연막(819)으로서, 아크릴 수지가 코팅법에 의해 막으로 형성된다. 아크릴 수지의 두께는 가장 두꺼운 부분에서 0.5μm이다. (도 10a)
다음에, 접촉 홀(822)이 아크릴 수지로 이루어진 층간 절연막(819) 및 평탄화막(810 및 812) 내에 형성되고, 동시에, 유지 용량이 상부에 형성될 층간 절연막(819)의 일부가 제거된다.
이 단계에서, 포토레지스트 마스크 및 O2/CF4 가스를 사용하여, 아크릴 수지로 이루어진 층간 절연막(819)은 에칭되어 특정 패턴으로 형성된 층간 절연막(812)을 형성하고, 다음에 동일한 포토레지스트 마스크를 현상대로 이용하여, 평탄화막(812 및 810)이 O2/CF4 가스에 의해 드라이 에칭되어 접촉 홀(822)을 형성한다. 이 때, 접촉 홀(822)의 측벽상에 테이퍼형 부분을 형성하는 조건이 충족되면, 화소 전극의 단계적 절단이 방지될 수 있다.
다음에, 120nm의 두께를 갖는 ITO 막이 스퍼터링법에 의해 제 2 투명 도전막으로서 형성된다. 제 2 투명 도전막은 화소 전극뿐 아니라 유지 용량의 전극을 형성한다. ITO 막은 ITO에 대한 전용 부식제에 의해 에칭되어 화소 전극(823)을 형성한다. 화소 전극(823)이 용량용 절연막(815)과 접촉하는 부분상에는, 한 쌍의 투명 도전막(제 1 투명 도전막 및 제 2 투명 도전막) 사이에 개재된 용량용 절연막(815)에 의해 유지 용량(824)가 형성된다.
이 실시예에서는 또한, 제 2 개구부(816)가 특정 패턴으로 형성된 층간 절연막(821)으로 덮이는데, 이것은 화소 전극(823)과 제 1 투명 도전막(813)의 단면 사이의 단락을 방지하는 것을 가능케 한다.
예컨대, 실시예 1의 구조에서, 평탄화막(312)으로서의 아크릴 수지막과 층간 절연막(317)으로서의 폴리이미드 막이 결합되는 경우를 가정해 본다. 이 경우, 아크릴 수지의 에칭 속도가 약간 더 빠르므로, 제 1 투명 도전막(313) 아래에 움푹한 부분이 형성될 가능성이 있고, 따라서, 화소 전극내에 약한 피복 즉, 배선 단절 결함이 발생할 위험성이 있다.
이런 측면에서, 이 실시예의 구조는, 동일한 재료를 사용하는 것만으로, 에칭 속도의 차이에 의해 접촉 홀에 임의 형태의 부정합이 발생되지 않도록 접촉 홀을 형성할 수 있으므로, 움푹한 부분에 기인한 화소 전극의 배선 단결 결함의 방지가 가능해 진다.
부연하면, 이 실시예의 구조는 실시예 1 내지 5의 임의의 구조와 결합될 수 있다. 그 구조들 중 임의의 것과 결합될 때, 접촉 홀의 형태에 따라 발생된 화소 전극의 배선 단절 결합이 방지되는 동일한 효과가 달성될 수 있다.
(실시예 8)
이 실시예도, 실시예 7에서처럼, 블랙 마스크가 액티브 매트릭스 기판측에 형성되어 화소 TFT를 차광하는 예이다. 이 실시예는 도 11a 내지 도 11e 및 도 12a 내지 도 12d를 사용하여 설명된다.
실리콘 산화물 막으로 형성되는 기저막이 표면상에 제공된 유리 기판이 절연 표면을 갖는 기판(900)으로 준비된다. 다음에, 실시예 1의 공정을 동반하여, 도 3c의 구조가 획득되는데, 이것은 도 11a에 도시된다.
도 11a에 도시된 것처럼, 기판(900)의 표면상에는, 반도체 박막으로 이루어진 액티브층; 실리콘 산화물 막으로 이루어진 게이트 절연막(902); 탄타륨/티타늄의 2층 막을 구비하는 게이트 배선(903)이, 이 순서대로 적층된다. 액티브층은 내부에 형성되는 소스 영역(904), 드레인 영역(905) 및 LDD 영역(906)을 갖는다. 전체 기판 상에는 게이트 배선(903)을 덮도록 층간 절연막(907)이 형성된다. 층간 절연막(907)으로서, 25nm의 두께를 갖는 실리콘 질화막 및 900nm의 두께를 갖는 아크릴 수지막을 구비하는 적층이 형성된다.
층간 절연막(907)에 대해 접촉 홀이 형성되어, 티타늄/알루미늄/티타늄의 3층 구조를 갖는 소스 배선(908) 및 드레인 전극(909)을 형성한다. 이렇게 하여, 도 11a에 도시된 화소 TFT가 완성된다.
다음에, 화소 TFT는 아크릴 수지 막으로 이루어진 평탄화막(910)으로 덮인다. 아크릴 수지막은 코팅법에 의해 가장 두꺼운 부분에서 1.2μm의 두께를 갖도록 형성된다. 다음에, 스퍼터링법을 통해, 115nm의 두께를 갖는 ITO로 이루어진 제 1 투명 도전성막(911), 150nm의 두께를 갖는 실리콘 산화물로 이루어진 용량용 절연막(912) 및, 200nm의 두께를 갖는 티타늄막으로 이루어진 블랙 마스크용 금속막(913)이, 평탄화막(910)의 표면상에 층으로 형성된다.(도 11b)
다음에, 도시되지 않은 포토레지스트 마스크가 형성되고, 티타늄으로 이루어진 블랙 마스크용 금속막(913) 및 실리콘 산화물로 이루어진 용량용 절연막(912)에 대해 건식 에칭이 수행되어 드레인 전극(909) 위에 제 1 개구부(915)를 형성한다. 염소가 주성분인 가스가 티타늄 막에 대한 에칭 가스로 사용되고, CHF3과 같은 불소가 주성분인 가스가 실리콘 산화물 막에 대한 에칭 가스로서 사용된다. 이 제 1 개구 형성 단계는, 습식 에칭보다는, 이방성의 건식 에칭에 의해 수행된다.(도 11c)
제 1 개구부에 대한 포토레지스트 마스크를 해제한 후, 역시 포토레지스트 마스크(916)가 형성된다. 유지 용량의 블랙 마스크용 금속막(913)은 드라이 에칭법에 의해 제거되어 티타늄으로 이루어진 블랙 마스크(917)를 형성한다. 금속막(913)의 에칭에 염소가 주성분인 가스를 사용함으로써, 실리콘 산화물로 이루어진 용량용 절연막(912)은 에칭 스토퍼로서 기능할 수 있다. 블랙 마스크(917)는 집적되어 형성되는 화소 매트릭스 회로이며, 공통 전위에 접속된다. (도 11d)
또한, 동일한 포토레지스트 마스크(916)를 사용하여, 제 1 투명 도전막(911)은 ITO에 전용인 부식제에 의해 에칭되어 제 2 개구부(918)를 형성한다. 제 2 개구부(918)는 제 1 개구부(915)의 직경보다 작은 직경을 가지며, 제 1 개구부(915)의 내부에 제공된다. 제 2 개구부(918)는 3μm의 마진을 허용하도록 형성된다. (도 11e)
포토레지스트 마스크(916)를 해제한 후, 블랙 마스크(917), 용량용 절연막(912) 및 제 2 개구부(918)를 덮도록 전체 기판 상에 층간 절연막(919)이 형성된다. 아크릴 수지막이 코팅법에 의해 층간 절연막(919)으로서 형성된다. 아크릴 수지막의 두께는 가장 두꺼운 부분에서 0.5μm이다.(도 12a)
다음에, 도시되지 않은 포토 마스크가 형성되고, 아크릴 수지로 이루어진 층간 절연막(919)이 O2/CF4에 의해 건식 에칭되어, 특정 패턴으로 형성된 층간 절연막(920)을 형성한다. O2/CF4에 의한 건식 에칭은 아크릴 수지로 이루어진 평탄화막을 에칭하도록 계속되어, 접촉 홀(921)을 형성한다. 이때, 접촉 홀(921)의 측벽상에 테이퍼형 부분을 형성하는 조건이 충족되면, 화소 전극의 단계적 절단이 방지될 수 있다. (도 12b)
다음에, 120nm의 두께를 갖는 ITO 막이 스퍼터링법에 의해 제 2 투명 도전막으로 형성되고, 화소 전극(923)을 형성하도록 패터닝된다. 이 화소 전극(923)이 용량용 절연막(912)과 접촉하게 되는 부분에서, 유지 용량(924)는 한 쌍의 투명 도전막(제 1 투명 도전막(911) 및 제 2 투명 도전막(923))사이에 개재된 용량용 절연막(912)에 의해 형성된다.(도 12c)
이 실시예에서는 또한, 제 2 개구부(918)는 특정 패턴으로 형성된 층간 절연막(920)으로 덮이는데, 이것은 화소 전극(923)과 제 1 투명 도전막(911)의 단면 사이의 단락을 방지한다.
이제, 도 12b에 도시된 단계에서, 층간 절연막(920)은, 전체 블랙 마스크(블랙 매트릭스로도 불림)(917)를 덥지 않도록 특정 패턴으로 형성됨으로써, 화소 전극(923)을 블랙 마스크(917)에 접속시킨다. 따라서, 화소 TFT의 전위는 오프 상태일 때 공통 전위에 접속된다.
대안적으로, 도 12b에 도시된 단계에서, 층간 절연막(919)은 도 12d에 도시된 것처럼 패터닝되어 특정 패턴으로 형성된 층간 절연막(930)을 형성할 수도 있다. 즉, 상기 구조는, 특정 패턴으로 형성된 층간 절연막(930)에 의해 전체 블랙 마스크(917)를 덮음으로써 화소 전극(931)이 블랙 마스크(917)에 접속되지 않도록 채택될 수도 있다.
(실시예 9)
실시예 1 내지 8의 임의 구조를 갖는 본 발명의 전기 광학 장치는 다양한 전기 광학 장치(액티브 매트릭스형 액정 장치, 액티브 매트릭스형 EL 표시기, 액티브 매트릭스형 EC 표시기를 포함함)로서 사용될 수 있다. 즉, 본 발명은 상기 전기 광학 장치들 중 하나를 표시 매체로서 포함하는 모든 전자 기기에서 구현될 수 잇다.
전자 기기로서 열거될 수 있는 장치로는 비디오 카메라, 디지털 카메라, 영사기(후방형 영사기 또는 전방형 영사기), 헤드 장착 표시기(고글형 표시기), 차량 항법 시스템, 개인용 컴퓨터 및 휴대용 정보 단말(이동식 컴퓨터, 셀룰러폰, 전자책 등)이 있다. 이들의 예는 도 13a 내지 도 13f 및 도 14f 내지 도 14d에 도시된다.
도 13a는 본체(2001), 화상 입력 유닛(2002), 표시 장치(2003) 및 키보드(2004)로 구성된 개인용 컴퓨터를 도시한다. 본 발명은 화상 입력 유닛(2002), 표시 장치(2003) 및 다른 신호 제어 회로에 적용될 수 있다.
도 13b는 본체(2101), 표시 장치(2102), 음성 입력 유닛(2103), 동작 스위치(2104), 배터리(2105) 및 화상 수신 유닛(2106)으로 구성된 비디오 카메라를 도시한다. 본 발명은 표시 장치(2102), 음성 입력 유닛(2103) 및 다른 신호 제어 회로에 적용될 수 있다.
도 13c는 본체(2201), 카메라 유닛(2202), 화상 수신 유닛(2203), 동작 스위치(2204) 및 표시 장치(2205)로 구성된 이동식 컴퓨터를 도시한다. 본 발명은 표시 장치(2205) 및 다른 신호 제어 회로에 적용될 수 있다.
도 13d는 본체(2301), 표시 장치(2302) 및 아암부(2303)로 구성된 고글형 표시기를 도시한다. 본 발명은, 표시 장치(2302) 및 다른 신호 제어 회로에 적용될 수 있다.
도 13e는 프로그램을 저장하는 기록 매체(이하, 기록 매체로 언급됨)를 사용하는 플레이어로서, 본체(2401), 표시 장치(2402), 스피커 유닛(2403), 기록 매체(2404) 및 동작 스위치(2405)로 구성되는 플레이어를 도시한다. 이 장치는 DVD(digital versatile disc: 디지털 범용 디스크), CD 등을 기록 매체로 사용하여 음악이나 영화의 감상, 비디오 게임, 인터넷 접속을 위한 도구를 제공한다. 본 발명은 표시 장치(2402) 및 다른 신호 제어 회로에 적용될 수 있다.
도 13f는 본체(2501), 표시 장치(2502), 접안 렌즈(2503), 동작 스위치(2504) 및 화상 수신 유닛(도시안됨)으로 구성된 디지털 카메라를 도시한다. 본 발명은 표시 장치(2502) 및 다른 신호 제어 회로에 적용될 수 있다.
도 14a는 표시 장치(2601) 및 화면(2602)으로 구성된 전방형 영사기를 도시한다. 본 발명은 표시 장치 및 다른 신호 제어 회로에 적용될 수 있다.
도 14b는 본체(2701), 표시 장치(2702), 거울(2703) 및 화면(2704)으로 구성된 후방형 영사기를 도시한다. 본 발명은 표시 장치 및 다른 신호 제어 회로에 적용될 수 있다.
도 14c는 도 14a, 도 14b에 도시된 표시 장치(2601, 2702)의 구조예를 도시한다. 표시 장치(2601 또는 2702)는 광원 광학 시스템(light source optical system)(2801), 거울(2802 및 2805 내지 2807), 색선별 거울(dichroic mirror)(2803 및 2804), 광학 렌즈(2808, 2809 및 2811), 액정 표시 장치(2810) 및 투영 광학 시스템(2812)으로 구성된다. 투영 광학 시스템(2812)은 투영 렌즈가 제공되는 광학 시스템을 구비한다. 이 실시예는 3개의 액정 표시 장치(2810)를 수용하는 3 플레이트형의 예를 도시하지만, 본 발명은 이것에 한정되지 않고, 예컨대 단일 플레이트형 영사기에 적용될 수도 있다. 또한, 도 14c에서 화살표로 도시된 광경로에는, 광학 렌즈와 같은 광학 시스템, 편광 기능을 갖는 막, 위상차를 조절하는 막 및, IR 막이 본 발명을 수행하는 자의 재량으로 제공될 수도 있다.
도 14d는 도 14c의 광원 광학 시스템(2801)의 구조예를 도시한다. 이 실시예에서, 광원 광학 시스템(2801)은 광원(2813 및 2814), 합성 프리즘(2815), 조준 렌즈(2816 및 2810), 렌즈 어레이(2817 및 2818) 및, 편광 변환 요소(2819)로 구성된다. 도 14d에 도시된 광원 광학 시스템에는, 2개의 광원이 사용된다. 그러나, 제공될 광원은 3개, 4개 또는 그 이상이 될 수도 있으며, 물론 하나의 광원이 사용될 수도 있다. 또한, 광학 렌즈, 편광 기능을 갖는 막, 위상차를 조절하는 막 및 IR 막이 본 발명을 수행하는 자의 재량에서 제공될 수 있다.
전술된 것처럼, 본 발명의 적용 범위는 매우 넓어서 본 발명은 모든 분야의 전자 기기에 적용될 수 있다. 이 실시예의 전자 기기는 실시예 1 내지 8의 임의의 조합으로 구성된 구조에 의해 실현될 수도 있다.
(실시예 10)
상시 실시예들에 따라 제조된 액정 표시 장치에서, TN 액정이 아닌 다른 종류의 액정이 사용될 수도 있다. 예컨대, 사용 가능한 액정으로는, 1998, SID, H.Furue 등에 의한 "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability"; 1997, SID DIGEST, 841, T. Yoshida 등에 의한 "A Full-Colar Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time"; 1996, J.Mater.Chem.6(4), 671-673, S.Inui 등에 의한 "Thresholdless Antiferroelectricity in Liquid Crystals and its Application to Displays"; 미국특허 제 5,594,569 호에 개시된 것들이 있다.
특정 온도 범위에서 반강유전 상태를 나타내는 액정은 반강유전성 액정으로 불린다. 반강유전성 액정을 갖는 혼합된 중에는 무임계 반강유전성 혼합 액정(thresholdless antiferroelectric mixed liquid crystal)으로 불리는 것이 있는데, 이것은 투과율이 전계에 대해 연속적으로 변하는 전기 광학 응답 특성을 나타낸다. 무임계 반강유전성 혼합 액정 중 어떤 것은 V형 전기 광학 응답 특성을 나타내며, 이들 중에서 구동 전압이 약 ±2.5V(약 1μm 내지 2μm의 셀두께)인 것이 발견되어 있다.
여기서, V형의 전기 광학 응답 특성을 나타내는 무임계 반강유전성 혼합 액정의 특성을, 인가된 전압에 대한 광 투과율의 측면에서 도시하는 도 17을 참조한다. 도 17에 도시된 그래프에서, 세로축은 투과율(임의 단위)을 도시하며, 가로축은 인가된 전압을 도시한다. 액정 표시 장치의 입사측상의 편광판의 투과축은, 액정 표시 장치의 러빙(rubbing) 방향과 거의 일치하는 무임계 반강유전성 혼합 액정의 스멕틱층의 법선방향에 거의 평행하도록 설정된다. 한편, 방사측상의 편광판의 투과축은, 입사측상의 편광판의 투과축에 거의 수직으로 설정된다(크로스 니콜(cross Nicol)).
도 17에 도시된 것처럼, 그러한 무임계 반강유전성 혼합 액정은 저전압 구동 및 농담 표시를 가능케 한다는 것이 이해될 수 있다.
저전압 구동의 그러한 무임계 반강유전성 액정이 아날로그 구동기를 갖는 액정 표시 장치에 사용될 경우에, 비디오 신호용 샘플링 회로의 공급 전압은 예컨대 약 5V 내지 8V로 억제될 수 있다. 따라서, 구동기의 동작 공급 전압은 낮아져서 낮은 전력 소비 및 고 신뢰도의 액정 표시 장치를 실현할 수 있다.
또한, 저전압 구동의 그러한 무임계 반강유전성 혼합 액정이 디지털 구동기를 갖는 액정 표시 장치에 사용될 경우에서도, D/A 변환기 회로의 출력 전압은 D/A 변환기 회로의 동작 공급 전압을 낮추고 구동기의 동작 공급 전압을 낮추기 위해 감소될 수 있다. 따라서, 낮은 전력 소비 및 높은 신뢰도의 액정 표시 장치가 실현될 수 있다.
따라서, 저전압 구동의 그러한 무임계 반강유전성 혼합 액정의 사용은 폭이 비교적 작은(예컨대, 0nm 내지 500nm, 또는 0nm 내지 200nm) LDD 영역(저도핑 영역)을 갖는 TFT를 채택할 때에도 효과적이다.
일반적으로, 무임계 반강유전성 혼합 액정은 자연 편광(spontaneous polarization)이 작으며, 액정 자체의 유전율이 높다. 그러한 이유 때문에, 액정 표시 장치로 무임계 반강유전성 혼합 액정을 사용할 경우 화소에 대해 비교적 큰 유지 용량이 필요하다. 따라서, 양호하게는, 자연 편광이 작은 무임계 반강유전성 혼합 액정이 사용된다. 대안적으로, 액정 표시 장치의 구동 방법으로서 선형 순차 구동을 채택하면, 화소로의 농담 전압의 기록 주기(화소 피드 주기)가 길어지므로, 작은 유지 용량이 보완될 수 있다.
그러한 무임계 반강유전성 액정의 사용은 저전압 구동을 실현하므로, 낮은 전력 소비의 액정 표시 장치를 실현할 수 있다.
부연하면, 도 17에 도시된 전기 광학 특성을 갖는 조건에서, 임의의 액정이 본 발명의 액정 표시 장치용 표시 매체로서 사용될 수 있다.
본 발명을 실행하면, 투명 도전막들 사이에 개재된 용량용 절연막의 막두께를 자유롭게 설정할 수 있어, 화소내의 광투과율을 악화시키지 않고 화소의 전역을 유지 용량으로서 사용하는 것이 가능하다.
따라서, 화소 면적이 작고 높은 해상도를 갖는 액티브 매트릭스형 표시 장치를 형성하고자 할 경우에, 충분한 유지 용량을 확보하는 것이 가능하다. 또한, 화소내 전역을 유지 용량으로 해도 광투과율이 충분히 높기 때문에, 장치가 화상을 밝게 표시하는 것이 가능하다. 즉, 높은 해상도와 품질을 갖는 전기 광학 장치 및 그러한 전기 광학 장치를 구비한 전자 기기를 실현할 수 있다.

Claims (17)

  1. 반도체 장치에 있어서,
    매트릭스로 배치되는 복수의 화소 TFT들;
    상기 복수의 화소 TFT들 각각에 접속되는 유지 용량(storage capacitance);
    제 1 개구부를 갖는 제 1 투명 도전막;
    상기 제 1 투명 도전막을 덮으며, 상기 제 1 개구부 내측에 위치하는 제 2 개구부를 갖는 용량용 절연막;
    상기 제 2 개구부를 덮으며 상기 화소 TFT들 위에 형성되는 층간 절연막으로서, 상기 제 2 개구부 내측에 위치하는 제 3 개구부를 갖는, 상기 층간 절연막; 및
    상기 층간 절연막 및 상기 용량용 절연막에 접하여 형성되는 제 2 투명 도전막;을 포함하고,
    상기 유지 용량은 제 1 전극으로서 상기 제 1 투명 도전막, 제 2 전극으로서 상기 제 2 투명 도전막, 및 상기 제 1 투명 도전막과 상기 제 2 투명 도전막 사이에 개재되는 상기 용량용 절연막을 구비하며,
    상기 제 3 개구부는 상기 제 2 개구부 보다 더 깊으며,
    상기 제 2 투명 도전막은 복수의 화소 TFT들 중 하나에 전기적으로 접속되는, 반도체 장치.
  2. 반도체 장치에 있어서,
    매트릭스로 배치되는 복수의 화소 TFT들;
    상기 복수의 화소 TFT들 각각에 접속되는 유지 용량;
    제 1 개구부를 갖는 제 1 투명 도전막;
    상기 제 1 투명 도전막을 덮으며, 상기 제 1 개구부의 내측에 위치하는 제 2 개구부를 갖는 용량용 절연막;
    상기 제 2 개구부를 덮으며 상기 화소 TFT들 위에 형성되는 층간 절연막으로서, 상기 제 2 개구부 내측에 위치하는 제 3 개구부를 갖는, 상기 층간 절연막;
    상기 층간 절연막 및 상기 용량용 절연막에 접하여 형성되는 제 2 투명 도전막; 및
    상기 제 2 투명 도전막을 포함하는 패드 전극;을 포함하고,
    상기 유지 용량은 제 1 전극으로서 상기 제 1 투명 도전막, 제 2 전극으로서 상기 제 2 투명 도전막, 및 상기 제 1 투명 도전막과 상기 제 2 투명 도전막 사이에 개재되는 상기 용량용 절연막을 구비하고,
    상기 제 1 투명 도전막은 상기 패드 전극을 통해 접지되고,
    상기 제 3 개구부는 상기 제 2 개구부 보다 더 깊으며,
    상기 제 2 투명 도전막은 상기 복수의 화소 TFT들 중 하나와 전기적으로 접속되는, 반도체 장치.
  3. 제 1 항에 있어서, 상기 층간 절연막은 수지 물질(resin material)을 포함하는, 반도체 장치.
  4. 제 1 항에 있어서, 상기 층간 절연막은 차광성(light shielding property)을 갖는 수지 물질, 또는 차광성을 갖는 수지 물질과 투명 수지 물질의 적층(lamination)을 포함하는, 반도체 장치.
  5. 매트릭스로 배치되는 복수의 화소 TFT들과, 상기 복수의 화소 TFT들 각각에 접속되는 유지 용량(storage capacitance)을 갖는 반도체 장치를 제조하는 방법에 있어서,
    제 1 개구부를 갖는 제 1 투명 도전막을 형성하는 단계;
    용량용 절연막을 형성하는 단계;
    상기 제 1 개구부의 내측에 위치하는 제 2 개구부를 형성하기 위해 상기 용량용 절연막을 패터닝하는 단계;
    층간 절연막을 형성하는 단계;
    상기 화소 TFT들 위에 제한적으로 패턴을 형성하고 상기 제 2 개구부의 내부에 제3 개구부를 형성하도록, 상기 층간 절연막을 패터닝하는 단계; 및
    상기 복수의 TFT들 중 하나에 전기적으로 접속되는 제 2 투명 도전막을 형성하는 단계;를 포함하고,
    상기 유지 용량은, 제 1 전극으로서 상기 제 1 투명 도전막, 제 2 전극으로서 상기 제 2 투명 도전막, 및 상기 제 1 투명 도전막과 상기 제 2 투명 도전막 사이에 개재되는 상기 용량용 절연막을 구비하는, 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서, 상기 층간 절연막은 수지 물질을 포함하는, 반도체 장치의 제조 방법.
  7. 제 5 항에 있어서, 상기 층간 절연막은 차광성을 갖는 수지 물질, 또는 차광성을 갖는 수지 물질과 투명 수지 물질의 적층(lamination)을 포함하는, 반도체 장치의 제조 방법.
  8. 제 2 항에 있어서, 상기 층간 절연막은 수지 물질을 포함하는, 반도체 장치.
  9. 제 2 항에 있어서, 상기 층간 절연막은 차광성을 갖는 수지 물질, 또는 차광성을 갖는 수지 물질과 투명 수지 물질의 적층(lamination)을 포함하는, 반도체 장치.
  10. 제 5 항에 있어서, 상기 제 1 투명 도전막은 패드 전극을 통해 접지되는, 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서, 상기 패드 전극은 상기 제 2 투명 도전막을 포함하는, 반도체 장치의 제조 방법.
  12. 제 1 항에 있어서, 상기 반도체 장치는, 액정 표시 장치, EL(electroluminescence) 표시 장치 및, EC(electrochromic) 표시 장치로 구성되는 그룹으로부터 선택되는 것인, 반도체 장치.
  13. 제 1 항에 있어서, 상기 반도체 장치는, 비디오 카메라, 디지털 카메라, 후방형 프로젝터(projector), 전방형 프로젝터(projector), 헤드 장착 디스플레이(고글형 디스펠ㄹ이), 차량 네비게이션 시스템, 개인용 컴퓨터, 및 이동식 컴퓨터, 셀룰러 폰, 전자책과 같은 휴대용 정보 단말로 구성되는 그룹으로부터 선택되는 것인, 반도체 장치.
  14. 제 2 항에 있어서, 상기 반도체 장치는, 액정 표시 장치, EL(Electronciluminescence) 표시 장치, 및 EC(Electrochromic) 표시 장치로 구성되는 그룹으로부터 선택되는 것인, 반도체 장치.
  15. 제 2 항에 있어서, 상기 반도체 장치는 비디오 카메라, 디지털 카메라, 후방형 프로젝터(projector), 전방형 프로젝터, 헤드 장착 디스플레이(고글형 디스플레이), 차량 네이게이션 시스템, 개인용 컴퓨터, 및 이동식 컴퓨터, 셀룰러 폰, 전자책과 같은 휴대용 정보 단말로 구성되는 그룹으로부터 선택되는 것인, 반도체 장치.
  16. 제 5 항에 있어서, 상기 반도체 장치는, 액정 표시 장치, EL (Electroluminescence) 표시 장치, 및 EC(Electrochromic) 표시 장치로 구성되는 그룹으로부터 선택되는 것인, 반도체 장치의 제조 방법.
  17. 제 5 항에 있어서, 상기 반도체 장치는 비디오 카메라, 디지털 카메라, 후방형 프로젝터(projector), 전방형 프로젝터, 헤드 장착 디스플레이(고글형 디스플레이), 차량 네비게이션 시스템, 개인용 컴퓨터, 및 이동식 컴퓨터, 셀룰러 폰, 전자책과 같은 휴대용 정보 단말로 구성되는 그룹으로부터 선택되는 것인, 반도체 장치의 제조 방법.
KR1019990031961A 1998-08-06 1999-08-04 반도체 장치 및 그 제조 방법 KR100702342B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP23496198 1998-08-06
JP98-234961 1998-08-06
JP98-254097 1998-09-08
JP25409798 1998-09-08
JP16046099 1999-06-08
JP99-160460 1999-06-08

Publications (2)

Publication Number Publication Date
KR20000017071A KR20000017071A (ko) 2000-03-25
KR100702342B1 true KR100702342B1 (ko) 2007-04-04

Family

ID=27321694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031961A KR100702342B1 (ko) 1998-08-06 1999-08-04 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (2) US6313481B1 (ko)
EP (1) EP0978877B1 (ko)
KR (1) KR100702342B1 (ko)
DE (1) DE69935095T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838886B2 (en) 2008-08-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3941901B2 (ja) * 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4372943B2 (ja) 1999-02-23 2009-11-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6614083B1 (en) 1999-03-17 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring material and a semiconductor device having wiring using the material, and the manufacturing method
US6534826B2 (en) 1999-04-30 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4298131B2 (ja) * 1999-05-14 2009-07-15 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6583471B1 (en) 1999-06-02 2003-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having first and second insulating films
TW459275B (en) * 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6563482B1 (en) * 1999-07-21 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Display device
TW540251B (en) * 1999-09-24 2003-07-01 Semiconductor Energy Lab EL display device and method for driving the same
JP2001318627A (ja) 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
US6916693B2 (en) 2000-03-08 2005-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7098084B2 (en) 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2001082273A1 (fr) * 2000-04-21 2001-11-01 Seiko Epson Corporation Dispositif electro-optique
US6825820B2 (en) * 2000-08-10 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR100807581B1 (ko) * 2001-06-21 2008-02-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 구조 및 그 제조방법
US7030952B2 (en) * 2001-12-19 2006-04-18 United Microelectronics Corp. Microdisplay pixel cell and method of making it
TWI269922B (en) * 2002-03-07 2007-01-01 Tpo Displays Corp Manufacturing method of LCD screen
JP4338948B2 (ja) * 2002-08-01 2009-10-07 株式会社半導体エネルギー研究所 カーボンナノチューブ半導体素子の作製方法
US7352133B2 (en) * 2002-08-05 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TWI354975B (en) * 2002-09-05 2011-12-21 Semiconductor Energy Lab Light emitting device and driving method thereof
WO2004040649A1 (ja) * 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
EP1528450A1 (de) * 2003-10-27 2005-05-04 Siemens Aktiengesellschaft Verfahren zum Identifizieren, Authentifizieren und Autorisieren eines Benutzers von geschützen Daten
TWI226712B (en) * 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7722906B2 (en) * 2004-03-26 2010-05-25 Biopharm Research & Development Corporation Limited Polyunsaturated fatty acid fractions of Nigella sativa L. seeds
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
KR101112549B1 (ko) * 2005-01-31 2012-06-12 삼성전자주식회사 박막 트랜지스터 표시판
JP4341570B2 (ja) * 2005-03-25 2009-10-07 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100437318C (zh) * 2005-11-24 2008-11-26 统宝光电股份有限公司 像素结构及其修补方法
JP2007212499A (ja) * 2006-02-07 2007-08-23 Seiko Epson Corp 液晶装置及びプロジェクタ
TWI351764B (en) * 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
TWI337754B (en) * 2007-04-20 2011-02-21 Au Optronics Corp Semiconductor structure of display device and method for fabricating the same
JP5095353B2 (ja) * 2007-11-14 2012-12-12 株式会社ジャパンディスプレイイースト 液晶表示装置及びその製造方法
JP5589359B2 (ja) 2009-01-05 2014-09-17 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI373853B (en) * 2009-03-16 2012-10-01 Au Optronics Corp Active device array substrate and method for fabricating thereof
JP5352333B2 (ja) * 2009-04-23 2013-11-27 株式会社ジャパンディスプレイ アクティブマトリクス型表示装置
JP5232937B2 (ja) * 2010-07-21 2013-07-10 シャープ株式会社 アクティブマトリクス基板及びその製造方法、並びに液晶表示パネル
JP5594084B2 (ja) * 2010-11-19 2014-09-24 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20240034876A (ko) 2012-07-20 2024-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2014206670A (ja) * 2013-04-15 2014-10-30 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
KR102122538B1 (ko) * 2013-12-30 2020-06-12 엘지디스플레이 주식회사 액정표시장치
US9530801B2 (en) * 2014-01-13 2016-12-27 Apple Inc. Display circuitry with improved transmittance and reduced coupling capacitance
CN103855087B (zh) 2014-02-24 2016-04-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104730782B (zh) 2015-04-01 2018-03-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
US10147745B2 (en) 2015-04-01 2018-12-04 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display device
JP6457879B2 (ja) * 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US10459300B2 (en) * 2017-05-18 2019-10-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Array substrate and a method for fabricating the same, a liquid crystal display panel

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970022459A (ko) * 1995-10-11 1997-05-28 니시무로 다이조 액정표시장치

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617381A (en) 1979-07-20 1981-02-19 Matsushita Electric Ind Co Ltd Image display unit
JPS58159518A (ja) 1982-03-18 1983-09-21 Seiko Epson Corp 液晶表示パネル
JPS6045219A (ja) 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US4639087A (en) 1984-08-08 1987-01-27 Energy Conversion Devices, Inc. Displays having pixels with two portions and capacitors
US4728175A (en) 1986-10-09 1988-03-01 Ovonic Imaging Systems, Inc. Liquid crystal display having pixels with auxiliary capacitance
JP2602255B2 (ja) 1987-11-27 1997-04-23 株式会社日立製作所 液晶表示装置およびその駆動方法
JPH01154551A (ja) * 1987-12-11 1989-06-16 Oki Electric Ind Co Ltd 半導体メモリ集積回路装置及びその製造方法
JP2851305B2 (ja) 1989-06-07 1999-01-27 株式会社日立製作所 液晶表示装置
JP2604867B2 (ja) 1990-01-11 1997-04-30 松下電器産業株式会社 反射型液晶表示デバイス
JP2622183B2 (ja) 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
US5056895A (en) 1990-05-21 1991-10-15 Greyhawk Systems, Inc. Active matrix liquid crystal liquid crystal light valve including a dielectric mirror upon a leveling layer and having fringing fields
JP2616160B2 (ja) 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
JPH0486809A (ja) 1990-07-31 1992-03-19 Sanyo Electric Co Ltd 液晶表示装置
US5317432A (en) 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
JP2924506B2 (ja) * 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JP2950061B2 (ja) * 1992-11-13 1999-09-20 日本電気株式会社 液晶表示素子
JPH06258669A (ja) 1993-03-04 1994-09-16 Canon Inc 液晶表示装置
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JPH0792491A (ja) 1993-09-21 1995-04-07 Matsushita Electric Ind Co Ltd アクティブマトリクス表示装置用薄膜トランジスタ基板
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP2759415B2 (ja) 1993-11-05 1998-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW353150B (en) * 1994-05-13 1999-02-21 Thomson Consumer Electronics Liquid crystal display device
JP3339190B2 (ja) 1994-07-27 2002-10-28 ソニー株式会社 液晶表示装置
JP3081474B2 (ja) 1994-11-11 2000-08-28 三洋電機株式会社 液晶表示装置
JP2864464B2 (ja) 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
JP3225772B2 (ja) 1995-01-30 2001-11-05 株式会社日立製作所 液晶表示装置の製造方法
JPH08306926A (ja) 1995-05-07 1996-11-22 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
KR0169386B1 (ko) 1995-05-31 1999-03-20 김광호 액정 표시 장치 및 이에 사용되는 박막 트랜지스터 기판
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
JP3413000B2 (ja) 1996-01-25 2003-06-03 株式会社東芝 アクティブマトリックス液晶パネル
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
JP3219685B2 (ja) * 1996-06-04 2001-10-15 キヤノン株式会社 液晶表示装置およびその製造方法
JP3126661B2 (ja) 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
TW583433B (en) * 1998-02-09 2004-04-11 Seiko Epson Corp An electro-optical apparatus and a projection type apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970022459A (ko) * 1995-10-11 1997-05-28 니시무로 다이조 액정표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838886B2 (en) 2008-08-26 2010-11-23 Samsung Electronics Co., Ltd. Thin film transistor array panel
US8183570B2 (en) 2008-08-26 2012-05-22 Samsung Electronics Oc., Ltd. Thin film transistor array panel

Also Published As

Publication number Publication date
EP0978877A2 (en) 2000-02-09
US20020013019A1 (en) 2002-01-31
US6576504B2 (en) 2003-06-10
KR20000017071A (ko) 2000-03-25
DE69935095T2 (de) 2007-05-31
EP0978877A3 (en) 2001-11-07
DE69935095D1 (de) 2007-03-29
US6313481B1 (en) 2001-11-06
EP0978877B1 (en) 2007-02-14

Similar Documents

Publication Publication Date Title
KR100702342B1 (ko) 반도체 장치 및 그 제조 방법
US6690031B1 (en) Semiconductor device and method of manufacturing the same
JP4700156B2 (ja) 半導体装置
KR100753785B1 (ko) 반도체 디바이스 및 그 제조 방법
US7142273B1 (en) Liquid crystal display panel with a laminating structure containing a semiconductor layer located under the seal
US20110254009A1 (en) Semiconductor Device and the Fabricating Method Thereof
JP5392975B2 (ja) 液晶表示装置およびその作製方法
US7990514B2 (en) Liquid crystal display panel
JP3788707B2 (ja) 半導体装置およびその作製方法
JPH10153793A (ja) 液晶表示装置
JP2009116058A (ja) 液晶装置および電子機器
US7515242B2 (en) Liquid crystal display device comprising a thermally conductive layer and method of fabricating the same
JP2005285976A (ja) 半導体装置及びその製造方法、並びにこれを備えた電気光学装置及び電子機器
JP2007183299A (ja) 液晶表示装置
JP5298156B2 (ja) フロント型プロジェクタ、及び半導体装置
JP4994491B2 (ja) プロジェクタ
JP5685613B2 (ja) 表示装置
JP6488328B2 (ja) 表示装置
JP5593435B2 (ja) 液晶表示装置
JP2003234354A (ja) 半導体装置の作製方法
JP3397205B2 (ja) 液晶表示装置
JP5526187B2 (ja) 表示装置
JP2005351934A (ja) アクティブマトリクス表示素子

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee