KR100807581B1 - 액정 표시장치의 구조 및 그 제조방법 - Google Patents
액정 표시장치의 구조 및 그 제조방법 Download PDFInfo
- Publication number
- KR100807581B1 KR100807581B1 KR1020010035333A KR20010035333A KR100807581B1 KR 100807581 B1 KR100807581 B1 KR 100807581B1 KR 1020010035333 A KR1020010035333 A KR 1020010035333A KR 20010035333 A KR20010035333 A KR 20010035333A KR 100807581 B1 KR100807581 B1 KR 100807581B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- thin film
- film transistor
- insulating layer
- capacitor
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 18
- 239000010409 thin film Substances 0.000 claims abstract description 103
- 239000003990 capacitor Substances 0.000 claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims description 87
- 239000000758 substrate Substances 0.000 claims description 50
- 239000011521 glass Substances 0.000 claims description 49
- 239000007772 electrode material Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 29
- 238000000059 patterning Methods 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 13
- 230000002950 deficient Effects 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 21
- 229910004205 SiNX Inorganic materials 0.000 description 20
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- -1 acryl Chemical group 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133514—Colour filters
- G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Abstract
본 발명은 액정 표시장치의 구조 및 그 제조방법에 관한 것으로, 특히 액정 표시장치의 박막 트랜지스터 영역 상부에 별도로 커패시터를 형성하여 개구율을 향상시키기 위한 액정 표시장치의 구조 및 그 제조방법을 제공한다.
Description
도1은 일반적인 액정 표시장치의 박막 트랜지스터 영역, 픽셀 영역 및 저장 커패시터 영역을 보인 예시도.
도2a 내지 도2d는 도1의 제조방법을 보인 수순단면도.
도3은 도1의 평면도.
도4는 개구율 문제를 해결하기 위해 제안된 액정 표시장치를 보인 단면도.
도5는 도4의 평면도.
도6은 본 발명의 제1실시예에 따른 액정 표시장치의 구조를 보인 단면도.
도7a 내지 도7h는 도6의 제조방법을 보인 수순단면도.
도8은 도6의 평면도.
도9는 본 발명의 제2실시예에 따른 액정 표시장치의 구조를 보인 단면도.
도10a 내지 도10g는 도9의 제조방법을 보인 수순단면도.
도11은 도9의 평면도.
도12는 본 발명의 제3실시예에 따른 액정 표시장치의 구조를 보인 단면도.
도13a 내지 도13f는 도12의 제조방법을 보인 수순단면도.
도14는 도12의 평면도.
** 도면의 주요부분에 대한 부호의 설명 **
301:유리기판 302:게이트전극
303:게이트절연막 304:액티브층
304A:비정질실리콘층 304B:고농도의 엔도핑 비정질실리콘층
305:소스전극 306:드레인전극
307,308,310:제1∼제3절연막 309:커패시터의 하부전극
311:픽셀전극
본 발명은 액정 표시장치의 구조 및 그 제조방법에 관한 것으로, 특히 저장 커패시터를 박막 트랜지스터(thin film transister : TFT) 어레이 상부에 형성하여 고개구율을 실현시킬 수 있도록 한 액정 표시장치의 구조 및 그 제조방법에 관한 것이다.
종래의 액정 표시장치를 첨부한 도면을 참조하여 설명하면 다음과 같다.
도1은 일반적인 액정 표시장치의 박막 트랜지스터(thin film transister : TFT) 영역, 픽셀 영역 및 저장 커패시터 영역을 보인 예시도로서, 이에 도시한 바와같이 유리기판(1) 상의 박막 트랜지스터 영역과 저장 커패시터 영역에 각각 패터닝된 게이트전극(2) 및 커패시터 하부전극(3)과; 상기 게이트전극(2) 및 커패시터 하부전극(3)을 포함한 유리기판(1)의 상부전면에 형성된 게이트절연막(4)과; 상기 박막 트랜지스터 영역의 게이트절연막(4) 상부에 패터닝된 비정질실리콘층(5)과; 상기 비정질실리콘층(5)의 상부 양측 가장자리에 이격 형성된 고농도의 엔도핑 비정질실리콘층(6)과; 상기 고농도의 엔도핑 비정질실리콘층(6)의 상부에 각각 형성된 소스전극(7) 및 드레인전극(8)과; 상기 저장 커패시터 영역의 게이트절연막(4) 상부에 패터닝된 커패시터 상부전극(9)과; 상기 결과물의 상부전면에 형성되며, 상기 드레인전극(8)과 커패시터 상부전극(9)의 일부를 노출시키는 콘택홀(contact hole)이 구비된 SiNx 재질의 보호막(10)과; 상기 픽셀 영역의 보호막(10) 상부에 형성되며, 상기 박막 트랜지스터 영역과 저장 커패시터 영역에 각각 노출된 드레인전극(8)과 커패시터 상부전극(9)을 접속시키는 픽셀전극(11)으로 구성된다.
상기한 바와같은 액정 표시장치의 제조방법은 도2a 내지 도2e의 수순단면도를 통해 이루어진다.
먼저, 도2a에 도시한 바와같이 유리기판(21)의 상부에 금속층을 형성한 다음 제1 마스크(도면상에 미도시)를 통해 포토리소그래피(photolithography)를 실시하여 박막 트랜지스터 영역과 저장 커패시터 영역의 상부에 각각 게이트전극(22)과 하부전극(23)을 선택적으로 패터닝한다.
그리고, 도2b에 도시한 바와같이 상기 게이트전극(22)과 하부전극(23)을 포함한 유리기판(21)의 상부전면에 SiNx 재질의 게이트절연막(24)을 형성한 다음 비정질실리콘(25A)/고농도의 엔 도핑 비정질실리콘(25B)이 적층된 액티브층(25)을 형성하고, 제2 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 액티브층(25)이 상기 박막 트랜지스터 영역 상에 선택적으로 잔류하도록 식각한다.
그리고, 도2c에 도시한 바와같이 상기 결과물의 상부에 소스/드레인 전극물질을 형성한 다음 제3 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 소스/드레인 전극물질이 상기 박막 트랜지스터 영역 상에서는 액티브층(25) 상부의 양측에 이격되어 소스/드레인 영역(26,27)으로 적용될 수 있도록 식각함과 아울러 상기 저장 커패시터 영역 상에서는 게이트절연막(24)의 상부에 잔류하는 커패시터 상부전극(28)으로 적용될 수 있도록 식각하여 하부전극(23)과 함께 게이트절연막(24)을 통해 저장 커패시터로 적용한다.
그리고, 도2d에 도시한 바와같이 상기 결과물의 상부에 SiNx 재질의 보호막(29)을 형성한 다음 제4 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 박막 트랜지스터 영역의 드레인 영역(27)과 저장 커패시터 영역의 상부전극(28)이 노출되도록 선택적으로 식각한다.
그리고, 도2e에 도시한 바와같이 상기 결과물의 상부에 전극물질을 형성한 다음 제5 마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 픽셀 영역 상의 게이트절연막(24) 상부에 픽셀전극(30)을 형성함과 동시에 그 픽셀전극(30)이 상기 박막 트랜지스터 영역에 노출된 드레인 영역(27)과 저장 커패시터 영역에 노출된 상부전극(28)에 접속되도록 식각한다.
한편, 상기한 바와같은 일반적인 액정 표시장치는 SiNx 재질의 보호막(29)을 공정 여건상 그다지 높은 두께로 형성할 수 없으므로, 도3의 평면도를 도시한 바와같이 픽셀전극(31)과 게이트라인(32) 및 데이터라인(33)의 오버-랩(overlap)에 따른 배선 및 박막 트랜지스터의 특성열화를 방지하기 위하여 게이트라인(32) 및 데이터라인(33)과 픽셀전극(31)이 소정거리씩 이격되도록 형성함에 따라 개구율이 감소되며, 또한 픽셀전극(31)과 게이트라인(32) 및 데이터라인(33)의 이격영역에서 빛샘현상을 방지하기 위하여 후속 공정을 통해 블랙 메트릭스를 형성하여야 함에 따라 개구율이 감소되며, 아울러 저장 커패시터 영역이 픽셀전극(31)의 중앙에서 가로질러 형성됨에 따라 액정 표시장치의 개구율은 더욱 감소된다.
또한, 픽셀전극(31)이 형성되어 박막 트랜지스터와 저장 커패시터가 모두 형성된 이후에 불량 테스트를 실시함에 따라 박막 트랜지스터의 불량 및 저장 커패시 터의 불량으로 인한 불량 요인이 겹치게 되어 불량품의 발생빈도가 높아져 수율을 저하시키는 문제점이 있었다.
따라서, 상기한 바와같은 문제점들을 해결하기 위한 액정 표시장치가 제안되었으며, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도4는 개구율 문제를 해결하기 위해 제안된 액정 표시장치를 보인 단면도로서, 이에 도시한 바와같이 유리기판(41) 상의 박막 트랜지스터 영역과 저장 커패시터 영역에 각각 패터닝된 게이트전극(42) 및 커패시터 하부전극(43)과; 상기 게이트전극(42) 및 커패시터 하부전극(43)을 포함한 유리기판(41)의 상부전면에 형성된 게이트절연막(44)과; 상기 박막 트랜지스터 영역의 게이트절연막(44) 상부에 패터닝된 비정질실리콘층(45)과; 상기 비정질실리콘층(45)의 상부 양측 가장자리에 이격 형성된 고농도의 엔도핑 비정질실리콘층(46)과; 상기 고농도의 엔도핑 비정질실리콘층(46)의 상부에 각각 형성된 소스전극(47) 및 드레인전극(48)과; 상기 저장 커패시터 영역의 게이트절연막(44) 상부에 패터닝된 커패시터 상부전극(49)과; 상기 결과물의 상부전면에 형성되며, 상기 드레인전극(48)과 커패시터 상부전극(49)의 일부를 노출시키는 콘택홀이 구비된 BCB(benzo cyclo butene) 또는 포토 아크릴(photo acryl) 재질의 보호막(50)과; 상기 픽셀 영역의 보호막(50) 상부에 형성되며, 상기 박막 트랜지스터 영역과 저장 커패시터 영역에 각각 노출된 드레인전극(48)과 커패시터 상부전극(49)을 접속시키는 픽셀전극(51)으로 구성된다.
상기한 바와같은 개구율 문제를 해결하기 위해 제안된 액정 표시장치는 상기 픽셀전극(51)이 BCB 또는 포토 아크릴 재질의 보호막(50)을 통해 충분한 두께로 게 이트라인 및 데이터라인과 이격되므로, 픽셀전극(51)과 게이트라인 및 데이터라인을 오버-랩 시키는 경우에도 배선 및 박막 트랜지스터의 특성이 열화되지 않으며, 이에 따라 도5의 평면도에 도시한 바와같이 픽셀전극(61)과 게이트라인(62) 및 데이터라인(63)을 오버-랩 시킬 수 있게 되어 개구율이 향상되며, 아울러 픽셀전극(61)과 게이트라인(62) 및 데이터라인(63)을 오버-랩 시킴에 따라 빛샘현상을 방지하기 위한 블랙 메트릭스를 형성하지 않아도 되므로, 공정의 단순화 및 비용절감에 기여할 수 있으나, 여전히 저장 커패시터 영역이 픽셀전극(61)의 중앙에서 가로질러 형성됨에 따라 액정 표시장치의 개구율 증가에 한계를 갖게 된다.
또한, 픽셀전극(61)이 형성되어 박막 트랜지스터와 저장 커패시터가 모두 형성된 이후에 불량 테스트를 실시함에 따라 박막 트랜지스터의 불량 및 저장 커패시터의 불량으로 인한 불량 요인이 겹치게 되어 불량품의 발생빈도가 높아져 수율을 저하시키는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 픽셀전극을 형성하여 박막 트랜지스터 어레이의 1차 불량 테스트를 통해 양품만을 선별하고, 그 선별된 박막 트랜지스터 어레이 상부에 별도로 저장 커패시터를 형성하여 2차 불량 테스트를 실시함으로써, 수율 향상을 꾀할 수 있는 액정 표시장치의 구조 및 그 제조방법을 제공하는데 있다.
먼저, 상기한 바와같은 본 발명의 목적을 달성하기 위한 액정 표시장치의 구 조에 대한 제1실시예는 유리기판의 상부에 게이트전극, 게이트절연막, 액티브층, 소스전극 및 드레인전극이 적층 패터닝되어 박막 트랜지스터가 형성된 박막 트랜지스터 영역과; 상기 박막 트랜지스터 영역과 인접한 유리기판의 상부에 상기 게이트절연막이 형성된 픽셀영역과; 상기 결과물의 상부전면에 형성되며, 상기 드레인전극의 일부를 노출시키는 콘택홀이 구비된 제1절연막과; 상기 픽셀영역의 제1절연막 상부에 형성되며, 상기 박막 트랜지스터 영역의 노출된 드레인전극과 접속되는 픽셀전극과; 상기 결과물의 상부전면에 형성되며, 상기 픽셀전극과 드레인전극의 접속영역을 노출시키는 콘택홀이 구비된 제2절연막과; 상기 박막 트랜지스터 영역의 제2절연막 상부에 패터닝되며, 상기 노출된 픽셀전극과 드레인전극의 접속영역에 접속되는 커패시터의 하부전극과; 상기 결과물의 상부전면에 형성되는 제3절연막과; 상기 박막 트랜지스터 영역의 제3절연막 상부에 패터닝되는 커패시터의 상부전극을 구비하여 구성되는 것을 특징으로 한다.
그리고, 상기한 바와같은 제1실시예의 구조를 갖는 액정 표시장치의 제조방법은 유리기판의 박막 트랜지스터 영역에 게이트전극을 패터닝하는 공정과; 상기 게이트전극을 포함한 유리기판의 상부전면에 게이트절연막을 형성한 다음 게이트절연막의 상부에 액티브층을 형성하고, 패터닝을 실시하여 상기 액티브층이 상기 박막 트랜지스터 영역 상에 선택적으로 잔류하도록 식각하는 공정과; 상기 결과물의 상부전면에 전극물질을 형성한 다음 선택적으로 패터닝하여 상기 액티브층 상부의 양측에 이격되는 소스/드레인 전극을 형성하는 공정과; 상기 결과물의 상부에 제1절연막을 형성한 다음 선택적으로 식각하여 상기 드레인 전극의 일부를 노출시키는 콘택홀을 형성하는 공정과; 상기 결과물의 상부에 전극물질을 형성한 다음 패터닝하여 픽셀영역 상의 게이트절연막 상부에 픽셀전극을 형성함과 동시에 그 픽셀전극을 상기 박막 트랜지스터 영역에 노출된 드레인 전극과 접속시키는 공정과; 상기 결과물의 상부전면에 제2절연막을 형성한 다음 상기 픽셀전극과 드레인 전극의 접속영역이 노출되도록 선택적으로 식각하는 공정과; 상기 결과물 상에 전극물질을 형성한 다음 패터닝하여 상기 박막 트랜지스터 영역 상에 상기 노출된 픽셀전극과 드레인 전극의 접속영역과 접속되는 커패시터의 하부전극을 선택적으로 형성하는 공정과; 상기 커패시터의 하부전극을 포함한 제2절연막의 상부전면에 제3절연막을 형성한 다음 제3절연막의 상부에 전극물질을 형성하고, 패터닝하여 상기 박막 트랜지스터 영역 상에 선택적으로 커패시터의 상부전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
한편, 상기한 바와같은 본 발명의 목적을 달성하기 위한 액정 표시장치의 구조에 대한 제2실시예는 유리기판의 상부에 게이트전극, 게이트절연막, 액티브층, 소스전극 및 드레인전극이 적층 패터닝되어 박막 트랜지스터가 형성된 박막 트랜지스터 영역과; 상기 박막 트랜지스터 영역과 인접한 유리기판의 상부에 상기 게이트절연막이 형성된 픽셀영역과; 상기 결과물의 상부전면에 적층 형성된 제1절연막 및 제2절연막과; 상기 제2절연막 상의 박막 트랜지스터 영역에 패터닝된 커패시터의 하부전극과; 상기 커패시터의 하부전극과 이격되며, 제1,제2절연막의 일부가 식각된 제1콘택홀을 통해 상기 드레인전극과 접속되는 콘택전극과; 상기 결과물의 상부전면에 형성됨과 아울러 상기 콘택전극의 일부가 노출되도록 제2콘택홀이 구비된 제3절연막과; 상기 제3절연막의 상부전면에 형성됨과 아울러 상기 제2콘택홀을 통해 상기 콘택전극과 접속되는 픽셀전극을 구비하여 구성되는 것을 특징으로 한다.
그리고, 상기한 바와같은 제2실시예의 구조를 갖는 액정 표시장치의 제조방법은 유리기판의 박막 트랜지스터 영역에 게이트전극을 패터닝하는 공정과; 상기 게이트전극을 포함한 유리기판의 상부전면에 게이트절연막을 형성한 다음 게이트절연막의 상부에 액티브층을 형성하고, 패터닝을 실시하여 상기 액티브층이 상기 박막 트랜지스터 영역 상에 선택적으로 잔류하도록 식각하는 공정과; 상기 결과물의 상부전면에 전극물질을 형성한 다음 선택적으로 패터닝하여 상기 액티브층 상부의 양측에 이격되는 소스/드레인 전극을 형성하는 공정과; 상기 결과물의 상부에 제1,제2절연막을 적층 형성한 다음 상기 드레인전극의 일부가 노출되도록 제2,제1절연막을 선택적으로 식각하여 제1콘택홀을 형성하는 공정과; 상기 결과물의 상부전면에 전극물질을 형성한 다음 패터닝하여 박막 트랜지스터 영역 상의 제2절연막 상부에 커패시터의 하부전극을 형성함과 아울러 그 커패시터의 하부전극과 소정거리 이격되어 상기 제1콘택홀을 통해 드레인전극과 접속되는 콘택전극을 형성하는 공정과; 상기 결과물의 상부전면에 제3절연막을 형성한 다음 상기 콘택전극의 일부가 노출되도록 선택적으로 식각하여 제2콘택홀을 형성하는 공정과; 상기 결과물의 상부전면에 픽셀전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
한편, 상기한 바와같은 본 발명의 목적을 달성하기 위한 액정 표시장치의 구조에 대한 제3실시예는 유리기판의 상부에 게이트전극, 게이트절연막, 액티브층, 소스전극 및 드레인전극이 적층 패터닝되어 박막 트랜지스터가 형성된 박막 트랜지 스터 영역과; 상기 박막 트랜지스터 영역과 인접한 유리기판의 상부에 상기 게이트절연막이 형성된 픽셀영역과; 상기 결과물의 상부전면에 적층 형성된 제1절연막 및 제2절연막과; 상기 제2절연막 상의 박막 트랜지스터 영역에 패터닝된 커패시터의 하부전극과; 상기 커패시터의 하부전극 및 제2절연막의 상부전면에 형성된 제3절연막과; 상기 제3절연막의 상부전면에 형성됨과 아울러 상기 커패시터의 하부전극과 이격되도록 제1 내지 제3절연막의 일부가 식각된 콘택홀을 통해 상기 드레인전극과 접속되는 픽셀전극을 구비하여 구성되는 것을 특징으로 한다.
그리고, 상기한 바와같은 제3실시예의 구조를 갖는 액정 표시장치의 제조방법은 유리기판의 박막 트랜지스터 영역에 게이트전극을 패터닝하는 공정과; 상기 게이트전극을 포함한 유리기판의 상부전면에 게이트절연막을 형성한 다음 게이트절연막의 상부에 액티브층을 형성하고, 패터닝을 실시하여 상기 액티브층이 상기 박막 트랜지스터 영역 상에 선택적으로 잔류하도록 식각하는 공정과; 상기 결과물의 상부전면에 전극물질을 형성한 다음 선택적으로 패터닝하여 상기 액티브층 상부의 양측에 이격되는 소스/드레인 전극을 형성하는 공정과; 상기 결과물의 상부에 제1,제2절연막을 적층 형성한 다음 제2절연막의 상부에 전극물질을 형성하고, 패터닝하여 상기 박막 트랜지스터 영역 상의 제2절연막 상부에 커패시터의 하부전극을 형성하는 공정과; 상기 결과물의 상부전면에 제3절연막을 형성한 다음 상기 커패시터의 하부전극과 이격되며, 상기 드레인전극의 일부가 노출되도록 제3 내지 제1절연막을 식각하여 콘택홀을 형성하는 공정과; 상기 결과물의 상부전면에 픽셀전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 액정 표시장치의 구조 및 그 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도6은 본 발명의 제1실시예에 따른 액정 표시장치의 구조를 보인 단면도로서, 이에 도시한 바와같이 유리기판(101)의 상부에 게이트전극(102), SiNx 재질의 게이트절연막(103), 비정질실리콘층(104A)/고농도의 엔 도핑 비정질실리콘층(104B)이 적층된 액티브층(104), 소스전극(105) 및 드레인전극(106)이 패터닝되어 박막 트랜지스터가 형성된 박막 트랜지스터 영역과; 상기 박막 트랜지스터 영역과 인접한 유리기판(101)의 상부에 상기 게이트절연막(103)이 형성된 픽셀영역과; 상기 결과물의 상부전면에 형성되며, 상기 드레인전극(106)의 일부를 노출시키는 콘택홀이 구비된 SiNx 재질의 제1절연막(107)과; 상기 픽셀영역의 제1절연막(107) 상부에 형성되며, 상기 박막 트랜지스터 영역의 노출된 드레인전극(106)과 접속되는 픽셀전극(108)과; 상기 결과물의 상부전면에 형성되며, 상기 픽셀전극(108)과 드레인전극(106)의 접속영역을 노출시키는 콘택홀이 구비된 BCB 또는 포토 아크릴 재질의 제2절연막(109)과; 상기 박막 트랜지스터 영역의 제2절연막(109) 상부에 패터닝되며, 상기 노출된 픽셀전극(108)과 드레인전극(106)의 접속영역에 접속되는 커패시터의 하부전극(110)과; 상기 결과물의 상부전면에 형성되는 SiNx 재질의 제3절연막(111)과; 상기 박막 트랜지스터 영역의 제3절연막(111) 상부에 패터닝되는 커패시터의 상부전극(112)으로 구성된다.
상기한 바와같은 본 발명의 제1실시예에 따른 액정 표시장치의 제조방법은 도7a 내지 도7h의 수순단면도에 도시한 바와같다.
먼저, 도7a에 도시한 바와같이 유리기판(101)의 상부에 전극물질을 형성한 다음 제1마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 박막 트랜지스터 영역의 상부에 게이트전극(102)을 선택적으로 패터닝한다.
그리고, 도7b에 도시한 바와같이 상기 게이트전극(102)을 포함한 유리기판(101)의 상부전면에 SiNx 재질의 게이트절연막(103)을 형성한 다음 비정질실리콘층(104A)/고농도의 엔 도핑 비정질실리콘층(104B)이 적층된 액티브층(104)을 형성하고, 제2마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 액티브층(104)이 상기 박막 트랜지스터 영역 상에 선택적으로 잔류하도록 식각한다.
그리고, 도7c에 도시한 바와같이 상기 결과물의 상부에 전극물질을 형성한 다음 제3마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 액티브층(104) 상부의 양측에 이격되는 소스/드레인 전극(105,106)을 형성한다.
그리고, 도7d에 도시한 바와같이 상기 결과물의 상부에 SiNx 재질의 제1절연막(107)을 형성한 다음 제4마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 드레인전극(106)의 일부가 선택적으로 노출되도록 식각하여 제1콘택홀을 형성한다.
그리고, 도7e에 도시한 바와같이 상기 결과물의 상부에 전극물질을 형성한 다음 제5마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 픽셀영역 상의 게이트절연막(103) 상부에 픽셀전극(108)을 형성함과 동시에 그 픽셀전극(108)이 제1콘택홀을 통해 상기 드레인전극(106)과 접속되도록 한다.
그리고, 도면상에 도시하지는 않았지만, 상기 픽셀전극(108)의 형성이 완료 된 결과물로부터 1차 불량 테스트를 실시하여 양품을 선별한다. 따라서, 1차 불량 테스트를 통해 박막 트랜지스터의 불량에 따른 불량품을 후속 공정대상에서 제외시킬 수 있게 되므로, 제조비용을 절감시키는데 기여할 수 있다.
그리고, 도7f에 상기 선별된 양품의 결과물 상에 BCB 또는 포토 아크릴 재질의 제2절연막(109)을 형성한 다음 제6마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 픽셀전극(108)과 드레인전극(106)의 접속영역이 노출되도록 선택적으로 식각하여 제2콘택홀을 형성한다.
그리고, 도7g에 도시한 바와같이 상기 결과물의 상부전면에 전극물질을 형성한 다음 제7마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 제2콘택홀을 통해 노출된 픽셀전극(108)과 드레인전극(106)의 접속영역과 접속되는 커패시터의 하부전극(110)을 상기 박막 트랜지스터 영역 상에 선택적으로 형성한다.
그리고, 도7h에 도시한 바와같이 상기 커패시터의 하부전극(110)을 포함한 제2절연막(109)의 상부전면에 SiNx 재질의 제3절연막(111)을 형성한 다음 제3절연막(111)의 상부에 전극물질을 형성하고, 제8마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 박막 트랜지스터 영역 상에 선택적으로 잔류하는 커패시터의 상부전극(112)을 형성한다.
그리고, 도면상에 도시하지는 않았지만, 이후에 상기 커패시터의 형성이 완료된 결과물 상에 2차 불량 테스트를 실시한다.
상기한 바와같은 본 발명의 제1실시예에 따른 액정 표시장치의 구조 및 그 제조방법은 픽셀전극(108)을 형성하고, 1차 불량 테스트를 실시하여 양품만을 선별 한 다음 후속 공정을 진행함에 따라 불필요한 기자재의 낭비를 최소화할 수 있으며, BCB 또는 포토 아크릴 재질의 제2절연막(109)을 충분히 높은 두께로 형성한 다음 박막 트랜지스터 영역 상부에 별도로 커패시터를 형성함에 따라 도8의 평면도에 도시한 바와같이 개구율이 향상되는 효과가 있으며, 종래와 동일한 개구율을 갖도록 하는 경우에는 게이트라인이나 데이터라인에 전기적 부하를 주지 않으면서 커패시터 형성영역을 확장하여 커패시턴스를 증가시킬 수 있게 된다.
한편, 도9는 본 발명의 제2실시예에 따른 액정 표시장치의 구조를 보인 단면도로서, 이에 도시한 바와같이 유리기판(201)의 상부에 게이트전극(202), SiNx 재질의 게이트절연막(203), 비정질실리콘층(204A)/고농도의 엔 도핑 비정질실리콘층(204B)이 적층된 액티브층(204), 소스전극(205) 및 드레인전극(206)이 패터닝되어 박막 트랜지스터가 형성된 박막 트랜지스터 영역과; 상기 박막 트랜지스터 영역과 인접한 유리기판(201)의 상부에 상기 게이트절연막(203)이 형성된 픽셀영역과; 상기 결과물의 상부전면에 적층 형성된 SiNx 재질의 제1절연막(207) 및 BCB 또는 포토아크릴 재질의 제2절연막(208)과; 상기 제2절연막(208) 상의 박막 트랜지스터 영역에 패터닝된 커패시터의 하부전극(209)과; 상기 커패시터의 하부전극(209)과 이격되며, 제1,제2절연막(207,208)의 일부가 식각된 제1콘택홀을 통해 상기 드레인전극(206)과 접속되는 콘택전극(210)과; 상기 결과물의 상부전면에 형성되며, 상기 콘택전극(210)의 일부가 노출되도록 제2콘택홀이 구비된 SiNx 재질의 제3절연막(211)과; 상기 제3절연막(211)의 상부전면에 형성되며, 상기 제2콘택홀을 통해 상기 콘택전극(210)과 접속되는 픽셀전극(212)으로 구성된다.
상기한 바와같은 본 발명의 제2실시예에 따른 액정 표시장치의 제조방법은 도10a 내지 도10g의 수순단면도에 도시한 바와같다.
먼저, 도10a에 도시한 바와같이 유리기판(201)의 상부에 전극물질을 형성한 다음 제1마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 박막 트랜지스터 영역의 상부에 게이트전극(202)을 선택적으로 패터닝한다.
그리고, 도10b에 도시한 바와같이 상기 게이트전극(202)을 포함한 유리기판(201)의 상부전면에 SiNx 재질의 게이트절연막(203)을 형성한 다음 비정질실리콘층(204A)/고농도의 엔 도핑 비정질실리콘층(204B)이 적층된 액티브층(204)을 형성하고, 제2마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 액티브층(204)이 상기 박막 트랜지스터 영역 상에 선택적으로 잔류하도록 식각한다.
그리고, 도10c에 도시한 바와같이 상기 결과물의 상부에 전극물질을 형성한 다음 제3마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 액티브층(204) 상부의 양측에 이격되는 소스/드레인전극(205,206)을 형성한다.
그리고, 도10d에 도시한 바와같이 상기 결과물의 상부에 SiNx 재질의 제1절연막(207)과 BCB 또는 포토 아크릴 재질의 제2절연막(208)을 적층 형성한 다음 제4마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 드레인전극(206)의 일부가 노출되도록 제2,제1절연막(208,207)을 선택적으로 식각하여 제1콘택홀을 형성한다.
그리고, 도10e에 도시한 바와같이 상기 결과물의 상부전면에 전극물질을 형성한 다음 제5마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 박막 트 랜지스터 영역 상의 제2절연막(208) 상부에 커패시터의 하부전극(209)을 형성함과 동시에 그 커패시터 하부전극(209)과 소정거리 이격되어 상기 제1콘택홀을 통해 드레인전극(206)과 접속되는 콘택전극(210)을 형성한다.
그리고, 도10f에 도시한 바와같이 상기 결과물의 상부전면에 SiNx 재질의 제3절연막(211)을 형성한 다음 제6마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 콘택전극(210)의 일부가 노출되도록 선택적으로 식각된 제2콘택홀을 형성한다.
그리고, 도10g에 도시한 바와같이 상기 결과물의 상부전면에 픽셀전극(212)을 형성한다.
상기한 바와같은 본 발명의 제2실시예에 따른 액정 표시장치의 구조 및 그 제조방법은 본 발명의 제1실시예와 같이 1차 불량 테스트를 실시하여 양품만을 선별할 수는 없지만, BCB 또는 포토 아크릴 재질의 제2절연막(208)을 충분히 높은 두께로 형성한 다음 박막 트랜지스터 영역 상부에 별도로 커패시터의 하부전극(209), 제3절연막(211) 및 픽셀전극(212)으로 이루어지는 커패시터를 형성함에 따라 도11의 평면도에 도시한 바와같이 개구율이 향상되는 효과가 있으며, 종래와 동일한 개구율을 갖도록 하는 경우에는 게이트라인이나 데이터라인에 전기적 부하를 주지 않으면서 커패시터 형성영역을 확장하여 커패시턴스를 증가시킬 수 있게 된다.
또한, 상기 픽셀전극(212)이 BCB 또는 포토 아크릴 재질의 제2절연막(208)을 통해 충분한 두께로 게이트라인 및 데이터라인과 이격되므로, 픽셀전극(212)과 게이트라인 및 데이터라인을 오버-랩 시키는 경우에도 배선 및 박막 트랜지스터의 특 성이 열화되지 않으며, 이에 따라 픽셀전극(212)과 게이트라인 및 데이터라인을 오버-랩 시킬 수 있게 되어 개구율을 더욱 향상되며, 아울러 픽셀전극(212)과 게이트라인 및 데이터라인을 오버-랩 시킴에 따라 빛샘현상을 방지하기 위한 블랙 메트릭스를 형성하지 않아도 되므로, 공정의 단순화 및 비용절감에 기여할 수 있게 된다.
한편, 도12는 본 발명의 제3실시예에 따른 액정 표시장치의 구조를 보인 단면도로서, 이에 도시한 바와같이 유리기판(301)의 상부에 게이트전극(302), SiNx 재질의 게이트절연막(303), 비정질실리콘층(304A)/고농도의 엔 도핑 비정질실리콘층(304B)이 적층된 액티브층(304), 소스전극(305) 및 드레인전극(306)이 패터닝되어 박막 트랜지스터가 형성된 박막 트랜지스터 영역과; 상기 박막 트랜지스터 영역과 인접한 유리기판(301)의 상부에 상기 게이트절연막(303)이 형성된 픽셀영역과; 상기 결과물의 상부전면에 적층 형성된 SiNx 재질의 제1절연막(307) 및 BCB 또는 포토아크릴 재질의 제2절연막(308)과; 상기 제2절연막(308) 상의 박막 트랜지스터 영역에 패터닝된 커패시터의 하부전극(309)과; 상기 커패시터의 하부전극(309) 및 제2절연막(308)의 상부전면에 형성된 SiNx 재질의 제3절연막(310)과; 상기 제3절연막(310)의 상부전면에 형성되며, 상기 커패시터의 하부전극(309)과 이격되도록 상기 제1 내지 제3절연막(307,308,310)의 일부가 식각된 콘택홀을 통해 상기 드레인전극(306)과 접속되는 픽셀전극(311)으로 구성된다.
상기한 바와같은 본 발명의 제3실시예에 따른 액정 표시장치의 제조방법은 도13a 내지 도13f의 수순단면도에 도시한 바와같다.
먼저, 도13a에 도시한 바와같이 유리기판(301)의 상부에 전극물질을 형성한 다음 제1마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 박막 트랜지스터 영역의 상부에 게이트전극(302)을 선택적으로 패터닝한다.
그리고, 도13b에 도시한 바와같이 상기 게이트전극(302)을 포함한 유리기판(301)의 상부전면에 SiNx 재질의 게이트절연막(303)을 형성한 다음 비정질실리콘층(304A)/고농도의 엔 도핑 비정질실리콘층(304B)이 적층된 액티브층(304)을 형성하고, 제2마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 액티브층(304)이 상기 박막 트랜지스터 영역 상에 선택적으로 잔류하도록 식각한다.
그리고, 도13c에 도시한 바와같이 상기 결과물의 상부에 전극물질을 형성한 다음 제3마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 액티브층(304) 상부의 양측에 이격되는 소스/드레인전극(305,306)을 형성한다.
그리고, 도13d에 도시한 바와같이 상기 결과물의 상부에 SiNx 재질의 제1절연막(307)과 BCB 또는 포토 아크릴 재질의 제2절연막(308)을 적층 형성한 다음 상부전면에 전극물질을 형성하고, 제4마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 박막 트랜지스터 영역 상의 제2절연막(308) 상부에 커패시터의 하부전극(309)을 패터닝한다. 이때, 커패시터의 하부전극(309)은 상기 드레인전극(306)과 완전히 오버-랩되지 않도록 하여 후속 공정의 콘택홀을 통해 드레인전극(306)과 픽셀전극(311)이 접속되도록 한다.
그리고, 도13e에 도시한 바와같이 상기 결과물의 상부전면에 SiNx 재질의 제3절연막(310)을 형성한 다음 제5마스크(도면상에 미도시)를 통해 포토리소그래피를 실시하여 상기 커패시터의 하부전극(309)과 이격되며, 상기 드레인전극(306)의 일부가 노출되도록 제3 내지 제1절연막(310,308,307)을 식각하여 콘택홀을 형성한다.
그리고, 도13f에 도시한 바와같이 상기 결과물의 상부전면에 픽셀전극(311)을 형성한다.
상기한 바와같은 본 발명의 제3실시예에 따른 액정 표시장치의 구조 및 그 제조방법은 본 발명의 제1실시예와 같이 1차 불량 테스트를 실시하여 양품만을 선별할 수는 없지만, 도14의 평면도에 도시한 바와같이 제2실시예의 평면도인 도12에 비하여 콘택 갯수를 줄임에 따라 제2실시예의 효과를 그대로 얻을 수 있으면서도 마스크 사용갯수를 1회 줄일 수 있게 되어 공정 단순화 및 비용절감의 효과를 제2실시예의 효과에 덧붙여 얻을 수 있게 된다.
상술한 바와같이 본 발명에 의한 액정 표시장치 및 그 제조방법은 다음과 같은 효과를 갖는다.
먼저, 제1실시예의 경우에는 픽셀전극을 형성하고, 1차 불량 테스트를 실시하여 양품만을 선별한 다음 후속 공정을 진행함에 따라 불필요한 기자재의 낭비를 최소화할 수 있으며, BCB 또는 포토 아크릴 재질의 제2절연막을 충분히 높은 두께로 형성한 다음 박막 트랜지스터 영역 상부에 별도로 커패시터를 형성함에 따라 개구율이 향상되는 효과가 있으며, 종래와 동일한 개구율을 갖도록 하는 경우에는 게이트라인이나 데이터라인에 전기적 부하를 주지 않으면서 커패시터 형성영역을 확장하여 커패시턴스를 증가시킬 수 있는 효과가 있다.
그리고, 제2실시예의 경우에는 상기 제1실시예와 같이 1차 불량 테스트를 실시하여 양품만을 선별할 수는 없지만, BCB 또는 포토 아크릴 재질의 제2절연막을 충분히 높은 두께로 형성한 다음 박막 트랜지스터 영역 상부에 별도로 커패시터의 하부전극, 제3절연막 및 픽셀전극으로 이루어지는 커패시터를 형성함에 따라 개구율이 향상되는 효과가 있으며, 종래와 동일한 개구율을 갖도록 하는 경우에는 게이트라인이나 데이터라인에 전기적 부하를 주지 않으면서 커패시터 형성영역을 확장하여 커패시턴스를 증가시킬 수 있는 효과가 있다.
또한, 상기 픽셀전극이 BCB 또는 포토 아크릴 재질의 제2절연막을 통해 충분한 두께로 게이트라인 및 데이터라인과 이격되므로, 픽셀전극과 게이트라인 및 데이터라인을 오버-랩시키는 경우에도 배선 및 박막 트랜지스터의 특성이 열화되지 않으며, 이에 따라 픽셀전극과 게이트라인 및 데이터라인을 오버-랩 시킬 수 있게 되어 개구율을 더욱 향상되며, 아울러 픽셀전극과 게이트라인 및 데이터라인을 오버-랩 시킴에 따라 빛샘현상을 방지하기 위한 블랙 메트릭스를 형성하지 않아도 되므로, 공정의 단순화 및 비용절감에 기여할 수 있는 효과가 있다.
그리고, 제3실시예의 경우에는 상기 제1실시예와 같이 1차 불량 테스트를 실시하여 양품만을 선별할 수는 없지만, 상기 제2실시예의 효과를 그대로 얻을 수 있으면서도 마스크 사용갯수를 1회 줄일 수 있게 되어 제2실시예의 효과에 덧붙여 공정 단순화 및 비용절감의 효과를 얻을 수 있다.
Claims (9)
- 유리기판의 상부에 정의되고, 게이트전극, 게이트절연막, 액티브층, 소스전극 및 드레인전극으로 구성된 박막 트랜지스터가 형성된 박막 트랜지스터 영역과 픽셀영역과;상기 유리기판의 박막트랜지스터영역과 픽셀영역의 상부전면에 형성되며, 상기 드레인전극의 일부분을 노출시키는 콘택홀이 구비된 제1절연막과;상기 픽셀영역의 제1절연막 상부에 형성되며, 상기 박막 트랜지스터 영역의 노출된 드레인전극과 접속되는 픽셀전극과;상기 픽셀전극을 포함한 제1절연막의 상부전면에 형성되며, 상기 픽셀전극과 드레인전극의 접속영역을 노출시키는 콘택홀이 구비된 제2절연막과;상기 박막 트랜지스터 영역의 제2절연막 상부에 패터닝되며, 상기 노출된 픽셀전극과 드레인전극의 접속영역에 접속되는 커패시터의 하부전극과;상기 커패시터의 하부전극을 포함한 제2절연막의 상부전면에 형성되는 제3절연막과; 및상기 박막 트랜지스터 영역의 제3절연막 상부에 형성되는 커패시터의 상부전극을 포함하여 구성되는 것을 특징으로 하는 액정 표시장치의 구조.
- 제 1 항에 있어서, 상기 제2절연막은 BCB 또는 포토 아크릴 재질인 것을 특징으로 하는 액정 표시장치의 구조.
- 유리기판의 박막 트랜지스터 영역에 게이트전극을 패터닝하는 공정과;상기 게이트전극을 포함한 유리기판의 상부전면에 게이트절연막과 액티브층을 형성하고, 상기 액티브층이 상기 박막 트랜지스터 영역 상에 잔류하도록 식각하는 공정과;상기 식각된 액티브층과 게이트절연막을 포함한 유리기판의 상부전면에 전극물질을 형성한 다음 이를 선택적으로 패터닝하여 상기 액티브층 상부의 양측에 이격되는 소스/드레인 전극을 형성하는 공정과;상기 소스/드레인 전극을 포함한 유리기판의 상부에 제1절연막을 형성한 다음 이를 선택적으로 식각하여 상기 드레인 전극의 일부분을 노출시키는 콘택홀을 형성하는 공정과;상기 제1콘택홀과 제1절연막의 상부에 전극물질을 형성한 다음 이를 패터닝하여 픽셀영역 상의 게이트절연막 상부에 픽셀전극을 형성함과 동시에 그 픽셀전극을 상기 박막 트랜지스터 영역에 노출된 드레인 전극과 접속시키는 공정과;상기 픽셀전극을 포함한 제1절연막의 상부전면에 제2절연막을 형성한 다음 상기 픽셀전극과 드레인 전극의 접속영역이 노출되도록 상기 제2절연막을 선택적으로 식각하는 공정과;상기 제2절연막과 픽셀전극의 노출된 일부분상에 전극물질을 형성한 다음 이를 패터닝하여 상기 박막 트랜지스터 영역 상에 상기 노출된 픽셀전극과 드레인 전극의 접속영역과 접속되는 커패시터의 하부전극을 형성하는 공정과; 및상기 커패시터의 하부전극을 포함한 제2절연막의 상부전면에 제3절연막을 형성한 다음 제3절연막의 상부에 전극물질을 형성하고, 패터닝하여 상기 박막 트랜지스터 영역 상에 선택적으로 커패시터의 상부전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 3 항에 있어서, 상기 픽셀영역 상의 게이트절연막 상부에 픽셀전극을 형성함과 동시에 그 픽셀전극을 상기 박막 트랜지스터 영역에 노출된 드레인 전극과 접속시키는 공정을 실시한후 픽셀전극 형성이 완료된 유리기판으로부터 1차 불량 테스트를 실시하여 양품을 선별하고, 그 양품에 한해서 후속 공정인 제2절연막, 커패시터 하부전극, 제3절연막 및 커패시터 상부전극을 형성하는 공정을 더 포함하는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 제 3 항에 있어서, 상기 제2절연막은 BCB 또는 포토 아크릴 재질로 형성한 것을 특징으로 하는 액정 표시장치의 제조방법.
- 유리기판의 상부에 게이트전극에 정의되고, 게이트절연막, 액티브층, 소스전극 및 드레인전극으로 구성된 박막 트랜지스터가 형성된 박막 트랜지스터 영역과 픽셀영역과;상기 유리기판의 박막트랜지스터영역과 픽셀영역의 상부전면에 형성된 제1절연막 및 제2절연막과;상기 박막 트랜지스터 영역의 제2절연막상에 형성된 커패시터의 하부전극과;상기 커패시터의 하부전극과 이격되며, 제1,제2절연막의 일부가 식각되어 형성된 제1콘택홀을 통해 상기 드레인전극과 접속되는 콘택전극과;상기 콘택전극과 커패시터 하부전극을 포함한 제2절연막의 상부전면에 형성됨과 아울러 상기 콘택전극의 일부가 노출되도록 제2콘택홀이 구비된 제3절연막과; 및상기 제3절연막의 상부전면에 형성됨과 아울러 상기 제2콘택홀을 통해 상기 콘택전극과 접속되는 픽셀전극을 구비하여 구성되는 것을 특징으로 하는 액정 표시장치의 구조.
- 유리기판의 박막 트랜지스터 영역에 게이트전극을 패터닝하는 공정과;상기 게이트전극을 포함한 유리기판의 상부전면에 게이트절연막을 형성한 다음 게이트절연막의 상부에 액티브층을 형성하고, 이를 패터닝을 실시하여 상기 액티브층이 상기 박막 트랜지스터 영역 상에 잔류하도록 식각하는 공정과;상기 식각된 액티브층과 게이트절연막을 포함한 유리기판의 상부전면에 전극물질을 형성한 다음 이를 선택적으로 패터닝하여 상기 액티브층 상부의 양측에 이격되는 소스/드레인 전극을 형성하는 공정과;상기 소스/드레인 전극을 포함한 유리기판의 상부에 제1,제2절연막을 적층 형성한 다음 상기 드레인전극의 일부분이 노출되도록 상기 제2절연막 및 제1절연막을 선택적으로 식각하여 제1콘택홀을 형성하는 공정과;상기 제1콘택홀과 제1, 2 절연막의 상부전면에 전극물질을 형성한 다음 패터닝하여 박막 트랜지스터 영역 상의 제2절연막 상부에 커패시터의 하부전극을 형성함과 아울러 그 커패시터의 하부전극과 소정거리 이격되어 상기 제1콘택홀을 통해 드레인전극과 접속되는 콘택전극을 형성하는 공정과;상기 콘택전극과 커패시터의 하부전극을 포함한 제2절연막의 상부전면에 제3절연막을 형성한 다음 상기 콘택전극의 일부분이 노출되도록 상기 제3절연막을 선택적으로 식각하여 제2콘택홀을 형성하는 공정과; 및상기 제2콘택홀을 포함한 제3절연막의 상부전면에 픽셀전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정 표시장치의 제조방법.
- 유리기판의 상부에 게이트전극, 게이트절연막, 액티브층, 소스전극 및 드레인전극으로 구성된 박막 트랜지스터가 형성된 박막 트랜지스터 영역과 픽셀영역과;상기 유리기판의 박막트랜지스터영역과 픽셀영역의 상부전면에 형성된 제1절연막 및 제2절연막과;상기 제2절연막 상의 박막 트랜지스터 영역에 형성된 커패시터의 하부전극과;상기 커패시터의 하부전극 및 제2절연막의 상부전면에 형성된 제3절연막과; 및상기 제3절연막의 상부전면에 형성됨과 아울러 상기 커패시터의 하부전극과 이격되도록 제1 내지 제3절연막의 일부가 식각된 콘택홀을 통해 상기 드레인전극과 접속되는 픽셀전극을 구비하여 구성되는 것을 특징으로 하는 액정 표시장치의 구조.
- 유리기판의 박막 트랜지스터 영역에 게이트전극을 패터닝하는 공정과;상기 게이트전극을 포함한 유리기판의 상부전면에 게이트절연막을 형성한 다음 게이트절연막의 상부에 액티브층을 형성하고, 이를 패터닝을 실시하여 상기 액티브층이 상기 박막 트랜지스터 영역 상에 잔류하도록 식각하는 공정과;상기 식각된 액티브층과 게이트절연막을 포함한 유리기판의 상부전면에 전극물질을 형성한 다음 이를 선택적으로 패터닝하여 상기 액티브층 상부의 양측에 이격되는 소스/드레인 전극을 형성하는 공정과;상기 소스/드레인전극을 포함한 유리기판의 상부에 제1,제2절연막을 적층 형성한 다음 제2절연막의 상부에 전극물질을 형성하고, 이를 패터닝하여 상기 박막 트랜지스터 영역 상의 제2절연막 상부에 커패시터의 하부전극을 형성하는 공정과;상기 커패시터의 하부전극을 포함한 제2절연막의 상부전면에 제3절연막을 형성한 다음 상기 커패시터의 하부전극과 이격되며, 상기 드레인전극의 일부분이 노출되도록 제3 내지 제1절연막을 식각하여 콘택홀을 형성하는 공정과; 및상기 콘택홀을 포함한 제3절연막의 상부전면에 픽셀전극을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 액정 표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010035333A KR100807581B1 (ko) | 2001-06-21 | 2001-06-21 | 액정 표시장치의 구조 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010035333A KR100807581B1 (ko) | 2001-06-21 | 2001-06-21 | 액정 표시장치의 구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020096630A KR20020096630A (ko) | 2002-12-31 |
| KR100807581B1 true KR100807581B1 (ko) | 2008-02-28 |
Family
ID=27710301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010035333A KR100807581B1 (ko) | 2001-06-21 | 2001-06-21 | 액정 표시장치의 구조 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100807581B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7838886B2 (en) | 2008-08-26 | 2010-11-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101226653B1 (ko) * | 2006-06-28 | 2013-01-25 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1010580A (ja) * | 1996-06-25 | 1998-01-16 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| KR19980080760A (ko) * | 1997-03-28 | 1998-11-25 | 야마자끼순페이 | 액티브 매트릭스형 액정표시장치 |
| KR19990006609A (ko) * | 1997-06-05 | 1999-01-25 | 야스카와 히데아키 | 액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기 |
| KR20000017071A (ko) * | 1998-08-06 | 2000-03-25 | 야마자끼 순페이 | 반도체 소자 및 그 제조방법 |
| JP2000267128A (ja) * | 1999-03-17 | 2000-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
-
2001
- 2001-06-21 KR KR1020010035333A patent/KR100807581B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1010580A (ja) * | 1996-06-25 | 1998-01-16 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| KR19980080760A (ko) * | 1997-03-28 | 1998-11-25 | 야마자끼순페이 | 액티브 매트릭스형 액정표시장치 |
| KR19990006609A (ko) * | 1997-06-05 | 1999-01-25 | 야스카와 히데아키 | 액정 패널용 기판, 액정 패널 및 이것을 사용한 전자기기 |
| KR20000017071A (ko) * | 1998-08-06 | 2000-03-25 | 야마자끼 순페이 | 반도체 소자 및 그 제조방법 |
| JP2000267128A (ja) * | 1999-03-17 | 2000-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7838886B2 (en) | 2008-08-26 | 2010-11-23 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| US8183570B2 (en) | 2008-08-26 | 2012-05-22 | Samsung Electronics Oc., Ltd. | Thin film transistor array panel |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020096630A (ko) | 2002-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100303134B1 (ko) | 액정표시소자및그제조방법. | |
| KR100223153B1 (ko) | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| US6001539A (en) | Method for manufacturing liquid crystal display | |
| KR100248124B1 (ko) | 박막트랜지스터액정표시장치및그제조방법 | |
| KR100796756B1 (ko) | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100859524B1 (ko) | 박막 트랜지스터 기판 | |
| KR100285126B1 (ko) | 액정표시장치및그제조방법 | |
| KR20010062453A (ko) | 액정 표시 장치 및 그의 제조 방법 | |
| KR20010040183A (ko) | 액티브 매트릭스 액정 표시 패널 | |
| JPH1048664A (ja) | 液晶表示装置及びその製造方法 | |
| US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
| JP3600112B2 (ja) | 液晶表示装置の製造方法 | |
| KR100807581B1 (ko) | 액정 표시장치의 구조 및 그 제조방법 | |
| US6746887B1 (en) | Method of preventing a data pad of an array substrate from overetching | |
| KR100222896B1 (ko) | 액정 표시 장치의 전극 배선 형성방법 | |
| KR0145901B1 (ko) | 화소결함을 복구할 수 있는 액정 디스플레이 소자 및 그 제조방법 | |
| KR20020056235A (ko) | 액정 디스플레이 패널 및 그 제조방법 | |
| KR100259611B1 (ko) | 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20080058762A (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| KR100502091B1 (ko) | 유기 절연막을 이용한 액정 표시 장치 및 그 제조 방법 | |
| KR20070102384A (ko) | 픽셀 구조체 제조방법 | |
| US6462793B1 (en) | Liquid crystal display device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |