KR20070102384A - 픽셀 구조체 제조방법 - Google Patents
픽셀 구조체 제조방법 Download PDFInfo
- Publication number
- KR20070102384A KR20070102384A KR1020070002288A KR20070002288A KR20070102384A KR 20070102384 A KR20070102384 A KR 20070102384A KR 1020070002288 A KR1020070002288 A KR 1020070002288A KR 20070002288 A KR20070002288 A KR 20070002288A KR 20070102384 A KR20070102384 A KR 20070102384A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- region
- pattern
- data line
- scan line
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 188
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 239000011241 protective layer Substances 0.000 claims description 23
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 3
- 238000005530 etching Methods 0.000 description 9
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
Claims (19)
- 기판 상에 게이트, 적어도 하나의 제1 보조 패턴 및 상기 게이트에 연결된 주사선을 형성하고;절연층, 반도체층, 오믹콘택층 및 포토레지스트층을 차례로 형성하고;상기 포토레지스트층 상에 노광 및 현상 공정을 수행하여 제1 영역 및 제2 영역을 형성하고 상기 주사선 및 상기 보조 패턴 상부의 상기 오믹콘택층을 노출시키되, 상기 제1 영역은 상기 게이트 및 상기 주사선의 일부 상부의 상기 오믹콘택층을 덮고, 상기 제2 영역은 상기 제1 영역에 의해 덮이지 않고 노출되지 않은 오믹 콘택층의 다른 부분을 덮고;상기 노출된 오믹콘택층과 반도체층을 제거하여 상기 절연층의 일부를 노출시키고, 상기 제2 영역을 제거하고;상기 노출된 절연층, 상기 오믹콘택층 및 상기 반도체층을 제거하여 게이트 절연층 및 채널층을 형성하고, 상기 제1 영역을 제거하고;소스, 드레인, 적어도 하나의 제2 보조 패턴, 및 상기 소스에 연결된 데이터 선을 형성하되, 상기 데이터 선 및 상기 제1 보조 패턴이 병렬 연결되고, 상기 제2 보조 패턴 및 상기 주사선이 병렬 연결되고;상기 소스와 드레인 사이의 상기 오믹콘택층을 제거하여 박막 트랜지스터를 완성하고;보호층, 및 상기 보호층을 관통하여 상기 박막 트랜지스터에 전기적으로 연 결된 픽셀 전극을 형성하는 것을 포함하는 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 절연층, 상기 반도체층 및 상기 오믹콘택층은 차례로 형성되는 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 게이트, 상기 주사선 및 상기 제1 보조 패턴이 상기 기판 상에 형성될 때, 하부 전극선이 상기 기판 상에 더 형성되고;상기 포토레지스트층의 제1 영역은 상기 하부 전극선 상부의 상기 오믹콘택층의 일부를 덮고;상기 소스, 상기 드레인, 상기 데이터 선 및 상기 제2 보조 패턴이 형성될 때, 상부 전극이 상기 하부 전극선 상부에 더 형성되어 저장 커패시터를 형성하는 픽셀 구조체 제조방법.
- 청구항 3에 있어서,상기 보호층이 형성된 후, 상기 보호층 내에 제1 콘택 개구부 및 제2 콘택 개구부를 형성하는 단계를 더 포함하여, 상기 픽셀 전극이 상기 보호층 상에 형성된 후, 상기 픽셀 전극이 상기 제1 콘택 개구부 및 상기 제2 콘택 개구부를 통해 각각 상기 드레인 및 상기 상부 전극에 전기적으로 연결되는 픽셀 구조체 제조방 법.
- 청구항 1에 있어서,상기 게이트, 상기 주사선 및 상기 제1 보조 패턴이 상기 기판 상에 형성될 때, 상기 주사선에 전기적으로 연결된 주사선 단자가 상기 기판 상에 더 형성되고, 또한 제1 도전 패턴이 상기 기판 상에 더 형성되고;상기 게이트 절연층은 상기 주사선 단자의 일부 및 상기 제1 도전 패턴의 일부를 더 노출시키고;상기 소스, 상기 드레인, 상기 데이터 선 및 상기 제2 보조 패턴이 형성될 때, 상기 데이터 선에 전기적으로 연결된 데이터 선 단자 및 제2 도전 패턴이 더 형성되되, 상기 데이터 선 단자는 상기 노출된 제1 도전 패턴에 전기적으로 연결되고, 상기 제2 도전 패턴은 상기 노출된 주사선 단자에 전기적으로 연결되는 픽셀 구조체 제조방법.
- 청구항 5에 이어서,상기 픽셀 전극이 형성될 때, 상기 데이터 선 단자 및 상기 제2 도전 패턴 상부에 제1 콘택 패턴 및 제2 콘택 패턴을 각각 형성하는 단계를 더 포함하되, 상기 제1 콘택 패턴은 상기 데이터 선 단자에 전기적으로 연결되고, 상기 제2 콘택 패턴은 상기 제2 도전 패턴에 전기적으로 연결되는 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 제1 영역 및 제2 영역을 갖는 포토레지스트층은 해프톤 마스크 또는 슬릿 마스크를 사용한 노광 공정에 의해 형성되는 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 보호층은 무기 유전층, 유기 평탄화층 또는 이들의 조합을 포함하는 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 포토레지스트층의 제1 영역의 두께는 제2 영역의 그것보다 더 두꺼운 픽셀 구조체 제조방법.
- 청구항 1에 있어서,상기 소스와 드레인 사이의 상기 오믹콘택층을 제거하는 단계는 상기 반도체층의 두께 일부를 제거하는 것을 더 포함하는 픽셀 구조체 제조방법.
- 기판 상에 게이트, 상기 게이트에 연결된 주사선 및 적어도 하나의 제1 보조 패턴을 형성하고;절연층, 반도체층, 오믹콘택층 및 포토레지스트층을 차례로 형성하고;상기 포토레지스트층 상에 노광 공정 및 현상 공정을 수행하여 제1 영역 및 제2 영역을 형성하되, 상기 제1 영역은 상기 주사선의 일부 및 상기 게이트의 일부 상부의 상기 오믹콘택층을 덮고, 상기 제2 영역은 상기 제1 영역에 인접하고;상기 포토레지스트층에 의해 덮이지 않은 상기 오믹콘택층과 반도체층을 제거하여 상기 절연층의 일부를 노출시키고, 상기 제2 영역을 제거하고;상기 제1 영역에 의해 덮이지 않은 상기 오믹콘택층, 및 상기 반도체층 두께의 일부를 제거하고 또한 상기 노출된 절연층을 제거하여 채널층 및 게이트 절연층을 형성하고, 상기 제1 영역을 제거하고;소스, 드레인, 적어도 하나의 제2 보조 패턴, 및 상기 소스에 연결된 데이터 선을 형성하여 박막 트랜지스터를 완성하되, 상기 데이터 선 및 상기 제1 보조 패턴이 병렬 연결되고, 상기 제2 보조 패턴 및 상기 주사선이 병렬 연결되고;보호층, 및 상기 보호층을 관통하여 상기 박막 트랜지스터에 전기적으로 연결된 픽셀 전극을 형성하는 것을 포함하는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 절연층, 상기 반도체층 및 상기 오믹콘택층은 차례로 형성되는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 게이트, 상기 주사선 및 상기 제1 보조 패턴이 상기 기판상에 형성될 때, 하부 전극선이 상기 기판상에 더 형성되고;상기 포토레지스트층의 제1 영역은 상기 하부 전극선 상부의 상기 오믹콘택층의 일부를 덮고;상기 소스, 상기 드레인, 상기 데이터 선 및 상기 제2 보조 패턴이 형성될 때, 상부 전극이 상기 하부 전극선 상부에 더 형성되어 저장 커패시터를 형성하는 픽셀 구조체 제조방법.
- 청구항 13에 있어서,상기 보호층이 형성된 후, 상기 보호층 내에 제1 콘택 개구부 및 제2 콘택 개구부를 형성하는 단계를 더 포함하여, 상기 픽셀 전극이 상기 보호층 상에 형성된 후, 상기 픽셀 전극이 상기 제1 콘택 개구부 및 상기 제2 콘택 개구부를 통해 각각 상기 드레인 및 상기 상부 전극에 전기적으로 연결되는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 게이트, 상기 주사선 및 상기 제1 보조 패턴이 상기 기판 상에 형성될 때, 상기 주사선에 전기적으로 연결된 주사선 단자가 상기 기판 상에 더 형성되고, 또한 제1 도전 패턴이 상기 기판 상에 형성되고;상기 게이트 절연층은 상기 주사선 단자의 일부 및 상기 제1 도전 패턴의 일부를 더 노출시키고;상기 소스, 상기 드레인, 상기 데이터 선 및 상기 제2 보조 패턴이 형성될 때, 상기 데이터 선에 전기적으로 연결된 데이터 선 단자 및 제2 도전 패턴이 더 형성되되, 상기 데이터 선 단자는 상기 노출된 제1 도전 패턴에 전기적으로 연결되고, 상기 제2 도전 패턴은 상기 노출된 주사선 단자에 전기적으로 연결되는 픽셀 구조체 제조방법.
- 청구항 15에 이어서,상기 픽셀 전극이 형성될 때, 상기 데이터 선 단자 및 상기 제2 도전 패턴 상부에 제1 콘택 패턴 및 제2 콘택 패턴을 각각 형성하는 것을 더 포함하되, 상기 제1 콘택 패턴은 상기 데이터 선 단자에 전기적으로 연결되고, 상기 제2 콘택 패턴은 상기 제2 도전 패턴에 전기적으로 연결되는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 제1 영역 및 제2 영역을 갖는 포토레지스트층은 해프톤 마스크 또는 슬릿 마스크를 사용한 노광 공정에 의해 형성되는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 보호층은 무기 유전층, 유기 평탄화층 또는 이들의 조합을 포함하는 픽셀 구조체 제조방법.
- 청구항 11에 있어서,상기 포토레지스트층의 제1 영역의 두께는 제2 영역의 그것보다 더 두꺼운 픽셀 구조체 제조방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW095113330A TWI294185B (en) | 2006-04-14 | 2006-04-14 | Manufacturing method of a pixel structure |
TW95113330 | 2006-04-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070102384A true KR20070102384A (ko) | 2007-10-18 |
KR100848506B1 KR100848506B1 (ko) | 2008-07-28 |
Family
ID=38626360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070002288A KR100848506B1 (ko) | 2006-04-14 | 2007-01-09 | 픽셀 구조체 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7700388B2 (ko) |
JP (1) | JP4512600B2 (ko) |
KR (1) | KR100848506B1 (ko) |
TW (1) | TWI294185B (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100044890A1 (en) * | 2007-03-22 | 2010-02-25 | Hideo Ochi | Semiconductor substrate manufacture apparatus, semiconductor substrate manufacture method, and semiconductor substrate |
FR2959350B1 (fr) * | 2010-04-26 | 2012-08-31 | Commissariat Energie Atomique | Procede de fabrication d?un dispositif microelectronique et dispositif microelectronique ainsi fabrique |
TWI609214B (zh) * | 2017-01-06 | 2017-12-21 | 友達光電股份有限公司 | 畫素結構 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0616904A (ja) | 1992-07-02 | 1994-01-25 | Matsushita Electric Works Ltd | 封止用エポキシ樹脂成形材料 |
JPH06160904A (ja) * | 1992-11-26 | 1994-06-07 | Matsushita Electric Ind Co Ltd | 液晶表示装置とその製造方法 |
JP3536762B2 (ja) * | 2000-02-04 | 2004-06-14 | 松下電器産業株式会社 | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |
US6678018B2 (en) * | 2000-02-10 | 2004-01-13 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same |
KR100695303B1 (ko) * | 2000-10-31 | 2007-03-14 | 삼성전자주식회사 | 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법 |
KR20020064022A (ko) | 2001-01-31 | 2002-08-07 | 삼성전자 주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
TW490857B (en) * | 2001-02-05 | 2002-06-11 | Samsung Electronics Co Ltd | Thin film transistor array substrate for liquid crystal display and method of fabricating same |
JP2002368011A (ja) * | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | 絶縁ゲート型トランジスタと液晶表示装置 |
KR100796795B1 (ko) * | 2001-10-22 | 2008-01-22 | 삼성전자주식회사 | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
JP2005506712A (ja) * | 2001-10-23 | 2005-03-03 | サムスン エレクトロニクス カンパニー リミテッド | 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法 |
KR100853220B1 (ko) * | 2002-04-04 | 2008-08-20 | 삼성전자주식회사 | 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법 |
JP2004054069A (ja) | 2002-07-23 | 2004-02-19 | Advanced Display Inc | 表示装置及び表示装置の断線修復方法 |
KR100886241B1 (ko) * | 2002-09-10 | 2009-02-27 | 엘지디스플레이 주식회사 | 액정표시소자의 제조방법 |
TWI220775B (en) * | 2003-10-03 | 2004-09-01 | Ind Tech Res Inst | Multi-layered complementary wire structure and manufacturing method thereof |
KR101189143B1 (ko) | 2004-03-31 | 2012-10-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
KR100628272B1 (ko) * | 2004-06-30 | 2006-09-27 | 엘지.필립스 엘시디 주식회사 | Cot형 액정표시소자의 제조방법 |
-
2006
- 2006-04-14 TW TW095113330A patent/TWI294185B/zh active
- 2006-11-28 US US11/563,824 patent/US7700388B2/en active Active
-
2007
- 2007-01-09 KR KR1020070002288A patent/KR100848506B1/ko active IP Right Grant
- 2007-01-24 JP JP2007014145A patent/JP4512600B2/ja active Active
-
2010
- 2010-02-05 US US12/701,054 patent/US7858413B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW200739918A (en) | 2007-10-16 |
US7700388B2 (en) | 2010-04-20 |
US20070243648A1 (en) | 2007-10-18 |
TWI294185B (en) | 2008-03-01 |
JP4512600B2 (ja) | 2010-07-28 |
KR100848506B1 (ko) | 2008-07-28 |
US20100136720A1 (en) | 2010-06-03 |
US7858413B2 (en) | 2010-12-28 |
JP2007286598A (ja) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
US8278157B2 (en) | Methods for fabricating array substrates | |
US8778710B2 (en) | Display substrate and method of fabricating the same | |
WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
US7105872B2 (en) | Thin film semiconductor element and method of manufacturing the same | |
JP2002190598A (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
US8143624B2 (en) | Display device and method of manufacturing the same | |
KR100848506B1 (ko) | 픽셀 구조체 제조방법 | |
KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100848100B1 (ko) | 박막 트랜지스터 기판 및 그의 제조방법 | |
TW584908B (en) | Method of manufacturing IPS-LCD by using 4-mask process | |
KR20130047006A (ko) | 표시 기판 및 이의 제조 방법 | |
JP2006163244A (ja) | 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法 | |
KR101023323B1 (ko) | 액정표시장치 및 액정표시장치 제조방법 | |
KR20060088617A (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
KR20040046384A (ko) | 액정표시장치 및 그 제조방법 | |
KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
JP2000180890A (ja) | Tftアレイ基板及びこれを用いた液晶表示装置並びにtftアレイ基板の製造方法 | |
KR100878276B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
KR100783696B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR100729768B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20060059579A (ko) | 박막 트랜지스터 기판의 제조방법 | |
KR20060017330A (ko) | 박막 트랜지스터 기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140707 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150618 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160617 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190627 Year of fee payment: 12 |