CN103855087B - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103855087B
CN103855087B CN201410062127.6A CN201410062127A CN103855087B CN 103855087 B CN103855087 B CN 103855087B CN 201410062127 A CN201410062127 A CN 201410062127A CN 103855087 B CN103855087 B CN 103855087B
Authority
CN
China
Prior art keywords
via hole
layer
photoresist
film
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410062127.6A
Other languages
English (en)
Other versions
CN103855087A (zh
Inventor
严允晟
崔承镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410062127.6A priority Critical patent/CN103855087B/zh
Publication of CN103855087A publication Critical patent/CN103855087A/zh
Priority to US14/447,961 priority patent/US9379148B2/en
Application granted granted Critical
Publication of CN103855087B publication Critical patent/CN103855087B/zh
Priority to US15/170,003 priority patent/US9698171B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可减少构图工艺次数。该阵列基板的制备方法包括：在衬底基板上通过构图工艺形成薄膜晶体管；在形成有薄膜晶体管的基板上通过一次构图工艺形成包括第一过孔的有机透明绝缘层和包括第二过孔的第一透明电极层；第一过孔和第二过孔重叠且第一过孔的尺寸小于第二过孔的尺寸。用于阵列基板的制造。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
随着TFT-LCD（ThinFilmTransistor-LiquidCrystalDisplay，薄膜场效应晶体管液晶显示器）显示技术的不断发展，越来越多的新技术不断地被提出和应用，例如高分辨率、高开口率、GOA（GateonArray，阵列基板行驱动）技术等。目前，对于TFT-LCD而言，现有技术中对于多维电场型阵列基板通常需要栅金属层掩膜，有源层掩膜，源漏金属层掩膜，第一透明电极层掩膜，钝化层掩膜以及第二透明电极层掩膜构图工艺来制造，此外，为了减小电极间的寄生电容，通常还需要进行有机透明绝缘层掩膜；而每一次构图工艺中又分别包括成膜、曝光、显影、刻蚀和剥离等工艺。
然而，构图工艺的次数过多将直接导致产品的成本上升以及量产产品的产能降低，因此如何能够进一步减少构图工艺的次数也就成为了人们日益关注的问题。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置，可减少构图工艺次数，从而提升量产产品的产能，降低成本。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供一种阵列基板的制备方法，包括：在衬底基板上通过构图工艺处理形成薄膜晶体管；
在形成有所述薄膜晶体管的基板上，通过一次构图工艺处理形成包括第一过孔的有机透明绝缘层、以及位于所述有机透明绝缘层上方的包括所述第二过孔的第一透明电极层；其中，所述第一过孔和所述第二过孔重叠，且所述第一过孔的尺寸小于所述第二过孔的尺寸。
优选的，所述通过一次构图工艺处理形成包括第一过孔的有机透明绝缘层、以及位于所述有机透明绝缘层上方的包括所述第二过孔的所述第一透明电极层，具体包括：
在形成有所述薄膜晶体管的基板上，依次形成树脂层薄膜和透明导电薄膜，并在所述透明导电薄膜上形成光刻胶；
采用普通掩膜板对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；其中，所述光刻胶完全去除部分至少与待形成的所述第二过孔对应，且与待形成的所述第二过孔对应的所述光刻胶完全去除部分的宽度小于待形成的所述第二过孔的宽度；
采用湿法刻蚀工艺对所述光刻胶完全去除部分下方的所述透明导电薄膜进行过刻蚀，形成包括所述第二过孔的所述第一透明电极层；
采用灰化工艺去除所述第二过孔下方的所述树脂层薄膜，使形成在所述树脂层上的所述第一过孔的尺寸小于所述第二过孔的尺寸；
采用剥离工艺去除剩余的所述光刻胶。
进一步优选的，所述树脂层薄膜的厚度为1.0～2.5μm。
优选的，所述方法还包括：在形成有所述第一透明电极层的基板上，通过构图工艺处理依次形成包括第三过孔的钝化层和包括像素电极的第二透明电极层；其中，所述第三过孔和所述第二过孔重叠，且所述第三过孔的尺寸小于所述第二过孔的尺寸；所述像素电极至少通过所述第三过孔、所述第二过孔、所述第一过孔与所述薄膜晶体管的漏极电连接。
进一步的，所述方法还包括：在所述薄膜晶体管和所述有机透明绝缘层之间形成包括第四过孔的保护层；其中，所述第四过孔和所述第二过孔重叠，且所述第四过孔的尺寸小于所述第二过孔的尺寸；
在形成有所述薄膜晶体管的基板上，依次形成包括所述第四过孔的保护层、包括所述第一过孔的有机透明绝缘层、包括所述第二过孔的第一透明电极层、包括所述第三过孔的钝化层，具体包括：
在形成有所述薄膜晶体管的基板上形成保护层薄膜，并在所述保护层薄膜上方通过一次构图工艺处理形成包括所述第一过孔的有机透明绝缘层、以及包括所述第二过孔的所述第一透明电极层；
在形成有所述第一透明电极层的基板上形成钝化层薄膜，并通过一次构图工艺处理，形成包括所述第三过孔的钝化层和包括第四过孔的保护层。
优选的，所述在衬底基板上通过构图工艺处理形成薄膜晶体管，包括：
在衬底基板上通过一次构图工艺处理形成包括栅极的栅金属层，并形成栅绝缘层；
在形成有所述栅绝缘层的基板上通过一次构图工艺处理形成半导体有源层、包括源极、漏极的源漏金属层。
进一步的，所述通过一次构图工艺处理形成半导体有源层、包括源极、漏极的源漏金属层，具体包括：
在所述栅绝缘层上依次形成半导体有源层薄膜以及金属薄膜，并在所述金属薄膜上形成光刻胶；
采用半阶掩模板或灰阶掩膜板对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分至少对应待形成的所述源极和所述漏极的区域，所述光刻胶半保留部分对待形成所述源极和所述漏极之间的区域，所述光刻胶完全去除部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分的所述源漏金属层薄膜和所述半导体有源层薄膜；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶，并刻蚀形成所述源极和所述漏极、以及所述半导体有源层；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
另一方面，提供一种阵列基板，包括：衬底基板、设置在所述衬底基板上的薄膜晶体管；
设置在所述薄膜晶体管上方的包括第一过孔的有机透明绝缘层、以及位于所述有机透明绝缘层上方的包括第二过孔的第一透明电极层；其中，所述第一过孔和所述第二过孔重叠，且所述第一过孔的尺寸小于所述第二过孔的尺寸；
其中，包括所述第一过孔的有机透明绝缘层和包括所述第二过孔的所述第一透明电极层通过一次构图工艺制备形成。
优选的，所述有机透明绝缘层的材料为树脂。
进一步的，所述有机透明绝缘层的厚度为1.0～2.5μm。
优选的，所述阵列基板还包括：设置在所述第一透明电极层上方的包括第三过孔的钝化层和位于所述钝化层上方的包括像素电极的第二透明电极层；其中，所述第三过孔和所述第二过孔重叠，且所述第三过孔的尺寸小于所述第二过孔的尺寸；所述像素电极至少通过所述第三过孔、所述第二过孔、所述第一过孔与所述薄膜晶体管的漏极电连接。
进一步的，所述阵列基板还包括：设置在所述薄膜晶体管和所述有机透明绝缘层之间的包括第四过孔的保护层；
所述第四过孔和所述第二过孔重叠，且所述第四过孔的尺寸小于所述第二过孔的尺寸；所述像素电极还通过所述第四过孔与所述漏极电连接；
其中，包括所述第四过孔的保护层和包括所述第三过孔的钝化层通过一次构图工艺制备形成。
再一方面，本发明实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。
本发明实施例提供了一种阵列基板及其制备方法、显示装置，一方面，通过在薄膜晶体管上方形成有机透明绝缘层，可以增加阵列基板表面的平整度；另一方面，通过一次构图工艺形成包括第一过孔的有机透明绝缘层和包括第二过孔的第一透明电极层，且所述第一过孔的尺寸小于所述第二过孔的尺寸，既可以避免后续制备的导电图案通过第一过孔和第二过孔时与第一透明电极层的短路，又可以减少构图工艺的次数，从而提升量产产品的产能，降低成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板制备方法的流程示意图；
图2-4为本发明实施例提供的一种制备阵列基板的过程示意图；
图5为本发明实施例提供的一种阵列基板的结构示意图一；
图6a-6e为本发明实施例提供的一种通过同一次构图工艺制备半导体有源层和包括源极、漏极的源漏金属层的过程示意图；
图7a-7e为本发明实施例提供的一种通过同一次构图工艺制备包括第一过孔的有机透明绝缘层和包括第二过孔的第一透明电极层的过程示意图；
图8a-8c为本发明实施例提供的一种通过同一次构图工艺制备包括第四过孔的保护层和包括第三过孔的钝化层的过程示意图；
图9为本发明实施例提供的一种阵列基板的结构示意图二。
附图标记：
10-衬底基板；20-薄膜晶体管；201-栅极；202-栅绝缘层；203-半导体有源层；203a-半导体有源层薄膜；204-源极；204a-金属层薄膜；205-漏极；206-数据线引线；30-有机透明绝缘层（树脂层）；30a-树脂层薄膜；301-第一过孔；302-第五过孔；40-第一透明电极层；40a-透明导电薄膜；401-第二过孔；402-第六过孔；50-钝化层；501-第三过孔；502-第七过孔；601-像素电极；602-透明电极保留图案；70-保护层；70a-保护层薄膜；701-第四过孔；702-第八过孔；80-光刻胶；801-光刻胶完全保留部分；802-光刻胶完全去除部分；803-光刻胶半保留部分；90-半阶掩膜板；901-完全不透明部分；902-完全透明部分；903-半透明部分。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板的制备方法，如图1所示，该方法包括如下步骤：
S01、如图2所示，在衬底基板10上通过一次构图工艺处理形成薄膜晶体管20。
其中，所述薄膜晶体管20包括栅极201、栅绝缘层202、半导体有源层203、源极204和漏极205。当然在形成所述栅极201的同时还可以形成与所述栅极201电连接的栅线（图中未标识出）、位于阵列基板周边区域的栅线引线（图中未标识出）等；在形成所述源极204和漏极205的同时还可以形成与源极204电连接的数据线（图中未标识处）、位于阵列基板周边区域的数据线引线206等。
此处，不对所述薄膜晶体管20的制备过程进行限定。其中，在形成半导体有源层203、包括源极204、漏极205的源漏金属层时例如可以通过两次构图工艺形成，具体包括：先通过一次构图工艺处理形成半导体有源层203，然后在形成有半导体有源层203的基板上再通过一次构图工艺处理形成包括源极204、漏极205、数据线、数据线引线206的源漏金属层。其中，在两次构图工艺中，均采用普通掩膜板进行曝光。在此情况下，参考图2所示，根据实际情况可以不形成数据线引线206下方、且与所述半导体有源层203同层的图案。
当然，根据所述薄膜晶体管20的结构，也可以通过一次构图工艺处理形成半导体有源层203、包括源极204、漏极205的源漏金属层时，具体可以为：在一次构图工艺中，采用半阶或灰阶掩模板进行曝光，从而形成半导体有源层203和包括源极204、漏极205、数据线、数据线引线206的源漏金属层。
S02、如图3所示，在形成有所述薄膜晶体管20的基板上通过一次构图工艺处理形成包括第一过孔301的有机透明绝缘层30、以及位于所述有机透明绝缘层30上方的包括所述第二过孔401的第一透明电极层40；其中，所述第一过孔301和所述第二过孔401重叠，且所述第一过孔301的尺寸小于所述第二过孔401的尺寸。
此处，例如可以将所述第一过孔301和所述第二过孔401与所述漏极205对应，并将所述第一透明电极层40作为公共电极，这样在后续形成像素电极时，便可以通过所述第一过孔301和第二过孔401与所述漏极205电连接，并避免与第一透明电极层40发生短路。
在此基础上，所述有机透明绝缘层30还可以包括位于阵列基板周边区域的第五过孔302，所述第一透明电极层40还可以包括位于阵列基板周边区域的第六过孔402，其中，所述第五过孔302和所述第六过孔402重叠，且所述第五过孔302的尺寸小于所述第六过孔402的尺寸。
此处，例如可以将第五过孔302和第六过孔402与所述数据线引线206对应，这样，便可以通过第五过孔302和第六过孔402将所述数据线引线206换层到阵列基板的上层，从而实现与驱动IC的连接。
需要说明的是，本发明实施例中，对于所述第一过孔301和第二过孔401的位置，可以根据后续形成的导电图案的作用、以及位于所述第一过孔301和第二过孔401下方的导电图案的作用进行设置，在此不做限定。
此外，对于所述第一透明电极层40，可以根据阵列基板的类型来限定其相应的功能，在此不做限定。
本发明实施例提供了一种阵列基板的制备方法，包括：在衬底基板10上通过构图工艺处理形成薄膜晶体管20；在形成有所述薄膜晶体管20的基板上，通过一次构图工艺处理形成包括第一过孔301的有机透明绝缘层30、以及位于所述有机透明绝缘层30上方的包括所述第二过孔401的第一透明电极层40；其中，所述第一过孔301和所述第二过孔401重叠，且所述第一过孔301的尺寸小于所述第二过孔401的尺寸；一方面，通过在薄膜晶体管20上方形成有机透明绝缘层30，可以增加阵列基板表面的平整度；另一方面，通过一次构图工艺形成包括第一过孔301的有机透明绝缘层30和包括第二过孔401的第一透明电极层40，且所述第一过孔301的尺寸小于所述第二过孔401的尺寸，既可以避免后续制备的导电图案通过第一过孔301和第二过孔401时与第一透明电极层40的短路，又可以减少构图工艺的次数，从而提升量产产品的产能，降低成本。
在所述第一过孔301和所述第二过孔401与所述漏极205对应的情况下，所述方法还包括如下步骤：
S03、如图4所示，在形成有所述第一透明电极层40的基板上形成钝化层薄膜，并通过一次构图工艺处理，形成包括第三过孔501的钝化层50；其中，所述第三过孔501和所述第二过孔401重叠，且所述第三过孔501的尺寸小于所述第二过孔401的尺寸。
当然，在第五过孔302和第六过孔402与所述数据线引线206对应的情况下，所述钝化层50还可以包括位于阵列基板周边区域的第七过孔502，且所述第七过孔502和所述第六过孔402重叠，但所述第七过孔502的尺寸小于所述第六过孔402的尺寸。
S04、如图5所示，在形成有所述钝化层50的基板上通过一次构图工艺处理形成包括像素电极601的第二透明电极层；其中，所述像素电极601至少通过所述第三过孔501、所述第二过孔401和所述第一过孔301与所述漏极205电连接。
其中，由于位于所述第一透明电极层40上的第二过孔401的尺寸大于位于有机透明绝缘层30上的第一过孔301和位于钝化层50的第三过孔501，因此，在像素电极601与所述漏极205电连接时，可以避免第一透明电极层40与所述像素电极601短路。
当然，所述第二透明电极层还可以包括位于阵列基板周边区域的透明电极保留图案602，所述透明电极保留图案602至少通过所述第七过孔502、第六过孔402、以及第五过孔302与所述数据线引线206电连接。
其中，由于位于所述第一透明电极层40上的第六过孔402的尺寸大于位于有机透明绝缘层30上的第五过孔302和位于钝化层50的第七过孔502，因此，在透明电极保留图案602与所述数据线引线206电连接时，可以避免第一透明电极层40与透明电极保留图案602短路。
需要说明的是，根据高级超维场转换型（Advanced-superDimensionalSwitching，简称ADS）阵列基板的原理，在像素电极和公共电极位于不同层的情况下，位于上方的电极需为条状电极，位于下方的电极需为板状电极，而由于第一透明电极层40被作为公共电极，且其为板状电极，因此，需将像素电极601做成条状电极。
此处，由于所述有机透明绝缘层30形成在包括像素电极601的第二透明电极层下方、薄膜晶体管20上方，其还可以减小降低栅极201与漏极205之间的寄生电容。
针对上述步骤S01，为了进一步的减少构图工艺的次数，本发明实施例优选为：参考图2所示，在衬底基板10上通过一次构图工艺处理形成包括栅极201的栅金属层，并形成栅绝缘层202；在形成有所述栅绝缘层202的基板上通过一次构图工艺处理形成半导体有源层203、包括源极204、漏极205、数据线（图中未标识出）、数据线引线206的源漏金属层。
在此基础上，所述通过一次构图工艺处理形成半导体有源层203、包括源极204、漏极205、数据线（图中未标识出）、数据线引线206的源漏金属层，具体的可以通过如下过程实现：
S101、如图6a所示，在所述栅绝缘层202上依次形成半导体有源层薄膜203a以及金属薄膜204a，并在所述金属薄膜上形成光刻胶80。
其中，所述半导体有源层薄膜203a可以是金属氧化物半导体有源层薄膜，也可以由一层非晶硅薄膜和一层n+非晶硅薄膜构成。
S102、如图6b所示，采用半阶掩膜板90对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分801、光刻胶半保留部分803和光刻胶完全去除部分802；其中，所述光刻胶完全保留部分801对应待形成的所述源极204、所述漏极205、数据线（图中未标识出）、数据线引线206的区域，所述光刻胶半保留部分803对待形成所述源极204和所述漏极205之间的区域，所述光刻胶完全去除部分802对应其他区域。
此处，首先对普通掩模板的工作原理加以说明，以便更好地理解半阶掩模板90的工作原理：
普通掩模板是指在透明衬底材料上形成具有特定图形的一层遮光金属层，以便实现所述光刻胶80选择性曝光的一种装置。其中，所述遮光金属层覆盖的区域是完全不透明的，而没有被所述遮光金属层覆盖的区域是完全透明的；通过所述普通掩模板对所述光刻胶80进行曝光，由于紫外光无法照射到与所述普通掩模板的完全不透明部分对应的部分光刻胶80，从而在显影后形成了所述光刻胶完全保留部分801，而与所述普通掩模板的完全透明部分对应的光刻胶80，在显影后形成了光刻胶完全去除部分802；这样以来，在刻蚀所述光刻胶覆盖的至少一层薄膜时，所述光刻胶完全保留部分801覆盖的薄膜均会被保留，而所述光刻胶完全去除部分802覆盖的薄膜均会被完全刻蚀去除，从而形成具有特性图案的至少一层图案层。
通过采用所述普通掩模板，上述的至少一层图案层形成的图案均相同；而当需要通过一次构图工艺得到不同图案的至少两层图案层时，就需要采用所述半阶掩膜板90。
参考图6b所示，所述半阶掩膜板90与所述普通掩膜板相比，所述半阶掩膜板90除包括完全不透明部分901和完全透明部分902外，还包括半透明部分903；即：半阶掩膜板90是指在透明衬底材料上在某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层；其中，所述半透光的遮光金属层的厚度小于所述完全不透光的遮光金属层的厚度；此外，可以通过调节所述半透光的遮光金属层的厚度来改变所述半透光的遮光金属层对紫外光的透过率。
基于上述描述，所述半阶掩膜板90工作原理说明如下：通过控制所述半阶掩膜板90上不同区域处遮光金属层的厚度，使曝光在不同区域的透过光的强度有所不同，从而使光刻胶80进行有选择性的曝光、显影后，形成与所述半阶掩膜板90的完全不透明部分901、半透明部分903以及完全透明部分902分别对应的光刻胶完全保留部分801、光刻胶半保留部分803、光刻胶完全去除部分802。这样以来，在第一次刻蚀时，所述光刻胶完全保留部分801和所述光刻胶半保留部分803覆盖的薄膜均会被保留，此后，由于光刻胶完全保留部分801的厚度大于所述光刻胶半保留部分803的厚度，当把所述光刻胶半保留部分803的光刻胶灰化掉后，光刻胶完全保留部分801的光刻胶还存在，这样便可以对露出部分的薄膜进行有选择的刻蚀，从而可以得到不同图案的至少两层图案层。
所述灰阶掩膜板的原理与所述半阶掩膜板90的原理类似，此处不再赘述，仅对所述灰阶掩膜板与所述半阶掩膜板90不同之处加以说明：所述半阶掩膜板的半透明部分903，是通过在所述透明衬底材料上形成厚度相对较薄的半透光的遮光金属层，即，通过控制金属层的厚度来调节紫外光的透过率，从而使与该部分对应的光刻胶的曝光量与其他区域的曝光量不同；而所述灰阶掩模板的半透明部分，是通过制作一些窄条形的狭缝结构，当紫外光通过狭缝结构时，发生散射、衍射等光学现象，从而使与该部分对应的所述光刻胶的曝光量与其他区域的曝光量不同。
其中，本发明所有实施例中所指的所述光刻胶80均为正性胶，即所述半阶掩膜板90中，所述光刻胶完全去除部分802对应的区域为完全曝光区域，对应所述半阶掩膜板90的完全透明部分902；所述光刻胶半保留部分803对应的区域为半曝光区域，对应所述半阶掩膜板90的半透明部分903，所述光刻胶完全保留部分801对应的区域为不曝光区域，对应所述半阶掩膜板90的完全不透明部分901。
S103、如图6c所示，采用刻蚀工艺去除所述光刻胶完全去除部分802的所述金属薄膜204a和所述半导体有源层薄膜203a，至少形成数据线引线206，以及位于所述数据线引线206下方的保留图案（图中未标识出）。
S104、如图6d所示，采用灰化工艺去除所述光刻胶半保留部分803的光刻胶，并刻蚀形成所述源极204和所述漏极205、以及所述半导体有源层203。
这里，当所述半导体有源层薄膜的材料为金属氧化物半导体时，只需在去除所述光刻胶半保留部分803的光刻胶后，采用刻蚀工艺去除露出的所述金属薄膜，便可形成所述源极204和所述漏极205。并且，所述半导体有源层203在步骤S103便可以形成。
当所述半导体有源层薄膜由一层非晶硅薄膜和一层n+非晶硅薄膜构成时，在去除所述光刻胶半保留部分803的光刻胶后，不仅要刻蚀去掉露出的金属薄膜，还需刻蚀去掉n+非晶硅薄膜。在此情况下，所述半导体有源层203在本步骤S104中形成。
S105、如图6e所示，采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
针对上述步骤S02，以所述有机透明绝缘层30的材料为具有高透过率的有机透明绝缘材料，这里可以选取树脂材料例如光刻胶为例，其具体可以通过如下过程实现：
S201、如图7a所示，在形成有所述薄膜晶体管20的基板上依次形成树脂层薄膜30a和透明导电薄膜40a，并在所述透明导电薄膜上形成光刻胶80。
所述树脂层薄膜30a的厚度可以为1.0～2.5μm。这里例如可以控制所述树脂层薄膜30a的厚度为1.5μm。
S202、如图7b所示，采用普通掩膜板对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分801和光刻胶完全去除部分802；其中，所述光刻胶完全去除部分802至少与待形成的所述第二过孔401对应，且与待形成的所述第二过孔401对应的所述光刻胶完全去除部分802的宽度小于待形成的所述第二过孔401的宽度。
其中，将与待形成的所述第二过孔401对应的所述光刻胶完全去除部分802的宽度设置为小于待形成的所述第二过孔401的宽度，是因为下述步骤S203中采用湿法刻蚀所述透明导电薄膜40a时，其不仅在纵向方向被刻蚀，而且在横向方向也被刻蚀，因此，这里如果将与待形成的所述第二过孔401对应的所述光刻胶完全去除部分802的宽度设置为较宽的话，后续形成的第二过孔401的宽度会更大，这样的话会导致作为公共电极的所述第一透明电极层40被过度刻蚀。
此外，第二过孔401的宽度也可以通过控制刻蚀时间来调整，具体根据实际情况进行设定，在此不做限定。
这里，所述光刻胶的厚度例如可以为2.0～2.5μm。
S203、如图7c所示，采用湿法刻蚀工艺对所述光刻胶完全去除部分802下方的所述透明导电薄膜40a进行过刻蚀，形成包括所述第二过孔401的所述第一透明电极层40。
这里，在湿法刻蚀时，可以通过合理控制横向刻蚀速率，以在刻蚀所述透明导电薄膜40a时，使水平方向的刻蚀相对较大。例如：相对所述光刻胶完全去除部分802与所述光刻胶完全保留部分801的交界处，可以使刻蚀后形成的所述第二过孔401的边缘距离靠近的该交界处的距离大约为2μm。这样做的目的是避免第二过孔401的尺寸与所述第一过孔301的尺寸相同，从而在后续像素电极601通过这些过孔与所述漏极205电连接时，可以避免像素电极601与所述第一透明电极层40短路。
S204、如图7d所示，采用灰化工艺去除所述第二过孔401下方的所述树脂层薄膜30a，使形成在所述树脂层30上的所述第一过孔301的尺寸小于所述第二过孔401的尺寸。
由于光刻胶和树脂层薄膜的材料相近，因此，在刻蚀所述第二过孔401下方的所述树脂层薄膜30a时，也同时会刻蚀位于所述树脂层薄膜30a上方的光刻胶完全保留部分801的光刻胶。此外，这里考虑到刻蚀树脂层薄膜30a时需保证形成的第一过孔301的尺寸小于所述第二过孔401的尺寸，在刻蚀所述第一过孔301时，尽量避免横向方向的刻蚀，因此，这里采用干法刻蚀的灰化工艺来进行刻蚀，在此过程中控制相关工艺过程，使形成的第一过孔301的尺寸小于所述第二过孔401的尺寸。
S205、如图7e所示，采用剥离工艺去除剩余的所述光刻胶。
当然，在上述S201-S205的过程中，也可以同步制备形成位于周边区域的第五过孔302和第六过孔402，其原理与上述类似，在此不再赘述。
基于上述描述，考虑到有机透明绝缘层30与薄膜晶体管20的结合强度不是很理想，在本发明实施例中，优选在所述薄膜晶体管20和所述有机透明绝缘层30之间还形成保护层70，其中，所述保护层70包括与所述第二过孔401重叠的第四过孔701，且所述第四过孔701尺寸小于所述第二过孔401的尺寸。
当然，所述保护层还可以包括与所述第六过孔402重叠的第八过孔702，且所述第八过孔702的尺寸小于所述第六过孔402的尺寸。
这里，所述保护层70可以为氮化硅层、或氧化硅层、或氮氧化硅层。
基于此，在形成所述薄膜晶体管20的基板上，依次形成包括所述第四过孔701的保护层70、包括所述第一过孔301的有机透明绝缘层30、包括所述第二过孔401的第一透明电极层40、包括所述第三过孔501的钝化层50，具体可以通过如下过程实现：
S301、如图8a所示，在形成有所述薄膜晶体管20的基板上形成保护层薄膜70a。
S302、如图8b所示，在所述保护层薄膜70a上方通过一次构图工艺处理形成包括所述第一过孔301的有机透明绝缘层30、以及包括所述第二过孔401的所述第一透明电极层40。
当然，所述有机透明绝缘层30还可以包括位于阵列基板周边区域的第五过孔302，所述第一透明电极层40还可以包括位于阵列基板周边区域的第六过孔402。
S303、如图8c所示，在形成有所述第一透明电极层40的基板上形成钝化层薄膜，并通过一次构图工艺处理，形成包括所述第三过孔501的钝化层50和包括第四过孔701的保护层70。
其中，所述第三过孔501和第四过孔701与所述第二过孔401重叠，且所述述第三过孔501和第四过孔701的尺寸小于所述第二过孔401的尺寸。
当然所述钝化层50还可以包括位于阵列基板周边区域的第七过孔502，所述保护层70还可以包括位于阵列基板周边区域的第八过孔702，且所述第七过孔502和所述第八过孔702与所述第六过孔402重叠，但所述第七过孔502和所述第八过孔702的尺寸小于所述第六过孔402的尺寸。
在上述步骤S301-S303的基础上，如图9所示，形成包括像素电极601的第二透明电极层；其中，所述像素电极601通过所述第三过孔501、所述第二过孔401、所述第一过孔301和第四过孔701与所述漏极205电连接。
当然，所述第二透明电极层还可以包括位于阵列基板周边区域的透明电极保留图案602，所述透明电极保留图案602通过所述第七过孔502、第六过孔402、以及第五过孔302、第八过孔702与所述数据线引线206电连接。
通过上述的方法，可以制备得到相应结构的阵列基板，基于此，本发明实施例还提供了一种阵列基板，参考图5所示，该阵列基板包括：衬底基板10、设置在所述衬底基板10上的薄膜晶体管20；设置在所述薄膜晶体管20上方的包括第一过孔301的有机透明绝缘层30、以及位于所述有机透明绝缘层30上方的包括第二过孔401的第一透明电极层40；其中，所述第一过孔301和所述第二过孔401（见制备阵列基板的过程示意图图3）重叠，且所述第一过孔301的尺寸小于所述第二过孔401的尺寸；其中，包括所述第一过孔301的有机透明绝缘层30和包括所述第二过孔401的所述第一透明电极层40通过一次构图工艺制备形成（参考图7a-7e）。
此处，参考图5所示，例如可以将所述第一过孔301和所述第二过孔401与所述漏极205对应，并将所述第一透明电极层40作为公共电极，这样在后续形成像素电极601时，便可以通过所述第一过孔301和第二过孔401与所述漏极205电连接，并避免与第一透明电极层40发生短路。
在此基础上，参考图5所示，在阵列基板的周边区域，所述第一透明电极层40还包括第六过孔402（见制备阵列基板的过程示意图图3）、所述有机透明绝缘层30还包括第五过孔302（见制备阵列基板的过程示意图图3）；其中，所述第五过孔302、第六过孔402与源漏金属层的数据线引线206对应，且所述第六过孔402的尺寸大于所述第五过孔302的尺寸。
这样，便可以通过第五过孔302和第六过孔402将所述数据线引线206换层到阵列基板的上层，从而实现与驱动IC的连接。
参考图5所示，在所述第一过孔301和所述第二过孔401与所述漏极205对应的情况下，所述阵列基板还包括设置在所述第一透明电极层40上方的包括第三过孔501（见制备阵列基板的过程示意图图4）的钝化层50和位于所述钝化层50上方的包括像素电极601的第二透明电极层；其中，所述第三过孔501和所述第二过孔401重叠，且所述第三过孔501的尺寸小于所述第二过孔401的尺寸；所述像素电极601至少通过所述第三过孔501、所述第二过孔401、所述第一过孔301与所述薄膜晶体管的漏极205电连接。
进一步的，如图9所示，所述阵列基板还包括：设置在所述薄膜晶体管20和所述有机透明绝缘层30之间的包括第四过孔701的保护层70；所述第四过孔701和所述第二过孔401重叠，且所述第四过孔701的尺寸小于所述第二过孔401的尺寸；所述像素电极601通过所述第三过孔501、第二过孔401、第一过孔301、第四过孔701与所述漏极205电连接；其中，包括所述第四过孔701的保护层70和包括所述第三过孔501的钝化层50通过一次构图工艺制备形成（参考图8a-8c）。
当然，在阵列基板的周边区域，所述保护层70还包括第八过孔702，所述第八过孔702和所述第六过孔402重叠，且所述第八过孔702的尺寸小于所述第六过孔402的尺寸。在此情况下，透明电极保留图案602通过第七过孔502、第六过孔402、第五过孔302、以及第八过孔702与所述数据线引线206电连接。
基于上述描述，所述有机透明绝缘层的材料为树脂。所述有机透明绝缘层的厚度可以为1.0～2.5μm。
本发明实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。
该显示装置具体可以为液晶显示器、液晶电视、数码相框、手机、平板电脑等具有任何显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上通过构图工艺处理形成薄膜晶体管；
在形成有所述薄膜晶体管的基板上，通过一次构图工艺处理形成包括第一过孔的有机透明绝缘层、以及位于所述有机透明绝缘层上方的包括第二过孔的第一透明电极层；其中，所述第一过孔和所述第二过孔重叠，且所述第一过孔的尺寸小于所述第二过孔的尺寸；
其中，所述在衬底基板上通过构图工艺处理形成薄膜晶体管，包括：
在衬底基板上通过一次构图工艺处理形成包括栅极的栅金属层，并形成栅绝缘层；
在形成有所述栅绝缘层的基板上通过一次构图工艺处理形成半导体有源层、包括源极、漏极的源漏金属层；或者，
在形成有所述栅绝缘层的基板上通过两次构图工艺处理形成半导体有源层、包括源极、漏极的源漏金属层。
2.根据权利要求1所述的方法，其特征在于，所述通过一次构图工艺处理形成包括第一过孔的有机透明绝缘层、以及位于所述有机透明绝缘层上方的包括第二过孔的第一透明电极层，具体包括：
在形成有所述薄膜晶体管的基板上，依次形成树脂层薄膜和透明导电薄膜，并在所述透明导电薄膜上形成光刻胶；
采用普通掩膜板对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分和光刻胶完全去除部分；其中，所述光刻胶完全去除部分至少与待形成的所述第二过孔对应，且与待形成的所述第二过孔对应的所述光刻胶完全去除部分的宽度小于待形成的所述第二过孔的宽度；
采用湿法刻蚀工艺对所述光刻胶完全去除部分下方的所述透明导电薄膜进行过刻蚀，形成包括所述第二过孔的所述第一透明电极层；
采用灰化工艺去除所述第二过孔下方的所述树脂层薄膜，使形成在所述树脂层上的所述第一过孔的尺寸小于所述第二过孔的尺寸；
采用剥离工艺去除剩余的所述光刻胶。
3.根据权利要求2所述的方法，其特征在于，所述树脂层薄膜的厚度为1.0～2.5μm。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在形成有所述第一透明电极层的基板上，通过构图工艺处理依次形成包括第三过孔的钝化层和包括像素电极的第二透明电极层；其中，所述第三过孔和所述第二过孔重叠，且所述第三过孔的尺寸小于所述第二过孔的尺寸；所述像素电极至少通过所述第三过孔、所述第二过孔、所述第一过孔与所述薄膜晶体管的漏极电连接。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：在所述薄膜晶体管和所述有机透明绝缘层之间形成包括第四过孔的保护层；其中，所述第四过孔和所述第二过孔重叠，且所述第四过孔的尺寸小于所述第二过孔的尺寸；
在形成有所述薄膜晶体管的基板上，依次形成包括所述第四过孔的保护层、包括所述第一过孔的有机透明绝缘层、包括所述第二过孔的第一透明电极层、包括所述第三过孔的钝化层，具体包括：
在形成有所述薄膜晶体管的基板上形成保护层薄膜，并在所述保护层薄膜上方通过一次构图工艺处理形成包括所述第一过孔的有机透明绝缘层、以及包括所述第二过孔的所述第一透明电极层；
在形成有所述第一透明电极层的基板上形成钝化层薄膜，并通过一次构图工艺处理，形成包括所述第三过孔的钝化层和包括第四过孔的保护层。
6.根据权利要求1所述的方法，其特征在于，所述通过一次构图工艺处理形成半导体有源层、包括源极、漏极的源漏金属层，具体包括：
在所述栅绝缘层上依次形成半导体有源层薄膜以及金属薄膜，并在所述金属薄膜上形成光刻胶；
采用半阶掩模板或灰阶掩膜板对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分至少对应待形成的所述源极和所述漏极的区域，所述光刻胶半保留部分对待形成所述源极和所述漏极之间的区域，所述光刻胶完全去除部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分的所述源漏金属层薄膜和所述半导体有源层薄膜；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶，并刻蚀形成所述源极和所述漏极、以及所述半导体有源层；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
7.一种阵列基板，其特征在于，包括：衬底基板、设置在所述衬底基板上的薄膜晶体管；
设置在所述薄膜晶体管上方的包括第一过孔的有机透明绝缘层、以及位于所述有机透明绝缘层上方的包括第二过孔的第一透明电极层；其中，所述第一过孔和所述第二过孔重叠，且所述第一过孔的尺寸小于所述第二过孔的尺寸；
其中，包括所述第一过孔的有机透明绝缘层和包括所述第二过孔的所述第一透明电极层通过一次构图工艺制备形成；
所述薄膜晶体管中的半导体有源层、包括源极、漏极的源漏金属层通过一次或两次构图工艺制备形成。
8.根据权利要求7所述的阵列基板，其特征在于，所述有机透明绝缘层的材料为树脂。
9.根据权利要求8所述的阵列基板，其特征在于，所述有机透明绝缘层的厚度为1.0～2.5μm。
10.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板还包括：
设置在所述第一透明电极层上方的包括第三过孔的钝化层和位于所述钝化层上方的包括像素电极的第二透明电极层；其中，所述第三过孔和所述第二过孔重叠，且所述第三过孔的尺寸小于所述第二过孔的尺寸；所述像素电极至少通过所述第三过孔、所述第二过孔、所述第一过孔与所述薄膜晶体管的漏极电连接。
11.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括：设置在所述薄膜晶体管和所述有机透明绝缘层之间的包括第四过孔的保护层；
所述第四过孔和所述第二过孔重叠，且所述第四过孔的尺寸小于所述第二过孔的尺寸；所述像素电极还通过所述第四过孔与所述漏极电连接；
其中，包括所述第四过孔的保护层和包括所述第三过孔的钝化层通过一次构图工艺制备形成。
12.一种显示装置，其特征在于，包括权利要求7至11任一项所述的阵列基板。
CN201410062127.6A 2014-02-24 2014-02-24 一种阵列基板及其制备方法、显示装置 Active CN103855087B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410062127.6A CN103855087B (zh) 2014-02-24 2014-02-24 一种阵列基板及其制备方法、显示装置
US14/447,961 US9379148B2 (en) 2014-02-24 2014-07-31 Array substrate and method of manufacturing the same, and display device
US15/170,003 US9698171B2 (en) 2014-02-24 2016-06-01 Array substrate and method of manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410062127.6A CN103855087B (zh) 2014-02-24 2014-02-24 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103855087A CN103855087A (zh) 2014-06-11
CN103855087B true CN103855087B (zh) 2016-04-27

Family

ID=50862568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410062127.6A Active CN103855087B (zh) 2014-02-24 2014-02-24 一种阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
US (2) US9379148B2 (zh)
CN (1) CN103855087B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500730B (zh) * 2013-10-17 2016-08-17 北京京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN103855087B (zh) * 2014-02-24 2016-04-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102322762B1 (ko) * 2014-09-15 2021-11-08 삼성디스플레이 주식회사 디스플레이 장치
CN105097551A (zh) * 2015-08-13 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管的制作方法和阵列基板的制作方法
KR102148491B1 (ko) * 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
CN105702623B (zh) * 2016-02-02 2019-03-12 武汉华星光电技术有限公司 Tft阵列基板的制作方法
CN105810692A (zh) * 2016-04-18 2016-07-27 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及阵列基板制作方法
CN106095189B (zh) * 2016-06-29 2019-05-17 南京中电熊猫液晶显示科技有限公司 一种In-Cell触控阵列基板及其制造方法
CN105974690B (zh) * 2016-07-22 2019-04-26 京东方科技集团股份有限公司 一种掩模板、阵列基板、显示面板及显示装置
CN106154631A (zh) * 2016-09-13 2016-11-23 合肥京东方光电科技有限公司 一种掩膜板、显示基板及其制作方法、显示器件
CN106711330B (zh) * 2016-11-17 2019-03-26 武汉华星光电技术有限公司 一种有机薄膜晶体管及其制造方法
CN106783747A (zh) * 2017-01-03 2017-05-31 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN109541861A (zh) * 2017-09-22 2019-03-29 京东方科技集团股份有限公司 像素结构、阵列基板及显示装置
KR102341854B1 (ko) * 2017-12-27 2021-12-23 삼성디스플레이 주식회사 표시장치의 제조방법
CN108761901A (zh) * 2018-04-28 2018-11-06 武汉华星光电技术有限公司 阵列基板和显示面板
CN110504275B (zh) * 2018-05-17 2021-11-12 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN108962948B (zh) 2018-07-04 2021-04-02 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制作方法
CN110514652B (zh) * 2019-08-28 2022-02-22 京东方科技集团股份有限公司 一种ph传感器及其制备方法
CN110931528A (zh) * 2019-11-25 2020-03-27 武汉华星光电半导体显示技术有限公司 显示面板的制备方法
CN113629151B (zh) * 2021-07-29 2023-07-25 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0978877A2 (en) * 1998-08-06 2000-02-09 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
CN101330063A (zh) * 2008-08-04 2008-12-24 友达光电股份有限公司 有源元件阵列结构及其制造方法
CN103928399A (zh) * 2013-12-31 2014-07-16 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201018413D0 (en) 2010-11-01 2010-12-15 Univ Cardiff In-vivo monitoring with microwaves
CN103855087B (zh) * 2014-02-24 2016-04-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0978877A2 (en) * 1998-08-06 2000-02-09 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
CN101330063A (zh) * 2008-08-04 2008-12-24 友达光电股份有限公司 有源元件阵列结构及其制造方法
CN103928399A (zh) * 2013-12-31 2014-07-16 厦门天马微电子有限公司 Tft阵列基板的制作方法、tft阵列基板以及显示装置

Also Published As

Publication number Publication date
US9698171B2 (en) 2017-07-04
US9379148B2 (en) 2016-06-28
CN103855087A (zh) 2014-06-11
US20160276375A1 (en) 2016-09-22
US20150243681A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
CN103855087B (zh) 一种阵列基板及其制备方法、显示装置
CN103500764B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示器
KR100917654B1 (ko) 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN102655156B (zh) 一种阵列基板及其制造方法
CN103560110B (zh) 一种阵列基板及其制备方法、显示装置
JP4473235B2 (ja) 漏洩電流を減少させる液晶表示素子及びその製造方法
CN102593126B (zh) 面板及其制法
CN104460147A (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN104201152A (zh) 制作显示面板的方法
CN104157613B (zh) 一种阵列基板的制备方法
CN103454819A (zh) 用于液晶显示器的阵列基板及其制造方法
CN103149760A (zh) 薄膜晶体管阵列基板、制造方法及显示装置
CN108873508A (zh) 阵列基板的制造方法
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
CN107844209B (zh) 触控显示装置
CN105140276A (zh) 薄膜晶体管制作方法及阵列基板制作方法
CN103021944A (zh) Tft阵列基板及制作方法、显示装置
CN107808886A (zh) 过孔连接结构及制造方法、阵列基板及制造方法、显示装置
CN101840121B (zh) 阵列基板及其制造方法
CN104157696A (zh) 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN103926770A (zh) 薄膜晶体管阵列面板及其制造方法
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN102779783A (zh) 一种像素结构及其制造方法、显示装置
CN101488479A (zh) 薄膜晶体管阵列基板及其制造方法
CN102593052B (zh) 一种像素结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant