CN103149760A - 薄膜晶体管阵列基板、制造方法及显示装置 - Google Patents

薄膜晶体管阵列基板、制造方法及显示装置 Download PDF

Info

Publication number
CN103149760A
CN103149760A CN2013100535806A CN201310053580A CN103149760A CN 103149760 A CN103149760 A CN 103149760A CN 2013100535806 A CN2013100535806 A CN 2013100535806A CN 201310053580 A CN201310053580 A CN 201310053580A CN 103149760 A CN103149760 A CN 103149760A
Authority
CN
China
Prior art keywords
layer
film transistor
black matrix
array base
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100535806A
Other languages
English (en)
Other versions
CN103149760B (zh
Inventor
张洪波
侯智
吴代吾
杨子衡
陈先好
马青青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310053580.6A priority Critical patent/CN103149760B/zh
Priority to US14/355,344 priority patent/US10056414B2/en
Priority to PCT/CN2013/074629 priority patent/WO2014127579A1/zh
Publication of CN103149760A publication Critical patent/CN103149760A/zh
Application granted granted Critical
Publication of CN103149760B publication Critical patent/CN103149760B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种薄膜晶体管阵列基板、制造方法及显示装置，涉及液晶显示技术领域，解决了现有的薄膜晶体管阵列基板遮光处理差的问题。本发明实施例中，由于设有黑矩阵及顶栅型薄膜晶体管，黑矩阵设置在衬底与顶栅型薄膜晶体管的半导体层之间，能够遮挡住背光源射向半导体层的光线，避免了光线对半导体层照射产生的影响，提高了遮光处理效果，从而提高了液晶显示器的显示效果。

Description

薄膜晶体管阵列基板、制造方法及显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及薄膜晶体管阵列基板、制造方法及显示装置。
背景技术
FFS(Fringe Field Switching，边界电场切换)型液晶显示器是一种被广泛使用的平板显示器，包括薄膜晶体管(Thin Film Transistor，TFT)阵列基板与彩膜基板两部分。其中，像素电极与公共电极同时形成在薄膜晶体管阵列基板上的FFS型液晶显示器具有宽视角、开口率高的特点。
薄膜晶体管阵列基板分为显示区与非显示区，传统薄膜晶体管阵列基板中的薄膜晶体管结构，如图1所示，在衬底11上的非显示区A从下至上依次形成有栅极12、绝缘层13、半导体层14、掺杂半导体层15、源极16、漏极17、钝化层18及公共电极引线19；在衬底11上的显示区B从下至上依次形成有公共电极110、绝缘层13、钝化层18及像素电极111；在非显示区A的钝化层18上设有过孔C，像素电极111穿过过孔C与漏极17电连接。当FFS型液晶显示器工作时，像素电极111与公共电极110导电，并形成水平电场。
在上述薄膜晶体管阵列基板中，半导体层为光敏材料，易受外界光影响，该阵列基板中的薄膜晶体管无法很好地遮挡背光源，光线易照射到半导体层，导致底栅FFS型薄膜晶体管阵列基板的遮光处理差，从而降低了液晶显示器的显示效果。
发明内容
本发明的实施例提供一种薄膜晶体管阵列基板、制造方法及显示装置，解决了现有的薄膜晶体管阵列基板遮光处理差的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
一种薄膜晶体管阵列基板，所述阵列基板的像素单元内的非显示区上包括：设在衬底上的顶栅型薄膜晶体管及黑矩阵；所述顶栅型薄膜晶体管在所述阵列基板的出光方向上依次设置有半导体层、源漏极、栅极绝缘层及栅极；所述黑矩阵设置在所述衬底与所述半导体层之间；其中，所述黑矩阵用于遮挡透过所述衬底射向所述半导体层的光线。
为了完全遮挡所述背光源射向所述半导体层的光线，所述黑矩阵的面积大于所述半导体层的面积。
本发明实施例提供的薄膜晶体管阵列基板的结构有多种，其中一种为：在所述非显示区，在所述衬底与所述黑矩阵之间沿所述出光方向上依次形成有第一导电层及钝化层，在所述半导体层与所述源漏极之间形成有掺杂半导体层；在所述栅极绝缘层与所述栅极之间形成有第二导电层；在所述像素单元内的显示区上，所述衬底上沿所述出光方向上依次形成有像素电极、所述钝化层、所述栅极绝缘层及公共电极；位于所述非显示区的所述栅极绝缘层上设有第一过孔；位于所述显示区的所述钝化层及所述栅极绝缘层上设有第二过孔；所述薄膜晶体管阵列基板还包括第三导电层，覆盖所述第一过孔、所述第二过孔及所述第一过孔和所述第二过孔之间的所述栅极绝缘层，以使所述漏极与所述像素电极电连接。
优选地，所述第二导电层和所述第三导电层的材料为锡掺杂氧化铟薄膜。
本发明实施例提供一种薄膜晶体管阵列基板的制造方法，该方法包括：
在阵列基板的像素单元内的非显示区，在衬底上形成黑矩阵。
在所述黑矩阵上形成顶栅型薄膜晶体管，在所述阵列基板的出光方向上，所述顶栅型薄膜晶体管依次包括半导体层、源漏极、绝缘层及栅极；所述黑矩阵用于遮挡透过所述衬底射向所述半导体层的光线。
具体而言，所述在阵列基板的像素单元内的非显示区，在衬底上形成黑矩阵的步骤具体包括：
(1)、在所述衬底上依次形成第一导电材料层、钝化材料层、黑矩阵材料层、半导体材料层、掺杂半导体材料层、第一金属材料层和第一图案化光刻胶层。
(2)、对进行完步骤(1)的所述衬底上的未被光刻胶遮挡的部分进行蚀刻，直至暴露所述衬底，形成位于非显示区的第一结构和位于显示区的第二结构；所述第一结构和第二结构相互隔离，并均具有依次层叠的第一导电层、钝化层、黑矩阵层、半导体层、掺杂半导体层和第一金属层；其中，所述第一结构中的黑矩阵层构成所述黑矩阵，所述第二结构中的第一导电层构成像素电极。
优选地，所述在所述黑矩阵上形成顶栅型薄膜晶体管的步骤具体包括：
(3)、对所述第一图案化光刻胶层进行灰化处理，形成第二图案化光刻胶层，以暴露所述第二结构；并对暴露的所述第二结构进行蚀刻，以依次去除所述第二结构中的第一金属层、掺杂半导体层、半导体层、和黑矩阵层。
(4)、对所述第二图案化光刻胶层进行灰化处理，形成第三图案化光刻胶层，以暴露所述第一结构的边缘部分；并对暴露的所述边缘部分进行蚀刻，直至暴露所述黑矩阵，以在所述黑矩阵上形成第三结构，所述第三结构由图案化第一金属层、图案化掺杂半导体层和图案化半导体层构成。
(5)、对所述第三图案化光刻胶层进行灰化处理，形成第四图案化光刻胶层，以暴露所述第三结构的中间部分；并对暴露的所述中间部分进行蚀刻，直至暴露所述第三结构中的图案化半导体层，以形成源极和漏极。
(6)、去除所述第四图案化光刻胶层。
(7)、在进行完步骤(6)的衬底上依次形成栅极绝缘层及第五图案化光刻胶层。
(8)、对进行完步骤(7)的所述衬底上的未被光刻胶遮挡的部分进行蚀刻，以在所述非显示区形成暴露所述漏极的第一过孔，在所述显示区形成暴露所述像素电极的第二过孔。
(9)、去除所述第五图案化光刻胶层。
(10)、在进行完步骤(9)的衬底上依次形成第二导电材料层、第二金属材料层及第六图案化光刻胶层。
(11)、对进行完步骤(10)的所述衬底上的未被光刻胶遮挡的部分进行蚀刻，直至暴露所述栅极绝缘层，以形成位于所述非显示区的栅极、位于所述第一过孔和第二过孔之间的第四结构及位于所述显示区的第五结构；所述栅极、第四结构和第五结构均具有依次层叠的第二导电层和第二金属层；位于所述非显示区且依次层叠的所述半导体层、所述掺杂半导体层、所述源漏极、所述栅极绝缘层及所述栅极构成所述顶栅型薄膜晶体管。
进一步地，所述在所述黑矩阵上形成顶栅型薄膜晶体管的步骤还包括：
(12)、对所述第六图案化光刻胶层进行灰化，以形成仅遮挡所述栅极的第七图案化光刻胶层，对所述衬底上未被光刻胶遮挡的部分进行蚀刻，以去除所述第四结构和所述第五结构中的第二金属层，位于所述显示区的第二导电层构成公共电极。
(13)、去除所述第七图案化光刻胶层。
本发明实施例提供的第一金属材料层、第二金属材料层的形成方法有多种，其中一种为：所述第一金属材料层、所述第二金属材料层的形成采用磁控溅射的方法形成。
本发明实施例提供的第一导电材料层、钝化材料层、掺杂半导体材料层、半导体材料层、第二导电材料层及栅极绝缘层有多种，其中一种为：所述第一导电材料层、所述钝化材料层、所述掺杂半导体材料层、所述半导体材料层、所述第二导电材料层及所述栅极绝缘层的形成采用化学气相沉积的方法形成。
本发明实施例提供的第一图案化光刻胶层的形成方法有多种，其中一种为：
在所述第一金属材料层上涂敷一层光刻胶。
使用掩膜版对光刻胶进行曝光、显影，形成所述第一图案化光刻胶层，所述第一图案化光刻胶层包括第一完全保留区、第一部分保留区、第一半保留区及第一完全去除区；所述第一完全保留区对应于形成源漏极的区域；所述第一部分保留区中与所述第一完全保留区相接触的部分对应于形成薄膜晶体管沟道区域，所述第一部分保留区的其它部分对应于形成显示区区域；所述第一半保留区对应于形成黑矩阵边缘区域；所述第一完全去除区对应于所述衬底上的未被光刻胶遮挡的部分区域。
本发明实施例提供第五图案化光刻胶层的形成方法有多种，其中一种为：
在所述栅极绝缘层上涂敷一层光刻胶。
使用掩膜版对光刻胶进行曝光、显影，形成所述第五图案化光刻胶层，所述第五图案化光刻胶层包括第二完全保留区及第二完全去除区域；所述第二完全去除区对应于形成所述第一过孔及所述第二过孔的区域；所述第二完全保留区对应于其它区域。
本发明实施例提供第六图案化光刻胶的形成方法有多种，其中一种为：
在所述第二金属材料层上涂敷一层光刻胶层。
使用掩膜版对光刻胶进行曝光、显影，形成所述第六图案化光刻胶层，所述第六图案化光刻胶层包括第三完全保留区域、第三完全去除区域及第三部分保留区域；所述第三完全保留区对应于形成所述栅极区域；所述第三部分保留区对应于形成所述公共电极区域及形成所述第三导电层区域；所述第三完全去除区对应于其它部分区域。
一种显示装置，包括上述薄膜晶体管阵列基板及设有第一黑矩阵的彩膜基板；其中，所述彩膜基板上的第一黑矩阵用于遮挡所述衬底显示区与所述第一导电层之间的区域。
本发明的实施例提供的薄膜晶体管阵列基板及其制造方法中，由于设有黑矩阵及顶栅型薄膜晶体管，黑矩阵设置在衬底与顶栅型薄膜晶体管的半导体层之间，能够遮挡住背光源射向半导体层的光线，避免了光线对半导体层照射产生的影响，提高了遮光处理效果，从而提高了液晶显示器的显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为传统底栅型薄膜晶体管阵列基板的剖面示意图；
图2A至图2M为本发明实施例提供的薄膜晶体管阵列基板制造流程剖面示意图；
图3为本发明实施例提供的薄膜晶体管阵列基板第一次构图工艺后的平面图；
图4为本发明实施例提供的薄膜晶体管阵列基板第二次构图工艺后的平面图；
图5为本发明实施例提供的薄膜晶体管阵列基板第三次构图工艺后的平面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
本发明实施例提供一种薄膜晶体管阵列基板，如图2M所示，阵列基板的像素单元内的非显示区A上包括：设在衬底11上的顶栅型薄膜晶体管及黑矩阵21；顶栅型薄膜晶体管在阵列基板的出光方向上依次设置有半导体层22、源漏极(24，25)、栅极绝缘层26及栅极27；黑矩阵21设置衬底11与半导体层22之间；其中，黑矩阵21用于遮挡背光源射向半导体层22的光线。
本发明实施例提供的薄膜晶体管阵列基板中，由于设有黑矩阵及顶栅型薄膜晶体管，黑矩阵设置在衬底与顶栅型薄膜晶体管的半导体层之间，能够遮挡住背光源射向半导体层的光线，避免了光线对半导体层照射产生的影响，提高了遮光处理效果，从而提高了液晶显示器的显示效果。
上述实施例描述的薄膜晶体管阵列基板中，黑矩阵21的面积可以大于半导体层22的面积。因此，能够使黑矩阵21完全覆盖衬底非显示区A，进一步保证背光源的光线不外漏。
上述实施例描述的薄膜晶体管阵列基板中，在非显示区A，在衬底11与黑矩阵21之间沿出光方向上可以依次形成有第一导电层28及钝化层29，在半导体层22与源漏极(24，25)之间形成有掺杂半导体层23；在栅极绝缘层26与栅极27之间可以形成有第二导电层210。其中，在像素单元内的显示区B上，衬底11上沿出光方向上可以依次形成有像素电极211、钝化层29、栅极绝缘层26及公共电极212；位于非显示区A的栅极绝缘层26上可以设有第一过孔213；位于显示区B的钝化层29及栅极绝缘层26上可以设有第二过孔214。
另外，薄膜晶体管阵列基板还可以包括第三导电层215，覆盖第一过孔213、第二过孔214及第一过孔213和第二过孔214之间的栅极绝缘层26，以使漏极25与像素电极211电连接。
上述实施例描述的薄膜晶体管阵列基板中，第二导电层210和第三导电层215的材料可以为锡掺杂氧化铟薄膜。锡掺杂氧化铟薄膜的导电性能优良，当然，第二导电层210和第三导电层215也可以为其他透明电极材料。
本发明实施例还提供了一种薄膜晶体管阵列基板的制造方法，该方法包括：
在阵列基板的像素单元内的非显示区，在衬底上形成黑矩阵。
在黑矩阵上形成顶栅型薄膜晶体管，在阵列基板的出光方向上，顶栅型薄膜晶体管依次包括半导体层、源漏极、绝缘层及栅极；其中黑矩阵用于遮挡透过衬底射向半导体层的光线。
本发明实施例提供的薄膜晶体管阵列基板的制造方法中，由于使用该方法制造了上述薄膜晶体管阵列基板，该薄膜晶体管阵列基板中，由于设有黑矩阵及顶栅型薄膜晶体管，黑矩阵设置在衬底与顶栅型薄膜晶体管的半导体层之间，能够遮挡住背光源射向半导体层的光线，避免了光线对半导体层照射产生的影响，提高了遮光处理效果，从而提高了液晶显示器的显示效果。
本发明实施例又提供了一种薄膜晶体管阵列基板的制造方法，参照图2A至图2M对该制造方法进行详细说明。
步骤1、如图2A所示，在衬底11上依次形成第一导电材料层301、在钝化材料层302、黑矩阵材料层303、半导体材料层304、掺杂半导体材料层305、第一金属材料层306和第一图案化光刻胶层307。
其中，采用化学气相沉积或其它成膜方法形成第一导电材料层301及钝化材料层302，半导体材料层304及掺杂半导体材料层305，且钝化材料层302可以选用氧化物、氮化物或氮氧化合物，也可以采用其他材料。第一金属材料层306可以为钼、锑、铝、铜等金属或合金，采用磁控溅射、热蒸发或其它成膜方法形成。
另外，第一图案化光刻胶层307的形成使用掩膜版通过第一次构图工艺形成，也可以采用其他构图工艺。本实施例中使用的掩膜版可以为灰阶掩膜版，其具有透光区、非透光区、半透光区及部分透光区，在对光刻胶进行曝光显影后，使光刻胶形成第一图案化光刻胶层307，第一图案化光刻胶层307包括第一完全去除区、第一完全保留区、第一半保留区及第一部分保留区。其中第一完全保留区对应于源漏极(24，25)区域，第一半保留区对应于黑矩阵21边缘区域，第一部分保留区中与第一完全保留区相接触的部分对应于薄膜晶体管沟道区域，其它部分对应于显示区区域，第一完全去除区对应于衬底上的未被光刻胶遮挡的部分区域。
图2A中，第一金属材料层306上部分遮挡有光刻胶、其余部分未遮挡光刻胶，该部分的光刻胶在显影后被去除。
步骤2、如图2B所示，对进行完步骤1的衬底11上的未被光刻胶遮挡的部分进行蚀刻，直至暴露衬底，形成位于非显示区A的第一结构和位于显示区B的第二结构；第一结构和第二结构相互隔离，并均具有依次层叠的第一导电层28、钝化层29、黑矩阵层308、半导体层22、掺杂半导体层23和第一金属层309；其中，第一结构中的黑矩阵层308构成黑矩阵21，第二结构中的第一导电层28构成像素电极211。
优选地，可以采用湿法或干法刻蚀对衬底11上的未被光刻胶遮挡的部分进行蚀刻。
步骤3、对第一图案化光刻胶层307进行灰化处理，如图2C所示，形成第二图案化光刻胶层310，以暴露第二结构；并对暴露的第二结构进行蚀刻，以依次去除第二结构中的第一金属层309、掺杂半导体层23、半导体层22、和黑矩阵层308。
上述方法中，采用等离子体灰化工艺对第一图案化光刻胶层307进行灰化处理，也可采用其它灰化工艺来处理。对暴露的第二结构蚀刻可以采用湿法或干法刻蚀。
步骤4、对第二图案化光刻胶层310进行灰化处理，如图2D所示，形成第三图案化光刻胶层311，以暴露第一结构的边缘部分；并对暴露的边缘部分进行蚀刻，直至暴露黑矩阵21，以在黑矩阵21上形成第三结构，第三结构由图案化第一金属层309、图案化掺杂半导体层23和图案化半导体层22构成。
上述方法中，可以采用等离子体灰化工艺对第二图案化光刻胶层310进行灰化处理，也可以采用其它灰化工艺来处理。对暴露的边缘部分进行蚀刻可以采用湿法或干法刻蚀。
步骤5、对第三图案化光刻胶层311进行灰化处理，如图2E所示，形成第四图案化光刻胶层312，以暴露第三结构的中间部分；并对暴露的中间部分进行蚀刻，直至暴露第三结构中的图案化半导体层22，以形成源极24和漏极25.
具体而言，可以采用等离子体灰化工艺对第三图案化光刻胶层311进行灰化处理，也可以采用其他灰化工艺来处理。对暴露的中间部分可以采用湿法或干法刻蚀。
其中，在形成源极24时，还同时能够形成数据线(图中未示出)。
步骤6、如图2F所示，去除第四图案化光刻胶层312。
图3为本发明实施例提供的薄膜晶体管阵列基板第一次构图工艺后的平面图，图2F为图3中A-A向剖面图。在图3中，包括有数据线31。
上述方法中，光刻胶的剥离采用药剂剥离技术，也可以采用其他剥离技术。
另外，图1所示的现有技术中的底栅型薄膜晶体管，形成像素电极111的过程为采用化学气相沉积或其它成膜方法在光刻胶上沉积一层透明导电薄膜，采用掩膜版对透明导电薄膜进行图案化，并对透明导电薄膜进行刻蚀，从而形成像素电极111，最后在采用Lift-off剥离技术剥离光刻胶。由于光刻胶与透明导电薄膜在图案化的区域相接触，Lift-off剥离技术容易导致光刻胶剥离不净，部分光刻胶残留在透明导电膜上，影响液晶显示器的显示效果。
本发明实施例中对光刻胶采用药剂剥离技术，提高了光刻胶的剥离效果，从而能够提高液晶显示器的显示效果。
步骤7、如图2G所示，在进行完步骤6的衬底11上依次形成栅极绝缘层26及第五图案化光刻胶层313。
具体地，可以采用化学气相沉积或其它成膜方法在衬底11上形成栅极绝缘层26。
其中，形成第五图案化光刻胶层313可以使用掩膜版通过第二次构图工艺形成，也可以采用其他构图工艺形成。本发明实施例中的掩膜版可以为普通掩膜版，普通掩膜版包括透光区及非透光区，在对光刻胶进行曝光、显影后，形成第五图案化光刻胶层313，第五图案化光刻胶层313包括第二完全去除区及第二完全保留区域，第二完全去除区对应于第一过孔213及第二过孔214区域，第二完全保留区对应于其它区域。
图2G中，栅极绝缘层26上部分遮挡有光刻胶，其余部分未遮挡光刻胶，该部分光刻胶在显影后被去除。
步骤8、如图2H所示，对进行完步骤7的衬底11上的未被光刻胶遮挡的部分进行蚀刻，以在非显示区A形成暴露漏极25的第一过孔213，在显示区B形成暴露像素电极211的第二过孔214。
上述方法中，对衬底11上的未被光刻胶遮挡的部分可以采用湿法或干法刻蚀方法进行蚀刻。
步骤9、如图2I所示，去除第五图案化光刻胶层313。图4为本发明实施例提供的薄膜晶体管阵列基板第二次构图工艺后的平面图，图2I为图4中A-A向剖面图。
其中，可以采用药剂剥离技术去除第五图案化光刻胶层313。当然，光刻胶的剥离也可以采用其他剥离技术。
步骤10、如图2J所示，在进行完步骤9的衬底11上依次形成第二导电材料层314、第二金属材料层315及第六图案化光刻胶层316。
上述方法中，可以采用化学气相沉积或其它成膜方法在衬底上形成第二导电材料层314。其中，第二金属材料层315可以为钼、锑、铝、铜等金属或合金，采用磁控溅射工艺、热蒸发或其它成膜方法形成第二金属材料层315。
优选地，形成第六图案化光刻胶层316可以采用掩膜版通过第三次构图工艺形成，也可以采用其他构图工艺形成。本发明实施例的掩膜版可以为灰阶掩膜版，经过对光刻胶曝光、显影之后，形成第六图案化光刻胶层316，第六图案化光刻胶层316包括第三完全保留区域、第三完全去除区域及第三部分保留区域，第三完全保留区对应于薄膜晶体管的栅极27区域，第三部分保留区分别对应于第三导电层215区域及公共电极212区域，第三完全去除区对应于其它区域。
图2J中，第二金属材料层315上部分遮挡有光刻胶，其余部分未遮挡光刻胶，该部分光刻胶经显影后去除。
步骤11、如图2K所示，对进行完步骤10的衬底11上的未被光刻胶遮挡的部分进行蚀刻，直至暴露栅极绝缘层26，以形成位于非显示区A的栅极27、位于第一过孔213和第二过孔214之间的第四结构及位于显示区B的第五结构；栅极27、第四结构和第五结构均具有依次层叠的第二导电层210和第二金属层317；位于非显示区A且依次层叠的半导体层22、掺杂半导体层23、源漏极(24，25)、栅极绝缘层26及栅极27构成顶栅型薄膜晶体管。
上述方法中，对衬底11上的未被光刻胶遮挡的部分可以采用湿法或干法刻蚀进行蚀刻。其中，顶栅型薄膜晶体管的栅极置于顶端，可以使用灰化工艺对栅极做进一步的优化处理。对于顶栅型薄膜晶体管，源漏极及栅极设在半导体层的上端，且源漏极及栅极为不可透光的金属材料层，也可以遮挡外界光，起到对半导体层的保护作用。
步骤12、对第六图案化光刻胶层316进行灰化，如图2L所示，以形成仅遮挡栅极27的第七图案化光刻胶层318，对衬底11上未被光刻胶遮挡的部分进行蚀刻，以去除第四结构和第五结构中的第二金属层317，位于显示区B的第二导电层210构成公共电极212。
优选地，可以采用等离子体灰化工艺对第六图案化光刻胶层316进行灰化，也可以采用其他灰化工艺来处理。对衬底11上未被光刻胶遮挡的部分可以采用湿法或干法刻蚀方法进行蚀刻。
其中，公共电极212为具有多个间隙的公共电极，使公共电极212与像素电极211形成水平电场，从而改变液晶分子的排列状态。
且，在图2L中，形成栅极27时，同时能够形成栅线(图中未示出)；形成公共电极212时，同时能够形成公共电极线(图中未示出)
步骤13、如图2M所示，去除第七图案化光刻胶层318。
图5为本发明实施例提供的薄膜晶体管阵列基板第三次构图工艺后的平面图，图2M为图5中A-A向剖面图。在图5中，包括栅线51及公共电极线52。
其中，去除第七图案化光刻胶层318可以采用药剂剥离技术。当然，也可以采用其他剥离技术剥离光刻胶。
本发明实施例还提供一种显示装置，包括上述薄膜晶体管阵列基板及设有第一黑矩阵的彩膜基板；其中，彩膜基板上的第一黑矩阵用于遮挡衬底11显示区B与第一导电层28之间的区域。
本发明实施例提供的显示装置中，由于包括上述实施例描述的薄膜晶体管阵列基板，该薄膜晶体管阵列基板中，由于设有黑矩阵及顶栅型薄膜晶体管，黑矩阵设置在衬底与顶栅型薄膜晶体管的半导体层之间，能够遮挡住背光源射向半导体层的光线，避免了光线对半导体层照射产生的影响，提高了遮光处理效果，从而提高了液晶显示器的显示效果。
在图2M中，非显示区A中未被薄膜晶体管阵列基板上的黑矩阵遮挡的部分在垂直于薄膜晶体管阵列基板方向上对应于彩膜彩膜基板上的第一黑矩阵，第一黑矩阵的面积覆盖薄膜晶体管阵列基板上非显示区A中未被黑矩阵遮挡的部分，从而使非显示区A的区域完全被薄膜晶体管阵列基板上的黑矩阵及彩膜基板上的第一黑矩阵一起遮挡覆盖，从而避免发生背光源的光线外漏等不良现象。
另外，相比现有技术中黑矩阵全部设在彩膜基板上，本发明中将大部分黑矩阵设在薄膜晶体管阵列基板上，彩膜基板上设有少部分黑矩阵，从而简化了彩膜基板的结构，进而简化了彩膜基板的加工工艺。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1.一种薄膜晶体管阵列基板，其特征在于，所述阵列基板的像素单元内的非显示区上包括：设在衬底上的顶栅型薄膜晶体管及黑矩阵；所述顶栅型薄膜晶体管在所述阵列基板的出光方向上依次设置有半导体层、源漏极、栅极绝缘层及栅极；所述黑矩阵设置在所述衬底与所述半导体层之间；
所述黑矩阵用于遮挡透过所述衬底射向所述半导体层的光线。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述黑矩阵的面积大于所述半导体层的面积。
3.根据权利要求1或2所述的薄膜晶体管阵列基板，其特征在于，在所述非显示区，在所述衬底与所述黑矩阵之间沿所述出光方向上依次形成有第一导电层及钝化层，在所述半导体层与所述源漏极之间形成有掺杂半导体层；在所述栅极绝缘层与所述栅极之间形成有第二导电层；
在所述像素单元内的显示区上，所述衬底上沿所述出光方向上依次形成有像素电极、所述钝化层、所述栅极绝缘层及公共电极；
位于所述非显示区的所述栅极绝缘层上设有第一过孔；位于所述显示区的所述钝化层及所述栅极绝缘层上设有第二过孔；
所述薄膜晶体管阵列基板还包括第三导电层，覆盖所述第一过孔、所述第二过孔及所述第一过孔和所述第二过孔之间的所述栅极绝缘层，以使所述漏极与所述像素电极电连接。
4.根据权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述第二导电层和所述第三导电层为锡掺杂氧化铟薄膜。
5.一种薄膜晶体管阵列基板的制造方法，其特征在于，该方法包括：
在阵列基板的像素单元内的非显示区，在衬底上形成黑矩阵；
在所述黑矩阵上形成顶栅型薄膜晶体管，在所述阵列基板的出光方向上，所述顶栅型薄膜晶体管依次包括半导体层、源漏极、绝缘层及栅极；
所述黑矩阵用于遮挡透过所述衬底射向所述半导体层的光线。
6.根据权利要求5所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述在阵列基板的像素单元内的非显示区，在衬底上形成黑矩阵的步骤具体包括：
(1)、在所述衬底上依次形成第一导电材料层、钝化材料层、黑矩阵材料层、半导体材料层、掺杂半导体材料层、第一金属材料层和第一图案化光刻胶层；
(2)、对进行完步骤(1)的所述衬底上的未被光刻胶遮挡的部分进行蚀刻，直至暴露所述衬底，形成位于非显示区的第一结构和位于显示区的第二结构；所述第一结构和第二结构相互隔离，并均具有依次层叠的第一导电层、钝化层、黑矩阵层、半导体层、掺杂半导体层和第一金属层；
其中，所述第一结构中的黑矩阵层构成所述黑矩阵，所述第二结构中的第一导电层构成像素电极。
7.根据权利要求6所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述在所述黑矩阵上形成顶栅型薄膜晶体管的步骤具体包括：
(3)、对所述第一图案化光刻胶层进行灰化处理，形成第二图案化光刻胶层，以暴露所述第二结构；并对暴露的所述第二结构进行蚀刻，以依次去除所述第二结构中的第一金属层、掺杂半导体层、半导体层、和黑矩阵层；
(4)、对所述第二图案化光刻胶层进行灰化处理，形成第三图案化光刻胶层，以暴露所述第一结构的边缘部分；并对暴露的所述边缘部分进行蚀刻，直至暴露所述黑矩阵，以在所述黑矩阵上形成第三结构，所述第三结构由图案化第一金属层、图案化掺杂半导体层和图案化半导体层构成；
(5)、对所述第三图案化光刻胶层进行灰化处理，形成第四图案化光刻胶层，以暴露所述第三结构的中间部分；并对暴露的所述中间部分进行蚀刻，直至暴露所述第三结构中的图案化半导体层，以形成源极和漏极；
(6)、去除所述第四图案化光刻胶层；
(7)、在进行完步骤(6)的衬底上依次形成栅极绝缘层及第五图案化光刻胶层；
(8)、对进行完步骤(7)的所述衬底上的未被光刻胶遮挡的部分进行蚀刻，以在所述非显示区形成暴露所述漏极的第一过孔，在所述显示区形成暴露所述像素电极的第二过孔；
(9)、去除所述第五图案化光刻胶层；
(10)、在进行完步骤(9)的衬底上依次形成第二导电材料层、第二金属材料层及第六图案化光刻胶层；
(11)、对进行完步骤(10)的所述衬底上的未被光刻胶遮挡的部分进行蚀刻，直至暴露所述栅极绝缘层，以形成位于所述非显示区的栅极、位于所述第一过孔和第二过孔之间的第四结构及位于所述显示区的第五结构；所述栅极、第四结构和第五结构均具有依次层叠的第二导电层和第二金属层；位于所述非显示区且依次层叠的所述半导体层、所述掺杂半导体层、所述源漏极、所述栅极绝缘层及所述栅极构成所述顶栅型薄膜晶体管。
8.根据权利要求7所述的薄膜晶体管阵列基板的制造方法，其特征在于，还包括：
(12)、对所述第六图案化光刻胶层进行灰化，以形成仅遮挡所述栅极的第七图案化光刻胶层，对所述衬底上未被光刻胶遮挡的部分进行蚀刻，以去除所述第四结构和所述第五结构中的第二金属层，位于所述显示区的第二导电层构成公共电极；
(13)、去除所述第七图案化光刻胶层。
9.根据权利要求6或7所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述第一金属材料层、所述第二金属材料层的形成采用磁控溅射的方法形成。
10.根据权利要求6或7所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述第一导电材料层、所述钝化材料层、所述掺杂半导体材料层、所述半导体材料层、所述第二导电材料层及所述栅极绝缘层的形成采用化学气相沉积的方法形成。
11.根据权利要求6所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述形成第一图案化光刻胶层具体包括：
在所述第一金属材料层上涂敷一层光刻胶；
使用掩膜版对光刻胶进行曝光、显影，形成所述第一图案化光刻胶层，所述第一图案化光刻胶层包括第一完全保留区、第一部分保留区、第一半保留区及第一完全去除区；所述第一完全保留区对应于形成源漏极的区域；所述第一部分保留区中与所述第一完全保留区相接触的部分对应于形成薄膜晶体管沟道区域，所述第一部分保留区的其它部分对应于形成显示区区域；所述第一半保留区对应于形成黑矩阵边缘区域；所述第一完全去除区对应于所述衬底上的未被光刻胶遮挡的部分区域。
12.根据权利要求7所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述形成第五图案化光刻胶层具体包括：
在所述栅极绝缘层上涂敷一层光刻胶；
使用掩膜版对光刻胶进行曝光、显影，形成所述第五图案化光刻胶层，所述第五图案化光刻胶层包括第二完全保留区及第二完全去除区域；所述第二完全去除区对应于形成所述第一过孔及所述第二过孔的区域；所述第二完全保留区对应于其它区域。
13.根据权利要求7所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述形成第六图案化光刻胶层具体包括：
在所述第二金属材料层上涂敷一层光刻胶；
使用掩膜版对光刻胶进行曝光、显影，形成所述第六图案化光刻胶层，所述第六图案化光刻胶层包括第三完全保留区、第三完全去除区及第三部分保留区；所述第三完全保留区对应于形成所述栅极区域；所述第三部分保留区对应于形成所述公共电极区域及形成所述第三导电层区域；所述第三完全去除区对应于其它部分区域。
14.一种显示装置，其特征在于，包括权利要求1-4任一项所述的薄膜晶体管阵列基板及设有第一黑矩阵的彩膜基板；
所述彩膜基板上的第一黑矩阵用于遮挡所述衬底显示区与所述第一导电层之间的区域。
CN201310053580.6A 2013-02-19 2013-02-19 薄膜晶体管阵列基板、制造方法及显示装置 Active CN103149760B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310053580.6A CN103149760B (zh) 2013-02-19 2013-02-19 薄膜晶体管阵列基板、制造方法及显示装置
US14/355,344 US10056414B2 (en) 2013-02-19 2013-04-24 Thin film transistor array substrate having black matrix formed in non-display zone and common electrode formed in display zone
PCT/CN2013/074629 WO2014127579A1 (zh) 2013-02-19 2013-04-24 薄膜晶体管阵列基板、制造方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310053580.6A CN103149760B (zh) 2013-02-19 2013-02-19 薄膜晶体管阵列基板、制造方法及显示装置

Publications (2)

Publication Number Publication Date
CN103149760A true CN103149760A (zh) 2013-06-12
CN103149760B CN103149760B (zh) 2015-03-11

Family

ID=48547928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310053580.6A Active CN103149760B (zh) 2013-02-19 2013-02-19 薄膜晶体管阵列基板、制造方法及显示装置

Country Status (3)

Country Link
US (1) US10056414B2 (zh)
CN (1) CN103149760B (zh)
WO (1) WO2014127579A1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103592801A (zh) * 2013-11-19 2014-02-19 合肥京东方光电科技有限公司 顶栅型tft阵列基板及其制造方法、显示面板及显示装置
CN103715137A (zh) * 2013-12-26 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104503127A (zh) * 2014-12-01 2015-04-08 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN105204258A (zh) * 2015-11-05 2015-12-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板
WO2016161672A1 (zh) * 2015-04-09 2016-10-13 深圳市华星光电技术有限公司 阵列基板及其制备方法、液晶面板
CN106932984A (zh) * 2015-09-17 2017-07-07 乐金显示有限公司 薄膜晶体管基板及其制造方法
WO2017201772A1 (zh) * 2016-05-23 2017-11-30 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板的制造方法
CN107634035A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 阵列基板的制造方法
WO2018210186A1 (zh) * 2017-05-15 2018-11-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
WO2019052270A1 (zh) * 2017-09-15 2019-03-21 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示装置
WO2019223208A1 (zh) * 2018-05-21 2019-11-28 武汉华星光电技术有限公司 非晶硅tft基板的制作方法
CN112185985A (zh) * 2020-09-30 2021-01-05 合肥维信诺科技有限公司 阵列基板、阵列基板制作方法及掩膜版
CN113467138A (zh) * 2021-07-20 2021-10-01 北京京东方光电科技有限公司 阵列基板及其制备方法、显示组件及显示装置
CN114509903A (zh) * 2022-02-10 2022-05-17 武汉华星光电技术有限公司 显示面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113219749B (zh) * 2016-02-17 2023-01-10 群创光电股份有限公司 主动元件阵列基板以及显示面板
US20190355836A1 (en) * 2018-05-21 2019-11-21 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for amorphous silicon tft substrate
CN208422916U (zh) 2018-08-07 2019-01-22 京东方科技集团股份有限公司 阵列基板及显示装置
CN109192701B (zh) * 2018-08-31 2020-12-08 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN110047845A (zh) * 2019-03-27 2019-07-23 武汉华星光电半导体显示技术有限公司 一种tft阵列基板以及全面屏显示装置
CN112992919B (zh) * 2019-12-16 2024-05-14 京东方科技集团股份有限公司 显示背板及其制作方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135939A1 (en) * 2003-01-14 2004-07-15 Fang-Chen Luo Liquid crystal display device with light shielding structure and method for forming the same
US20040141129A1 (en) * 2003-01-17 2004-07-22 Shih-Chang Chang Method and structure of low reflection liquid crystal display unit
CN102645799A (zh) * 2011-03-29 2012-08-22 京东方科技集团股份有限公司 一种液晶显示器件、阵列基板和彩膜基板及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821622A (en) * 1993-03-12 1998-10-13 Kabushiki Kaisha Toshiba Liquid crystal display device
JP3433779B2 (ja) * 1996-06-19 2003-08-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US7042024B2 (en) * 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
KR100491143B1 (ko) 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
JP4423659B2 (ja) * 2003-01-31 2010-03-03 日本電気株式会社 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置
KR101078360B1 (ko) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법
TWI752316B (zh) * 2006-05-16 2022-01-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2007183681A (ja) * 2007-03-29 2007-07-19 Seiko Epson Corp Ｔｆｔアレイ基板、液晶パネル及び電子機器
JP4434262B2 (ja) * 2007-11-05 2010-03-17 セイコーエプソン株式会社 液晶表示パネル
CN101630098B (zh) * 2008-07-18 2010-12-08 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101825815B (zh) * 2009-03-06 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN103226272B (zh) * 2013-04-16 2015-07-22 合肥京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN103941505B (zh) * 2014-03-06 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040135939A1 (en) * 2003-01-14 2004-07-15 Fang-Chen Luo Liquid crystal display device with light shielding structure and method for forming the same
US20040141129A1 (en) * 2003-01-17 2004-07-22 Shih-Chang Chang Method and structure of low reflection liquid crystal display unit
CN102645799A (zh) * 2011-03-29 2012-08-22 京东方科技集团股份有限公司 一种液晶显示器件、阵列基板和彩膜基板及其制造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103592801A (zh) * 2013-11-19 2014-02-19 合肥京东方光电科技有限公司 顶栅型tft阵列基板及其制造方法、显示面板及显示装置
US9685460B2 (en) 2013-12-26 2017-06-20 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, and display device
CN103715137A (zh) * 2013-12-26 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104503127A (zh) * 2014-12-01 2015-04-08 深圳市华星光电技术有限公司 阵列基板及其制作方法
CN104503127B (zh) * 2014-12-01 2017-10-13 深圳市华星光电技术有限公司 阵列基板及其制作方法
US9804464B2 (en) 2015-04-09 2017-10-31 Shenzhen China Star Optoelectronics Technology Co., Ltd. Array substrate and method for preparing the same, liquid crystal panel
WO2016161672A1 (zh) * 2015-04-09 2016-10-13 深圳市华星光电技术有限公司 阵列基板及其制备方法、液晶面板
CN106932984A (zh) * 2015-09-17 2017-07-07 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN106932984B (zh) * 2015-09-17 2020-08-25 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板
CN105336745B (zh) * 2015-09-30 2019-01-22 深圳市华星光电技术有限公司 低温多晶硅tft基板
CN105204258A (zh) * 2015-11-05 2015-12-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2017201772A1 (zh) * 2016-05-23 2017-11-30 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板的制造方法
WO2018210186A1 (zh) * 2017-05-15 2018-11-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示面板
WO2019052270A1 (zh) * 2017-09-15 2019-03-21 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示装置
CN107634035A (zh) * 2017-09-15 2018-01-26 惠科股份有限公司 阵列基板的制造方法
US10921662B2 (en) 2017-09-15 2021-02-16 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate, display panel and display device
WO2019223208A1 (zh) * 2018-05-21 2019-11-28 武汉华星光电技术有限公司 非晶硅tft基板的制作方法
CN112185985A (zh) * 2020-09-30 2021-01-05 合肥维信诺科技有限公司 阵列基板、阵列基板制作方法及掩膜版
CN112185985B (zh) * 2020-09-30 2024-03-19 合肥维信诺科技有限公司 阵列基板、阵列基板制作方法及掩膜版
CN113467138A (zh) * 2021-07-20 2021-10-01 北京京东方光电科技有限公司 阵列基板及其制备方法、显示组件及显示装置
CN113467138B (zh) * 2021-07-20 2023-12-19 北京京东方光电科技有限公司 阵列基板及其制备方法、显示组件及显示装置
CN114509903A (zh) * 2022-02-10 2022-05-17 武汉华星光电技术有限公司 显示面板
CN114509903B (zh) * 2022-02-10 2024-02-13 武汉华星光电技术有限公司 显示面板

Also Published As

Publication number Publication date
US10056414B2 (en) 2018-08-21
US20160141314A1 (en) 2016-05-19
WO2014127579A1 (zh) 2014-08-28
CN103149760B (zh) 2015-03-11

Similar Documents

Publication Publication Date Title
CN103149760B (zh) 薄膜晶体管阵列基板、制造方法及显示装置
US9911762B2 (en) Display device
CN103646966B (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN101393897B (zh) 制造液晶显示装置的方法
CN105161505A (zh) 一种阵列基板及其制作方法、显示面板
CN102269900B (zh) Tft阵列基板及其制造方法
CN103560110B (zh) 一种阵列基板及其制备方法、显示装置
CN103187423B (zh) 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN104201152A (zh) 制作显示面板的方法
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN100562989C (zh) 液晶显示器件及其制造方法
CN105304643A (zh) 一种tft阵列基板及其制作方法
CN105652541A (zh) 阵列基板的制作方法及液晶显示面板
CN104392990B (zh) 一种阵列基板及显示装置
CN104377207A (zh) 显示面板及制造该显示面板的方法
CN108054140A (zh) Ffs模式阵列基板及其制造方法
CN103280428B (zh) Tft-lcd阵列面板结构及其制造方法
CN104810321A (zh) 一种tft阵列基板及显示装置的制备方法
CN109524356B (zh) 一种阵列基板的制造方法、阵列基板及显示面板
CN104362127A (zh) 薄膜晶体管基板的制作方法及制造设备
CN100580939C (zh) 显示器件及其制造方法
CN104882415A (zh) Ltps阵列基板及其制造方法
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置
CN106129071A (zh) 一种阵列基板的制作方法及相应装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant