CN100562989C - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN100562989C
CN100562989C CNB200710306320XA CN200710306320A CN100562989C CN 100562989 C CN100562989 C CN 100562989C CN B200710306320X A CNB200710306320X A CN B200710306320XA CN 200710306320 A CN200710306320 A CN 200710306320A CN 100562989 C CN100562989 C CN 100562989C
Authority
CN
China
Prior art keywords
pattern
film
grid
array base
data wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200710306320XA
Other languages
English (en)
Other versions
CN101211864A (zh
Inventor
林周洙
郭喜荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101211864A publication Critical patent/CN101211864A/zh
Application granted granted Critical
Publication of CN100562989C publication Critical patent/CN100562989C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种用于制造液晶显示器件的方法包括：提供阵列基板和面对该阵列基板的滤色器基板；通过第一掩模工艺在阵列基板上形成由第一导电膜形成的栅极和栅线；形成在栅极的上部的第二导电膜图案、在该栅极的部分上部区域的存储电容器预备图案以及与该栅线基本交叉以限定像素区域的数据线，该第二导电膜图案、该存储电容器预备图案和该数据线通过第二掩模工艺由第二导电膜形成；形成围绕该数据线的不透明绝缘膜；在该阵列基板的整个表面上形成透明第三导电膜，以该不透明绝缘膜插入其间；通过第三掩模工艺对第二导电膜图案和第三导电膜构图，以形成源极、与该源极隔开的漏极、与该漏极接触的像素电极、和与该像素电极的部分下部区域接触的存储电容器图案；以及贴合该阵列基板和该滤色器基板。

Description

液晶显示器件及其制造方法
技术领域
本发明涉及一种液晶显示器(LCD)，尤其涉及一种能够通过减少掩模的数量而简化制造工艺并提高制造效率的LCD、并且能够减少在实施四掩模工艺时很可能产生的波状噪音(wavy noise)的液晶显示器。
背景技术
近来，随着诸如移动电话、PDA、计算机和大TV等的不同的电子器件的发展，对能够应用于其中的平板显示器件的需求正在增加。
平板器件包括LCD(液晶显示器)、PDP(等离子体显示面板)、FED(场致发射显示器)、VFD(真空荧光显示器)等，正在积极的研究中，从规模生产的技术、驱动单元的容易性和高画面质量的实现的角度看，LCD受到很多的关注。
通常的LCD包括液晶面板、并且液晶面板包括阵列基板、与阵列基板相隔一定间隙贴合的滤色器基板、和形成于阵列基板和滤色器基板之间的液晶层。
用于形成液晶层的液晶是具有光学各项异性的材料，并且液晶的排列根据所施加的电压而改变，因而控制透光率。因而，根据液晶层的透光率，在LCD上就显示出对应的静止图象或者活动画面。
图1为示出了根据现有工艺的LCD的示意性透视图。
如图1所示，LCD 1包括滤色器基板5、阵列基板10、和形成于滤色器基板5和阵列基板10之间的液晶层30。
滤色器基板5包括：滤色器(C)，其包括用于实现红色、绿色和蓝色的多个子滤色器7；用于划分子滤色器7和阻挡光透过液晶层30的黑矩阵6；和用于将电压施加到液晶层30的透明公共电极8。
阵列基板10包括：垂直和水平布置以限定多个像素区域(P)的栅线16和数据线17、TFT——开关元件，其形成于栅线16和数据线17的各个交点、以及形成于像素区域(P)上的像素电极18。
滤色器基板5和阵列基板10通过形成于图象显示区域边缘的密封剂(未示出)以正对的方式贴合起来，从而形成液晶面板，并且滤色器基板5和阵列基板10的贴合由形成于滤色器基板5或者阵列基板10上的贴合键(attachment key)实施。
图2a到2d为依次示出了图1中的LCD的阵列基板的制造工艺的截面图。
首先，如图2a所示，通过使用第一掩模工艺(第一光刻工艺)，在基板10上形成由导电性材料制成的栅极21。
接着，如图2b所示，在其上形成有栅极21的基板10上相继沉积栅绝缘膜15A、非晶硅薄膜24、n+非晶硅薄膜25和导电性金属材料30。
之后，通过使用半色调掩模实施用于选择性构图的第二掩模工艺，以使对应于数据线的一部分能够完全遮住光，而对应于TFT沟道区的一部分以一定量的光照射。
因而，如图2c所示，非晶硅薄膜层暴露出来，将源极22和漏极23隔开，并且去除由非晶硅薄膜形成的有源层的某些部分和n+非晶硅薄膜图案，从而形成欧姆接触层25’。
然后，在其上形成有源极22和漏极23的基板10的整个表面上形成钝化膜15B，并且通过使用第三掩模工艺形成用于暴露一部分漏极23的接触孔。
最后，如图2d所示，在整个表面上沉积透明电极材料，以使之通过接触孔与漏极23连接，并且通过使用第四掩模工艺构图像素电极18。
在通过光刻工艺形成阵列基板后，将其与滤色器基板贴合，从而形成液晶面板，然后，装配用于为液晶面板提供光的背光单元，因而完成LCD。
然而，从这个方面看，因为有源层是由非晶硅层形成的，因此，当它从背光单元接收光的时候，它就变成金属。也即，半导体具有这种特性，当它接收光和热的时候，它的导电性发生改变，所以，因为液晶面板的有源层是半导体层，因此当光从背光单元施加过来的时候，它的导电性增加，从而使得有源层成为金属。
另外，通过上述工艺，有源层是以比数据线和源极和漏极更宽的线宽形成的，因此当驱动背光单元的时候，甚至比初始数据线的线宽更宽的有源层也同数据线一样被驱动，从而引起有源脱尾(tail)现象。
图3为示出了根据现有工艺的应用4掩模工艺的LCD的数据线的截面图。
如示，n+非晶硅层25和有源层24形成于数据线17的下部，并且从蚀刻工艺的特性来看，各层形成为锥形。因而，数据线17的线宽比下部有源层24的线宽要小。然而，在这一方面，当n+非晶硅层25和有源层24因背光的驱动而变成金属时，与数据线17和有源层24的线宽对应的区域(C)随同数据线而驱动。
如上所述，使用4掩模工艺的现有工艺存在因当驱动背光单元时，由非晶硅形成的有源层24变成金属而会出现波状噪音现象——根据ON/OFF操作而使波状线在屏幕上连续移动的问题。
此外，在现有工艺中，为了防止在像素电极的边缘区域(A)以及像素电极18和数据线17之间的区域(B)处产生光泄漏，应该使黑矩阵(BM)形成为具有大约5μm的额外余量，这会导致开口率的降低。
还有，因为LCD的制造工艺需要多掩模工艺(也即光刻工艺)，这种工艺复杂而且成本增加，所以需要一种用于减少掩模数量的方法。
发明内容
因此，为了处理上面的事项，构思出了这里描述的各种特征。这些示例性实施例的一个方面是提供一种液晶显示器(LCD)及其制造方法，其能够避免数据线的波状噪音的产生并且减少用来制造薄膜晶体管(TFT)的掩模的数目。
这些示例性实施例的另一方面是提供一种LCD及其制造方法，其能够通过在数据线上形成像素电极而具有高的开口率。
该说明书提供了一种用于制造LCD的方法，包括：提供阵列基板和面对该阵列基板的滤色器基板；通过第一掩模工艺在该阵列基板上形成由第一导电膜形成的栅极和栅线；在该栅极的上部形成第二导电膜图案、在该栅极的部分上部区域形成存储电容器预备图案以及与该栅线基本交叉以限定像素区域的数据线，该第二导电膜图案、该存储电容器预备图案和该数据线通过第二掩模工艺由第二导电膜形成；形成围绕该数据线的不透明绝缘膜；在该阵列基板的整个表面上形成透明第三导电膜，期间插入该不透明绝缘膜；通过第三掩模工艺对第二导电膜图案和第三导电膜构图，以形成源极、与该源极隔开的漏极、与该漏极接触的像素电极、和与该像素电极的部分下部区域接触的存储电容器图案；以及贴合该阵列基板和该滤色器基板。
在第一掩模工艺中，将第一导电膜沉积在该阵列基板上，并且将其构图，以形成该栅极和该栅线。
第二掩模工艺包括：在其上形成有栅极和栅线的基板上依次形成第一绝缘膜、非晶硅薄膜、n+非晶硅薄膜和第二导电膜；在其上形成有第二导电膜的基板上涂覆具有不透明光亚克力(photoacryl)的第一光敏性膜；通过具有允许照射光完全透过的透射区域、仅仅允许一些光透过的裂纹区域以及完全遮光的遮光区域的掩模对第一光敏性膜曝光；将通过该掩模受到光照射的第一光敏性膜显影，以在第二导电膜上形成第一光敏性膜图案和比第一光敏性膜图案要厚的第二光敏性膜图案；以及通过使用第一和第二光敏性膜图案作为掩模，去除非晶硅薄膜、n+非晶硅薄膜和第二导电膜，以形成在第一光敏性膜图案的下部的第二导电膜图案和存储电容器预备图案以及在第二光敏性膜图案的下部的、与该数据线基本交叉以限定像素区域的数据线。
形成围绕数据线的不透明绝缘膜的工艺包括：灰化第一和第二光敏性膜图案，以去除第一光敏性膜图案；以及通过固化第二光敏性膜图案来形成不透明绝缘膜，以使它围绕数据线。这里，固化工艺是在100℃～200℃实施的。
第三掩模工艺包括：在其上形成有第三导电膜的该阵列基板上涂覆第二光敏性膜；通过具有允许照射光透过的透射区域、将光遮住的遮光区域的掩模对第二光敏性膜曝光；将通过掩模受到光照射的第二光敏性膜显影，以形成第三光敏性膜图案；以及通过使用第三光敏性膜图案作为掩模，去除第三导电膜、第二导电膜图案和存储电容器预备图案、在第二导电膜图案的下部的n+非晶硅层和非晶硅层的一些部分，以及存储电容器预备图案，以形成源极、与该源极隔开的漏极、与该漏极接触的像素电极、和与该像素电极的部分下部区域接触的存储电容器图案。
通过使用第三光敏性膜图案作为掩模，去除第三导电膜、第二导电膜图案和在第二导电膜图案的下部的n+非晶硅层和非晶硅层的部分的工艺包括：通过使用第三光敏性膜图案作为掩模，对透明导电膜和第二导电膜图案的一些部分实施过度湿法蚀刻；以及通过使用第三光敏性膜图案作为掩模，干法蚀刻n+非晶硅层和非晶硅层的一些部分。
在实施干法蚀刻中，使用NH3等离子体。
这里，第三掩模工艺还可以进一步包括：在形成源极和漏极、像素电极和存储电容器图案的步骤之后，在该基板的整个表面上形成绝缘膜，以第三光敏性膜图案介于它们之间；并且剥离第三光敏性膜图案。
说明书还提供了一种LCD，其可以包括：分成像素部分和衬垫部分的阵列基板；由第一导电膜形成的栅线和由第二导电膜形成的数据线，它们沿垂直和水平方向排列，以在该阵列基板的像素部分限定像素区域；在栅线和数据线的每个交点处形成的薄膜晶体管(TFT)；在像素区域形成的像素电极，像素电极的一些是由与数据线重叠的第三导电膜形成的；以及与阵列基板以正对的方式贴合的滤色器基板。
这里，TFT包括：与栅线连接的栅极；形成于阵列基板上的第一绝缘膜；形成于第一绝缘膜上的有源图案；以及与数据线连接的源极和与像素电极直接电连接的漏极，源极和漏极形成于有源图案上。
像素电极与该数据线重叠，其间插入不透明绝缘膜，并且该绝缘膜是由光亚克力制成的。
该LCD还可以进一步包括：用于连同栅线一起形成存储电容器的存储电容器图案，在它们之间插入第一绝缘膜，并且像素电极延伸到栅线的上部的某一区域，以使之与该存储电容器图案直接电连接。
该存储电容器图案由与源极和漏极以及数据线相同的导电材料制成。
该LCD还可以进一步包括：由第一导电膜形成、且形成于该阵列基板的衬垫部分上的栅衬垫线；和由第二导电膜形成、且形成于该阵列基板的衬垫部分上的数据衬垫线，并可进一步包括：与该栅衬垫线直接电连接的栅衬垫电极以及与数据衬垫线直接电连接的数据衬垫电极，栅衬垫电极和数据衬垫电极由第三导电膜形成。
第三导电膜可由ITO(氧化铟锡)或者IZO(氧化锌铟)等制成。
从下面结合附图对本发明的具体描述中，本发明前面的和其它的目的、特征、方面和优点将变得更为清楚。
附图说明
附图提供了对本发明的进一步理解，并且构成本说明书的一部分，其解释了本发明的实施例，并连同这里的描述一起用来解释本发明的原理。
在图中：
图1为示出了根据现有工艺的液晶显示器LCD的示意性透视图；
图2a到2d为依次示出了图1中的LCD的阵列基板的制造工艺的示意性截面图；
图3为示出根据现有工艺的使用4掩模工艺制造的LCD的数据线的截面图；
图4为示出了根据本发明一个示例性实施例的LCD的一部分阵列基板的平面图，其中显示了包括栅衬垫和数据衬垫部件的单个像素；
图5a到5c为依次示出图4中的阵列基板的制造工艺的截面图，其中左边部分显示的是制造像素部分的阵列基板的工艺，而右边部分依次示出制造栅衬垫部分和数据衬垫部分的阵列基板的工艺；
图6a到6f为依次示出了通过第二掩模工艺形成固化数据线等的工艺的示意性截面图；
图7a到7e为依次示出了通过第三掩模工艺同步形成源极和漏极的工艺的示意性截面图；
图8是根据本发明的示例性实施例的沿数据线的VIII-VIII’线剖开的截面图。
具体实施方式
现在参照附图详细地描述液晶显示器(LCD)及其制造方法。
图4为示出了根据本发明一个示例性实施例的LCD的一部分阵列基板的平面图，其中显示了包括栅衬垫和数据衬垫部件的单个像素。
实际上，N个数目的栅线和M个数目的数据线互相交叉形成，在阵列基板上限定出M×N个数目的像素，为了解释的简单，仅仅显示出单个像素。
如示，第n个栅线116n和第m个数据线形成为垂直和水平地排列，以便在阵列基板110上限定第(m，n)个像素区域。在第n个栅线116n和第m个数据线117m的交点处形成开关元件薄膜晶体管(TFT)。在像素区域内形成像素电极118，并将其与TFT相连，以连同滤色器基板(未示出)的公共电极一起驱动液晶。
像素电极的一部分在数据线上延伸，以与数据线重叠，在它们之间插入遮光图案(未示出)。
栅衬垫电极126P和数据衬垫电极127P形成在阵列基板110的边缘部分且与第n个栅线116n和第m个数据线117m电连接，并且将从外部驱动电路单元(未示出)施加过来的扫描信号和数据信号分别传输给第n个栅线116n和第m个数据线117m。
也即，第n个栅线116n和第m个数据线117m延伸到驱动电路单元，以分别与栅衬垫线116P和数据衬垫线117P相连，并且栅衬垫线116P和数据衬垫线117P通过与栅衬垫线116P和数据衬垫线117P电连接的栅衬垫电极126P和数据衬垫电极127P从驱动电路单元接收扫描信号和数据信号。
TFT包括与第n个栅线116n相连的栅极121、与第m个数据线117m相连的源极122、和与像素电极118相连的漏极123。TFT还包括第一绝缘膜(未示出)以及有源图案(未示出)，第一绝缘膜用于使栅极121以及源极122和漏极123绝缘，有源图案通过提供给栅极121的栅电压而在源极122和漏极123之间形成导电性的沟道。
源极122的一部分与第m个数据线117m相连，以形成第m个数据线117m的一部分，并且漏极123的一部分朝着像素区域延伸，以与像素电极118直接电连接。
前一个栅线即第(n-1)个栅线116n-1的一部分与形成于其上部且与像素电极118直接电连接的存储电容器图案131重叠，在它们之间插入第一绝缘膜，以形成存储电容器Cst。存储电容器Cst用来将施加给液晶电容器的电压均匀保持到施加下一个信号为止。
也即，阵列基板110的像素电极118连同滤色器基板的公共电极一起形成液晶电容器，并且通常，施加给液晶电容器的电压直到接收到下一个信号才保持并且泄漏以至消失。因而，为了保持施加的电压，存储电容器Cst应该与液晶电容器相连并且被使用。
除了保持信号外，存储电容器还具有稳定灰度标度显示、减少闪烁效果、和减少残留图象的形成的效果。
根据本发明这个示例性实施例的、如上构造的阵列基板110能够通过实施掩模工艺三次来制造，该工艺是通过在形成像素电极118的工艺中使用透明导电膜的选择性蚀刻实施的。通过如下LCD的制造工艺对此加以详细地描述。
图5a到5c为依次示出图4中的阵列基板的制造工艺的示意性截面图，其中左边部分显示的是制造像素部分的阵列基板的工艺，而右边部分依次显示制造栅衬垫部分和数据衬垫部分的阵列基板的工艺。
如图5a所示，栅极121和第(n-1)个栅线116n-1形成于由透明绝缘材料诸如玻璃制成的基板110的像素部分，而栅衬垫线116P形成于栅衬垫部分。第(n-1)个栅线116n-1指的是相对于对应像素的前一个栅线，而对应像素的栅线也即第n个栅线116n以与第(n-1)个栅线116n-1相同的方式形成。
栅极121、第(n-1)个栅线116n-1和栅衬垫线116P是通过在基板110的整个表面上沉积第一导电膜并且通过光刻工艺(第一掩模工艺)对其构图而形成的。
这里，第一导电膜能够由低电阻不透明导电材料诸如铝(Al)、铝合金、钨(W)、铜(Cu)、铬(Cr)和钼(Mo)等制成。另外，栅极121、第(n-1)个栅线116n-1和栅衬垫线116P能够通过堆叠两层或者多层低电阻导电材料形成为多层结构。
接着，如图5b所示，将第一绝缘膜115A、非晶硅薄膜、n+非晶硅薄膜和第二导电膜依次形成在基板110的整个表面上，在该基板上已经形成有栅极121、第(n-1)个栅线116n-1和栅衬垫线116P，然后通过使用狭缝(衍射)掩模和不透明光亚克力的光刻工艺(第二掩模工艺)对其构图，以形成有源层124’、第m个数据线117m和数据衬垫线117P。然后，固化数据线，以使之被绝缘膜覆盖。之后，将要作为像素电极和衬垫部分的电极的透明第三导电膜230形成在基板110的整个表面上。
以这种方式，数据线被固化，并且要成为像素电极的透明第三导电膜通过使用狭缝曝光的单个掩模工艺(第二掩模工艺)而形成。现在参照附图详细地描述第二掩模工艺。
图6a到6f为依次示出通过第二掩模工艺形成固化数据线等的工艺的截面图。
如图6a所示，将第一绝缘膜115A、非晶硅薄膜124、n+非晶硅薄膜125和第二导电膜130依次沉积在其上已经形成有栅极121、第(n-1)个栅线116n-1和栅衬垫线116P的基板110的整个表面上。
之后，将由能够实现颜色的光敏性材料诸如光亚克力制成的光敏性膜170形成在基板110的整个表面上，随后通过狭缝掩模180光选择性地照射在其上。在这种情况下，光敏性膜由不透明光亚克力制成，以使之构成用于防止数据线在构图和固化时的光泄漏的遮光层。
本发明该示例性实施例中使用的狭缝掩模180包括允许照射光完全地透过的透射区域I、仅仅允许一些光透过同时遮住剩余的光的具有狭缝图案的狭缝区域(II)、以及完全遮住照射的光的遮光区域(III)，并且只有透过狭缝掩模180的光才照射到光敏性膜170上。
随后，当将其通过狭缝掩模180而曝光的光敏性膜170显影时，如图6b所示，在通过遮光区域(III)和狭缝区域(II)将光完全遮住或者部分遮住的区域，光敏性膜图案170A到170C保留一定的厚度，而在光完全透过的透射区域(I)的光敏性膜被完全去除，从而暴露出第二导电膜130的表面。
这时，通过狭缝区域II形成的第一光敏性膜图案170A以及第三光敏性膜图案170C比通过遮光区域III形成的第二光敏性膜图案170B要薄。在光完全透过透射区域I的区域的光敏性膜被完全去除。这是因为使用的是正性光刻胶，但是对其没有限制，在本发明中也能够使用负性光刻胶。
接着，如图6c所示，通过使用光敏性膜图案170A到170C作为掩模，将非晶硅薄膜124、n+非晶硅薄膜125、第二导电膜130和第一绝缘膜115A选择性地去除，以在栅线121的上部的某一区域形成由非晶硅薄膜124形成的有源图案124’，并且同时，将由n+非晶硅薄膜125和第二导电膜130形成的欧姆接触层125’和第二导电膜图案130’构图成与有源图案124’一样的形状并且将其保留下来。
在第(n-1)个栅线116n-1的上部的某一区域形成用于形成存储电容器而与像素电极(将要描述)电连接的第二导电膜图案130C(存储电容器预备图案)，并且将由非晶硅薄膜124和n+非晶硅薄膜125形成的非晶硅薄膜图案124C和n+非晶硅薄膜图案125C构图成与第二导电膜图案130C一样的形状，并且将其保留在第二导电膜图案130C的下部。
在基板110的像素部分的一个部位形成由第二导电膜130形成的第m个数据线117m，并且将由非晶硅薄膜124和n+非晶硅薄膜125形成的非晶硅薄膜图案124D和n+非晶硅薄膜图案125D构图成与数据线117m一样的形状，并且将其保留在数据线117m的下部。
在基板110的数据衬垫部分形成由第二导电膜130形成的数据衬垫线117P，并且将由非晶硅薄膜124和n+非晶硅薄膜125形成的非晶硅薄膜图案124P和n+非晶硅薄膜图案125P构图成与数据衬垫线117P一样的形状，并且将其保留在数据衬垫线117P的下部。
之后，当实施灰化工艺以去除光敏性膜图案170A到170C中的一些部分时，如图6d所示，在栅极121的某一区域的上部、在第(n-1)个栅线116n-1的某一区域的上部、和在数据衬垫线117P的上部，也即在对其实施了狭缝曝光的狭缝区域II，第一光敏性膜图案170A和170C被完全去除，从而暴露出第二导电膜图案130’、130C和117P的表面。
这里，第二光敏性膜图案170B作为第四光敏性膜图案170B’在与遮光区域(III)对应的某一区域保留下来，其具有一个通过去除第一和第三光敏性膜图案170A和170C的厚度而获得的厚度。
之后，如图6e所示，将留在第m个数据线117m上部的第四光敏性膜图案170B’在100℃～200℃固化，以形成覆盖第m个数据线117m的上部和侧部的数据线遮光图案170B”。这里，因为数据线遮光图案170B”是由不透明光亚克力制成，因此就将其作为覆盖第m个数据线117m的黑矩阵。
并且，如图6f所示，在基板110的整个表面上，第三导电膜230由透明导电材料制成，该基板110上已经形成位于栅线121上部的第二导电膜图案130’以及第五光敏性膜图阿170B”。
这里，第三导电膜230，其形成像素电极和衬垫部分电极，能够由具有良好的透射性的透明导电材料诸如ITO或者IZO制成。
然后，如图5c所示，通过单个光刻工艺(第三掩模工艺)，使用光敏性膜，将有源图案124’、非晶硅薄膜图案124C、n+非晶硅薄膜图案125’和125C、第二导电膜图案130’和130C、以及第三导电膜230选择性地构图，以形成源极122和漏极123以及像素电极118。
在衬垫部分，通过第三掩模工艺，使用光敏性膜作为掩模，将第三导电膜230选择性地构图，以形成由第三导电膜230形成的栅衬垫电极126P和数据衬垫电极127P。
之后，形成第二绝缘膜115B，以保护暴露的沟道区，然后，将光敏性膜剥离。
如上所述，在本发明的该示例性实施例中，源区122和漏区123通过单个光刻工艺(第三工艺)形成。现在详细地描述第三掩模工艺。
图7a到7e为依次示出了通过第三掩模工艺同步形成源极和漏极的工艺的示意性截面图。
如图7a所示，在其上形成有第三导电膜230的基板110的整个表面上形成光敏性膜270诸如光刻胶，随后光通过掩模280选择性地照射到其上。
掩模280包括允许照射光完全地透过的透射区域I和完全地遮住入射光的遮光区域(III)，并且只有透过掩模280的光才照射到光敏性膜280上。
随后，当将通过掩模280而曝光的光敏性膜270显影时，如图7b所示，在通过遮光区域(III)将光完全遮住的区域，光敏性膜图案270A保留一定的厚度，而在光完全透过的透射区域(I)，光敏性膜被完全去除，从而暴露出第三导电膜230的表面。这时，在光完全透过透射区域I的区域的光敏性膜被完全去除。这是因为使用的是正性光刻胶，但是对其没有限制，在本发明中也能够使用负性光刻胶。
之后，如图7c所示，通过使用光敏性膜图案270A作为掩模，将第二导电膜图案130’和第三导电膜230选择性地去除，以形成源极122和漏极123，它们在像素部分的栅极121的上部通过欧姆接触层125’与由非晶硅薄膜制成的有源图案124’的某一区域电连接(随后，源区和漏区在有源图案124’的沟道的左边和右边形成)。
从漏极123的上部到第(n-1)个栅线116n-1的上部的某一区域的第三导电膜230由于光敏性膜图案270而未被去除，并且其形成像素电极。
与此同时，在第(n-1)个栅线的上部的某一区域，通过使用上部光敏性膜图案270A，将第二导电膜图案130C和第三导电膜230选择性地去除，以形成与像素电极118电连接的存储电容图案131，并且还连同第(n-1)个栅线116n-1一起形成存储电容Cst，它们之间插入第一绝缘膜115A。
这里，通过湿法蚀刻将第三导电膜230构图，并且在这里，使该图案过度蚀刻，以形成底切(undercut)，其具有比光敏性膜图案270A小的图案。
之后，将在像素部分的栅极121的上部的某一区域形成的n+非晶硅薄膜图案125’和有源图案124’的部分去除，以将n+非晶硅薄膜图案125’构图成与源极122和漏极123一样的形状。将由n+非晶硅薄膜125’形成的欧姆接触层125’形成于有源图案124’上，并且将其构图成与源极122和漏极123一样的形状，以允许下部的有源图案124’的某一区域与源区122和漏区123彼此欧姆接触。
这里，还将在第(n-1)个栅线116n-1上的非晶硅薄膜图案124C和n+非晶硅薄膜图案125C的一部分选择性地去除。
通过采用NH3等离子体的湿法蚀刻，能够将n+非晶硅薄膜图案125’和125C、有源图案和n+非晶硅薄膜图案124’和124C去除。
与此同时，通过蚀刻，将基板110的栅衬垫部分和数据衬垫部分的第三导电膜230选择性地去除，以形成分别覆盖栅衬垫线116P和数据衬垫线117P的栅衬垫电极126P和数据衬垫电极127P，以使之与栅衬垫线116P和数据衬垫线117P电连接。
接着，如图7d所示，在光敏性膜图案270A上沉积具有一定厚度的第二绝缘膜。这里，形成第二绝缘膜是为了保护暴露的沟道区，并且其能够由氮氧化硅(SiON)形成，并且优选具有或者更小的厚度。
然后，如图7e所示，将光敏性膜图案270A剥离，以将形成于不想要部位的第二绝缘膜连同光敏性膜图案270A一起去除。
这里，由于形成于像素部分的某一区域的光敏性膜图案270A被剥离，像素电极118暴露出来，并且与下部的漏极123的一部分电连接。这里，漏极123不通过接触孔而直接与上部的像素电极118电连接。
对应的像素电极118的一部分与存储电容器图案131电连接，该图案131形成为在前一个栅线116n-1的上部与前一个栅线116n-1重叠。因而，与像素电极118电连接的存储电容器图案131连同前一个栅线116n-1一起形成存储电容器Cst，它们之间插入下部的第一绝缘膜115A。
通过形成于图象显示区边缘的密封剂，以正对的方式将这样形成的阵列基板与滤色器基板(未示出)贴合起来。滤色器基板包括用于防止光泄漏到TFT和栅线的黑矩阵以及用于实现红色、绿色和蓝色的滤色器。
滤色器基板和阵列基板通过或者形成于滤色器基板或者形成于阵列基板上的贴合键贴合。
以这种方式，在本发明的该示例性实施例中，阵列基板能够通过总共三次掩模工艺而制造，在这里，随着留在数据线上部的光敏性膜图案的固化而形成了覆盖数据线上部和侧部的不透明的数据线遮光图案，因此在数据线的上部不形成黑矩阵。现在描述这一点。
图8是根据本发明的该示例性实施例的沿数据线的VIII-VIII’线剖开的截面图。
第m个数据线117m的上部和侧部和形成于数据线117m的下部的n+非晶硅图案125D、非晶硅图案124D和第一绝缘膜115A被数据线遮光图案170B”覆盖。
数据线遮光图案170B”由不透明polyacryl制成，并通过固化而形成，以覆盖数据线117m和非晶硅层124D。因而，它将可能在数据线117m的上部产生的光遮住，从而避免了波状噪音。
此外，尽管像素电极118的一些部分延伸到数据线遮光图案170B”的上部的两侧，但是数据线117m和像素电极118仍然被数据线遮光图案170B”隔开，并且对应的像素电极118的一些部分延伸为彼此重叠。因而，在像素电极118和数据线117m之间存在小的间隙，或者像素电极118和数据线117m之间的间隙能够达到最小，并且数据线遮光图案170B”能够将光遮住一个用于防止像素电极118边缘的光泄漏的区域(A’)。因而，像素区域能够增加，从而增加了开口率。
在本发明的该示例性实施例中，以使用非晶硅薄膜的非晶硅TFT作为沟道层的例子，但是本发明不限于此，还能够以使用多晶硅薄膜的多晶硅TFT作为沟道层。
如这里描述的，根据本发明的LCD及其制造方法具有许多优点。
也即，例如，能够避免数据线的波状噪音，并且能够减少用来制造TFT的掩模数。
此外，因为像素电极能够在数据线上形成，所以能够获得高开口率。
由于本发明可以在不脱离其本质特征或者精神的前提下以各种形式来实现，因此应该理解，上述实施例不受前面描述细节的限制，除非另有指出，相反，应该广义地认为其范围由所附权利要求限定，因此并且因此只要落在权利要求的边界、或者这种边界的等效物内的改变和修改都包括在所附权利要求中。

Claims (19)

1.一种用于制造液晶显示器的方法，包括：
提供阵列基板和面对所述阵列基板的滤色器基板；
通过第一掩模工艺在所述阵列基板上形成由第一导电膜形成的栅极和栅线；
形成在所述栅极的上部的第二导电膜图案、在所述栅极的部分上部区域的存储电容器预备图案以及与所述栅线交叉以限定像素区域的数据线，所述第二导电膜图案、所述存储电容器预备图案和所述数据线通过第二掩模工艺由第二导电膜形成；
形成围绕所述数据线的不透明绝缘膜；
在所述阵列基板的整个表面上形成透明第三导电膜，以所述不透明绝缘膜插入其间；
通过第三掩模工艺对所述第二导电膜图案和第三导电膜构图，以形成源极、与所述源极隔开的漏极、与所述漏极接触的像素电极、和与所述像素电极的部分下部区域接触的存储电容器图案；以及
贴合所述阵列基板和所述滤色器基板。
2.根据权利要求1所述的方法，其特征在于，在所述第一掩模工艺中，将所述第一导电膜沉积在所述阵列基板上并且将其构图，以形成所述栅极和所述栅线。
3.根据权利要求1所述的方法，其特征在于，所述第二掩模工艺包括：
在其上形成有所述栅极和所述栅线的所述基板上依次形成第一绝缘膜、非晶硅薄膜、n+非晶硅薄膜和所述第二导电膜；
在其上形成有所述第二导电膜的所述基板上涂覆具有不透明光亚克力的第一光敏性膜；
通过具有允许照射光完全透过的透射区域、仅仅允许一些光透过的狭缝区域以及完全遮光的遮光区域的掩模对所述第一光敏性膜曝光；
将通过所述掩模受到光照射的所述第一光敏性膜显影，以在所述第二导电膜上形成第一光敏性膜图案和比所述第一光敏性膜图案要厚的第二光敏性膜图案；以及
通过使用所述第一和第二光敏性膜图案作为掩模，去除所述非晶硅薄膜、所述n+非晶硅薄膜和所述第二导电膜，以形成在所述第一光敏性膜图案的所述下部的所述第二导电膜图案和所述存储电容器预备图案以及在所述第二光敏性膜图案的所述下部的、与所述数据线基本交叉以限定所述像素区域的所述数据线。
4.根据权利要求3所述的方法，其特征在于，形成围绕所述数据线的所述不透明绝缘膜的工艺包括：
灰化所述第一和第二光敏性膜图案，以去除所述第一光敏性膜图案；以及
通过固化所述第二光敏性膜图案来形成所述不透明绝缘膜，以使它围绕所述数据线。
5.根据权利要求4所述的方法，其特征在于，所述固化工艺是在100℃～200℃实施的。
6.根据权利要求1所述的方法，其特征在于，所述第三掩模工艺包括：
在其上形成有所述第三导电膜的所述阵列基板上涂覆所述第二光敏性膜；
通过具有允许照射光透过的透射区域、将光遮住的遮光区域的掩模对第二光敏性膜曝光；将通过所述掩模受到光照射的所述第二光敏性膜显影，以形成第三光敏性膜图案；以及
通过使用所述第三光敏性膜图案作为掩模，去除所述第三导电膜、所述第二导电膜图案和所述存储电容器预备图案、在所述第二导电膜图案的所述下部的所述n+非晶硅层和所述非晶硅层的一些部分，以形成所述源极、与所述源极隔开的所述漏极、与所述漏极接触的所述像素电极、和与所述像素电极的部分下部区域接触的存储电容器图案。
7.根据权利要求6所述的方法，其特征在于，通过使用所述第三光敏性膜图案作为掩模，去除所述第三导电膜、所述第二导电膜图案和在所述第二导电膜图案的所述下部的所述n+非晶硅层和所述非晶硅层的所述些部分的工艺包括：
通过使用所述第三光敏性膜图案作为掩模，对所述透明导电膜和所述第二导电膜图案的一些部分实施过度湿法蚀刻；以及
通过使用所述第三光敏性膜图案作为掩模，干法蚀刻所述n+非晶硅层和所述非晶硅层的一些部分。
8.根据权利要求7所述的方法，其特征在于，在实施所述干法蚀刻中，使用NH3等离子体。
9.根据权利要求6所述的方法，其特征在于，所述第三掩模工艺包括：
在形成所述源极和所述漏极、所述像素电极和所述存储电容器图案的步骤之后，在所述基板的整个表面上形成绝缘膜，以第三光敏性膜图案插入它们之间；以及
剥离所述第三光敏性膜图案。
10.一种液晶显示器件，包括：
分成像素部分和衬垫部分的阵列基板；
由第一导电膜形成的栅线和由第二导电膜形成的数据线，它们沿垂直和水平方向排列，以在所述阵列基板的所述像素部分限定像素区域；
在所述栅线和所述数据线的每个交点处形成的薄膜晶体管；
在所述像素区域形成的像素电极，所述像素电极的一些是由与所述数据线重叠的第三导电膜形成的；以及
与所述阵列基板以正对的方式贴合的滤色器基板。
11.根据权利要求10所述的器件，其特征在于，所述薄膜晶体管包括：
与所述栅线连接的栅极；
形成于所述阵列基板上的第一绝缘膜；
形成于所述第一绝缘膜上的有源图案；以及
与所述数据线连接的源极和与所述像素电极直接电连接的漏极，所述源极和所述漏极形成于所述有源图案上。
12.根据权利要求10所述的器件，其特征在于，所述像素电极与所述数据线重叠，其间介有不透明绝缘膜。
13.根据权利要求11所述的器件，其特征在于，所述绝缘膜是由光亚克力制成的。
14.根据权利要求11所述的器件，还包括：
用于连同所述栅线一起形成存储电容器的存储电容器图案，它们之间插入所述第一绝缘膜，并且所述像素电极延伸到所述栅线的上部的某一区域，以使之与所述存储电容器图案直接电连接。
15.根据权利要求14所述的器件，其特征在于，所述存储电容器图案由与所述源极和所述漏极以及所述数据线一样的导电材料制成。
16.根据权利要求10所述的器件，还包括：
由所述第一导电膜形成、且形成于所述阵列基板的所述衬垫部分上的栅衬垫线。
17.根据权利要求16所述的器件，还包括：
由所述第二导电膜形成、且形成于所述阵列基板的所述衬垫部分上的数据衬垫线。
18.根据权利要求17所述的器件，还包括：
与所述栅衬垫线直接电连接的栅衬垫电极以及与所述数据衬垫线直接电连接的数据衬垫电极，所述栅衬垫电极和所述数据衬垫电极由所述第三导电膜形成。
19.根据权利要求10所述的器件，其特征在于，所述第三导电膜能够由氧化铟锡或者氧化锌铟等制成。
CNB200710306320XA 2006-12-29 2007-12-28 液晶显示器件及其制造方法 Expired - Fee Related CN100562989C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060139114A KR100978265B1 (ko) 2006-12-29 2006-12-29 액정표시장치 및 그 제조방법
KR1020060139114 2006-12-29

Publications (2)

Publication Number Publication Date
CN101211864A CN101211864A (zh) 2008-07-02
CN100562989C true CN100562989C (zh) 2009-11-25

Family

ID=39611729

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200710306320XA Expired - Fee Related CN100562989C (zh) 2006-12-29 2007-12-28 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (1) US8045077B2 (zh)
JP (1) JP4722118B2 (zh)
KR (1) KR100978265B1 (zh)
CN (1) CN100562989C (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5182993B2 (ja) * 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR101569766B1 (ko) 2009-01-29 2015-11-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102593053B (zh) * 2012-03-19 2013-12-25 福建华映显示科技有限公司 像素结构及其制作方法
CN102983103B (zh) * 2012-12-10 2015-09-16 京东方科技集团股份有限公司 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置
CN103943637B (zh) * 2014-04-10 2016-08-31 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN107482018A (zh) * 2017-08-03 2017-12-15 京东方科技集团股份有限公司 制备阵列基板的方法、阵列基板及显示装置
CN107819981A (zh) * 2017-09-27 2018-03-20 京东方科技集团股份有限公司 成像背板、成像装置及电子设备
CN209343100U (zh) * 2018-11-06 2019-09-03 惠科股份有限公司 一种显示面板和显示装置
KR20200072928A (ko) * 2018-12-13 2020-06-23 엘지디스플레이 주식회사 부분 투명 표시장치
CN109884830B (zh) * 2019-02-28 2021-09-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN112447760B (zh) * 2019-08-27 2024-03-15 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板及显示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270953B2 (ja) * 1993-12-22 2002-04-02 富士通株式会社 液晶表示装置の製造方法
JP2762964B2 (ja) * 1995-08-30 1998-06-11 日本電気株式会社 液晶表示装置
KR100502091B1 (ko) * 1998-04-10 2005-11-23 삼성전자주식회사 유기 절연막을 이용한 액정 표시 장치 및 그 제조 방법
KR100482167B1 (ko) * 1998-07-30 2005-07-18 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
JP3792485B2 (ja) * 2000-06-02 2006-07-05 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置
KR20040031370A (ko) * 2002-10-05 2004-04-13 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
US7760317B2 (en) * 2003-10-14 2010-07-20 Lg Display Co., Ltd. Thin film transistor array substrate and fabricating method thereof, liquid crystal display using the same and fabricating method thereof, and method of inspecting liquid crystal display
KR100560398B1 (ko) * 2003-10-30 2006-03-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조방법
KR100659912B1 (ko) * 2003-12-03 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101107245B1 (ko) * 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101127822B1 (ko) * 2004-12-24 2012-03-26 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20060073374A (ko) * 2004-12-24 2006-06-28 엘지.필립스 엘시디 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR100730124B1 (ko) * 2004-12-30 2007-06-19 삼성에스디아이 주식회사 플라즈마 표시 장치
KR101242032B1 (ko) * 2006-06-30 2013-03-12 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법

Also Published As

Publication number Publication date
KR20080062925A (ko) 2008-07-03
US20080174709A1 (en) 2008-07-24
CN101211864A (zh) 2008-07-02
KR100978265B1 (ko) 2010-08-26
JP4722118B2 (ja) 2011-07-13
US8045077B2 (en) 2011-10-25
JP2008165242A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
CN100562989C (zh) 液晶显示器件及其制造方法
CN102998863B (zh) 边缘场开关模式液晶显示装置的阵列基板及其制造方法
CN103123429B (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
JP5503996B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
KR100978266B1 (ko) 액정표시장치 및 그 제조방법
US7489379B2 (en) Liquid crystal display device and fabricating method thereof
US20120138972A1 (en) Array substrate and a method for fabricating the same and an electronic paper display
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
KR102130110B1 (ko) 표시 패널 및 이의 제조 방법
EP1939674B1 (en) Liquid crystal display device and fabrication method thereof
US20040155992A1 (en) Method of manufacturing an array substrate for use in a LCD device
KR20150025185A (ko) 표시 패널 및 이의 제조 방법
KR20130054772A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US8357937B2 (en) Thin film transistor liquid crystal display device
TWI490615B (zh) 用於邊緣電場切換模式液晶顯示裝置的陣列基板及其製造方法
KR20080002202A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080038599A (ko) 고개구율 액정표시장치 및 그 제조방법
KR101331812B1 (ko) 액정표시장치 및 그 제조방법
US10497725B2 (en) Method of producing display panel board
CN101207092B (zh) 液晶显示器件及其制造方法
CN110412805A (zh) 阵列基板及其制作方法、液晶显示装置
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20090061469A (ko) 액정표시장치 및 그 제조방법
KR20080056569A (ko) 액정표시장치 및 그 제조방법
KR101386568B1 (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091125

Termination date: 20171228