KR100659912B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100659912B1
KR100659912B1 KR1020030087046A KR20030087046A KR100659912B1 KR 100659912 B1 KR100659912 B1 KR 100659912B1 KR 1020030087046 A KR1020030087046 A KR 1020030087046A KR 20030087046 A KR20030087046 A KR 20030087046A KR 100659912 B1 KR100659912 B1 KR 100659912B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
common
forming
pad
Prior art date
Application number
KR1020030087046A
Other languages
English (en)
Other versions
KR20050053826A (ko
Inventor
박승렬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030087046A priority Critical patent/KR100659912B1/ko
Priority to US10/963,590 priority patent/US7190419B2/en
Priority to CNB2004100966738A priority patent/CN100374944C/zh
Publication of KR20050053826A publication Critical patent/KR20050053826A/ko
Application granted granted Critical
Publication of KR100659912B1 publication Critical patent/KR100659912B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 IPS-COT 구조 액정표시장치에 의하면,
1) 박막트랜지스터가 형성된 기판과 동일 기판 상에 컬러필터층 및 블랙매트릭스를 형성함에 따라, 빛샘 현상을 효과적으로 차단할 수 있고,
2) 화소 전극과 공통 전극을 동일 기판에 형성하여, 두 전극 간의 수평 전계에 의해 액정을 구동시킴에 따라 시야각을 향상시킬 수 있으며,
3) 알루미늄을 제외한 금속물질로 이루어진 보조 전극을 통해 게이트 패드와 게이트패드 전극을 연결시킴에 따라, 게이트 패드부에서 갈바닉 부식 현상을 방지할 수 있고,
4) 고저항 저유전율 블랙매트릭스가 개재된 상태에서, 데이터 배선과 공통 전극 그리고, 게이트 배선과 공통 배선이 중첩된 구조로 전극 구조를 설계하기 때문에, 고개구율 구조를 구현할 수 있는 장점을 가진다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and Method for fabricating the same}
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면.
도 2는 도 1의 Ⅱ-Ⅱ를 따라 절단한 단면도.
도 3, 도 4a 내지 4c는 본 발명의 제 1 실시예에 따른 COT구조 액정표시장치용 기판에 대한 도면으로서, 도 3은 평면도이고, 도 4a는 상기 도 3의 절단선 "IVa-IVa"에 따라 절단된 단면도이며, 도 4b는 상기 도 3의 절단선 "IVb-IVb"에 따라 절단된 단면도이고, 도 4c는 상기 도 3의 절단선 "IVc-IVc"에 따라 절단된 단면도.
도 5, 도 6a 내지 6c는 본 발명의 제 2 실시예에 따른 IPS-COT구조 액정표시장치용 기판에 대한 도면으로서, 도 5는 평면도이고, 도 6a는 상기 도 5의 절단선 "VIa-VIa"에 따라 절단된 단면도이며, 도 6b는 상기 도 5의 절단선 "VIb-VIb"에 따라 절단된 단면도이고, 도 6c는 상기 도 5의 절단선 "VIc-VIc"에 따라 절단된 단면도.
도 7a 내지 7h, 도 8a 내지 8h, 도 9a 내지 9h, 도 10a 내지 10h는 본 발명의 제 2 실시예에 따른 IPS-COT구조 액정표시장치용 기판에 대한 제조 공정을 단계 별로 나타낸 단면도로서, 도 8a 내지 8h는 상기 도 7a 내지 7h의 절단선 "VIII-VIII"에 따라 절단된 단면도이며, 도 9a 내지 9b는 상기 도 7a 내지 7h의 절단선 "IX-IX"에 따라 절단된 단면도이고, 도 10a 내지 10b는 상기 도 7a 내지 7h의 절단선 "X-X"에 따라 절단된 단면도.
도 11, 12는 본 발명의 제 3 실시예에 따른 IPS-COT구조 액정표시장치용 기판에 대한 도면으로서, 도 11은 평면도이고, 도 12는 상기 도 11의 절단선 "XII-XII"에 따라 절단된 단면도.
도 13a, 13b, 도 14a, 14b, 도 15a, 15b, 도 16a, 16b는 본 발명의 제 3 실시예에 따른 IPS-COT구조 액정표시장치용 기판에 대한 제조 공정을 단계별로 나타낸 단면도로서, 도 14a, 14b는 상기 도 13a, 13b의 절단선 "XIV-XIV"에 따라 절단된 단면도이며, 도 15a, 15b는 상기 도 13a, 13b의 절단선 "XV-XV"에 따라 절단된 단면도이고, 도 16a, 16b는 상기 도 13a, 13b의 절단선 "XVI-XVI"에 따라 절단된 단면도.
도 17은 본 발명의 제 4 실시예에 따른 IPS-COT구조 액정표시장치에 대한 단면도.
<도면의 주요부분에 대한 간단한 설명>
210 : 기판 212 : 게이트 배선
214 : 게이트 전극 216 : 게이트 패드
218 : 제 1 커패시터 전극 220 : 공통 패드
222 : 게이트 절연막 224 : 반도체층
225 : 제 1 보호층 226 : 데이터 배선
227 : 오픈부 228 : 소스 전극
231 : 블랙매트릭스
232 : 드레인 전극 233 : 제 2 보호층
234 : 제 1 연결 전극 235 : 드레인 콘택홀
236 : 제 2 커패시터 전극 237 : 게이트패드 콘택홀
238 : 데이터패드 콘택홀 239 : 공통패드 콘택홀
240 : 제 2 연결 전극 242 : 보조 게이트패드 전극
244 : 공통 배선 246 : 컬러필터층
246a, 246b, 246c : 적, 녹, 청 컬러필터
254 : 인출 배선 256 : 화소 전극
258 : 연결 배선 260 : 공통 전극
262 : 게이트패드 전극 263 : 공통패드 전극
264 : 데이터패드 전극 ch : 채널
CST : 스토리지 커패시터 P : 화소 영역
T : 박막트랜지스터
본 발명은 액정표시장치에 관한 것이며, 특히 박막트랜지스터가 형성된 기판 상에 컬러필터층을 형성하는 구조의 COT(color filter on thin film transistor)구조 액정표시장치와, 화소 전극과 공통 전극을 동일 기판에 형성하여 두 전극 사이의 횡전계에 의해 액정을 구동시키는 IPS 모드(In-Plane Switching mode) 액정표시장치를 결합한 방식의 IPS-COT구조 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(8)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.
상기 화소전극(17)은 ITO(indium-tin-oxide)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(CST)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.
이때, 상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다.
전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여액정패널을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.
이하, 하기 도면을 참조하여 설명한다.
도 2는 도 1의 Ⅱ-Ⅱ를 따라 절단한 단면도이다.
앞서 설명한 바와 같이, 어레이기판인 제 1 기판(22)과 컬러필터 기판인 제 2 기판(5)이 이격되어 구성되고, 제 1 및 제 2 기판(22,5)의 사이에는 액정층(14)이 위치한다.
어레이기판(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다.
화소영역(P)에는 상기 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 투명 화소전극(17)이 구성되고, 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(CST)가 게이트 배선(13)의 상부에 구성된다.
상기 상부 기판(5)에는 상기 게이트 배선(13)과 데이터 배선(15)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(6)가 구성되고, 하부 기판(22)의 화소영역(P)에 대응하여 컬러필터(8)가 구성된다.
이때, 일반적인 어레이기판의 구성은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)을 일정 간격(IIIa) 이격하여 구성하게 되고, 게이트 배선(13)과 화소 전극 또한 일정간격(IIIb) 이격하여 구성하게 된다.
데이터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A,B)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터기판(5)에 구성한 블랙 매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.
또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다.
그런데, 상기 상부 기판(5)과 하부 기판(22)을 합착하는 공정 중 합착 오차(misalign)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그 만큼 개구율이 저하된다.
또한, 마진을 넘어선 합착오차가 발생할 경우, 빛샘 영역(IIIa, IIIb)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다.
이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 화질이 저하되는 문제가 있다.
본 발명은 상기 문제점을 해결하기 위하여, 합착 마진을 최소화하여 개구율을 높일 수 있는 고개구율 구조 액정표시장치를 제공하는 것을 제 1 목적으로 하고, 시야각이 개선된 고개구율 구조 액정표시장치를 제공하는 것을 제 2 목적으로 한다.
본 발명의 제 3 목적에서는, 어레이 소자에 외부 회로 신호를 인가하는 패드 부의 부식을 방지할 수 있는 구조의 광시야각/고개구율 구조 액정표시장치 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 제 1 기판 상에 제 1 방향으로 형성된 게이트 배선 및 그 일끝단의 게이트 패드와; 상기 게이트 배선과 절연된 상태에서, 상기 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선 및 데이터 배선의 교차지점에 위치하며, 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어진 박막트랜지스터와; 상기 박막트랜지스터 상부에서 기판 전면에 형성되며, 상기 화소 영역에 오픈부를 가지고, 그 저항값이 1010 Ω이상이고, 20 미만의 유전율값을 가지는 광차단성 수지물질로 이루어지는 블랙매트릭스와; 상기 블랙매트릭스 상부에 위치하며, 상기 드레인 전극과 연결되는 알루미늄 이외의 불투명 금속물질로 이루어진 연결 전극과; 상기 연결 전극과 동일 공정에서 동일 물질로 이루어지며 상기 게이트 배선과 대응된 위치에 형성된 공통 배선과, 상기 게이트 패드에 대응하는 보조 게이트 패드전극과; 상기 연결 전극 일부의 상부를 포함하여 오픈부 내에 화소 영역별로 형성된 적, 녹, 청 컬러필터가 차례대로 배열된 구조의 컬러필터층과; 상기 컬러필터층 상부에 상기 연결 전극을 통해 상기 박막트랜지스터와 연결되는 인출 배선과, 상기 인출 배선에서 분기된 다수 개의 화소 전극과; 상기 컬러필터층 상부에서 상기 공통 배선의 상면에 형성된 연결 배선과, 상기 연결 배선에서 상기 화소 전극과 번갈아 엇갈리며 이격되도록 분기되며 상기 화소 전극과 동일층에 동일한 물질로써 형성된 다수 개의 공통 전극과; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 액정층은 전압 인가 시 상기 공통 전극과 화소 전극간에 형성되는 수평전계에 의해 구동되는 액정표시장치를 제공한다.
상기 다수의 공통 전극 중 상기 화소 영역의 최외측에 위치하는 공통 전극은 상기 데이터 배선과 중첩되게 위치하는 것을 특징으로 한다.
상기 컬러필터층과 화소 전극 및 공통 전극 사이에는 제 1 보호층이 개재되고, 상기 화소 전극 및 공통 전극은 상기 제 1 보호층이 가지는 콘택홀을 통해 연결 전극 및 공통 배선과 각각 연결되며, 상기 제 1 보호층은, 평탄성이 우수한 유기절연물질에서 선택되고, 상기 게이트 배선 및 데이터 배선의 일 끝단에는 게이트 패드 및 데이터 패드가 각각 형성되어 있고, 상기 게이트 배선과 동일 공정에서 동일 물질로 이루어지는 아일랜드 패턴 구조의 공통 패드를 포함하는 것을 특징으로 한다.
상기 공통 전극과 화소 전극은 동일 공정에서 투명도전성물질로 형성되고, 상기 게이트 패드는, 상기 연결 전극 및 공통 배선과 동일 공정에서 동일 물질로 이루어지는 보조게이트패드 전극과 연결되는 것을 특징으로 한다.
그리고, 상기 보조게이트패드 전극, 공통 패드, 데이터 패드는, 상기 공통 전극 및 화소 전극과 동일 공정에서 동일 물질로 형성된 게이트패드 전극, 공통패 드 전극, 데이터패드 전극과 각각 연결되는 것을 특징으로 한다.
본 발명의 제 2 특징에서는, 기판 상에, 제 1 방향으로 위치하며, 일 끝단에 게이트 패드를 포함하고 게이트 전극이 분기된 게이트 배선을 형성하는 단계와; 상기 게이트 배선과 절연된 상태에서, 상기 제 2 방향으로 연장하여 상기 게이트 배선과 교차하여 화소영역을 정의하며, 일 끝단에 데이터 패드를 갖는 데이터 배선을 형성하는 단계와; 상기 게이트 배선 및 데이터 배선의 교차지점에 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어지는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터를 덮는 기판 전면에 위치하며, 상기 화소 영역에서 오픈부를 가지고, 그 저항값이 1010 Ω이상이고, 20 미만의 유전율값을 가지는 광차단성 수지물질로 이루어진 블랙매트릭스를 형성하는 단계와; 상기 블랙매트릭스 상부에 알루미늄 이외의 불투명 금속물질을 이용하여, 상기 드레인 전극과 연결되는 연결 전극과, 상기 게이트 패드에 대응하여 보조 게이트패드 전극과, 상기 게이트 배선과 대응된 위치에 공통 배선을 형성하는 단계와; 상기 오픈부 영역 내에 화소 영역 단위로 적, 녹, 청 컬러필터가 차례대로 배열된 구조의 컬러필터층을 형성하는 단계와; 상기 컬러필터층 상부에, 동일한 물질로서 상기 연결 전극과 연결되는 인출 배선과, 상기 인출 배선에서 분기된 다수 개의 화소 전극과, 상기 공통 배선과 연결되는 연결 배선과, 상기 연결 배선에서 분기되며, 상기 화소 전극과 번갈아 이격되도록 위치하는 다수 개의 공통 전극을 형성하는 단계를 포함하는 액정표시장치용 기판의 제조방법을 포함하는 액정표시장치용 기판의 제조방법을 제공한다.
상기 공통 전극을 형성하는 단계에서, 상기 화소 영역별 가장자리부에 위치하는 공통 전극 들은 데이터 배선과 중첩되게 형성하고, 상기 컬러필터층을 형성하는 단계와, 상기 공통 전극 및 화소 전극을 형성하는 단계 사이에는, 상기 컬러필터층을 덮는 기판 전면에 제 1 보호층을 형성하는 단계를 포함하고, 상기 제 1 보호층을 이루는 물질은 평탄성이 우수한 유기절연물질에서 선택되는 것을 특징으로 한다.
그리고, 상기 게이트 배선을 형성하는 단계에서는, 아일랜드 패턴 구조의 공통 패드를 형성하는 단계를 포함하고, 상기 공통 전극 및 화소 전극을 형성하는 단계에서는 투명도전성 물질이 이용되는 것을 특징으로 한다.
상기 게이트 배선을 형성하는 단계에서는, 상기 게이트 배선의 일부 영역을 제 1 커패시터 전극으로 형성하는 단계를 포함하고, 상기 박막트랜지스터를 형성하는 단계에서는, 상기 드레인 전극과 일체형 패턴을 이루며, 상기 제 1 커패시터 전극과 대응된 위치에 제 2 커패시터 전극을 형성하는 단계를 포함하고, 상기 드레인 전극과 제 2 커패시터 전극은 실질적으로 제 2 연결 전극에 의해 일체형 패턴을 이루며, 상기 제 1, 2 커패시터 전극은 절연체가 개재된 상태에서 스토리지 커패시터를 이루는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
-- 제 1 실시예 --
본 실시예는 COT구조 액정표시장치에 대한 실시예로서, 특히 컬러필터에 별 도의 콘택홀을 형성하지 않고, 컬러필터가 개재된 상태에서 박막트랜지스터와 화소 전극을 연결하는 방식의 COT구조 액정표시장치에 대한 실시예이다.
도 3, 도 4a 내지 4c는 본 발명의 제 1 실시예에 따른 COT구조 액정표시장치용 기판에 대한 도면으로서, 도 3은 평면도이고, 도 4a는 상기 도 3의 절단선 "IVa-IVa"에 따라 절단된 단면도이며, 도 4b는 상기 도 3의 절단선 "IVb-IVb"에 따라 절단된 단면도이고, 도 4c는 상기 도 3의 절단선 "IVc-IVc"에 따라 절단된 단면도이다.
도시한 바와 같이, 제 1 방향으로 다수 개의 게이트 배선(112)이 형성되어 있다. 상기 게이트 배선(112)에서는 게이트 전극(114)이 분기되어 있고, 게이트 배선(112)의 일 끝단에는 게이트 패드(116)가 형성되어 있으며, 게이트 배선(112)의 일부 영역은 제 1 커패시터 전극(118)을 이룬다.
상기 게이트 배선(112), 게이트 전극(114), 게이트 패드(116), 제 1 커패시터 전극(118)을 덮는 영역에는 게이트 절연막(119)이 형성되어 있다. 그리고, 상기 게이트 절연막(119) 상부의 게이트 전극(114)을 덮는 위치에는 반도체층(120)이 형성되어 있고, 반도체층(120) 상부에는 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(122)이 형성되어 있다.
상기 데이터 배선(122)에서는, 상기 반도체층(120)과 중첩되는 위치에서 소스 전극(124)이 분기되어 있고, 상기 데이터 배선(122)의 일 끝단에는 데이터 패드(126)가 형성되어 있다.
그리고, 상기 데이터 배선(122)과 동일 공정에서 동일 물질로 이루어지며, 상기 소스 전극(124)과 이격되며, 상기 반도체층(120)의 또 다른 일측과 중첩되게 드레인 전극(128)이 형성되어 있고, 상기 제 1 커패시터 전극(118)과 대응된 위치에는 아일랜드 패턴 구조의 제 2 커패시터 전극(130)이 형성되어 있다.
본 실시예에 따른 반도체층(120)은, 순수 비정질실리콘 물질과 불순물 비정질실리콘 물질이 차례대로 적층된 구조로 이루어지며, 상기 소스 전극(124) 및 드레인 전극(128) 사이 구간에서는 불순물 비정질 실리콘 물질이 제거되어, 그 하부층을 이루는 순수 비정질 실리콘 물질이 노출되며, 노출된 순수 비정질실리콘 물질 영역은 채널(ch)을 이룬다. 상기 채널(ch)부를 기준으로 소스 전극(124) 및 드레인 전극(128)과 대응된 하부에 위치하는 불순물 비정질실리콘 물질은 오믹콘택층(120b)을 이루고, 그 하부층에 위치하는 순수비정질실리콘 물질은 액티브층(120a)을 이룬다.
그리고, 상기 게이트 전극(114), 반도체층(120), 소스 전극(124), 드레인 전극(128)은 박막트랜지스터(T)를 이룬다. 상기 박막트랜지스터(T)를 덮는 영역에는 제 1 보호층(132)이 형성되어 있고, 제 1 보호층(132) 상부에는 화소 영역(P)을 제 1 오픈부(134)로 가지는 블랙매트릭스(136)가 형성되어 있다.
상기 블랙매트릭스(136)는, 상기 박막트랜지스터(T)의 채널(ch)부로 외부광이 유입되는 것을 차단하여 광누설 전류의 발생을 억제하기 위하여, 상기 채널(ch)부를 덮는 영역을 포함하여 형성되는 것이 중요하다.
상기 블랙매트릭스(136) 및 제 1 오픈부(134)를 덮는 기판 전면에는 제 2 보호층(138)이 형성되어 있다. 상기 제 2 보호층(138), 제 1 보호층(132), 게이트 절 연막(119)은 제 1 오픈부(134)와 대응된 위치에서 화소 영역(P) 상의 베이스 기판면을 노출시키는 제 2 오픈부(139)를 가진다. 상기 제 2 오픈부(139)는 드레인 전극(128) 및 제 2 커패시터 전극(130)을 일부 노출시키는 영역을 포함한다.
그리고, 상기 제 2 보호층(138) 및 제 2 오픈부(139)를 덮는 기판 전면에는, 드레인 전극(128) 및 제 2 커패시터 전극(130)과 직접 접촉되는 방식으로 연결되는 제 1 화소전극 물질층(148a)이 형성되어 있다. 그리고, 제 1 화소전극 물질층(148a)과 동일 공정에서 동일 물질로 이루어지며, 상기 게이트 패드(116) 및 데이터 패드(126)를 직접적으로 덮는 위치에는 아일랜드 패턴구조의 제 1 게이트패드전극 물질층(150a) 및 제 1 데이터패드전극 물질층(152a)이 각각 형성되어 있다.
설명의 편의상, 상기 제 1, 2 오픈부(134, 139)는 오픈부(140)로 약칭한다.
그리고, 상기 제 1 화소전극 물질층(148a) 상부의 오픈부(140) 내에는 화소영역(P) 단위로 적, 녹, 청 컬러필터(144a, 144b, 144c)가 차례대로 배열된 구조의 컬러필터층(144)이 형성되어 있다.
상기 컬러필터층(144) 상부에는, 상기 화소영역(P) 단위로 제 1 화소전극 물질층(148a)과 접촉되게 제 2 화소전극 물질층(148b)이 형성되어 있다.
그리고, 상기 제 2 화소전극 물질층(148b)과 동일 공정에서 동일 물질로 이루어지며, 상기 제 1 게이트패드전극 물질층(150a) 및 제 1 데이터패드전극 물질층(152a)과 대응된 위치에는 제 2 게이트패드전극 물질층(150b) 및 제 2 데이터패드전극 물질층(152b)이 각각 형성되어 있다.
상기 제 1, 2 화소전극 물질층(148a, 148b)은 화소 전극(148)을 이루고, 상 기 제 1, 2 게이트패드전극 물질층(150a, 150b)은 게이트패드 전극(150), 제 1, 2 데이터패드전극 물질층(152a, 152b)은 데이터패드 전극(152)을 이룬다.
상기 제 1, 2 커패시터 전극(118, 130)은 게이트 절연막(119)이 개재된 상태에서 스토리지 캐패시터(CST)를 이룬다.
그러나, 이러한 COT구조 액정표시장치용 게이트 패드부에서는, 알루미늄을 포함하는 금속물질로 이루어진 게이트 패드와, ITO와 같은 금속물질로 이루어진 게이트패드 전극이 접촉되는 구조를 가지게 되고, 이에 따라 두 금속간의 갈바닉 부식 문제를 가지고 있다.
이러한 기술적 과제를 해결하고, 시야각을 향상시키기위하여, 본 발명의 또 다른 실시예에서는 COT구조 액정표시장치에 IPS모드 구조를 적용한 IPS-COT구조 액정표시장치에 대한 실시예이다.
-- 제 2 실시예 --
본 실시예는, 광시야각/고개구율 구현을 위한 IPS-COT구조 액정표시장치용 기판 및 그 제조방법에 대한 실시예이다.
도 5, 도 6a 내지 6c는 본 발명의 제 2 실시예에 따른 IPS-COT구조 액정표시장치용 기판에 대한 도면으로서, 도 5는 평면도이고, 도 6a는 상기 도 5의 절단선 "VIa-VIa"에 따라 절단된 단면도이며, 도 6b는 상기 도 5의 절단선 "VIb-VIb"에 따라 절단된 단면도이고, 도 6c는 상기 도 5의 절단선 "VIc-VIc"에 따라 절단된 단면 도이며, 상기 제 1 실시예와 중복되는 부분에 대한 설명은 간략히 한다.
도시한 바와 같이, 기판(210) 상에 제 1 방향으로 위치하며, 게이트 전극(214), 게이트 패드(216), 제 1 커패시터 전극(218)을 가지는 게이트 배선(212)이 형성되어 있다. 그리고, 상기 게이트 배선(212)과 동일 공정에서 동일 물질로 이루어지며, 상기 게이트 패드(216) 간 사이 구간에는 아일랜드 패턴 구조의 공통 패드(220)가 형성되어 있다.
도면으로 상세히 제시하지 않았지만, 상기 공통 패드(220)는 게이트 패드 형성부에서 하나의 패드로 존재하고, 다수 개의 공통 배선은 마주보는 반대쪽 영역에서 하나로 연결되어 외곽을 따라, 상기 공통 패드(220)와 연결되는 구조로 외부 회로 신호 전압을 인가받을 수 있다.
상기 게이트 배선(212), 공통 패드(220)를 덮는 기판 전면에는 게이트 절연막(222)이 형성되어 있으며, 게이트 절연막(222) 상부의 게이트 전극(214)을 덮는 위치에는 순수 비정질 실리콘 물질로 이루어진 액티브층(224a)과, 불순물 비정질 실리콘 물질로 이루어진 오믹콘택층(224b)이 차례대로 적층된 구조의 반도체층(224)이 형성되어 있다. 상기 반도체층(224) 상부에는 제 1 방향과 교차되는 제 2 방향으로 위치하며, 소스 전극(228)을 가지는 데이터 배선(226)이 형성되어 있다.
상기 데이터 배선(226)과 동일 공정에서 동일 물질로 이루어지며, 상기 소스 전극(228)과 이격되게 위치하는 드레인 전극(232)과, 상기 제 2 방향으로 위치하는 제 1 연결 전극(234)과, 상기 제 1 커패시터 전극(218)과 대응된 영역에 위치하는 제 2 커패시터 전극(236)이 일체형 패턴으로 서로 연결되어 형성되어 있다.
상기 제 1, 2 커패시터 전극(218, 236)은 게이트 절연막(222)이 개재된 상태에서 스토리지 커패시터(CST)를 이룬다.
상기 게이트 전극(214), 반도체층(224), 소스 전극(228), 드레인 전극(232)은 박막트랜지스터(T)를 이루고, 상기 소스 전극(228)과 드레인 전극(232) 사이 구간에는 순수 비정질 실리콘 물질 영역으로 이루어진 채널(ch)이 구성되어 있다. 상기 박막트랜지스터(T)를 덮는 영역에는 제 1 보호층(225)이 형성되어 있다. 상기 제 1 보호층(225)을 이루는 물질은 실리콘 절연물질에서 선택되며, 한 예로 실리콘 질화막(SiNx)을 들 수 있다.
상기 제 1 보호층(225) 상부에는 화소 영역(P)을 오픈부(227)로 가지는 블랙매트릭스(231)가 형성되어 있다. 상기 블랙매트릭스(231)의 형성범위는 박막트랜지스터(T)의 채널(ch)부를 덮는 영역을 포함한다.
그리고, 상기 블랙매트릭스(231)는 적어도 1010Ω이상의 저항값을 가지는 고저항 특성과, 많아도 20 미만의 저유전율 특성을 가지는 광차단성 수지 물질에서 선택되는 것을 특징으로 한다.
상기 고저항 저유전율 특성을 가지는 블랙매트릭스 물질로서, 카본 입자가 포함된 경우에는 카본 입자에 의한 신호 지연 등을 방지하기 위해 카본 입자가 절연처리된 물질에서 선택되는 것이 바람직하다.
그리고, 상기 블랙매트릭스(231) 및 오픈부(227)를 덮는 기판 전면에는 제 2 보호층(233)이 형성되어 있고, 상기 제 2 보호층(233), 제 1 보호층(225)은 공통적으로 오픈부(227) 영역에서 드레인 전극(232)을 일부 노출시키는 드레인 콘택홀(235)을 가진다.
또한, 게이트 패드부 및 공통 패드부에는, 상기 제 2 보호층(233), 제 1 보호층(225), 게이트 절연막(222)에 게이트 패드(216) 및 공통 패드(220)를 일부 노출시키는 게이트패드 콘택홀(237) 및 공통패드 콘택홀(239)이 각각 형성되어 있으며, 데이터 패드부에는 제 2 보호층(233), 제 1 보호층(225)에 데이터 패드(230)를 일부 노출시키는 데이터패드 콘택홀(238)이 형성되어 있다.
그리고, 상기 제 2 보호층(233) 상부에는, 드레인 콘택홀(235)을 통해 드레인 전극(232)과 연결되는 제 2 연결 전극(240)과, 게이트 패드부에서 게이트패드 콘택홀(237)을 통해 게이트 패드(216)와 연결되는 보조 게이트패드 전극(242)과, 상기 공통패드 콘택홀(239)을 통해 공통 패드(220)와 연결되며, 상기 게이트 배선(212)과 대응된 영역에 공통 배선(244)이 형성되어 있다.
상기 제 2 연결 전극(240) 및 보조 게이트패드 전극(242)는 일종의 아일랜드 패턴으로 이루어져 있다.
상기 제 2 연결 전극(240)은 박막트랜지스터(T)부에 위치하며, 컬러필터층이 개재된 상태에서 박막트랜지스터(T)와 화소 전극을 연결시키는 전극에 해당되므로, 컬러필터층의 형성범위를 고려하여 오픈부(227) 이외의 영역으로 연장형성된 부분을 포함하는 것이 중요하다.
상기 보조 게이트패드전극(242)은, 알루미늄계 금속물질로 이루어지는 게이 트 패드(216)와 ITO와 같은 투명도전성 물질로 이루어지는 패드 전극 간의 갈바닉 부식을 방지하는 역할을 하는 것으로, 알루미늄을 제외한 금속물질에서 선택되는 것이 중요하다.
그리고, 상기 제 2 연결 전극(240) 상부의 오픈부(227) 영역 내에는 화소 영역(P)별로 적, 녹, 청 컬러필터(246a, 246b, 246c)가 차례대로 배열된 구조의 컬러필터층(246)이 형성되어 있다.
그리고, 상기 컬러필터층(246) 상부의 화소 영역(P)에는 제 2 연결전극(240)과 직접적으로 접촉되게 인출 배선(254)이 형성되어 있고, 인출 배선(254)에서는 다수 개의 화소 전극(256)이 분기되어 있다. 그리고, 상기 공통 배선(244)과 직접적으로 접촉되게 연결 배선(258)이 형성되어 있고, 연결 배선(258)에서는 다수 개의 공통 전극(260)이 분기되어 있다.
그리고, 상기 게이트 패드부, 공통 패드부, 데이터 패드부에는, 화소 전극(256) 및 공통 전극(260)과 동일 공정에서 동일 물질로 이루어지는 게이트패드 전극(262), 공통패드 전극(263), 데이터패드 전극(264)이 각각 형성된다. 특히, 상기 게이트패드 전극(262)은 보조게이트패드 전극(242)이 삽입된 상태에서 게이트 패드(216)와 연결되는 구조적 특징을 가진다.
본 실시예에서는, 상기 제 1, 2 보호층(225, 233)이 생략된 구조 또한 포함할 수 있다.
한편, 상기 데이터 패드부에는 보조게이트패드 전극(242)과 동일 공정에서 동일 물질을 이용하여 보조 전극으로 포함할 수도 있고, 도면에서와 같이 생략할 수도 있고 두 가지 경우 모두 가능하다.
즉, 본 실시예의 핵심적인 구조는, 별도의 저유전율 유기절연막의 개재됨없이 고저항 저유전율 특성을 가지는 블랙매트릭스가 개재된 상태에서 게이트 배선과 중첩된 위치에 공통 배선을 형성하고, 데이터 배선과 중첩된 위치에 공통 전극을 형성하는 구조와, 게이트 패드부에서 갈바닉 부식을 방지할 수 있는 보조게이트패드 전극이 개재된 상태에서 게이트 패드와 게이트패드 전극을 연결하는 구조에 대한 것이다.
상기 화소 전극과 공통 전극 간의 이격 구간은 실질적인 개구 영역을 이룬다. 본 실시예에서는 화소 영역별로 4 구간의 개구 영역을 가지는 4 블럭 구조를 일 예로 제시하였다.
이와 같이, 본 실시예에 따른 IPS-COT 구조 액정표시장치에 의하면,
1) 박막트랜지스터가 형성된 기판과 동일 기판 상에 컬러필터층 및 블랙매트릭스를 형성함에 따라, 빛샘 현상을 효과적으로 차단할 수 있다.
2) 화소 전극과 공통 전극을 동일 기판에 형성하여, 두 전극 간의 수평 전계에 의해 액정을 구동시킴에 따라 시야각을 향상시킬 수 있다.
3) 알루미늄을 제외한 금속물질로 이루어진 보조 전극을 통해 게이트 패드와 게이트패드 전극을 연결시킴에 따라, 게이트 패드부에서 갈바닉 부식 현상을 방지할 수 있다.
4) 고저항 저유전율 블랙매트릭스가 개재된 상태에서, 데이터 배선과 공통 전극 그리고, 게이트 배선과 공통 배선이 중첩된 구조로 전극 구조를 설계하기 때 문에, 공정 단순화를 통해 고개구율 구조를 구현할 수 있다.
이하, 도 7a 내지 7h, 도 8a 내지 8h, 도 9a 내지 9h, 도 10a 내지 10h는 본 발명의 제 2 실시예에 따른 IPS-COT구조 액정표시장치용 기판에 대한 제조 공정을 단계별로 나타낸 단면도로서, 도 8a 내지 8h는 상기 도 7a 내지 7h의 절단선 "VIII-VIII"에 따라 절단된 단면도이며, 도 9a 내지 9b는 상기 도 7a 내지 7h의 절단선 "IX-IX"에 따라 절단된 단면도이고, 도 10a 내지 10b는 상기 도 7a 내지 7h의 절단선 "X-X"에 따라 절단된 단면도로서, 감광성 물질을 이용한 사진식각공정(photolithography)인 마스크 공정을 기준으로 도시하였다.
도 7a, 8a, 9a, 10a는, 기판(210) 상에 제 1 금속물질을 형성한 다음, 제 1 마스크 공정에 의해 제 1 방향으로 위치하는 다수 개의 게이트 배선(212)과, 상기 게이트 배선(212)에서 분기된 게이트 전극(214)과, 상기 게이트 배선(212)의 일 끝단에 위치하는 게이트 패드(216)와, 상기 게이트 배선(212)의 일부 영역을 이루는 제 1 커패시터 전극(218)을 형성하는 단계와, 상기 게이트 패드(216)간 이격구간에 위치하는 아일랜드 패턴 구조의 공통 패드(220)를 형성하는 단계이다.
상기 공통 패드(220)는 후속 공정에서 공통 배선과 연결되는 패드에 해당되며, 도면으로 상세히 제시하지 않았지만, 다수 개의 공통 배선은 하나의 공통 패드를 통해 외부 신호 전압을 인가받는 방식으로 구동될 수 있다.
상기 제 1 금속물질은 비저항값이 낮은 금속물질에서 선택되며, 대표적인 금속물질로 알루미늄을 포함하는 금속물질에서 선택된다.
도 7b, 8b, 9b, 10b는, 상기 게이트 배선(212), 게이트 전극(214), 게이트 패드(216), 제 1 커패시터 전극(218), 공통 패드(220)를 덮는 기판 전면에 게이트 절연막(222)을 형성하는 단계와, 순수 비정질 실리콘 물질, 불순물 비정질 실리콘 물질을 차례대로 증착한 다음, 제 2 마스크 공정에 의해 상기 게이트 전극(214)을 덮는 위치에 반도체층(224)을 형성하는 단계이다.
다음, 도 7c, 8c, 9c, 10c는, 상기 반도체층(224) 상부에 제 2 금속물질을 형성한 다음 제 3 마스크 공정에 의해, 상기 제 1 방향과 교차되는 제 2 방향으로 다수 개의 데이터 배선(226)을 형성하는 단계와, 상기 데이터 배선(226)에서 분기되며, 상기 반도체층(224)의 일측과 중첩된 위치에 소스 전극(228)을 형성하는 단계와, 상기 데이터 배선(226)의 일 끝단에 데이터 패드(230)를 형성하는 단계이다.
그리고, 이 단계에서는 상기 소스 전극(228)과 이격되게 위치하며 반도체층(224)의 또 다른 일측과 중첩되게 위치하는 드레인 전극(232)과, 상기 제 2 방향으로 연장형성된 제 1 연결 전극(234)과, 상기 제 1 커패시터 전극(218)과 중첩되게 위치하는 제 2 커패시터 전극(236)을 일체형 패턴으로 형성하는 단계를 포함한다.
상기 제 1 연결 전극(234)은 후속 공정에서 또 하나의 연결 전극을 통해 화소 전극(미도시)과 전기적으로 연결되는 전극에 해당된다.
이 단계에서는, 상기 소스 전극(228) 및 드레인 전극(232) 사이 구간에 위치하는 반도체층(224)의 불순물 비정질 실리콘 물질을 제거하고, 그 하부층을 이루는 순수 비정질 실리콘 물질을 노출시켜, 노출된 순수 비정질 실리콘 물질 영역을 채 널(ch)로 구성하는 단계를 포함한다.
상기 채널(ch) 형성 단계를 거쳐, 상기 반도체층(224)은 순수 비정질 실리콘 물질로 이루어진 액티브층(224a)과, 소스 전극(228) 및 드레인 전극(232)과 액티브층(224a) 사이 구간에 위치하는 불순물 비정질 실리콘 물질로 이루어진 오믹콘택층(224b)으로 구성된다.
상기 게이트 전극(214), 반도체층(224), 소스 전극(228), 드레인 전극(232)은 박막트랜지스터(T)를 이룬다.
그리고, 상기 제 2 금속물질은, 화학적 내식성이 강한 금속물질에서 선택되고, 구체적인 금속물질로는 몰리브덴(Mo), 티탄(Ti), 텅스텐(Mo), 크롬(Cr) 등을 들 수 있으며, 본 실시예에서는 알루미늄을 제외한 금속물질에서 선택되는 경우에 대한 것이다.
도 7d, 8d, 9d, 10d는, 상기 박막트랜지스터(T)를 덮는 기판 전면에 제 1 보호층(225)을 형성하는 단계와, 상기 제 1 보호층(225) 상부에 적어도 1010Ω이상의 저항값을 가지는 고저항 특성과, 많아도 20 미만의 저유전율 특성을 가지는 광차단성 수지 물질에서 선택된 물질을 형성한 다음, 제 4 마스크 공정에 의해, 상기 게이트 배선(212)과 데이터 배선(226)이 교차되는 영역으로 정의되는 화소 영역(P)에서 오픈부(227)를 가지는 블랙매트릭스(231)로 형성하는 단계이다.
즉, 상기 블랙매트릭스(231)는 화소 영역(P)을 제외한 영역과 중첩되게 위치한다.
상기 제 1 보호층(225)은 실리콘 절연물질에서 선택되며, 대표적인 물질로는 실리콘 질화막을 들 수 있다.
상기 고저항 저유전율 특성을 가지는 블랙매트릭스 물질로서 카본 입자가 포함된 경우에는 카본 입자에 의한 신호 지연 등을 방지하기 위해, 카본에 절연처리된 입자 또는 컬러안료(color pigment)를 혼합하여 이루어진 수지(resin) 또는 이들이 적어도 한가지 이상 혼합된 물질에서 선택되는 것이 바람직하다.
상기 블랙매트릭스(231)는, 상기 박막트랜지스터(T)의 채널(ch)부를 덮는 영역을 포함하여 형성되는 것이 중요하고, 상기 블랙매트릭스(231)의 형성범위는 게이트 패드(216), 공통 패드(220), 데이터 패드(230)와 같은 비액티브 영역을 제외한 액티브 영역에 해당된다.
도 7e, 8e, 9e, 10e는, 상기 블랙매트릭스(231) 및 오픈부(227)를 덮는 영역에 제 2 보호층(233)을 형성하는 단계와, 제 5 마스크 공정에 의해 상기 오픈부(227)에 위치하는 제 2 보호층(233), 제 1 보호층(225)에 드레인 전극(232)을 일부 노출시키는 드레인 콘택홀(235)을 형성하는 단계와, 상기 게이트 패드부에 위치하는 제 2 보호층(233), 제 1 보호층(225), 게이트 절연막(222)에 게이트 패드(216) 및 공통 패드(220)를 일부 노출시키는 게이트패드 콘택홀(237) 및 공통패드 콘택홀(239)을 각각 형성하는 단계와, 상기 데이터 패드부에 위치하는 제 2 보호층(233), 제 1 보호층(225)에 데이터 패드(230)를 일부 노출시키는 데이터패드 콘택홀(238)을 형성하는 단계이다.
상기 제 2 보호층(233)은, 제 1 보호층(225)과 동일 물질에서 선택되는 것이 바람직하다.
도 7f, 8f, 9f, 10f는, 상기 제 2 보호층(233)을 덮는 기판 전면에 제 3 금속물질을 형성한 다음, 제 6 마스크 공정에 의해 드레인 콘택홀(235)을 통해 드레인 전극(232)과 연결되는 제 2 연결전극(240)과, 게이트패드 콘택홀(237)을 통해 게이트 패드(216)와 연결되는 보조게이트패드 전극(242)과, 공통패드 콘택홀(239)을 통해 공통 패드(220)와 연결되며, 상기 게이트 배선(212)과 중첩되는 영역에 제 1 방향으로 공통 배선(244)을 형성하는 단계를 포함한다.
상기 제 3 금속물질은, 알루미늄 패턴과 ITO 패턴 간의 갈바닉 부식을 방지할 수 있는 금속물질에서 선택되는 것이 중요하다. 이러한 금속물질로는, 전술한 제 2 금속물질과 같이 화학적 내식성이 강한 물질이며 알루미늄을 포함하지 않는 금속물질에서 선택되는 것이 바람직하다.
그리고, 상기 제 2 연결전극(240)은 일종의 아일랜드 패턴 구조의 독립적인 패턴으로 형성된다. 특히, 상기 제 2 연결전극(240)은 오픈부(227)와 중첩되게 박막트랜지스터(T) 형성부에 형성되며, 오픈부(227) 외곽부로 연장형성된 영역을 포함하는 것이 후속 공정에서 화소 전극과의 전기적 연결과 관련되어 중요하다.
도 7g, 8g, 9g, 10g는, 상기 제 2 연결전극(240)을 덮는 기판 전면에 적색 컬러수지를 형성한 다음, 제 7 마스크 공정에 의해 오픈부(227) 내 적색 화소 영역에 적색 컬러필터(246a)를 형성하는 단계와, 상기 제 6 마스크 공정과 동일한 제조 공정을 이용하여, 제 8, 9 마스크 공정에 의해 녹, 청 화소 영역에 녹, 청 컬러필터(246b, 246c)를 차례대로 형성하여, 적, 녹, 청 컬러필터(246a, 246b, 246c)로 구성되는 컬러필터층(246)을 형성하는 단계이다.
도 7h, 8h, 9h, 10h는, 컬러필터층(246) 상부에 투명도전물질을 형성한 다음, 제 10 마스크 공정에 의해 제 2 연결 전극(240)과 직접적으로 접촉되는 인출 배선(254)과, 상기 인출 배선(254)에서 제 2 방향으로 분기된 다수 개의 화소 전극(256)과, 상기 공통 배선(244)과 직접적으로 접촉되는 연결 배선(258)과, 상기 연결 배선(258)에서 제 2 방향으로 상기 화소 전극(256)들과 엇갈리게 분기되는 다수 개의 공통 전극(260)을 형성하는 단계이다.
이때, 상기 공통 전극(260) 들 중 화소 영역(P)의 외측에 위치하는 공통 전극(260) 들은 데이터 배선(226)과 중첩되는 영역에 위치하는 고개구율 구조를 이루는 것을 특징으로 한다. 본 실시예에서는 데이터 배선(226)과 공통 전극(260) 사이 그리고, 게이트 배선(212)과 공통 배선(244) 사이에 별도의 유기절연막을 생략하고 고저항 저유전율 특성을 가지는 블랙매트릭스(231)를 포함함에 따라, 데이터 배선(226)과 중첩되게 위치하는 공통 전극(260)과 화소 전극(256) 간의 구간 및 게이트 배선(212)과 공통 배선(244) 사이 구간 영역도 개구 영역을 활용할 수 있으므로, 그 만큼 개구율을 높일 수 있다.
상기 제 10 마스크 공정에서는, 상기 투명 도전성 물질을 이용하여 게이트 패드부에, 보조게이트패드 전극(242)과 접촉되는 게이트패드 전극(262)을 형성하는 단계와, 상기 데이터패드 콘택홀(238)을 통해 데이터 패드(230)와 연결되는 데이터패드 전극(264)을 형성하는 단계와, 공통패드 콘택홀(239)을 통해 공통 배선(244)과 연결되는 공통패드 전극(263)을 형성하는 단계를 포함한다.
본 실시예에서는, 상기 게이트 패드(216)와 게이트패드 전극(262)을 전기적으로 연결시킴에 있어서, 게이트 패드(216)를 이루는 알루미늄계 금속물질과 게이트패드 전극(262)을 이루는 ITO와 같은 투명도전성 물질간에 갈바닉 부식이 발생되는 것을 방지하기 위하여, 상기 제 6 마스크 공정에서 형성된 보조게이트패드 전극(242)이 개재된 상태에서 두 패턴을 전기적으로 연결시키는 것을 특징으로 한다.
더욱이, 상기 보조게이트패드 전극(242)은, 상기 공통 배선(244)과 동일 공정에서 형성되기 때문에 별도의 공정추가는 없다.
-- 제 3 실시예 --
본 실시예는, 상기 제 2 실시예 구조에 평탄화 특성을 위해 최상부 보호층으로써 유기절연막이 추가된 구조에 대한 실시예이다.
도 11, 12는 본 발명의 제 3 실시예에 따른 IPS-COT구조 액정표시장치용 기판에 대한 도면으로서, 도 11은 평면도이고, 도 12는 상기 도 11의 절단선 "XII-XII"에 따라 절단된 단면도로서, 상기 제 2 실시예와 중복되는 부분에 대한 설명은 간략히 한다.
본 실시예에서는, 기판(310)의 평탄화 특성을 향상시키기 위하여, 실질적인 화면 구현부로 정의할 수 있는 액티브 영역(A) 상의 컬러필터층(346) 상부의 박막트랜지스터(T)부에 위치하는 제 2 연결 전극(340)을 일부 노출시키는 제 1 콘택홀(348)과, 공통 배선(344)을 일부 노출시키는 제 2 콘택홀(350)을 가지는 제 3 보호층(352)이 추가로 형성되어 있다.
상기 제 3 보호층(352)을 이루는 물질은 평탄화 특성이 우수한 유기절연물질에서 선택되는 것을 특징으로 하고, 구체적인 물질로는 포토아크릴레이트(photoacrylate), BCB(benzocyclobutene)를 들 수 있다.
상기 제 3 보호층(352) 상부에는, 상기 제 1 콘택홀(348)을 통해 제 2 연결 전극(340)과 연결되어 인출 배선(354)과 인출 배선(354)에서 화소 전극(356)이 다수 개 분기되어 있고, 제 2 콘택홀(350)을 통해 공통 배선(344)과 연결되어 연결 배선(358)이 형성되어 있으며, 연결 배선(358)에서는 상기 화소 전극(356)과 엇갈리게 다수 개의 공통 전극(360)이 형성되어 있다.
이하, 도 13a, 13b, 도 14a, 14b, 도 15a, 15b, 도 16a, 16b는 본 발명의 제 3 실시예에 따른 IPS-COT구조 액정표시장치용 기판에 대한 제조 공정을 단계별로 나타낸 단면도로서, 도 14a, 14b는 상기 도 13a, 13b의 절단선 "XIV-XIV"에 따라 절단된 단면도이며, 도 15a, 15b는 상기 도 13a, 13b의 절단선 "XV-XV"에 따라 절단된 단면도이고, 도 16a, 16b는 상기 도 13a, 13b의 절단선 "XVI-XVI"에 따라 절단된 단면도로서, 상기 제 2 실시예에 따른 제조 공정과 구별되는 제조 공정을 중심으로 도시하였다.
도 13a, 14a, 15a, 16a는, 상기 도 7a 내지 7g, 도 8a 내지 8g, 도 9a 내지 9g, 도 10a 내지 10g의 제조 공정을 거친 다음, 컬러필터층(346) 상부의 액티브 영역(A) 상에 위치하며, 제 2 연결전극(340)을 일부 노출시키는 제 1 콘택홀(348)과, 공통 배선(344)을 일부 노출시키는 제 2 콘택홀(350)을 가지는 제 3 보호층(352)을 형성하는 단계이다.
상기 제 3 보호층(352)은 평탄화 특성이 우수한 유기절연물질에서 선택되는 것을 특징으로 하고, 구체적인 물질로는 포토아크릴레이트, BCB(benzocyclobutene) 중 어느 하나에서 선택될 수 있다.
본 도면에서, 미설명 부호, "330"은 데이터 패드, "338"은 데이터패드 콘택홀, "342"는 보조게이트패드 전극, "344"는 공통 배선에 해당된다.
도 13b, 14b, 15b, 16b는, 상기 제 3 보호층(352) 상부에 제 1 콘택홀(348)을 통해 제 2 연결 전극(340)과 연결되는 인출 배선(354)과, 상기 인출 배선(354)에서 제 2 방향으로 분기된 다수 개의 화소 전극(356)과, 상기 제 2 콘택홀(350)을 통해 공통 배선(344)과 연결되는 연결 배선(358)과, 상기 연결 배선(358)에서 제 2 방향으로 상기 화소 전극(356)들과 엇갈리게 분기되는 다수 개의 공통 전극(360)을 형성하는 단계이다.
이때, 상기 공통 전극(360) 들 중 화소 영역(P)별 가장자리부에 위치하는 공통 전극(360) 들은 데이터 배선(326)과 중첩되는 영역에 위치하는 고개구율 구조를 이루는 것을 특징으로 한다. 본 실시예에서는 데이터 배선(326)과 공통 전극(360) 사이에 고저항 저유전율을 가지는 블랙매트릭스(331)를 포함함에 따라, 데이터 배선(326)과 중첩되게 위치하는 공통 전극(360)과 화소 전극(356) 간의 구간도 개구 영역을 활용할 수 있으므로, 그 만큼 개구율을 높일 수 있다.
또한, 도면에서는 횡방향으로 공통 전극이 서로 분리된 구조로 이루어져 있 지만, 한 예로 데이터 배선 상에 위치하는 공통 전극을 서로 일체형으로 연결하는 방식으로 구성하여도 무방하다.
본 단계에서는, 상기 투명 도전성 물질을 이용하여 게이트 패드부에, 보조게이트패드 전극(342)과 접촉되는 게이트패드 전극(362)을 형성하는 단계와, 상기 데이터패드 콘택홀(338)을 통해 데이터 패드(330)와 연결되는 데이터패드 전극(364)을 형성하는 단계와, 공통 패드부에서 공통 배선(344)과 연결되는 공통패드 전극(363)을 형성하는 단계를 포함한다.
본 실시예에서는, 상기 게이트 패드와 게이트패드 전극을 전기적으로 연결시킴에 있어서, 게이트 패드를 이루는 알루미늄계 금속물질과 게이트패드 전극을 이루는 ITO와 같은 투명도전성 물질간에 갈바닉 부식이 발생되는 것을 방지하기 위하여, 보조게이트패드 전극이 개재된 상태에서 두 패턴을 전기적으로 연결시키는 것을 특징으로 한다.
더욱이, 상기 보조게이트패드 전극은, 상기 공통 배선과 동일 공정에서 형성되기 때문에, 상기 보조게이트패드 전극을 형성하기 위한 별도의 공정추가는 없다.
-- 제 4 실시예 --
본 실시예는, 상기 제 3 실시예에 따른 IPS-COT구조 액정표시장치용 기판을 포함하는 IPS-COT구조 액정표시장치에 대한 실시예이다.
도 17은 본 발명의 제 4 실시예에 따른 IPS-COT구조 액정표시장치에 대한 단면도로서, 상기 도 5의 절단선 "XVII-XVII"을 따라 절단된 단면을 중심으로 도시하 였다.
도시한 바와 같이, 제 1, 2 기판(410, 470)이 서로 대향되게 배치되어 있고, 제 1 기판(410) 상부에는 게이트 절연막(422)이 형성되어 있으며, 게이트 절연막(422) 상부의 좌, 우 양측에 데이터 배선(426)이 각각 형성되어 있고, 데이터 배선(426) 들 사이 구간에는 제 1 연결전극(434)이 형성되어 있으며, 데이터 배선(426)과 제 1 연결전극(434)을 덮는 영역에는 제 1 보호층(425)이 형성되어 있고, 제 1 보호층(425) 상부의 데이터 배선(426)을 덮는 위치에는 화소 영역(P)에서 오픈부(427)를 가지는 블랙매트릭스(431)가 형성되어 있으며, 블랙매트릭스(431)를 덮는 기판 전면에는 제 2 보호층(433)이 형성되어 있으며, 제 2 보호층(433) 상부의 오픈부(427) 영역 내에는 컬러필터층(446)이 형성되어 있고, 컬러필터층(446) 상부에는 공통 전극(460) 및 화소 전극(456)이 서로 번갈아가며 이격되게 형성되어 있다. 특히, 화소 영역(P)의 양측에 위치하는 공통 전극(460)은 블랙매트릭스(431)가 개재된 상태에서 데이터 배선(426)과 중첩되게 형성되어 있는 것을 특징으로 한다.
그리고, 상기 공통 전극(460) 및 화소 전극(456)을 덮는 기판 전면에는 제 1 배향막(454)이 형성되어 있다.
상기 제 2 기판(470)의 하부에는 제 2 배향막(472)이 형성되어 있고, 제 1, 2 배향막(454, 472) 사이에는 액정층(480)이 개재되어 있는 구조에서, 전압 인가시 공통 전극(460) 및 화소 전극(456) 사이에 형성되는 횡전계(E1)에 의해 액정 분자(482)가 구동되어, 기존의 수직 전계에 의한 액정 구동시보다 시야각을 넓힐 수 있고, 데이터 배선(426)과 중첩된 영역에 공통 전극(460)을 형성함에 따라 개구율을 높일 수 있다.
그러나, 본 발명은 상기 실시예들로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경가능하다.
이와 같이, 이와 같이, 본 발명에 따른 IPS-COT 구조 액정표시장치에 의하면,
1) 박막트랜지스터가 형성된 기판과 동일 기판 상에 컬러필터층 및 블랙매트릭스를 형성함에 따라, 빛샘 현상을 효과적으로 차단할 수 있다.
2) 화소 전극과 공통 전극을 동일 기판에 형성하여, 두 전극 간의 수평 전계에 의해 액정을 구동시킴에 따라 시야각을 향상시킬 수 있다.
3) 알루미늄을 제외한 금속물질로 이루어진 보조 전극을 통해 게이트 패드와 게이트패드 전극을 연결시킴에 따라, 게이트 패드부에서 갈바닉 부식 현상을 방지할 수 있다.
4) 고저항 저유전율 블랙매트릭스가 개재된 상태에서, 데이터 배선과 공통 전극 그리고, 게이트 배선과 공통 배선이 중첩된 구조로 전극 구조를 설계하기 때문에, 고개구율 구조를 구현할 수 있다.

Claims (21)

  1. 제 1 기판 상에 제 1 방향으로 형성된 게이트 배선 및 그 일끝단의 게이트 패드와;
    상기 게이트 배선과 절연된 상태에서, 상기 제 1 방향과 교차되는 제 2 방향으로 형성되어 화소영역을 정의하는 데이터 배선과;
    상기 게이트 배선 및 데이터 배선의 교차지점에 위치하며, 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어진 박막트랜지스터와;
    상기 박막트랜지스터 상부에서 기판 전면에 형성되며, 상기 화소 영역에 오픈부를 가지고, 그 저항값이 1010 Ω이상이고, 20 미만의 유전율값을 가지는 광차단성 수지물질로 이루어지는 블랙매트릭스와;
    상기 블랙매트릭스 상부에 위치하며, 상기 드레인 전극과 연결되는 알루미늄 이외의 불투명 금속물질로 이루어진 연결 전극과;
    상기 연결 전극과 동일 공정에서 동일 물질로 이루어지며 상기 게이트 배선과 대응된 위치에 형성된 공통 배선과, 상기 게이트 패드에 대응하는 보조 게이트 패드전극과;
    상기 연결 전극 일부의 상부를 포함하여 오픈부 내에 화소 영역별로 형성된 적, 녹, 청 컬러필터가 차례대로 배열된 구조의 컬러필터층과;
    상기 컬러필터층 상부에 상기 연결 전극을 통해 상기 박막트랜지스터와 연결되는 인출 배선과, 상기 인출 배선에서 분기된 다수 개의 화소 전극과;
    상기 컬러필터층 상부에서 상기 공통 배선의 상면에 형성된 연결 배선과, 상기 연결 배선에서 상기 화소 전극과 번갈아 엇갈리며 이격되도록 분기되며 상기 화소 전극과 동일층에 동일한 물질로써 형성된 다수 개의 공통 전극과;
    상기 제 1 기판과 대향되게 배치된 제 2 기판과;
    상기 제 1, 2 기판 사이에 개재된 액정층
    을 포함하며, 상기 액정층은 전압 인가 시 상기 공통 전극과 화소 전극간에 형성되는 수평전계에 의해 구동되는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 다수의 공통 전극 중 상기 화소 영역의 최외측에 위치하는 공통 전극은 상기 데이터 배선과 중첩되게 위치하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 컬러필터층과 화소 전극 및 공통 전극 사이에는 제 1 보호층이 개재되는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 화소 전극 및 공통 전극은 상기 제 1 보호층이 가지는 콘택홀을 통해 연결 전극 및 공통 배선과 각각 연결되는 액정표시장치.
  6. 제 4 항에 있어서,
    상기 제 1 보호층은, 평탄성이 우수한 유기절연물질에서 선택되는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 데이터 배선의 일 끝단에는 데이터 패드가 형성되어 있고, 상기 게이트 배선과 동일 공정에서 동일 물질로 이루어지는 아일랜드 패턴 구조의 공통 패드를 더욱 포함하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 공통 전극과 화소 전극을 형성하는 물질은 투명도전성물질인 액정표시장치.
  9. 삭제
  10. 제 7 항에 있어서,
    상기 보조게이트패드 전극, 공통 패드, 데이터 패드는, 상기 공통 전극 및 화소 전극과 동일 공정에서 동일 물질로 형성된 게이트패드 전극, 공통패드 전극, 데이터패드 전극과 각각 연결되는 액정표시장치.
  11. 기판 상에, 제 1 방향으로 위치하며, 일 끝단에 게이트 패드를 포함하고 게이트 전극이 분기된 게이트 배선을 형성하는 단계와;
    상기 게이트 배선과 절연된 상태에서, 상기 제 2 방향으로 연장하여 상기 게이트 배선과 교차하여 화소영역을 정의하며, 일 끝단에 데이터 패드를 갖는 데이터 배선을 형성하는 단계와;
    상기 게이트 배선 및 데이터 배선의 교차지점에 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어지는 박막트랜지스터를 형성하는 단계와;
    상기 박막트랜지스터를 덮는 기판 전면에 위치하며, 상기 화소 영역에서 오픈부를 가지고, 그 저항값이 1010 Ω이상이고, 20 미만의 유전율값을 가지는 광차단성 수지물질로 이루어진 블랙매트릭스를 형성하는 단계와;
    상기 블랙매트릭스 상부에 알루미늄 이외의 불투명 금속물질을 이용하여, 상기 드레인 전극과 연결되는 연결 전극과, 상기 게이트 패드에 대응하여 보조 게이트패드 전극과, 상기 게이트 배선과 대응된 위치에 공통 배선을 형성하는 단계와;
    상기 오픈부 영역 내에 화소 영역 단위로 적, 녹, 청 컬러필터가 차례대로 배열된 구조의 컬러필터층을 형성하는 단계와;
    상기 컬러필터층 상부에, 동일한 물질로서 상기 연결 전극과 연결되는 인출 배선과, 상기 인출 배선에서 분기된 다수 개의 화소 전극과, 상기 공통 배선과 연결되는 연결 배선과, 상기 연결 배선에서 분기되며, 상기 화소 전극과 번갈아 이격되도록 위치하는 다수 개의 공통 전극을 형성하는 단계
    를 포함하는 액정표시장치용 기판의 제조방법.
  12. 제 11 항에 있어서,
    상기 공통 전극을 형성하는 단계에서, 상기 화소 영역별 가장자리부에 위치하는 공통 전극 들은 데이터 배선과 중첩되게 형성하는 액정표시장치용 기판의 제조방법.
  13. 삭제
  14. 제 11 항에 있어서,
    상기 컬러필터층을 형성하는 단계와, 상기 공통 전극 및 화소 전극을 형성하는 단계 사이에는, 상기 컬러필터층을 덮는 기판 전면에 제 1 보호층을 형성하는 단계를 포함하는 액정표시장치용 기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 제 1 보호층을 이루는 물질은 평탄성이 우수한 유기절연물질에서 선택되는 액정표시장치용 기판의 제조방법.
  16. 제 11 항에 있어서,
    상기 게이트 배선을 형성하는 단계에서는, 아일랜드 패턴 구조의 공통 패드 를 형성하는 단계를 포함하는 액정표시장치용 기판의 제조방법.
  17. 제 11 항에 있어서,
    상기 공통 전극 및 화소 전극을 형성하는 동일한 물질은 투명도전성 물질인 액정표시장치용 기판의 제조방법.
  18. 제 11 항에 있어서,
    상기 게이트 배선을 형성하는 단계에서는, 상기 게이트 배선의 일부 영역을 제 1 커패시터 전극으로 형성하는 단계를 포함하는 액정표시장치용 기판의 제조방법.
  19. 제 18 항에 있어서,
    상기 박막트랜지스터를 형성하는 단계에서는, 상기 드레인 전극과 일체형 패턴을 이루며, 상기 제 1 커패시터 전극과 대응된 위치에 제 2 커패시터 전극을 형성하는 단계를 포함하는 액정표시장치용 기판의 제조방법.
  20. 제 19 항에 있어서,
    상기 드레인 전극과 제 2 커패시터 전극은 실질적으로 제 2 연결 전극에 의해 일체형 패턴을 이루는 액정표시장치용 기판의 제조방법.
  21. 제 19 항에 있어서,
    상기 제 1, 2 커패시터 전극은 절연체가 개재된 상태에서 스토리지 커패시터를 이루는 액정표시장치용 기판의 제조방법.
KR1020030087046A 2003-12-03 2003-12-03 액정표시장치 및 그 제조방법 KR100659912B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030087046A KR100659912B1 (ko) 2003-12-03 2003-12-03 액정표시장치 및 그 제조방법
US10/963,590 US7190419B2 (en) 2003-12-03 2004-10-14 Liquid crystal display device and method of fabricating the same
CNB2004100966738A CN100374944C (zh) 2003-12-03 2004-12-03 液晶显示器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030087046A KR100659912B1 (ko) 2003-12-03 2003-12-03 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050053826A KR20050053826A (ko) 2005-06-10
KR100659912B1 true KR100659912B1 (ko) 2006-12-20

Family

ID=34632051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087046A KR100659912B1 (ko) 2003-12-03 2003-12-03 액정표시장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US7190419B2 (ko)
KR (1) KR100659912B1 (ko)
CN (1) CN100374944C (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
CN1627146A (zh) * 2003-12-13 2005-06-15 鸿富锦精密工业（深圳）有限公司 边缘电场开关型液晶显示装置
KR100995020B1 (ko) * 2003-12-27 2010-11-19 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20060024939A (ko) * 2004-09-15 2006-03-20 엘지.필립스 엘시디 주식회사 액정표시장치용 컬러필터기판 및 그의 제조방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100966452B1 (ko) * 2005-03-14 2010-06-28 엘지디스플레이 주식회사 수평전계방식 액정표시소자 및 그 제조방법
US8279388B2 (en) * 2005-08-26 2012-10-02 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR101189275B1 (ko) * 2005-08-26 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP1793266B1 (en) 2005-12-05 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration
KR100744406B1 (ko) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
TWI280667B (en) * 2006-04-11 2007-05-01 Au Optronics Corp A manufacturing method for a liquid crystal display
TWI344050B (en) * 2006-08-18 2011-06-21 Au Optronics Corp Transflective liquid crystal display panel
KR101300819B1 (ko) * 2006-12-05 2013-08-26 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR100978265B1 (ko) * 2006-12-29 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20080088024A (ko) * 2007-03-28 2008-10-02 엘지디스플레이 주식회사 수평 전계형 액정표시패널 및 그 제조 방법
KR101396936B1 (ko) * 2007-05-25 2014-05-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101389466B1 (ko) * 2007-11-28 2014-04-25 엘지디스플레이 주식회사 씨오티 구조 액정표시장치용 어레이기판 및 그 제조방법
KR101382148B1 (ko) * 2008-04-03 2014-04-09 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101525805B1 (ko) * 2008-06-11 2015-06-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI654754B (zh) 2008-11-28 2019-03-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR101604650B1 (ko) * 2009-10-27 2016-03-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
US8804081B2 (en) 2009-12-18 2014-08-12 Samsung Display Co., Ltd. Liquid crystal display device with electrode having opening over thin film transistor
JP5437895B2 (ja) * 2010-04-20 2014-03-12 株式会社ジャパンディスプレイ 表示装置及びその製造方法
TWI422939B (zh) * 2010-12-10 2014-01-11 Au Optronics Corp 液晶顯示面板之薄膜電晶體基板
KR20130008166A (ko) * 2011-07-12 2013-01-22 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
CN102402043A (zh) * 2011-11-03 2012-04-04 深圳市华星光电技术有限公司 像素阵列及其制作方法
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) * 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
TWI486685B (zh) * 2012-12-28 2015-06-01 Ye Xin Technology Consulting Co Ltd 液晶顯示面板、薄膜電晶體基板及其製造方法
KR20140089015A (ko) * 2012-12-31 2014-07-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20140094880A (ko) * 2013-01-23 2014-07-31 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US10170504B2 (en) 2013-02-22 2019-01-01 Boe Technology Group Co., Ltd. Manufacturing method of TFT array substrate, TFT array substrate and display device
CN103165530B (zh) * 2013-02-22 2015-01-28 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
CN103412435B (zh) * 2013-07-24 2015-11-25 北京京东方光电科技有限公司 一种液晶显示屏及显示装置
CN103700669A (zh) * 2013-12-19 2014-04-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR20150076878A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
JP6384308B2 (ja) * 2014-01-31 2018-09-05 Jsr株式会社 液晶表示素子および感放射線性樹脂組成物
CN103779360B (zh) * 2014-02-12 2017-02-15 鄂尔多斯市源盛光电有限责任公司 显示基板及其制作方法、显示装置
KR102205878B1 (ko) * 2014-06-25 2021-01-20 엘지디스플레이 주식회사 터치 일체형 디스플레이 패널 및 이의 제조 방법
CN104914638A (zh) * 2015-06-24 2015-09-16 深圳市华星光电技术有限公司 一种液晶显示面板及其阵列基板
CN104991376A (zh) * 2015-07-29 2015-10-21 深圳市华星光电技术有限公司 液晶显示器及其液晶面板
CN106886107B (zh) 2015-12-15 2020-02-14 群创光电股份有限公司 显示面板
US10254579B2 (en) * 2016-07-29 2019-04-09 Lg Display Co., Ltd. Curved display device
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
JP7006565B2 (ja) * 2018-10-31 2022-01-24 オムロン株式会社 電気機器、通信装置、および通信システム
CN112863329B (zh) * 2019-11-12 2023-02-17 群创光电股份有限公司 显示装置
JP2023094232A (ja) * 2021-12-23 2023-07-05 株式会社ジャパンディスプレイ 表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253028A (ja) * 1991-01-30 1992-09-08 Sharp Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH0772473A (ja) * 1993-09-01 1995-03-17 Sony Corp カラー液晶表示装置
JP2000111957A (ja) * 1998-08-03 2000-04-21 Nec Corp 液晶表示装置およびその製造方法
JP2002236286A (ja) * 2001-10-22 2002-08-23 Sharp Corp 液晶表示装置
KR20020069168A (ko) * 2001-02-23 2002-08-29 닛뽄덴끼 가부시끼가이샤 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법
KR20020083947A (ko) * 2001-04-26 2002-11-04 닛본 덴기 가부시끼가이샤 액정표시장치 및 그 제조방법
KR20030014132A (ko) * 2001-08-06 2003-02-15 닛뽄덴끼 가부시끼가이샤 미투과형 엘씨디와 그 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162654A (en) * 1995-11-29 2000-12-19 Sanyo Electric Co., Ltd. Display and method of producing the display
JP3267271B2 (ja) * 1998-12-10 2002-03-18 日本電気株式会社 液晶表示装置およびその製造法
KR100518051B1 (ko) * 2001-01-11 2005-09-28 엔이씨 엘씨디 테크놀로지스, 엘티디. 능동 매트릭스형 액정 디스플레이 장치와 그 제조 방법
TWI298110B (en) * 2001-07-31 2008-06-21 Hitachi Ltd Liquid crystal display device
CN1207617C (zh) * 2001-11-15 2005-06-22 Nec液晶技术株式会社 平面开关模式有源矩阵型液晶显示器件及其制造方法
KR100518269B1 (ko) * 2002-03-25 2005-10-04 엘지.필립스 엘시디 주식회사 복수의 액정적하기를 이용한 액정적하방법
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100857133B1 (ko) * 2002-06-28 2008-09-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04253028A (ja) * 1991-01-30 1992-09-08 Sharp Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH0772473A (ja) * 1993-09-01 1995-03-17 Sony Corp カラー液晶表示装置
JP2000111957A (ja) * 1998-08-03 2000-04-21 Nec Corp 液晶表示装置およびその製造方法
KR20020069168A (ko) * 2001-02-23 2002-08-29 닛뽄덴끼 가부시끼가이샤 인-플레인 스위칭 모드 액티브 매트릭스형 액정 표시 장치및 그 제조 방법
KR20020083947A (ko) * 2001-04-26 2002-11-04 닛본 덴기 가부시끼가이샤 액정표시장치 및 그 제조방법
KR20030014132A (ko) * 2001-08-06 2003-02-15 닛뽄덴끼 가부시끼가이샤 미투과형 엘씨디와 그 제조 방법
JP2002236286A (ja) * 2001-10-22 2002-08-23 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
CN100374944C (zh) 2008-03-12
KR20050053826A (ko) 2005-06-10
US7190419B2 (en) 2007-03-13
CN1624545A (zh) 2005-06-08
US20050122442A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
KR100659912B1 (ko) 액정표시장치 및 그 제조방법
JP5351388B2 (ja) 表示装置
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US7400366B2 (en) Array substrate having color filter on thin film transistor structure for LCD device and method of fabricating the same
KR101246719B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100884541B1 (ko) 액정표시장치 및 그 제조방법
US7196759B2 (en) In-plane switching mode liquid crystal display device and method of fabrication thereof
KR20040057798A (ko) 액정표시장치 및 그 제조방법
KR20070117820A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100942265B1 (ko) 씨오티 구조 액정표시장치 및 제조방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101734467B1 (ko) 횡전계형 액정표시장치 및 이의 제조 방법
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
KR101005552B1 (ko) 액정표시장치용 기판 및 그 제조방법
KR101012496B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100719265B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20050003498A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20050053092A (ko) 액정표시장치용 기판 및 그 제조방법
KR20010066174A (ko) 광차단막을 가지고 있는 액정 표시 장치 및 그 제조 방법
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20090022078A (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
JP2005208680A (ja) アクティブマトリクス型液晶表示装置
KR101389466B1 (ko) 씨오티 구조 액정표시장치용 어레이기판 및 그 제조방법
JP2010145449A (ja) 液晶表示装置及びその製造方法
KR20090034137A (ko) 횡전계 방식 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 13