KR20020083947A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020083947A
KR20020083947A KR1020020023169A KR20020023169A KR20020083947A KR 20020083947 A KR20020083947 A KR 20020083947A KR 1020020023169 A KR1020020023169 A KR 1020020023169A KR 20020023169 A KR20020023169 A KR 20020023169A KR 20020083947 A KR20020083947 A KR 20020083947A
Authority
KR
South Korea
Prior art keywords
forming
electrode
film
insulating film
terminal
Prior art date
Application number
KR1020020023169A
Other languages
English (en)
Other versions
KR100497759B1 (ko
Inventor
마에다아키토시
야스다교우네이
다나카히로아키
기도슈사쿠
Original Assignee
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20020083947A publication Critical patent/KR20020083947A/ko
Application granted granted Critical
Publication of KR100497759B1 publication Critical patent/KR100497759B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

반사형 액정표시장치에 사용되는 박막트랜지스터를 위한 공정들의 수를 줄일 수 있는 반사형 액정표시장치를 제조하는 방법이다. 박막트랜지스터의 소스전극에 연결되는 반사전극과 단자부하층금속막에 연결되는 단자부접속전극은, 요철부를 갖는 유기절연막위에 동시에 형성된다. 반사전극 및 단자부를 위한 재료로는, 우수한 부식내성을 가지며 0.9% 이상의 Nd를 함유한 알루미늄-네오디뮴(Al-Nd)이 사용된다.

Description

액정표시장치 및 그 제조방법{Liquid crystal display device and manufacturing method of same}
본 발명은 외부로부터의 입사광을 반사하여 표시를 행하는 액정표시장치 및 액정표시장치(LCD)를 제조하는 방법에 관한 것으로, 보다 상세하게는 반사전극이 알루미늄(Al)합금으로 이루어진 반사형 또는 반투과형 액정표시장치에 관한 것이다.
본 발명은 일본특허출원 제2001-130454호를 우선권주장하며 이 출원은 참조로써 여기에 통합된다.
근년에, 정보사회는 개인에게까지 보급되고 포켓노트북 정도로 작은 크기 및 중량과 큰 표시용량을 갖는 복잡한 정보단말이 개발되어 노트북PC, PDS(Personal Digital Assistants) 등으로 광범위하게 확산되고 있다. 이러한 정보단말들의 추가 개발에 관한 하나의 열쇠가 고성능을 제공할 수 있는 LCD라는 것은 말할 필요도 없다. 반사형LCD는 초고해상도 및 대용량을 제공할 수 있으며 그것의 동작에 필요한 전력을 크게 줄일 수 있고 초소형 및 경량으로 될 수 있고, "백지표시(paper white display)"라 불릴 만큼 밝은 표시를 제공할 수 있어 각광받고 있다.
도 39 및 40은 일본공개특허공보 제2000-171794호에 개시된 반사형LCD 및 그 제조방법을 반사형LCD를 제조하는 방법의 일 예로서 도시하는 도면들이다.
종래의 반사형LCD는 도 39에 보인 것처럼 구성되어, 박막트랜지스터(TFT)배열기판(223)에서는, 액정구동소자(224)로서 소용되는 비정질실리콘트랜지스터가 유리기판(미도시)위에 형성되고 반사전극(미도시)이 원형 오목부(233) 또는 원형 볼록부(233)로 이루어진 완만한 요철부들을 갖는 절연막(미도시)상에 형성된다. 액정구동소자(224)는 유리기판(미도시)위에 형성된 게이트전극(202), 게이트절연막(미도시), 게이트전극(202)에 마주하는 방식으로 배치된 반도체층(204), 그리고 반도체층(204)위에 서로 마주하도록 배치된 소스전극(207) 및 드레인전극(208)을 구비한다.
다음으로, 종래의 반사형LCD를 제조하는 방법을 도 40a 내지 40k를 참조하여 설명한다.
먼저, 도 40a에 보인 것처럼, 유리기판(201)에는 양화형 감광성수지(209)가 1㎛ 내지 5㎛의 두께를 갖도록 코팅된다.
다음으로, 도 40b에 보인 것처럼, 노광공정이 약한 조명에서 제1포토마스크(219)(차광부의 면적은 원형영역의 면적의 20% 이상 40%이하를 차지)를 사용하여 감광성수지(209)위에 균일하게 수행된다. 이때, 노광량은 약 40mJ이다.
또, 제1포토마스크(219)는 서로 인접한 원형 또는 다각형 차광부들의 중앙부분들간의 간격이 5㎛ 이상 50㎛이하가 되는 방식으로 무작위로 배치된다.
다음에, 도 40c에 보인 것처럼, 노광공정이 강한 조명에서 제2포토마스크(220)(접촉홀에 대응하는 차광부의 부분들은 개방됨)를 사용하여 접촉홀부분에 균일하게 추가로 수행된다. 더욱이, 제2포토마스크(220)는 노광용 광이신호입력단자부분을 통과하도록 구성되고, 접촉에 대한 노광이 수행될 때, 노광은 단자부분에 대해서도 강한 조명에서 수행된다. 이때, 노광량은 240mJ이다.
다음으로, 도 40d에 보인 것처럼, 현상액을 사용한 현상을 수행함으로써, 강한 조명으로 노광이 행해진 부분들(접촉홀부분들 및 신호입력단자부들)이 완전히 제거되며, 약한 조명으로 노광이 행해졌고 원래 존재했던 막의 두께의 40%에 상당하는 부분들은 남겨지고 노광이 행해지지 않았고 원래 존재했던 막의 두께의 약 80%에 상당하는 부분들은 남겨진다.
다음에, 도 40e에 보인 것처럼, 200℃에서 60분 동안 열처리를 수행함으로써, 전술한 바와 같은 상태에 놓인 수지는 열에 의해 늘어져 변형되고 완만한 요철상태로 된다.
그 후, 도 40f에 보인 것처럼, Al박막이 유리기판(201) 위에 스퍼터링법에 의해 그것의 두께가 200㎚가 되게 형성되고, 도 40g 내지 40k에 보인 것처럼, 패터닝이 포토리소그래피에 의해 수행되어 하나의 TFT가 하나의 반사전극(210)에 대응하게 된다.
구체적으로는, 도 40g에 보인 것처럼, 포토레지스트(228)를 사용한 코팅이 반사전극(210)용 막에 대해 수행되고, 도 40h에 보인 것처럼, 모든 화소전극의 분리를 위해 풀링(pulling)부 및 신호입력단자부(미도시)에 대해 노광이 수행된 다음, 도 40i 내지 40k에 보인 것처럼, 현상, 식각 및 박리처리를 수행함으로써, 반사전극(210)으로서 소용되는 Al박막에 대한 패터닝이 수행된다.
끝으로, 반사전극(210)과, 색필터상에 대향전극을 갖는 대향기판(미도시)은,반사전극 및 대향기판 사이에 이격기(spacer)를 개재하여 서로 접합된다. 액정이 반사전극(210) 및 대향기판 사이에 주입된다. 대향기판 상에서의 액정에 반대인 쪽에는, 지체(retardation)막 및 편광판이 적층되어 반사형LCD가 완성된다.
위의 설명에서는, 노광량을 2개의 포토마스크들을 사용하여 바꾸어 수지에 대한 노광공정을 수행하는 방법이 설명되었다. 그러나, 노광량의 적분값이 모든 특정 영역마다 바뀌게 하는 하프톤마스크 또는 그레이톤마스크 중의 어느 것인가를 사용하여 1회의 노광처리를 수행함으로써, 도 40d에서 설명된 형상을 갖는 수지를 형성하는 것이 가능하다. 위와 같은 제조방법을 채용함으로써, 포토공정들의 수를 줄일 수 있다.
한편, 일본공개특허공보 제2000-258787호에는, 알루미늄-네오디뮴(Al-Nd)합금이 반사전극용 재료로서 사용되는 반사형LCD가 개시되어 있고, 이 공보는, 1 중량%이상의 네오디뮴을 함유한 Al-Nd합금을 사용하여, 열처리의 이력(history)으로 인해 반사전극에 발생하는 힐록(hillock)이 감소될 수 있고 높은 반사율을 갖는 반사형LCD가 얻어질 수 있다고 기재한다.
그러나, 일본공개특허공보 제2000-171794호에 개시된 반사형LCD를 제조하는 방법에서는, Al으로 이루어진 반사전극이 형성되고, 단자부는 탄탈륨(Ta)으로 된 단자부(端子部)전극과 Ta로 된 단자부전극상에 적층되는 ITO(Indium Tin Oxide)로 된 단자부접속전극을 포함한 2층으로 이루어진다. 2층이 단자부를 형성하기 위해 사용되는 이유는 다음과 같다. 단자부가 Ta만을 사용하여 형성된다면, 외부구동회로와의 접속은 열처리의 이력에 의해 야기된 표면산화로 인해 불가능하게 되고 접속신뢰도가 낮아진다. 종래의 방법에서는, ITO막을 적층하는 공정이 채용되었지만, ITO막을 반사형LCD에 형성하는 이 공정은 단자부를 위해서만 사용되고, 그러므로, TFT를 제조하기 위해 사용되는 포토공정들의 횟수는 증가한다. 이것을 피하기 위해서는, 반사전극용 재료로서 사용되는 Al막들을 Ta막상에 적층하는 것이 필요하지만, Al이 단자부용 재료로서 사용되는 경우, 부식(패임(pitting)부식)이 쉽게 일어나고 접속신뢰도가 충분히 확보될 수 없다. 즉, 종래의 Al단자에서의 부식(패임부식)이 방지될 수 없어 신뢰도가 떨어지므로, ITO막을 형성하는 추가 공정들이 필요하다. 그 결과, 일본공개특허공보 제2000-171794호에 개시된 종래 예에서는, TFT기판을 제조하기 위한 포토공정이 9번 필요하고, a-Si층 및 n+형 a-Si층 둘 다가 패터닝법에 의해 동시에 형성된다면, 포토공정은 8번 필요하여, 공정들의 수가 증가되고 고비용이 되게 한다.
게다가, 일본공개특허공보 제2000-258787호에 개시된 반사형LCD에서는, Al-Nd합금이 높은 반사율을 갖는 반사전극을 얻기 위해 사용되나 단자부의 구조에 대한 설명과 포토공정의 감소에 대한 설명은 제공되지 않았다. 즉, Al-Nd합급이 단자부를 위한 재료로서 사용되는 경우에도, Al-Nd합금이 0.9원자% 미만의 Nd(약 4.3중량% 미만의 Nd)를 함유하는 경우, 부식(패임부식)은 감소될 수 없다.
전술한 바를 고려한 본 발명의 목적은, Al합금으로 이루어진 반사전극을 가지고 TFT를 제조하는 포토공정들의 수를 줄일 수 있는 반사형 또는 반(semi)투과형LCD를 제조하는 방법을 제공함에 있다.
도 1은 본 발명의 제1실시예에 따른 반사형LCD의 TFT기판을 개념적으로 도시하는 구성의 평면도,
도 2는 본 발명의 제1실시예에 따른 반사형LCD의 패널의 평면도,
도 3은 도 2의 B-B선을 따라 취해진 패널의 단면도,
도 4는 본 발명의 제1실시예에 따른 반사형LCD의 TFT기판상의 한 화소부의 구성의 평면도,
도 5a 내지 5d는 본 발명의 제1실시예에 따른 도 4의 B-B선을 따라 취해진 한 화소부의 단면도들,
도 6e 내지 6h는 본 발명의 제1실시예에 따른 도 4의 B-B선을 따라 취해진 한 화소부의 단면도들,
도 7a 내지 7e는 본 발명의 제1실시예에 따른 반사형LCD의 단자부를 제조하는 방법에 채용된 공정들을 도시하는 단면도들,
도 8a 내지 8f는 본 발명의 제1실시예에 따른 신호선의 신호선인출배선의 층변환부분을 제조하는 방법의 공정들을 도시하는 단면도들,
도 9는 본 발명의 제2실시예에 따른 반사형LCD의 TFT기판상의 한 화소부의구성의 평면도,
도 10a 내지 10d는 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 9의 B-B선을 따라 취해진 단면도들,
도 11e 및 11f는 이 반사형LCD의 TFT를 제조하는 방법에 채용된 공정들의 도 9의 B-B선을 따라 취해진 단면도들,
도 12a 내지 12e는 본 발명의 제2실시예에 따른 반사형LCD의 TFT기판을 위한 방법에 채용된 공정들을 도시하는 단면도들,
도 13은 본 발명의 제3실시예에 따른 반사형LCD의 TFT기판 위의 한 화소부의 구성을 보여주는 평면도,
도 14a 내지 14e는 이 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 13의 B-B선을 따라 취해진 단면도들,
도 15f 및 15g는 이 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 13의 B-B선을 따라 취해진 단면도들,
도 16a 내지 16e는 도 14b 및 14c에 채용된 공정들을 설명하는 단면도들,
도 17은 본 발명의 제4실시예에 따른 반사형LCD의 TFT기판 위의 한 화소부의 구성을 보여주는 평면도,
도 18a 내지 18e는 이 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 17의 B-B선을 따라 취해진 단면도들,
도 19f 및 19g는 이 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 17의 B-B선을 따라 취해진 단면도들,
도 20a 내지 20e는 도 18b 및 18c에 채용된 공정들을 설명하는 단면도들,
도 21은 본 발명의 제5실시예에 따른 반투명 반사형LCD의 TFT기판 위의 한 화소부의 구성을 보여주는 평면도,
도 22a 내지 22f는 이 반투명 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 21의 B-B선을 따라 취해진 단면도들,
도 23g 내지 23i는 이 반투명 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 21의 B-B선을 따라 취해진 단면도들,
도 24는 본 발명의 제6실시예에 따른 반투명 반사형LCD의 TFT기판 위의 한 화소부의 구성을 보여주는 평면도,
도 25a 내지 25d는 이 반투명 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 24의 B-B선을 따라 취해진 단면도들,
도 26e 내지 26g는 이 반투명 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 24의 B-B선을 따라 취해진 단면도들,
도 27은 본 발명의 제7실시예에 따른 반투명 반사형LCD의 TFT기판 위의 한 화소부의 구성을 보여주는 평면도,
도 28a 내지 28e는 이 반투명 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 27의 B-B선을 따라 취해진 단면도들,
도 29f 내지 29h는 이 반투명 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 27의 B-B선을 따라 취해진 단면도들,
도 30은 본 발명의 제8실시예에 따른 반투명 반사형LCD의 TFT기판 위의 한화소부의 구성을 보여주는 평면도,
도 31a 내지 31e는 이 반투명 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 30의 B-B선을 따라 취해진 단면도들,
도 32f 내지 32h는 이 반투명 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 27의 B-B선을 따라 취해진 단면도들,
도 33은 제2실시예로부터 변형된 방법에 의해 제조되는 반사형LCD의 TFT기판의 한 화소부 및 TFT를 도 9의 B-B선을 따라 취하여 보여주는 단면도,
도 34는 제3 및 제4실시예들로부터 변형된 방법에 의해 제조되는 반사형LCD의 TFT기판의 한 화소부 및 TFT를 도 13 및 17의 B-B선을 따라 취하여 보여주는 단면도,
도 35는 제6실시예로부터 변형된 방법에 의해 제조되는 반투명 반사형LCD의 TFT기판의 한 화소부 및 TFT를 도 24의 B-B선을 따라 취하여 보여주는 단면도,
도 36은 제7 및 제8실시예들로부터 변형된 방법에 의해 제조되는 반사형LCD의 TFT기판의 한 화소부 및 TFT를 도 27 및 30의 B-B선을 따라 취하여 보여주는 단면도,
도 37은 본 발명에 채용된 순 알루미늄(Al) 및 여러 Al합금들의 패임부식밀도의 시간에 따른 변화를 보여주는 그래프,
도 38은 본 발명에 채용된 Al-Nd합금막과 Al-Ti합금막의 패임부식밀도의 시간에 따른 변화를 보여주는 그래프,
도 39는 종래의 반사형LCD의 한 화소부와 TFT의 구성의 평면도,
도 40은 종래의 반사형LCD의 TFT의 제조방법을 보여주는 단면도.
본 발명의 제1양태에 따르면, 한 쌍의 기판들 사이에 액정층을 개재하여 서로 대향하게 배치된 한 쌍의 기판들 중 하나의 기판위에 형성된 반사전극으로서 상기 반사전극이 형성되지 않은 다른 기판으로부터 나오는 입사광을 반사하는 반사전극을 가지며, 반사형 액정표시장치로서 소용되는 액정표시장치를 제조하기 위한 방법에 있어서, 상기 반사전극과 단자부에 형성하려는 단자부접속전극을 동시에 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 주로 Al을 함유하며 패임부식에 대해 내성이 우수한 합금, 또는 고융점금속 및 상기 고융점금속 위에 층으로 형성 및 적층되며 주로 Al을 함유하고 패임부식에 대해 내성이 우수한 합금 둘 다로 이루어진 공정을 포함하는 액정표시장치 제조방법이 제공된다.
본 발명의 제2양태에 따르면, 한 쌍의 기판들 사이에 액정층을 개재하여 서로 대향하게 배치된 한 쌍의 기판들 중 하나의 기판위에 형성된 반사전극으로서 상기 반사전극이 형성되지 않은 다른 기판으로부터 나오는 입사광을 반사하는 반사전극과, 입사광이 상기 하나의 기판 쪽에서부터 들어와 통과하는 화소전극을 가지며, 반투과 반사형 액정표시장치로서 소용되는 액정표시장치를 제조하기 위한 방법에 있어서, 상기 반사전극과 단자부에 형성하려는 단자부접속전극을 동시에 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 고융점금속과, 주로 Al을 함유하며 패임부식에 대해 내성이 우수하고 상기 고융점금속위에 층으로서 형성 및 적층된 합금으로 이루어진 공정을 포함하는 액정표시장치 제조방법이 제공된다.
전술한 것에서, 바람직한 형태는, 주로 Al을 함유한 상기 합금에 첨가되는 원소 또는 원소들이, 네오디뮴(Nd), 티타늄(Ti), 크롬(Cr), 및 탄탈륨(Ta) 중 어느 하나, 또는 Nd, Ti, Cr 및 Ta를 포함한 복수개의 원소들로 구성된 군으로부터 선택된 적어도 하나의 군을 포함하는 것이다.
또한, 바람직한 형태는, 상기 합금이 상기 합금에 첨가되는 상기 복수개의 원소들을 총량의 2% 이상 함유하는 것이다.
또한, 바람직한 형태는, 상기 합금이 0.9원자% 이상의 상기 Nd를 함유하는 것이다.
또한, 바람직한 형태는, 상기 단자부접속전극이 외부구동회로에 접속되는 접속부는 수지로 코팅된다는 것이다.
또한, 바람직한 형태는, 게이트전극, 주사선 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
상기 투명절연기판의 전체표면에 게이트절연막을 형성한 다음 상기 게이트전극에 대향하는 위치에 반도체층을 형성하는 공정;
소스전극, 드레인전극 및 신호선을 형성하는 공정;
상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 상기 패시베이션막위에 절연막을 형성하고, 특정 영역마다의 노광량의 적분값을 바꿈으로써, 상기 소스전극 위의 상기 절연막에 접촉홀들을 형성하고, 동시에 표시영역에 요철부들을 형성하는 공정;
상기 소스전극 및 상기 단자부하층금속막 위의 상기 패시베이션막에 접촉홀들을 형성하는 공정; 및
상기 소스전극에 연결되는 상기 반사전극과, 상기 단자부하층금속막에 연결되는 상기 단자부접속전극을 동시에 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 주로 Al을 함유한 합금, 또는 고융점금속 및 상기 고융점금속위에 층으로서 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어진 공정을 포함하는 액정표시장치 제조방법이다.
또한, 바람직한 형태는, 게이트전극, 주사선 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
상기 투명절연기판의 전체표면에 게이트절연막을 형성하고 상기 게이트전극에 대향하는 위치에 반도체층을 형성하는 공정;
소스전극, 드레인전극 및 신호선을 형성하는 공정;
상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 상기 패시베이션막위에 절연막을 형성하고, 특정 영역마다의 노광량의 적분값을 바꿈으로써, 상기 소스전극 위의 상기 절연막에 접촉홀들을 형성하고, 동시에 표시영역에 요철부들을 형성하는 공정;
상기 소스전극 및 상기 단자부하층금속막 위의 상기 패시베이션막에 접촉홀들을 형성하는 공정;
투명전도막으로 이루어진 화소전극을 형성하는 공정; 및
상기 소스전극 및 상기 화소전극에 연결되는 상기 반사전극과, 상기 단자부하층금속막에 연결되는 상기 단자부접속전극을 동시에 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 고융점금속과 상기 고융점금속위에 층으로서 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어진 공정을 포함하는 액정표시장치 제조방법이다.
본 발명의 제3양태에 따르면, 금속층, 게이트절연막 및 반도체층을 그 순서대로 투명절연기판위에 차례로 형성하고, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 게이트전극과, 각각이 상기 게이트전극과 동일한 형상을 갖는 상기 게이트절연막 및 반도체층과, 주사선 및 단자부하층금속막으로 이루어진 적층막을 형성하는 공정;
상기 투명절연기판의 전체표면에 보호막을 형성한 후 신호선을 형성하는 공정;
상기 투명절연기판위에 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
상기 투명절연기판의 전체표면에 제2절연막을 형성하고 상기 반도체층위에서 서로 면하는 위치들과 근처에 신호선이 존재하는 상기 제2절연막에 접촉홀들을 형성하고, 동시에, 적어도 상기 단자부하층금속막위의 상기 제2절연막을 제거하는 공정;
상기 반도체층위의 서로 면하는 위치들과 상기 단자부하층금속막위의 상기 보호막에 접촉홀들을 형성하는 공정;
상기 보호막에 형성된 상기 접촉홀을 통해 V의 원자가를 갖는 원소로써 상기 반도체층을 도핑하여 소스영역 및 드레인영역을 형성하는 공정; 및
상기 소스영역에 연결되는 소스전극 및 반사전극, 상기 드레인영역에 연결되는 드레인전극, 및 상기 드레인전극을 상기 신호선에 접속하는 접속전극을 일체로 형성하는 공정으로서, 상기 소스전극, 반사전극, 드레인전극 및 접속전극 모두는, 고융점금속과 상기 고융점금속상에 층으로서 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어지는 액정표시장치 제조방법이 제공된다.
본 발명의 제4양태에 따르면, 금속층, 게이트절연막 및 반도체층을 그 순서대로 투명절연기판위에 차례로 형성한 다음, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 게이트전극과, 각각이 상기 게이트전극과 동일한 형상을 갖는 상기 게이트절연막 및 반도체층과, 주사선 및 단자부하층금속막으로 이루어진 적층막을 형성하는 공정;
상기 투명절연기판의 전체표면에 보호막을 형성한 후 신호선을 형성하는 공정;
상기 투명절연기판의 전체표면에 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
상기 투명절연기판의 전체표면에 제2절연막을 형성하고 상기 반도체층위에서 서로 면하는 위치들과 근처에 신호선이 존재하는 상기 제2절연막에 접촉홀들을 형성하고, 동시에, 적어도 상기 단자부하층금속막위의 상기 제2절연막을 제거하는 공정;
투명전도막으로 이루어진 화소전극을 형성하는 공정;
상기 반도체층위의 서로 면하는 위치들과 상기 단자부하층금속막위의 상기 보호막에 접촉홀들을 형성하는 공정;
상기 보호막에 형성된 상기 접촉홀을 통해 V의 원자가를 갖는 원소로써 상기 반도체층을 도핑하여 소스영역 및 드레인영역을 형성하는 공정; 및
상기 소스영역에 연결되는 소스전극, 상기 화소전극에 연결되는 반사전극, 상기 드레인영역에 연결되는 드레인전극, 및 상기 드레인전극을 상기 신호선에 접속하는 접속전극을 일체로 형성하는 공정으로서, 상기 소스전극, 반사전극, 드레인전극 및 접속전극 모두는, 고융점금속과 상기 고융점금속상에 층으로서 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어지는 액정표시장치 제조방법이 제공된다.
본 발명의 제5양태에 따르면, 게이트전극, 주사선, 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
게이트절연막, 반도체층 및 금속층을 그 순서대로 상기 투명절연기판위에 차례로 형성한 다음, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 소스전극, 드레인전극 및 신호선을 형성한 후 반도체층을 형성하는 공정;
상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
상기 투명절연기판의 전체표면에 제2절연막을 형성하며 상기 소스전극상의 상기 제2절연막에 접촉홀들을 형성하고, 동시에, 적어도 상기 단자부하층금속막위의 상기 제2절연막을 제거하는 공정;
상기 소스전극 및 상기 단자부하층금속막 위의 상기 패시베이션막에 접촉홀들을 형성하는 공정; 및
주로 Al을 함유한 합금, 또는 고융점금속 및 상기 고융점금속위에 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어지며 상기 소스전극에 연결된 반사전극을 형성하는 공정을 포함하는 액정표시장치 제조방법이다.
본 발명의 제6양태에 따르면, 게이트전극, 주사선 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
게이트절연막, 반도체층 및 금속층을 그 순서대로 상기 투명절연기판위에 차례로 형성한 다음, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 소스전극, 드레인전극 및 신호선을 형성한 후 반도체층을 형성하는 공정;
상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
상기 투명절연기판의 전체표면에 제2절연막을 형성하고 상기 소스전극 위의 상기 제2절연막에 접촉홀들을 형성하고, 동시에, 적어도 상기 단자부하층금속막위의 상기 제2절연막을 제거하는 공정;
투명전도막으로 이루어진 화소전극을 형성하는 공정;
상기 소스전극 내와 상기 단자부하층금속막 위의 상기 패시베이션막 내에 접촉홀들을 형성하는 공정; 및
상기 화소전극에 연결되는 상기 소스전극 및 상기 반사전극을 동시에 형성하는 공정으로서, 상기 소스전극 및 반사전극 둘 다는, 고융점금속 및 상기 고융점금속위에 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어진 공정을 포함하는 액정표시장치 제조방법이 제공된다.
전술의 것에서, 바람직한 형태는, 단자부위에 형성되며 상기 단자부하층금속막에 연결된 상기 단자부접속전극과, 상기 반사전극 둘 다를 동시에 형성하는 공정을 더 포함하는 것이다.
또한, 바람직한 형태는, 단자부위에 형성되며 상기 단자부하층금속막에 연결된 상기 단자부접속전극과, 상기 화소전극 둘 다를 동시에 형성하는 공정을 더 포함하는 것이다.
또한, 바람직한 형태는, 게이트전극, 주사선 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
게이트절연막, 반도체층 및 금속층을 그 순서대로 상기 투명절연기판위에 차례로 형성하고, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 신호선 및 상기 반도체층을 형성한 후에 소스전극 및 드레인전극을 형성하는 공정;
상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 상기 패시베이션막위에 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
상기 투명절연기판의 전체표면에 제2절연막을 형성하고 상기 소스전극상의 상기 제2절연막에 접촉홀들을 형성하고, 동시에 적어도 상기 단자부하층금속막상의 상기 제2절연막을 제거하는 공정;
상기 소스전극 내와, 상기 단자부하층금속막 위의 상기 패시베이션막 내에 접촉홀들을 형성하는 공정; 및
상기 소스전극에 연결되는 반사전극 및 상기 단자부하층금속막에 연결되는 상기 단자부접속전극을 동시에 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 주로 Al을 함유한 합금, 또는 고융점금속 및 상기 고융점금속위에 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어지는 공정을 더 포함하는 것이다.
또한, 바람직한 형태는, 게이트전극, 주사선 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
게이트절연막, 반도체층 및 금속층을 그 순서대로 상기 투명절연기판위에 차례로 형성하고, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 신호선 및 상기 반도체층을 형성한 후에 소스전극 및 드레인전극을 형성하는 공정;
상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 상기 패시베이션막위에 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
상기 투명절연기판의 전체표면에 제2절연막을 형성하고 상기 소스전극상의 상기 제2절연막에 접촉홀들을 형성하고, 동시에 상기 단자부하층금속막상의 적어도상기 제2절연막을 제거하는 공정;
투명전도막으로 이루어진 화소전극을 형성하는 공정;
상기 소스전극 내와, 상기 단자부하층금속막위의 상기 패시베이션막 내에 접촉홀들을 형성하는 공정; 및
상기 소스전극 및 상기 화소전극에 연결되는 반사전극 및 상기 단자부하층금속막에 연결되는 상기 단자부접속전극을 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 고융점금속과 상기 고융점금속위에 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어지는 공정을 더 포함하는 액정표시장치 제조방법이다.
또한, 바람직한 형태는, 상기 제1 및 제2절연막들을 형성하는 상기 공정들에서, 상기 제1절연막에 요철부들을 형성하는 상기 공정과 상기 제2절연막에 접촉홀들을 형성하는 상기 공정 둘 다는, 특정 영역마다의 노광량의 적분값을 바꿈으로써 동시에 수행되는 액정표시장치 제조방법이다.
또한, 바람직한 형태는, 상기 제1절연막 또는 상기 제2절연막에 접촉홀들을 형성하는 상기 공정과 상기 패시베이션막 또는 상기 보호막에 상기 접촉홀들을 형성하는 상기 공정 둘 다는, 1회 식각에 의해 수행되는 액정표시장치 제조방법이다.
본 발명의 제7양태에 따르면, 한 쌍의 기판들 사이에 액정층을 개재하여 서로 대향하게 배치된 한 쌍의 기판들 중 하나의 기판위에 형성된 반사전극으로서 상기 반사전극이 형성되지 않은 다른 기판으로부터 나오는 입사광을 반사하는 반사전극을 가지며, 반사형 액정표시장치로서 소용되는 액정표시장치로서, 상기 반사전극과, 단자부에 형성된 단자부접속전극은, 주로 Al을 함유하며 패임부식에 대해 내성이 우수한 합금, 또는 고융점금속 및 상기 고융점금속 위에 층으로 형성 및 적층되며 주로 Al을 함유하고 패임부식에 대해 내성이 우수한 합금 둘 다로 이루어진 액정표시장치가 제공된다.
본 발명의 제8양태에 따르면, 한 쌍의 기판들 사이에 액정층을 개재하여 서로 대향하게 배치된 한 쌍의 기판들 중 하나의 기판위에 형성된 반사전극으로서 상기 반사전극이 형성되지 않은 다른 기판으로부터 나오는 입사광을 반사하는 반사전극과, 입사광이 상기 하나의 기판 쪽에서부터 들어와 통과하는 화소전극을 가지며, 반투과 반사형 액정표시장치로서 소용되는 액정표시장치로서, 상기 반사전극과, 단자부에 형성된 단자부접속전극 둘 다는, 고융점금속과, 주로 Al을 함유하며 패임부식에 대해 내성이 우수하고 상기 고융점금속위에 층으로서 형성 및 적층된 합금으로 이루어진 액정표시장치가 제공된다.
전술의 것에서, 바람직한 형태는, 주로 Al을 함유한 상기 합금에 첨가되는 원소 또는 원소들은, Nd, Ti, Cr 및 Ta 중 어느 하나, 또는 Nd, Ti, Cr 및 Ta를 포함한 복수개의 원소들로 구성된 군으로부터 선택된 적어도 하나의 군을 포함하는 것이다.
또한, 바람직한 형태는, 상기 합금은 상기 합금에 첨가되는 상기 복수개의 원소들을 총량의 2% 이상 함유하는 것이다.
또한, 바람직한 형태는, 상기 합금은 상기 Nd를 0.9원자% 이상 함유하는 것이다.
위의 구성으로써, 특히 반투과 반사형LCD에서는, 반사전극과 반사부접속전극이 주로 Al을 함유하며 부식내성을 갖는 합금, 더 구체적으로는, Al-Nd합금을 반사전극 및 단자부접속전극 둘 다를 위한 재료로서 사용하여 동시에 형성되므로, TFT를 제조하는 공정이 단축되고 LCD동작의 신뢰도가 유지될 수 있다.
본 발명을 이행하는 최선의 실시형태들을 첨부 도면들을 참조한 여러 실시예들을 사용하여 더 상세히 설명할 것이다. 도면들에서, 동일한 참조번호들이 다른 도면들 중에서 동일한 기능을 갖는 대응 부분들에 부여된다.
[제1실시예]
도 1은 본 발명의 제1실시예에 따른 반사형LCD의 TFT기판(10)을 도시하는 구성의 평면도이다. 도 2는 제1실시예에 따른 반사형LCD의 패널의 평면도이다. 도 3은 도 2의 A-A선, B-B(도 4의 B-B선을 따라 취해진 TFT의 단면도에 대응)선 및 C-C선을 따라 취해진 패널의 단면도이다.
TFT기판(10)에서, 도 1 및 3에 보인 것처럼, 투명절연기판(10a)위에는, 복수개의 주사선들(11) 및 복수개의 신호선들(12)이, 복수개의 주사선들(11)의 각각과 복수개의 신호선들(12)의 각각이 서로 직각으로 교차하는 방식으로 놓여지고, 교차점 부근에는, 스위칭소자로서 소용되는 TFT들(14)의 각각이 매트릭스형태로 설치된다. 또, 복수개의 공통선들(13)의 각각은 복수개의 주사선들의 각각과 평행하게 놓이고, 공통선들의 각각과 TFT(14)에 연결된 반사전극들의 각각 사이에는 유지(holding)용량이 생성된다. 액정에 전압을 인가하기에 적합한 반사전극(31)은 유기층간절연막(32) 위에 놓이고, 이 유기층간절연막은 주사선(11), 신호선(12) 및TFT(14)의 각각으로부터 반사전극(31)을 분리시킨다. 요철부들이 유기층간절연막(32) 위에 형성되어 반사전극(31)위에도 요철부들이 형성되게 한다. 주사선들(11)의 각각의 끝에는 주소신호를 입력하는데 사용되는 주사선단자(15)가 연결되고 신호선들(12)의 각각의 끝에는 데이터신호를 입력하는데 사용되는 신호선단자(16)가 연결된다. 또, 공통선들(13)이 공통선접속배선(17)을 통해, 통상의 경우, TFT기판(10)의 양측에서 서로 연결되고, 공통선접속배선(17)의 각 끝에는 대향기판(20)상의 대향전극(33)의 전위와 동일한 전위가 공급되는 각각의 공통선단자(18)가 연결된다. 이 예에서는, 주사선단자들(15)의 각각과 신호선단자들(16)의 각각은 개념적으로는 TFT기판(10)의 한 쪽을 점유하도록 보여졌지만, 반사형LCD가 소형의 휴대용 기기들을 위해 사용되도록 설계되므로, 주사선단자들(15)의 각각과 신호선단자들(16)의 각각은 그것들 둘 다가 TFT기판(10)의 한 쪽에 함께 놓이는 방식으로 놓인다(도 2 참조).
한편, 도 2 및 3에 보인 것처럼, 대향기판(20)에서는, 표시영역에 대응하는 색필터(21)와 액정에 전압을 인가하는데 사용되는 대향전극(33)이 투명절연기판(20a) 위에 놓이고 주변부에는 흑매트릭스(22)가 놓인다. 반사전극(31)도 차광층으로서 소용되므로, 표시영역에는 흑매트릭스가 놓이지 않는다. 흑매트릭스(22)는 반사형LCD의 외관을 향상시키는데 사용된다.
액정분자의 배향 방향을 정렬시키기 위한 배향막들(34)은 서로 대향하는 TFT기판(10) 및 대향기판(20)의 표면들에 놓인다. 대향기판(20)은 TFT기판(10)과의 사이에 밀봉재(23) 및 면내이격기(in-plane spacer; 35)가 개재하여 대향기판 및 TFT기판 사이에 특정 틈을 제공하도록 TFT기판(10) 위에 겹쳐지고, 액정(36)은 배향막들(34) 사이에 끼어있다. 액정(36)이 주입되는 공간부분은 밀봉재에 의해 둘러싸인 것으로, 밀봉되는 방식으로 홀밀봉재(24)에 의해 막아진다. 대향기판(20)의 TFT기판(10)에 마주하는 쪽의 반대쪽 면에는, 1/4파장판(37)과 편광판(38)이 놓이고, 이것들은 액정표시장치를 위한 패널로서 소용된다. 도 2에 보여지진 않았지만, 주사선단자(15) 및 신호선단자(16)의 부분들에서 구동회로로서 동작하는 IC칩이 COG(Chip-On-Glass)기술로 패키지 되어 LCD가 완성된다.
도 3에 보인 것처럼, 대향기판(20)의 배면으로부터 들어오는 입사광(39)은 대향기판(20) 및 액정층(36)을 통해 투과하며, TFT기판(10) 표면의 반사전극(31)에 존재하는 요철부들에서 반사하고 다시 액정층(36) 및 대향기판(20)을 투과하여 출사광(40)으로서 출사된다.
다음으로, 본 발명의 제1실시예에 따른 반사형LCD의 TFT기판(10)의 구성을 도 4 내지 7a를 참조하여 상세히 설명할 것이다. 도 4는 제1실시예에 따른 반사형LCD의 TFT기판(10)상의 한 화소부의 구성의 평면도이다. 도 5a 내지 5d는 제1실시예에 따른 한 화소부의 도 4의 B-B선을 따라 취해진 단면도들이다. 도 6e 내지 6h는 제1실시예에 따른 한 화소부의 도 4의 B-B선을 따라 취해진 단면도들이다. 이 실시예에서, 역스태거 채널식각형 TFT가 도 1의 최좌측의 최외곽주변부에 존재하는 화소부에 대응하는 스위칭소자로서 사용된다. 도 7a 내지 7e는 주사선단자(15), 신호선단자(16) 및 공통선단자(18)의 단변방향에서의 단면도들이다. 도 8a 내지 8f는 제1실시예의 신호선(12)과 신호선인출배선(64)을 도시하는 단면도들이다.
도 4 및 6h에 보인 것처럼, 제1실시예의 반사형LCD의 TFT기판(10)의 하나의 화소부는, 서로 직각으로 교차하는 주사선(11) 및 신호선(12), 화소영역들의 각각에 설치된 스위칭소자인 TFT(14), 화소영역들의 각각에 들어가는 광을 반사하며 TFT기판(10) 및 대향기판(20)간에 끼어있는 액정(36)에 전압을 인가하는 반사전극(31), 반사전극(31)에 특정 요철부들을 형성하는데 사용되는 절연막(55)을 구비하며, 게이트전극(41)은 주사선(11)에 연결되며, 드레인전극(42)은 신호선(12)에 연결되며, 소스전극(43)은 반사전극(31)에 연결되고, 저장용량전극(46)은 공통선(13)에 연결된다. 저장용량전극(46) 및 반사전극(31)간에는 저장용량이 생성된다. 또, 반사전극(31)이 전압을 액정에 인가하는 화소전극으로서 기능하므로, 매 화소마다 각 반사전극(31)의 분리가 필요하며, 그 결과, 반사전극(31)은 주사선(11) 및 신호선(12)상에서 매 화소마다 분리된다.
게다가, 도 5a 내지 5d에 보인 것처럼, TFT기판(10)의 한 쪽에는, 게이트전극(41)이 투명절연기판(10a)위에 존재하는 TFT영역에 형성되며, TFT영역 위에는 비정질실리콘(a-Si)층(44a) 및 n+형 a-Si층(44)으로 이루어진 반도체층(44)이 게이트전극(41)과의 사이에 게이트절연막을 개재하여 형성되고, 드레인전극(42)과 소스전극(43)은 n+형 a-Si층(44b) 위에 형성된다. 화소전극들의 각각에는 반사전극(31)상에 특정 요철부들을 형성하는데 사용되는 절연막(55)이 불규칙하고 완만한 방식으로 일체로 형성된다.
절연막(55)은, 표시영역의 모든 표면들에 걸쳐 반사광학특성을 균일하게 제공하므로, 표시영역 내에 일체로 형성되고, 표시영역 바깥부분(도 4의 좌측 영역)은 단자전극 등을 설치하는데 사용되므로, 절연막(55)이 형성되지 않는다. 그 후, TFT(14)를 보호하기 위해 사용되는 패시베이션막(54)상에 형성된 절연막(55) 위에 반사전극(31)이 형성되고, 반사전극(31)은 화소전극(43)에 마련된 화소부접촉홀(45) 내의 소스전극(43)에 연결된다.
절연막(55) 위에 형성된 요철부들은 반사전극(31)의 표면형상에 영향을 주고 반사전극(31) 표면의 요철부들에 의해 형성된 경사각은 반사광의 광학적 특성을 결정한다. 그러므로, 이 경사각은 소망의 반사광학특성을 얻기 위하여 제공된다. 또, 이때, 유일하게 필요한 것은 철면(convex)피치, 요면(concave)피치, 철면높이 및 요면깊이의 각각이 두 종류 이상의 다른 값들을 가진다는 것이다.
더욱이, 절연막(55)의 막두께의 하한은 반사광학특성에 의해 정해지고 기생용량의 관점에서의 한계를 수용한다. 즉, 절연막(55)이 그것의 두께가 작은 방식으로 형성된다면, 입사광의 반사방향에 큰 변화가 만들어지는 것은 불가능하고 반사전극(31), 주사선(11) 및 신호선(12) 간의 틈이 좁게 되므로, 반사전극(31), 주사선(11) 및 신호선(12) 간에 발생하는 기생용량은 크게 되어, 신호전송에 지연을 야기하며 신호를 정확히 전송하는 것을 불가능하게 만들며 신호선 및 화소간의 전기장이 커지게 되어 근처에 존재하는 액정에 영향을 주며 분자의 배향방향이 교란되게 하고 지연을 야기하여, 그 결과, 표시품질이 손상된다. 이 문제를 해결하기 위해, 절연막(55)은 그것의 두께가 약 1.5㎛ 내지 4㎛가 되도록 형성된다.
도 5a 내지 6h, 도 7a 내지 7e 및 도 8a 내지 8f에 보인 것처럼, 이 제조방법은 대략 (1) 게이트전극(41)용 금속막을 형성하고 게이트전극(42)의 금속막에 대해 패터닝을 수행하는 공정, (2) 게이트절연막(53), a-Si층(44a), n+형 a-Si층(44b)을 형성하고 그것들에 대해 패터닝을 수행하는 공정, (3) 드레인전극(42) 및 소스전극(43)용 금속막을 형성하고 그것들에 대해 패터닝을 수행하는 공정, (4) 패시베이션막(54) 및 절연막(55)을 형성하며, 절연막(55)에 대해 패터닝을 수행하고 절연막(55)의 표면형상을 바꾸는 공정, (5) 패시베이션막(54)에 대해 패터닝을 수행하는 공정, 그리고 (6) 반사전극(31)용 금속막을 형성하고 반사전극(31)의 금속막에 대해 패터닝을 수행하는 공정을 포함한다.
먼저, 무알칼리(non-alkaline)유리로 이루어지며 0.5㎜의 두께를 갖는 투명절연전극(10a)위에 크롬(Cr) 등으로 이루어지며 100㎚ 내지 300㎚의 두께를 갖는 제1금속막이 스퍼터링 등에 의해 형성된 다음, 주지의 포토리소그래피 및 식각공정들에 의해, 게이트전극(41), 주사선(11, 미도시), 공통선(13, 미도시), 저장용량전극(46), 주사선단자(15), 신호선단자(16), 공통선단자(18)의 단자부하층금속막(61), 및 신호선인출배선(64)이 형성된다(도 1, 도 5a, 도 7a 및 도 8a). 또, 위의 선들 또는 배선들을 위한 재료로서는, Cr뿐만 아니라, Mo, Al 또는 Al합금 상에, 낮은 저항을 가지며 박막형성기술 및 포토리소그래피에 의해 패터닝이 용이하게 수행될 수 있는 Cr, Mo, Ti 등으로 이루어진 장벽금속을 형성함으로써 얻어진 적층구조의 배선막도 채용될 수 있다.
다음으로, 질화실리콘(SiN)으로 이루어지고 300㎚ 내지 500㎚의 두께를 갖는 게이트절연막(53)이 플라즈마 화학기상증착(CVD)법을 사용하여 형성되고, 150㎚ 내지 500㎚의 두께를 갖는 비도핑 비정질실리콘(a-Si)과 30㎚ 내지 50㎚의 두께를 갖는 도핑된 실리콘(n+형 a-Si)이 플라즈마CVD법을 사용하여 형성된 후, a-Si층(44a) 및 n+형 a-Si층(44b)으로 이루어진 반도체층(44)이 포토리소그래피 및 패터닝공정들에 의해 형성된다(도 5b, 도 7b, 및 도 8b). 여기서, a-Si층(44a)은 TFT(14)의 활성층으로서 소용되고, n+형 a-Si층(44b)은 드레인전극(42), 소스전극(43) 및 a-Si층(44a)간에 옴접촉을 보장하기 위해 사용된다.
다음으로, Cr 등을 스퍼터링함으로써 100㎚ 내지 300㎚의 두께를 갖는 제2금속막이 형성된 다음, 포토리소그래피를 사용한 패터닝을 수행함으로써 드레인전극(42), 소스전극(43) 및 신호선(12)이 형성된다. 그 후, 드레인전극(42) 및 소스전극(43)을 마스크들로서 사용하여 건식식각을 수행함으로써, 드레인전극(42) 및 소스전극(43) 사이에 존재하는 n+형 a-Si층(44b)은 제거된다(도 5c, 도 7b 및 도 8c). n+형 a-Si층(44b)을 제거하는 목적은 드레인전극(42) 및 소스전극(43) 사이의 n+형 a-Si층(44b)을 통해 전류가 직접 흐르는 것을 방지하기 위한 것이다. 또, 위의 선 또는 배선을 위한 재료로서는, Cr 뿐만 아니라, 낮은 저항을 가지며 박막형성기술 및 포토리소그래피에 의해 패터닝이 용이하게 수행될 수 있는 Cr, Mo, Ti 등으로 이루어진 장벽금속을, Mo, Al 또는 Al합금의 위 또는 아래에 형성함으로써 얻어진 적층구조의 배선막도 채용될 수 있다. n+형 a-Si층(44b)의 식각을 수행하기 위해, 드레인전극(42) 및 소스전극(43)이 형성될 때 사용된 포토레지스트가 마스크로서 사용되어도 좋다.
다음으로, 100㎚ 내지 300㎚의 두께를 갖는 질화실리콘이 플라즈마CVD법을 사용하여 형성된 다음 패시베이션막(54)이 형성된다(도 5d, 7c 및 8d).
다음으로, 감광성 노보락수지로 이루어지고 2㎛ 내지 4㎛의 두께를 갖는 절연막(55)의 도포물이 패시베이션막(54)의 모든 표면에 놓여진다. 그 후, 요철부들이 절연막(55)에 대한 노광 및 현상에 의해 형성된다. 이 실시예에서, 포토마스크로는, 노광용 광이 통과할 수 있는 투과영역, 특정 양만큼 감소된 노광용 광이 통과할 수 있는 반투과영역 및 차광영역을 갖는 하프톤마스크가 사용된다. 즉, 볼록부를 갖는 영역(62a)이 차광영역에 대응하며, 오목부를 갖는 영역(62b)이 반투과영역에 대응하고 절연막(55)이 완전히 제거된 영역(62c)이 투과영역에 대응하도록 위치정하기(positioning)가 행해진 다음, 노광이 수행된다(도 6e).
다음으로, 현상을 수행함으로써, 차광영역에는 절연막(55)이 그대로 남겨지고, 반투과영역에는 절연막(55)이 어느 정도 식각되므로, 특정 요철부들이 절연막(55)에 형성된다. 또, 절연막(55)이 완전히 제거된 영역(즉, 투과영역(62c))에 인접한 영역에는, 절연막(55)이 급한 단(sharp step)이 생성하게 하도록 얼마간의 막들이 항상 남겨지는 영역(즉, 반투과영역(62b))이 제공된다.
따라서, 장시간 동안 노광을 수행하거나 현상 시에 절연막(55)이 완전히 노출 또는 감광되게 하는 강한 광을 인가함으로써 절연막(55)이 완전히 제거된 영역, 단시간 동안 노광을 수행하거나 약간 광을 인가함으로써 얼마간의 막들이 남겨지는 영역, 및 광이 인가되지 않아 제거된 절연막(55)이 없는 영역을 제공하기 위해 노광공정들에 하프톤마스크를 채용함으로써, 포토공정들의 횟수를 1회만큼 줄이는 것이 가능하게 된다.
이 실시예에서, 절연막(55)으로는, 노보락유기수지가 사용된다. 예를 들면, JSR(일본회사)에서 제조한 "PC403" 등이 채용될 수 있다. 더욱이, 이 노보락수지 뿐만 아니라, 아크릴수지, 폴리이미드수지 등과 같은 유기수지들, 또는 질화실리콘수지, 산화실리콘수지 등과 같은 무기수지들로도 이루어지는 소망의 요철을 형성하는 것이 가능하다. 또한, 절연막(55)의 재료로는, 감광성이 없는 수지 또는 감광성을 갖는 수지 중의 어느 것이나 채용될 수 있다. 감광성이 없는 수지가 사용되는 공정들은, (1) 절연막(55)의 도포물을 기판상에 두는 공정, (2) 패터닝을 위해 사용하려는 레지스트 도포물을 절연막(55)위에 두는 공정, (3) 노광을 수행하는 공정, (4) 현상을 수행하는 공정, (5) 절연막(55)에 대해 식각하는 공정, 및 (6) 레지스트를 벗겨내는 공정을 포함한다. 한편, 감광성을 갖는 수지가 사용되는 공정들은, (1) 절연막(55) 도포물을 기판상에 두는 공정, (2) 노광을 수행하는 공정, (3) 현상을 수행하는 공정을 포함한다. 그 결과, 레지스트막을 형성하고 박리하는 공정들은 생략될 수 있고 이것은 공정들의 수를 줄인다는 견지에서 적합하다. 절연막을 이용한 코팅이 수행되는 예가 보여졌지만, 코팅공정 대신, 인쇄(printing)공정이 채용되어도 좋다(도 6f).
다음으로, 절연막의 표면형상을 바꾸는 공정이 수행된다. 이 공정에서는, 패터닝을 받은 절연막(55)의 표면은 80℃ 내지 200℃의 온도에서의 열처리에 의해 용융되고 절연막(55)의 표면에 매끄러운 형상을 가지도록 변형된다. 또, 절연막(55)의 표면형상을 바꾸는 공정에서는, 열처리를 사용하는 대신, 화학약품 등을 사용하는 용융법이 채용되어도 좋다. 절연막(55)의 표면형상을 바꾸는 공정이 수행된 후, 200℃ 내지 250℃에서의 버닝(burning)공정도 수행된다.
다음으로, 소스전극(43)상에 형성된 패시베이션막(54), 게이트절연막(53)상의 신호선(12)의 단자부들, 주사선단자(15, 미도시), 공통선단자부(18)의 단자부하층금속막(61) 및 신호선인출배선(64)상에 형성된 패시베이션막(54), 그리고 게이트절연막(53)에 대해 포토리소그래피를 사용하여 패터닝을 수행함으로써, 접촉홀들(56, 62 및 65)이 형성된다(도 6g, 도 7d 및 도 8e). 패시베이션막(54)은 이온 등의 불순물이 a-Si층(44a)에 확산되는 것과 TFT(14)에 동작불량이 발생하는 것을 방지하는데 사용된다.
다음으로, 100㎚ 내지 300㎚의 두께를 갖는 Al-Nd합금막이 스퍼터링법을 사용하여 형성되고, 포토리소그래피를 사용하여 패터닝을 수행함으로써, 반사전극(31), 단자부접속전극(63) 및 접속전극(66)이 형성되어 TFT기판이 완성된다(도 6h, 도 7e 및 도 8f). 바람직하게는, Al-Nd합금은 0.9원자%의 Nd를 함유한다. 그 이유는, 이 합금이 단자부접속전극(63)의 부식(패임부식)을 억제하는데 그리고 접속신뢰도를 향상시키는데 이바지하기 때문이다. Al을 주로 함유한 Al합금에 첨가될 수 있는 원소로는, Nd 외에도, Ti, Cr 및 Ta 중의 어느 것이나 또는 Nd,Ti, Cr 및 Ta로 구성된 군으로부터 선택된 적어도 두 가지 원소들이 사용될 수 있고, 이 경우, 총함량은 2원자% 이상인 것이 바람직하다(나중에 상세히 설명됨). 더욱이, 반사전극(31)과, 접속전극들(66)의 각각은, 단층막 뿐만 아니라 Al합금막을 Cr 또는 Mo와 같은 고융점의 금속막상에 적층하여 얻어진 층도 사용하여 형성될 수 있다. 이 경우, 고융점의 막은 절연막(55) 및 Al합금막간의 접착을 향상시키는 기능을 행한다.
이 실시예에서는, 요철부들을 하프톤마스크에 의해 형성하는 방법이 채용되었지만, 하프톤마스크를 사용하는 방법 대신, 다른 2개의 마스크들, 즉 하나는 영역의 절반을 남겨두기 위해 사용되고 다른 하나는 영역들을 모두 남겨두기 위해 사용되는 2개의 마스크들을 사용하여 노광량을 바꿈으로써 전술한 바와 동일한 요철부들을 형성하는 방법, 또는 반투명상태가 만들어지도록 노광의 해상도 한계를 초과하는 정교한 방식으로 패턴을 배치함으로써 절연막(55)에 대해 수행되는 노광량을 절연막에 대한 위치에 의존하여 바꿀 수 있는 방법이 채용될 수 있다.
다음으로, 비록 대략적이지만 도 3에 보인 것처럼, 배향막(34)은 40㎚ 내지 80㎚의 두께를 갖는 TFT기판(10)상에 인쇄법에 의해 형성되고, 형성된 배향막(34)은 약 200℃ 내지 230℃의 온도에서 버닝되어 배향이 수행된다. 한편, 색필터(21)는 ITO 등과 같은 투명전도막으로 이루어진 대향전극(33)이 형성된 표시영역에 대응하는 투명절연기판(20)상에 형성된다. 마찬가지로, 흑매트릭스(22)가 주변부에 형성된 대향기판(20)위에는, 40㎚ 내지 80㎚의 두께를 갖는 배향막(34)이 인쇄법에 의해 형성되고 형성된 배향막(34)은 200℃ 내지 230℃의 온도에서 버닝되어 배향이수행된다. 대향기판(20)은, 에폭시수지접착제, 플라스틱그레인들 등으로 이루어진 밀봉재료(23)와 대향기판(20) 및 TFT기판(10)간에 특정 틈이 있도록 개재되는 면내이격기(in-plane spacer; 35)를 사용하여, TFT기판(10) 위에, 배향막들(34)의 표면들이 서로 대향하는 방식으로 겹쳐진다. 그 후, 액정(36)이 TFT기판(10) 및 대향기판(20) 사이에 주입되고 액정(36)이 주입된 공간은 자외선(UV)경화형 아크릴레이트수지로 이루어진 홀밀봉재(24)로써 밀봉된다. 끝으로, 대향기판(20)의 막 표면의 반대쪽에는, 1/4파장판(37) 및 편광판(38)이 붙여져 반사형LCD가 완성된다.
그 후, 도면에 보여지진 않았지만, 주사선단자(15), 신호선단자(16) 및 공통선단자(18)의 부분들에서의 구동회로로서 동작하는 IC칩이 COG기술로써 패키지되어 반사형LCD가 완성된다. 이때, 단자부접속전극(63)과 COG기술로써 패키지된 칩간의 접속부는 내습성의 실리콘수지와 같은 수지로써 도포된다(위에서 설명됨).
[제2실시예]
제2실시예에서의 TFT기판(10)의 구성개념도, 패널의 평면도, 및 이 패널의 단면도는 제1실시예(도 1 및 도 3)와 동일하다. 그러나, 제2실시예의 TFT의 구성은 제1실시예의 구성과 상이하므로, 흑매트릭스(22)가 대향기판(20) 위의 TFT(14)에 대응하는 부분에 위치하게 된다.
다음, 제2실시예의 반사형LCD의 TFT기판(10)의 구성 및 그 제조방법은 도 9 내지 도 12를 참조하여 상세히 설명할 것이다. 도 9는 제2실시예의 반사형LCD의 TFT기판(10) 위의 한 화소부의 구성을 설명하는 평면도이다. 도 10a 내지 10d는 반사형LCD의 TFT기판(10)의 제조방법에서 채용된 공정들이 도 9의 B-B선을 따라 취해진 단면도들이다. 도 11e 및 11f는 반사형LCD의 TFT기판(10)의 제조방법에서 채용된 공정들이 도 9의 B-B선을 따라 취해진 단면도들이다. 도 12a 내지 12e는 제2실시예의 반사형LCD의 TFT기판(10)의 제조방법에서 채택된 공정들을 설명하는 단면도들이다. 제2실시예에서는, 포토공정이 감소된 역스태거 채널보호형TFT가 도 1에서 최좌측의 최외곽주변부에 존재하는 화소부에 대응하는 스위칭소자로서 사용되는 예가 보여진다. 도 7a 내지 7e 및 도 8a 내지 8e에 보여진 구성들이 제2실시예에서도 사용될 수 있다.
이 실시예에서는, 도 11f에 보인 것처럼, 제1실시예와는 달리, 채널보호형TFT가 사용된다. 위의 구성을 갖는 TFT기판(10)의 제조방법은 주로 (1) 도 10a 내지 도 11f, 도 7a 내지 도 7e 및 도 8a 내지 도 8e에 보인 것처럼, 게이트전극(41)용 금속막, 게이트절연막(53) 및 a-Si층(44a)을 형성하고 그것들에 대해 패터닝을 수행하는 공정, (2) 제1보호막(81)과 신호선(12)용 금속막을 형성하고, 그것들에 대해 패터닝을 수행하는 공정, (3) 제2보호막(82) 및 절연막(55)을 형성하며, 그것들에 대해 패터닝을 수행하고 절연막(55)의 표면형상을 바꾸는 공정, (4) 제1보호막(81) 및 제2보호막(82)에 대해 패터닝을 수행하는 공정, (5) V의 원자가(valence)를 나타내는 원소로 도핑하며, 드레인전극(42), 소스전극(43) 및 반사전극(31)을 위한 금속막을 형성하고, 그것들에 대해 패터닝을 수행하는 공정을 포함한다.
도 10a, 도 7a 및 도 8a에 보인 것처럼, 먼저, Cr 등과 같은 금속으로 이루어지고 두께가 100㎚ 내지 300㎚인 금속막이 스퍼터링에 의해 무알칼리유리로 이루어지고 두께가 0.5㎚인 투명절연기판(10a) 위에 형성된 다음, 질화실리콘으로 이루어지고 두께가 300㎚ 내지 500㎚인 게이트절연막(53) 및 비도핑된 a-Si막이 플라즈마CVD법에 의해 형성되고, 포토리소그래피기법을 사용한 패터닝이 이 막들에 대해 수행되어, 게이트전극(41), 게이트절연막(53) 및 a-Si층(44a)의 각각이 게이트전극(41)과 동일한 형상을 갖고 세 층이 3층의 적층구조가 되도록 게이트전극(41), 게이트절연막(53) 및 a-Si층(44a)을 형성하고, 동시에 주사선(미도시), 공통선(미도시), 저장용량전극(46), 주사선단자(15), 신호선단자(16), 공통선단자(18)의 단자부하층금속막(61), 및 신호선인출배선(64)이 형성된다.
이 공정은 도 12를 참조하여 상세히 설명할 것이다. 우선, 포토레지스트(91)의 도포물이 투명절연기판(10a), 게이트절연막(53) 및 a-Si층(44a) 위에 적층된 제1금속막(92) 위에 놓이게 된다. 그 후, 제1실시예에서 사용된 것과 동일한 방식으로, 하프톤마스크와 그레이톤마스크를 사용하여 노광을 수행하고 현상액을 사용하여 현상을 수행함으로써, 막두께가 두꺼운 포토레지스트(91)가 게이트전극(41)이 형성된 위치에 형성되고, 막두께가 얇은 포토레지스트(91)가 주사선(11; 미도시), 공통선(13; 미도시), 저장용량전극(46), 주사선단자(15), 신호선단자(16), 공통선단자(18)의 단자부하층금속막(61; 미도시), 및 신호선인출배선(64; 미도시)이 형성된 위치에 된다. 막두께가 각기 다른 포토레지스트들은, 두 개의 다른 마스크들, 즉, 영역의 반을 남겨두는데 사용되는 마스크와 영역들 전체를 남겨두는데 사용되는 마스크를 사용하여 노광량을 변경하여 형성될 수 있다(도 12a).
다음에, 건식식각이 a-Si층(44a), 게이트절연막(53) 및 제1금속막(92)에 대해 포토레지스트(91)를 마스크로 사용하여 수행된다. 위의 건식식각에서는, 게이트절연막(53) 또는 제1금속막(92)의 측면식각을 방지하기 위하여 막의 종류에 따라 식각가스가 변경되는 반응이온식각(RIE)이 사용되는 것이 바람직하다(도 12b).
다음에, 산소(O2)애싱(ashing)법을 사용하여 포토레지스트(91)에 대해 식각을 수행함으로써, 막두께가 얇은 포토레지스트가 제거된다(도 12c). 그런 다음, 잔존하는 막두께가 두꺼운 포토레지스트(91)를 마스크로서 사용하여 a-Si막 및 질화실리콘막에 대해 건식식각이 수행된다(도 12d).
끝으로, 포토레지스트(91)를 박리 제거함으로써, 게이트전극(41), 게이트절연막(53) 및 a-Si층(44a)을 포함하는 3층구성요소, 주사선(11; 미도시), 공통선(13; 미도시), 저장용량전극(46), 주사선단자(15), 신호선단자(16), 공통선단자(18)의 단자부하층금속막(61; 미도시), 및 신호선인출선(64; 미도시)이 형성된다(도 12e).
다시, 도 10을 참조하여, 막두께가 100㎚ 내지 300㎚인 질화실리콘막으로 이루어진 제1보호막(81)이 플라즈마CVD법에 의해 형성된다. 다음에, 막두께가 100㎚ 내지 300㎚인 Cr과 같은 금속으로 이루어진 제2금속막이 스퍼터링에 의해 형성된 다음, 포토리소그래피를 사용하여 패터닝이 수행되어 신호선(12)이 형성된다(도 10b, 7b 및 도 8c).
다음에, 막두께가 100㎚ 내지 200㎚인 질화실리콘막으로 이루어진 제2보호막(82)이 플라즈마CVD법에 의해 형성된다(도 10c, 7c 및 도 8d). 그 후,제1실시예에서와 동일한 방식으로, 절연막(55)이 형성되고, 표면형상을 변경하는 처리가 수행된다(도 10d, 도 7c 및 도 8d).
그 후, a-Si층(44a), a-Si층(44a) 주변의 신호선(12), 제1보호막(81) 위에 형성된 신호선(12)의 단자 상의 보호막(82), 주사선단자(15), 신호선단자(16), 공통선단자(18)의 단자부하층금속막(61), 및 신호선인출배선(64)위의 제2보호막(82) 및 제1보호막(81)에 대해 패터닝을 수행함으로써, 접촉홀들(45, 71, 62 및 65)의 각각이 열린 상태로 형성된다(도 11e, 도 7d 및 도 8e). 제1보호막(81) 및 제2보호막(82)은 이온 등의 불순물들이 a-Si층(44a)에 확산되는 것과 동작불량이 TFT(14)에 발생하는 것을 방지하기 위해 사용된다.
다음에, 예를 들면, 플라즈마공정이 포스핀(PH3)을 사용하여 수행되며, a-Si층(44a)은 접촉홀들(45 및 71)을 통해 인(P)과 같은 V의 원자가를 나타내는 원소로 도핑되고, n+형 a-Si로 이루어진 드레인영역(44d) 및 소스영역(44s)이 형성된다.
그 후, Cr 또는 Mo와 같이 고융점을 갖고 두께가 50㎚인 금속막 및 Al-Nd합금막이 스퍼터링에 의해 순차적으로 형성되고, 포토리소그래피를 사용하여 패터닝이 막들에 대해 수행되어 드레인전극(42), 소스전극(43), 반사전극(31), 접속전극들(66 및 83) 및 단자부접속전극(63)을 형성하여 TFT기판(10)의 제조를 완료된다(도 11f, 7e 및 8f).
이 실시예에서는, 반사전극(31)의 막 및 접속전극들(66) 각각의 막의 구성에서, Al합금막이 단일 막 형태로 사용된다면, Al합금막은 드레인영역(44d) 및 소스영역(44c)의 n+형 a-Si층에서 확산되고, 이는 저항접촉이 불안정하게 하고, 그러므로, 고융점을 갖는 막이 Al합금막 아래에 확산방지층으로서 적층된다.
이 실시예에서는, 제2보호막(82)이 형성되는 예가 보여졌으나, 절연막(55)은 제2보호막(82)의 기능들과 동일한 기능들을 제공할 수 있으므로, 제2보호막(82)은 필요하지는 않다. 이 경우에, 막형성의 횟수가 1회 감소될 수 있고 깊이가 각기 다른 접촉홀들을 형성하는 공정이 필요하지 않으므로, 본 발명의 반사형LCD는 식각공정이 용이하게 된다는 이점을 제공할 수 있다.
그 후, 제1실시예에서와 동일한 방법으로, LCD패널이 제조되고 본 발명의 반사형LCD가 완성된다.
[제3실시예]
제3실시예에서의 TFT기판의 구성개념도, 패널의 평면도, 및 이 패널의 단면도는 제1실시예(도 1 및 도 3)의 것들과 동일하고 따라서 그 설명은 생략한다.
다음으로, 제3실시예의 반사형LCD의 TFT기판(10)의 구성 및 그 제조방법을 도 13 내지 도 16을 참조하여 설명할 것이다. 도 13은 본 발명의 제3실시예에 따른 반사형LCD의 TFT기판(10) 위의 한 화소부의 구성에 관한 평면도이다. 도 14a 내지 14e는 반사형LCD의 TFT기판(10)의 제조방법에서 채용된 공정들이 도 13의 B-B선을 따라 취해진 단면도들이다. 도 15f 및 15g는 반사형LCD의 TFT기판(10)의 제조방법에서 채용된 공정들이 도 13의 B-B선을 따라 취해진 단면도들이다. 도 16a 내지 16e는 도 14b 및 14c에서 채용된 공정들을 설명하는 단면도들이다.
제3실시예에서는, 포토공정들의 수가 줄어든 역스태거 채널식각형TFT가 도 1에서의 최좌측의 최외곽주변부에 존재하는 화소부에 대응하는 스위칭소자로서 사용되는 예가 보여진다. 도 7a 내지 7e 및 도 8a 내지 8f에 보여진 구성들이 제3실시예에서도 사용될 수 있다.
제3실시예에서는, 도 15g에 보인 것처럼, 채널식각형TFT가 사용되고, 소스전극, 드레인전극 및 반도체층 각각의 형상은 제1실시예에 채용된 것과는 상이하다.
위의 구성을 갖는 TFT기판의 제조방법은, 도 14a 내지 도 15g에 보인 것처럼, (1) 게이트전극(41)용 금속막을 형성하고 게이트전극(41)의 금속막에 대해 패터닝을 수행하는 공정, (2) 게이트절연막(53), a-Si층(44a), n+형 a-Si층(44b), 드레인전극(42) 및 소스전극(43)용 금속막을 형성하며, 그것들에 대해 패터닝을 수행하고, n+형 a-Si층(44b) 및 a-Si층(44a)에 대해 패터닝을 수행하는 공정, (3) 패시베이션막(54) 및 절연막(55)을 형성하며, 그것들에 대해 패터닝을 수행하고, 절연막(55)의 표면형상을 바꾸는 공정, (4) 패시베이션막(54)에 대해 패터닝을 수행하는 공정, 및 (5) 반사전극(31)용 금속막을 형성하고 반사전극(31)의 금속막에 대해 패터닝을 수행하는 공정을 포함한 5개의 공정들로 이루어진다.
우선, 도 14a 및 도 7a에 보인 것처럼, 무알칼리유리로 이루어지고 두께가 0.5㎚인 제1금속막(92)이 스퍼터링에 의해 투명절연기판(10a) 위에 형성되고, 포토리소그래피를 사용하여 제1금속막(92)에 대해 패터닝이 수행되어 게이트전극(41), 주사선(11; 미도시), 공통선(13; 미도시), 저장용량전극(46), 주사선단자(15), 신호선단자(16), 공통선단자(18)의 단자부하층금속막(61), 및 신호선인출배선(64; 미도시)을 형성한다.
다음에, 도 14b 및 14c와 도 7b에 보인 것처럼, 질화실리콘으로 이루어지고 두께가 300㎚ 내지 500㎚인 게이트절연막(53), 비도핑된 a-Si로 이루어진 a-Si층, 및 도핑된 n+형 a-Si로 이루어진 n+형 a-Si층이 플라즈마CVD법에 의해 순차적으로 형성되며, Cr으로 이루어지고 두께가 100㎚ 내지 300㎚인 제2금속막(82)이 스퍼터링에 의해 형성된 다음, 포토리소그래피기법에 의해 드레인전극(42), 소스전극(43) 및 신호선(12)이 형성되고, 추가로 a-Si층(44a) 및 n+형 a-Si층(44b)으로 이루어진 반도체층이 형성된다.
이 공정들은 도 16을 참조하여 설명할 것이다. 포토레지스트의 도포물이 게이트절연막(53) 위에 적층된 것들인 a-Si층(44a), n+형 a-Si층(44b) 및 제2금속막(93) 위에 놓이게 되고, 제1실시예의 절연막(55) 형성공정에서 채용된 것과 동일한 방식으로, 하프톤마스크와 그레이톤마스크를 사용하여 노광을 수행하고 현상액을 사용하여 현상을 수행함으로써, 막두께가 두꺼운 포토레지스트(91)가 드레인전극(42) 및 소스전극(43)이 형성되는 채널부 근처의 영역에 형성되고, 막두께가 얇은 포토레지스트(91)는 드레인전극(42) 및 소스전극(43)의 다른 부분 및 신호선(12)이 형성되는 영역에 일체로 형성된다. 이 경우, 하나는 영역의 반을 남겨두는 데 사용되고 다른 하나는 전체영역을 남겨두는 데 사용되는 두 개의 다른 마스크들을 사용하여 노광량을 변경함으로써, 포토레지스트(91)가 형성될 수 있다.
다음에, 포토레지스트(91)를 마스크로 하여 제2금속막(93)에 대해 식각이 수행된다(도 16b).
다음에, 산소(O2)애싱법을 사용하여 포토레지스트(91)에 대해 식각을 수행함으로써, 막두께가 얇은 포토레지스트가 제거된다(도 16c). 그 후, 예를 들면, 남겨진 포토레지스트(91)의 더 두꺼운 부분에 대해 N-메틸-2-피롤리돈(NMP)과 같은 유기용매의 증기를 사용하여 리플로우처리가 수행된다. 그 후, 리플로우처리된 포토레지스트(91), 드레인전극(42) 및 소스전극(43)을 마스크로 사용하여, 건식식각이 n+형 a-Si층(44b) 및 a-Si층(44a)에 대해 수행된다. n+형 a-Si층(44b) 및 a-Si층(44a)의 측면식각을 방지하기 위해 RIE가 사용되는 것이 바람직하다(도 16d).
끝으로, 포토레지스트(91)의 제거 후, 드레인전극(42) 및 소스전극(43)을 마스크들로서 사용하여 건식식각이 수행되어 드레인전극(42) 및 소스전극(43) 사이에 존재하는 n+형 a-Si층(44b) 및 a-Si층(44a)이 제거된다(도 16e 참조). 게다가, 이 공정은 드레인전극(42) 및 소스전극(43)이 형성될 때(도 16b에 보인 공정에서) 동시에 수행될 수 있다.
다음으로, 도 14에 보인 것처럼, 질화실리콘으로 이루어지고 막두께가 100㎚ 내지 300㎚인 막이 플라즈마CVD법에 의해 형성되어 패시베이션막(54)을 형성한다(도 14d 및 도 7c).
다음에, 제1실시예에서와 동일한 방식으로, 절연막(55)이 형성되고절연막(55)의 표면형상을 변경하는 공정이 수행된다(도 14e 및 도 7c).
그 후, 포토리소그래피를 사용하여, 소스전극(43), 게이트절연막(53) 위에 형성된 신호선(12)의 단부 상의 패시베이션막(54), 주사선단자(15), 신호선단자(16), 공통선단자(18)의 단자부하층금속막(61), 신호선인출배선(64; 미도시)위의 패시베이션막(54) 및 게이트절연막(53)에 대해 패터닝이 수행되어 접촉홀들(56, 62 및 65)의 각각을 형성한다(도 15f 및 도 7d 참조).
다음에, 두께가 100㎚ 내지 300㎚인 Al-Nd합금막이 스퍼터링에 의해 형성되고, 포토리소그래피를 사용하여 패터닝이 수행되어 반사전극(31) 및 단자부접속전극(63; 미도시)이 형성되어 TFT기판의 제조가 완료된다(도 15g 및 도 7e). 반사전극(31) 및 접속전극들(66) 각각의 구성 및 알루미늄합금막의 재료는 제1실시예에서 보인 바와 동일하다.
제3실시예에서의 신호선(12) 및 신호선인출배선(64)의 단면도들은, n+형 a-Si층(44b) 및 a-Si층(44a)이 신호선(12)과 동일한 구성을 갖는 방식으로 신호선(12) 아래에 적층되었다는 점을 제외하고는, 도 8a 내지 도 8f에 보여진 단면도들과 동일하다.
그 후에, 제1실시예와 동일한 방법으로, LCD패널이 제조되고 본 발명의 반사형LCD가 완성된다.
[제4실시예]
제4실시예에서 TFT기판의 구성개념도, 패널의 평면도, 및 이 패널의 단면도는 제1실시예(도 1 및 도 3)와 같이 동일하고 따라서 그 설명은 생략한다.
다음에, 제4실시예의 반사형LCD의 TFT기판의 구성 및 그 제조방법을 도 17 내지 도 20을 참조하여 설명할 것이다. 도 17은 본 발명의 제4실시예에 따른 반사형LCD의 TFT기판(10) 위의 한 화소부의 구성에 관한 평면도이다. 도 18a 내지 18e는 반사형LCD의 TFT기판(10)의 제조방법에서 채용된 공정들이 도 17의 B-B선을 따라 취해진 단면도들이다. 도 19f 및 19g는 반사형LCD의 TFT기판(10)의 제조방법에서 채용된 공정들이 도 17의 B-B선을 따라 취해진 단면도들이다. 도 20a 내지 20e는 도18b 및 도 18c에서 채용된 공정들을 설명하는 단면도들이다.
제4실시예에서는, 포토공정들의 수가 줄어든 역스태거 채널식각형TFT가 도 1에서 최좌측의 최외곽주변부 위에 존재하는 화소부에 대응하는 스위칭소자로서 사용되는 예가 보여진다. 도 7a 내지 7e 및 도 8a 내지 8f에 보여진 구성들은 제4실시예에서도 사용될 수 있다.
제4실시예에서는, 도 19g에 보인 것처럼, 채널식각형TFT가 사용되고 제4실시예의 구성은 제3실시예의 구성과 비슷하나, 그 제조방법은 제3실시예의 제조방법과 다소 상이하다. 전술한 구성을 갖는 TFT기판의 제조방법은, 도 18a 내지 도 19g에 보인 것처럼, (1) 게이트전극(41)용 금속막을 형성하고 게이트전극(41)의 금속막에 대해 패터닝을 수행하는 공정, (2) 게이트절연막(53), a-Si층(44a), n+형 a-Si층(44b), 및 드레인전극(42) 및 소스전극(43)용 금속막을 형성하며, n+형 a-Si층(44b) 및 a-Si층(44a)에 대해 패터닝을 수행하고, 드레인전극(42) 및소스전극(43)에 대해 패터닝을 수행(채널형성)하는 공정, (3) 패시베이션막(54) 및 절연막(55)을 형성하며, 그것들에 대해 패터닝을 수행하고, 절연막(55)의 표면형상을 변경하는 공정, (4) 패시베이션막(54)에 대해 패터닝을 수행하는 공정, 및 (5) 반사전극(31)용 금속막을 형성하고 반사전극(31)의 금속막에 대해 패터닝을 수행하는 공정을 포함하여 다섯 공정들로 이루어진다.
우선, 도 18a 및 도 7b에 보인 것처럼, 무알칼리유리로 이루어지고 두께가 0.5㎚인 제1금속막(92)이 스퍼터링에 의해 투명절연기판(10a) 위에 형성되고, 포토리소그래피를 사용하여 제1금속막(92)에 대해 패터닝이 수행되어 게이트전극(41), 주사선(11; 미도시), 공통선(13; 미도시), 저장용량전극(46), 주사선단자(15), 신호선단자(16), 공통선단자(18)의 단자부하층금속막(61), 및 신호선인출배선(64; 미도시)을 형성한다.
다음에, 도 18b 및 18c와 도 7b에 보인 것처럼, 질화실리콘으로 이루어지고 두께가 300㎚ 내지 500㎚인 게이트절연막(53), 비도핑된 a-Si로 이루어지고 두께가 150㎚ 내지 300㎚인 a-Si층, 및 도핑된 n+형 a-Si로 이루어지고 두께가 30㎚ 내지 50㎚인 n+형 a-Si층이 플라즈마CVD법에 의해 순차적으로 형성되고, Cr로 이루어지고 두께가 100㎚ 내지 300㎚인 제2금속막(82)이 스퍼터링에 의해 형성된 다음, 포토리소그래피를 사용하여, 신호선(12), 소스전극(43) 및 드레인전극(42)이 형성되는 부분, 채널이 형성되는 부분, 그리고 a-Si층(44a) 및 n+형 a-Si층(44b)으로 이루어진 반도체층(44)은 대응하는 제2금속막(93) 및 반도체층(44)의 각각이 동일한 구성을갖게 하는 방식으로 형성된 후, 채널부가 형성되는 제2금속막(93) 및 n+형 a-Si층(44b)에 대해 에칭이 수행되어, 드레인전극(42) 및 소스전극(43)이 형성된다.
이 공정들은 도 20을 참조하여 설명할 것이다. 포토레지스트 도포물이 게이트절연막(53) 위에 적층된 것들인 a-Si층(44a), n+형 a-Si층(44b) 및 제2금속층(93) 위에 놓이고, 제1실시예의 절연막(55) 형성공정에서 채용된 동일한 방식으로, 하프톤마스크 또는 그레이톤마스크를 사용하여 노광을 수행하고 현상액을 사용하여 현상을 수행함으로써, 막두께가 두꺼운 포토레지스트(91)가 드레인전극(42), 소스전극(43) 및 신호선이 형성되는 영역에 형성되고, 막두께가 얇은 포토레지스트(91)는 채널이 형성되는 영역에 일체로 형성된다. 이 경우, 하나는 영역의 반을 남겨두는 데 사용되고 다른 하나는 전체영역을 남겨두는 데 사용되는 두 개의 다른 마스크들을 사용하여 노광량을 변경하는 것에 의해 포토레지스트(91)는 형성될 수 있다(도 20a 참조).
다음에, 포토레지스트(91)를 마스크로 하여 제2금속막(93), n+형 a-Si층(44b) 및 a-Si층(44a)에 대해 식각이 순차적으로 수행된다 (도 20b). 식각이 반도체층(44)에 대해 수행될 때, n+형 a-Si층(44b) 및 a-Si층(44a)의 측면식각을 방지하기 위해 RIE가 사용되는 것이 바람직하다. 다음에, 산소(O2)애싱법을 사용하여 포토레지스트(91)에 대해 식각을 수행함으로써, 막두께가 얇은 포토레지스트가 제거된다(도 20c).
남겨지고 두께가 더 두꺼운 포토레지스트(91)를 마스크로 사용하여, 채널로서 역할을 하는 제2금속막(93)의 부분에 식각이 수행되어 드레인전극(42) 및 소스전극(43)이 형성된다(도 20d).
끝으로, 포토레지스트(91)의 제거 후에, 드레인전극(42) 및 소스전극(43)을 마스크로 사용하여 건식식각이 수행되어 드레인전극(42) 및 소스전극(43) 사이에 존재하는 n+형 a-Si층(44b) 및 a-Si층(44a)이 제거된다(도 20e 참조). 게다가, 이 공정은 (도 20d에 보여진 공정에서) 드레인전극(42) 및 소스전극(43)이 형성될 때 동시에 수행될 수 있다.
다음으로, 도 18에 보인 것처럼, 질화실리콘으로 이루어지고 막두께가 100㎚ 내지 300㎚인 막이 플라즈마CVD법에 의해 형성되어 패시베이션막(54)이 형성된다(도 18d 및 도 7c).
그 후, 제1실시예에서와 동일한 방식으로, 절연막(55)이 형성되고 절연막(55)의 표면형상을 변경하는 공정이 수행된다(도 18e 및 도 7c).
그 후, 포토리소그래피를 사용하여, 소스전극(43), 게이트절연막(53) 위에 형성된 신호선(12) 단부 상의 패시베이션막(54), 주사선단자(15), 신호선단자(16), 공통선단자(18)의 단자부하층금속막(61), 신호선인출배선(64; 미도시) 위의 패시베이션막(54) 및 게이트절연막(53)에 대해 패터닝이 수행되어 접촉홀들(56, 62 및 65)의 각각을 형성한다(도 19f 및 도 7d 참조).
다음에, 두께가 100㎚ 내지 300㎚인 Al-Nd합금막이 스퍼터링에 의해 형성되고, 포토리소그래피를 사용하여 패터닝이 수행되어 반사전극(31), 단자부접속전극(63) 및 접속전극(미도시)을 형성하여 TFT기판을 완성시킨다(도 19g 및 도 7e). 반사전극(31) 및 접속전극들(66) 각각의 구성 및 알루미늄합금막의 재료는 제1실시예에서 보여진 바와 동일하다.
제4실시예에서의 신호선(12) 및 신호선인출배선(64)의 단면도들은, n+형 a-Si층(44b) 및 a-Si층(44a)이 신호선(12)과 동일한 구성을 갖는 방식으로 신호선(12) 아래에 적층되었다는 점을 제외하고는 도 8a 내지 도 8f에서 보여진 단면도들과 동일하다.
그 후에, 제1실시예에서와 동일한 방법으로 LCD패널이 제조되고 본 발명의 반사형LCD가 완성된다.
따라서, 본 발명의 반사형LCD에서는 투명화소전극을 설치하는 것이 필요하지 않으므로, 패임부식에 대해 내성이 우수한 알루미늄합금을 사용하여 반사전극 및 단자부접속전극을 형성함으로써 포토공정들의 수가 한 공정 감소될 수 있다.
[제5실시예]
제5실시예의 반투명 반사형LCD를 도 21 내지 도 23i를 참조하여 설명할 것이다. 도 21은 본 발명의 제5실시예에 따른 반투명 반사형LCD의 TFT기판(10)위의 한 화소부의 구성을 보여주는 평면도이다. 도 22a 내지 22f는 이 반투명 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 21의 B-B선을 따라 취해진 단면도들이다. 도 23g 내지 23i는 이 반투명 반사형LCD의 TFT기판을 제조하는 방법에 채용된 공정들의 도 21의 B-B선을 따라 취해진 단면도들이다. 제5실시예에서 TFT기판(10)의 구성의 개념도, 그것의 패널의 평면도, 및 그 패널의 단면도는 제1실시예의 그것들(도 1 내지 도 3)과 동일하지만, 제5실시예의 반투명 반사형LCD는, 반사전극(31)과 함께, 투명전도막으로 이루어진 화소전극(101)이 TFT기판(10)상에 놓인다는 점과 편광판(미도시)이 TFT기판(10)의 대향기판(미도시)에 대향하는 표면에 반대가 되는 쪽의 표면에 놓인다는 점이 제1실시예와는 다르다. 하나는 대향기판의 배면쪽에서부터 들어오고 반사전극(31)에서 반사된 다음 외부로 나가는 반사광이고 다른 하나는 TFT기판(10)의 배면쪽에서부터 들어오고 투명화소전극(101), 액정층(36, 미도시) 및 대향기판을 통해 투과한 다음 외부로 나가는 투과광인 두 종류의 광을 사용하여 표시가 달성된다.
제5실시예에서는, 도 1의 최좌측의 가장 바깥쪽 주변부에 존재하는 화소부에 대응하는 제5실시예의 반투명 반사형LCD의 TFT기판으로서 제1실시예의 TFT기판(10)이 채용되는 일 예가 보여진다. 도 7a 내지 7e와 도 8a 내지 8f에 보인 구성이 제5실시예에서도 사용될 수 있다.
위의 구성을 갖는 TFT기판을 제조하는 방법은 도 22a 내지 23i에 보인 바와 같은 7개의 공정들로 이루어지고, 이 공정들은 (1) 게이트전극(41)용 금속막을 형성하고 그것에 대해 패터닝을 수행하는 공정, (2) 게이트절연막(53), a-Si층(44a), n+형 a-Si층(44b), 및 드레인전극(42) 및 소스전극(43)용 금속막을 형성하고, 드레인전극(42) 및 소스전극(43)의 금속막에 대해 패터닝을 수행하는 공정, (3) 드레인전극(42) 및 소스전극(43)용 금속막을 형성하고 드레인전극(42) 및 소스전극(43)의 금속막에 대해 패터닝을 수행하는 공정, (4) 패시베이션막(54) 및 절연막(55)을 형성하며 그것들에 대해 패터닝을 수행하고 절연막(55)의 표면형상을 바꾸는 공정, (5) 화소전극(101)용 투명전도막을 형성하고 화소전극(101)의 투명전도막에 대해 패터닝을 수행하는 공정, (6) 패시베이션막(54)에 대해 패터닝을 수행하는 공정, 및 (7) 반사전극(31)용 금속막을 형성하고 반사전극(31)의 금속막에 대해 패터닝을 수행하는 공정을 포함한다.
먼저, 제1실시예에서 사용된 것과 전체적으로 동일한 방법에 의해, TFT가 형성되고 패시베이션막(54) 및 절연막(55)은 TFT위에 형성된다(도 22a 내지 22f, 도 7a 내지 7c, 및 도 8a 내지 8d 참조).
다음에, ITO로 이루어지고 40㎚ 내지 100㎚의 두께를 갖는 투명전도막이 스퍼터링에 의해 형성된 다음 포토리소그래피를 사용하여 패터닝이 수행되어 화소전극(101)이 형성된다(도 23g, 도 7c 및 도 8d).
다음으로, 제1실시예에서 사용된 것과 전체적으로 동일한 방법에 의해, 접촉홀들(56, 62 및 65)이 패시베이션막(54)에 형성된다(도 23h, 도 7d 및 도 8e).
그 후, Cr 또는 Mo와 같이 고융점을 가지며 50㎚ 내지 200㎚의 두께를 갖는 금속막과, 100㎚ 내지 300㎚의 두께를 갖는 Al-Nd합금막이 스퍼터링에 의해 차례로 형성되고 포토리소그래피를 사용하여 이 막들에 대해 패터닝이 수행되어 반사전극(31), 단자부접속전극들(63) 및 접속전극들(66)이 형성되어 TFT기판(10)의제조가 완료된다(도 23i, 도 7e 및 도 8f). 제5실시예의 반사전극(31)과 각 접속전극(66)의 막구성에서, Al합금막이 단일 층의 형태로 사용된다면, 포토리소그래피공정에서의 현상 시, ITO막으로 된 화소전극(101)과 Al막의 박리를 일으키는 Al합금막간에 셀반응이 발생하여, Al합금막 아래쪽의 층에 형성된 반응방지막으로서 소용되는 고융점금속을 사용하는 것이 요구된다.
그 후, 제1실시예와 동일한 방법에 의해, LCD패널이 제조되고 본 발명의 반사형LCD가 완성된다.
[제6실시예]
제6실시예의 반투명 반사형LCD를 도 24 내지 도 26g를 참조하여 설명할 것이다. 도 24는 본 발명의 제6실시예에 따른 반투명 반사형LCD의 TFT기판(10)위의 한 화소부의 구성을 보여주는 평면도이다. 도 25a 내지 25d는 이 반투명 반사형LCD의 TFT기판(10)을 제조하는 방법에 채용된 공정들의 도 24의 B-B선을 따라 취해진 단면도들이다. 도 26e 내지 26g는 이 반투명 반사형LCD의 TFT기판(10)을 제조하는 방법에 채용된 공정들의 도 24의 B-B선을 따라 취해진 단면도들이다. 제6실시예에서의 TFT기판(10)의 구성의 개념도, 패널의 평면도, 및 이 패널의 단면도는 제1실시예의 그것들(도 1 내지 도 3)과 동일하고 따라서 그 설명을 생략한다. 제6실시예에서는, 도 1의 최좌측의 가장 바깥쪽 주변부에 존재하는 화소부에 대응하는 제6실시예의 반투명 반사형LCD의 TFT기판으로서 제1실시예의 TFT기판(10)이 채용되는 일 예가 보여진다. 도 7a 내지 7e와 도 8a 내지 8f에 보인 구성은 제6실시예에서도 사용될 수 있다.
위의 구성을 갖는 TFT기판을 제조하는 방법은 도 25a 내지 26g, 도 7 및 도 8에 보인 바와 같은 6개의 공정들로 이루어지고, 이 공정들은 (1) 게이트전극(41)용 금속막, 게이트절연막(53) 및 a-Si층(44a)을 형성하고 그것들에 대해 패터닝을 수행하는 공정, (2) 제1보호막(81) 및 신호선(12)용 금속막을 형성하고 그것들을 패터닝하는 공정, (3) 제2보호막(82) 및 절연막(55)을 형성하며, 절연막(55)에 대해 패터닝을 수행하고 절연막의 표면형상을 바꾸는 공정, (4) 화소전극(101)용 투명전도막을 형성하고 그것에 대해 패터닝을 수행하는 공정, (5) 제1보호막(81) 및 제2보호막(82)에 대하여 패터닝을 수행하는 공정, 및 (6) V의 원자가(valence)를 나타내는 원소로써 도핑하며, 드레인전극(42), 소스전극(43) 및 반사전극(31)용 금속막들을 형성하고, 그것들에 대해 패터닝을 수행하는 공정을 포함한다.
먼저, 제1실시예에서 사용된 것과 전체적으로 동일한 방법에 의해, TFT가 형성되고 제2보호막(82) 및 절연막(55)은 TFT위에 형성된다(도 25a 내지 25d, 도 7a 내지 7c, 및 도 8a 내지 8d 참조).
다음에, ITO로 이루어지고 40㎚ 내지 100㎚의 두께를 갖는 투명전도막이 스퍼터링에 의해 형성된 다음 포토리소그래피를 사용하여 패터닝이 수행되어 화소전극(101)이 형성된다(도 26e, 도 7c 및 도 8d 참조).
다음으로, 제1실시예에서 사용된 것과 전체적으로 동일한 방법에 의해, 접촉홀들(56, 62 및 65)이 제1보호막(81)과 제2보호막(82)에 형성된다(도 26f, 도 7d 및 도 8e 참조).
그 후, Cr 또는 Mo와 같이 고융점을 가지며 50㎚ 내지 200㎚의 두께를 갖는금속막과, 100㎚ 내지 300㎚의 두께를 갖는 Al-Nd합금막이 스퍼터링에 의해 차례로 형성된 다음 포토리소그래피를 사용하여 이 막들에 대해 패터닝이 수행되어 반사전극(31), 단자부접속전극들(63) 및 접속전극들(66 및 83)이 형성되어 TFT기판(10)의 제조가 완료된다(도 26g, 도 7e 및 도 8f). 이 실시예에서는, 제5실시예에서 설명된 접속전극들(66 및 83)의 각각과 반사전극(31)의 막구성이 채용되고 또한 제1실시예에서 사용된 Al합금용 재료가 사용된다.
그 후, 제1실시예에서 사용된 것과 동일한 방법에 의해, LCD패널이 제조되고 본 발명의 반사형LCD가 완성된다.
[제7실시예]
제7실시예의 반투명 반사형LCD를 도 27 내지 도 29h를 참조하여 설명할 것이다. 도 27은 본 발명의 제7실시예에 따른 반투명 반사형LCD의 TFT기판(10)위의 한 화소부의 구성을 보여주는 평면도이다. 도 28a 내지 28e는 이 반투명 반사형LCD의 TFT기판(10)을 제조하는 방법에 채용된 공정들의 도 27의 B-B선을 따라 취해진 단면도들이다. 도 29f 내지 29h는 이 반투명 반사형LCD의 TFT기판(10)을 제조하는 방법에 채용된 공정들의 도 27의 B-B선을 따라 취해진 단면도들이다. 제7실시예에서의 TFT기판(10)의 구성의 개념도, 패널의 평면도, 및 그 패널의 단면도는 제5실시예의 그것들(도 1 내지 도 3)과 동일하고 따라서 그 설명을 생략한다. 제7실시예에서, 도 1의 최좌측의 가장 바깥쪽 주변부에 존재하는 화소부에 대응하는 제7실시예의 반투명 반사형LCD의 TFT기판으로서 제3실시예의 TFT기판(10)이 채용되는 일 예가 보여진다. 도 7a 내지 7e에 보인 구성은 제7실시예에서도 사용될 수 있다.
위의 구성을 갖는 TFT기판(10)을 제조하는 방법은 도 28a 내지 29h에 보인 바와 같은 6개의 공정들로 이루어지고, 이 공정들은 (1) 게이트전극(41)용 금속막을 형성하고 게이트전극(41)의 금속막에 대해 패터닝을 수행하는 공정, (2) 게이트절연막(53), a-Si층(44a), n+형 a-Si층(44b), 드레인전극(42) 및 소스전극(43)용 금속막들을 형성하며, 그것들에 대해 패터닝을 수행하고, a-Si층(44a) 및 n+형 a-Si층(44b)의 패터닝을 수행하는 공정, (3) 패시베이션막(54) 및 절연막(55)을 형성하며, 그것들에 대해 패터닝을 수행하고, 절연막(55)의 표면형상을 바꾸는 공정, (4) 화소전극(101)용 투명전도막을 형성하고 화소전극(101)의 투명전도막에 대해 패터닝을 수행하는 공정, (5) 패시베이션막(54)에 대해 패터닝을 수행하는 공정, 및 (6) 반사전극(31)용 금속막을 형성하고 반사전극(31)의 금속막에 대해 패터닝을 수행하는 공정을 포함한다.
먼저, 제3실시예에서 사용된 것과 전체적으로 동일한 방법에 의해, TFT가 형성되고 패시베이션막(54) 및 절연막(55)은 TFT위에 형성된다(도 28a 내지 28e, 도 7a 내지 7c).
다음에, ITO로 이루어지고 40㎚ 내지 100㎚의 두께를 갖는 투명전도막이 스퍼터링에 의해 형성된 다음 포토리소그래피를 사용하여 패터닝이 수행되어 화소전극(101)이 형성된다(도 29f 및 도 7c 참조).
다음으로, 제3실시예에서 사용된 것과 전체적으로 동일한 방법에 의해, 접촉홀들(56, 62 및 65, 미도시)이 패시베이션막(54)에 형성된다(도 29g 및 도 7d 참조).
그 후, Cr 또는 Mo와 같이 고융점을 가지며 50㎚ 내지 200㎚의 두께를 갖는 금속막과, 100㎚ 내지 300㎚의 두께를 갖는 Al-Nd합금막이 스퍼터링에 의해 차례로 형성된 다음 포토리소그래피를 사용하여 이 막들에 대해 패터닝이 수행되어 반사전극(31), 단자부접속전극들(63) 및 접속전극들(미도시)이 형성되어 TFT기판(10)의 제조가 완료된다(도 29h 및 도 7e).
제7실시예에서는, 제5실시예에서 설명된 접속전극들(66 및 83)의 각각과 반사전극(31)의 막구성이 채용되고 또한 제1실시예에서 사용된 Al합금용 재료가 사용된다. 제7실시예의 신호선(12) 및 신호선인출배선(64)의 단면도들은, 여기서는 보여지진 않았지만, n+형 a-Si층(44b) 및 a-Si층(44a)이 신호선(12)의 아래쪽에 신호선(12)과 동일한 구성을 갖도록 하는 방식으로 적층된다는 점을 제외하고는 도 8a 내지 8f에 보인 것들과 동일하다.
그 후, 제1실시예에서 사용된 것과 동일한 방법에 의해, LCD패널이 제조되고 본 발명의 반사형LCD가 완성된다.
[제8실시예]
제8실시예의 반투명 반사형LCD를 도 30 내지 도 32h를 참조하여 설명할 것이다. 도 30은 본 발명의 제8실시예에 따른 반투명 반사형LCD의 TFT기판(10)위의 한 화소부의 구성을 보여주는 평면도이다. 도 31a 내지 31e는 이 반투명 반사형LCD의 TFT기판(10)을 제조하는 방법에 채용된 공정들의 도 30의 B-B선을 따라 취해진 단면도들이다. 도 32f 내지 32h는 이 반투명 반사형LCD의 TFT기판(10)을 제조하는 방법에 채용된 공정들의 도 30의 B-B선을 따라 취해진 단면도들이다. 제8실시예에서의 TFT기판(10)의 구성의 개념도, 패널의 평면도, 및 그 패널의 단면도는 제5실시예의 그것들(도 1 내지 도 3)과 동일하고 따라서 그 설명을 생략한다. 제8실시예에서는, 도 1의 최좌측의 가장 바깥쪽 주변부에 존재하는 화소부에 대응하는 제8실시예의 반투명 반사형LCD의 TFT기판으로서 제1실시예의 TFT기판(10)이 채용되는 일 예가 보여진다. 도 7a 내지 7e 및 도 8a 내지 8f에 보인 구성은 제8실시예에서도 사용될 수 있다.
위의 구성을 갖는 TFT기판(10)을 제조하는 방법은 도 31a 내지 32h에 보인 바와 같은 6개의 공정들로 이루어지고, 이 공정들은 (1) 게이트전극(41)용 금속막을 형성하고 그것에 대해 패터닝을 수행하는 공정, (2) 게이트절연막(53), a-Si층(44a), n+형 a-Si층(44b), 그리고 드레인전극(42) 및 소스전극(43)용 금속막들을 형성하며, 드레인전극(42)의 금속막 및 소스전극(43)의 금속막, n+형 a-Si층(44b), 및 a-Si층(44a)에 대해 패터닝을 수행하고, 드레인전극(42) 및 소스전극(43)에 대해 패터닝(채널형성)을 수행하는 공정, (3) 패시베이션막(54) 및 절연막(55)을 형성하며 그것들에 대해 패터닝을 수행하고 절연막(55)의 표면형상을 바꾸는 공정, (4) 화소전극(101)용 투명전도막을 형성하고 화소전극(101)의 투명전도막에 대해 패터닝을 수행하는 공정, (5) 패시베이션막(54)에 대해 패터닝을 수행하는 공정, 및 (6) 반사전극(31)용 금속막을 형성하고 반사전극(31)의 금속막에 대해 패터닝을 수행하는 공정을 포함한다.
먼저, 제4실시예에서 사용된 것과 전체적으로 동일한 방법에 의해, TFT가 형성되고 패시베이션막(54) 및 절연막(55)은 TFT위에 형성된다(도 31a 내지 31e, 도 7a 내지 7c 참조).
다음에, ITO로 이루어지고 40㎚ 내지 100㎚의 두께를 갖는 투명전도막이 스퍼터링에 의해 형성된 다음 포토리소그래피를 사용하여 패터닝이 수행되어 화소전극(101)이 형성된다(도 32f 및 도 7c 참조).
다음으로, 제4실시예에서 사용된 것과 전체적으로 동일한 방법에 의해, 접촉홀들(56, 62 및 65)(62와 65는 미도시)이 패시베이션막(54)에 형성된다(도 32g 및 도 7d 참조).
그 후, Cr 또는 Mo와 같이 고융점을 가지며 50㎚ 내지 200㎚의 두께를 갖는 금속막과, 100㎚ 내지 300㎚의 두께를 갖는 Al-Nd합금막이 스퍼터링에 의해 차례로 형성된 다음 포토리소그래피를 사용하여 이 막들에 대해 패터닝이 수행되어 반사전극(31), 단자부접속전극들(63) 및 접속전극들(66, 미도시)이 형성되어 TFT기판(10)의 제조가 완료된다(도 32h 및 도 7e).
제8실시예에서는, 제5실시예에서 설명된 접속전극들(66 및 83)의 각각과 반사전극(31)의 막구성이 채용되고 또한 제1실시예에서 사용된 Al합금용 재료가 사용된다. 제8실시예의 신호선(12) 및 신호선인출배선(64)의 단면도들은, 여기서는 보여지진 않았지만, n+형 a-Si층(44b) 및 a-Si층(44a)이 신호선(12)의 아래쪽에 신호선(12)과 동일한 구성을 갖도록 하는 방식으로 적층된다는 점을 제외하고는 도 8a 내지 8f에 보인 것들과 동일하다.
그 후, 제1실시예에서 사용된 것과 동일한 방법에 의해, LCD패널이 제조되고 본 발명의 반사형LCD가 완성된다.
따라서, 이 반투과 반사형LCD에서는, 투명화소전극이 형성되어야 하므로, 제1 내지 제4실시예들에서 보인 것과 같은 반사형LCD의 경우와는 달리, 포토공정들의 수가 줄어들진 않지만, Al합금을 단자접속전극용 재료로서 사용함으로써, 단자부에 ITO막을 남겨두는 것이 불필요하고, 그러므로 위에서 설명된 ITO막과 Al합금막 사이의 셀반응에 의해 야기되는 Al막의 박리가 일어날 위험을 줄일 수 있다. 더욱이, 제5 내지 제8실시예들에서는, 단자부접속전극이 ITO를 사용하여 형성되어도 좋은 것은 말할 필요도 없다. 이 경우, 화소전극을 형성하는 공정은 접촉홀들이 형성된 후에 수행되어야 한다.
더욱이, 위의 실시예들에서는, 완만한 요철부들과 접촉홀들이 절연막(55)을 사용하여 동시에 형성되는 예가 보여졌지만, 도 33 내지 36에 보인 바와 같이, 요철부들은 제1절연막(111)에 의해 형성되고 평탄화와 접촉홀들의 형성은 제2절연막(112)을 사용하여 수행되어도 좋다.
도 33은 제1절연막(111) 및 제2절연막(112)의 각각을 별도로 사용하는 제조방법이 제2실시예에 적용되는 경우에 얻어지는 TFT부분의 단면도(즉, 한 화소부의 평면도에서 B-B선을 따라 취해진 단면도)이다. 도 34는 제1절연막(111) 및 제2절연막(112)의 각각을 별도로 사용하는 제조방법이 제3 및 제4실시예들에 적용되는 경우에 얻어지는 TFT부분의 단면도(즉, 한 화소부의 평면도에서 B-B선을 따라 취해진 TFT부분의 단면도)이다. 도 35는 제1절연막(111) 및 제2절연막(112)의 각각을 별도로 사용하는 제조방법이 제6실시예에 적용되는 경우에 얻어지는 TFT부분의 단면도(즉, 한 화소부의 평면도에서 B-B선을 따라 취해진 TFT부분의 단면도)이다. 도 36은 제1절연막(111) 및 제2절연막(112)의 각각을 별도로 사용하는 제조방법이 제7 및 제8실시예들에 적용되는 경우에 얻어지는 TFT부분의 단면도(즉, 한 화소부의 평면도에서 B-B선을 따라 취해진 TFT부분의 단면도)이다.
그 제조방법은 위의 실시예들의 각각에서 다음의 방식으로 수행된다. 예를 들면, 1㎛ 내지 3㎛ 두께의 감광성 노보락수지 도포물이 기판위에 놓여지고 포토리소그래피 및 알칼리 현상액을 사용한 패터닝이 수행되어 표시영역에 불규칙한 방식으로 제1절연막(111)이 형성된다. 제1절연막(111)으로는, 감광성 수지와 감광성이 없는 수지 둘 다가 사용되어도 좋다. 감광성이 없는 수지를 사용하는 경우의 형성은, (1) 기판위에 제1절연막(111)의 도포물을 두는 공정, (2) 제1절연막(111)위에 패터닝에 사용되는 레지스트를 두는 공정, (3) 노광을 수행하는 공정, (4) 현상을 수행하는 공정, (5) 식각을 수행하는 공정, 및 (6) 레지스트를 박리하는 공정을 구비한다. 한편, 감광성 수지를 사용하는 경우의 형성은, (1) 제1절연막(111) 도포물을 두는 공정, (2) 노광을 수행하는 공정, 및 (3) 현상을 수행하는 공정을 구비하고, 그러므로 레지스트를 형성하는 공정 및 레지스트를 박리하는 공정은 생략될 수 있다.
다음으로, 제1실시예에서 사용된 것과 동일한 방법에 의해, 표면형상을 바꾸는 공정이 제1절연막(111)에 대해 수행되어 완만한 볼록부가 형성된다.
그 후, 예를 들면, 0.3㎛ 내지 1.5㎛ 두께의 감광성 노보락수지 도포물이 기판 위에 놓이며 포토리소그래피 및 알칼리 현상액을 사용한 패터닝이 수행되고 버닝(burning)이 약 200℃ 내지 250℃에서 수행되어 제2절연막(112)이 형성되고, 화소부접촉홀(45, 미도시)은 소스전극(43)위의 패시베이션막(54)상의 접촉홀(56, 미도시)에 대응하도록 형성된다.
이 실시예에서는, 제1절연막(111) 및 제2절연막(112)을 위한 재료로서, 노보락유기수지가 사용된다. 예를 들면, 일본의 JSR사에서 제조된 "PC403"이 사용된다. 그러나, 제1절연막(111) 및 제2절연막(112)을 위해 동일한 종류의 재료를 사용하는 것이 요구되진 않고, 다른 종류의 재료가 사용되어도 좋다. 더욱이, 단일의 노보락수지 사용뿐만 아니라, 아크릴수지 및 폴리이미드수지의 조합, 실리콘질화물 및 아크릴수지의 조합, 실리콘산화물 및 폴리이미드수지의 조합과 같은 무기수지 및 유기수지의 조합 사용도 소망의 요철부를 형성하기 위해 채용될 수 있다.
게다가, 위의 실시예들에서는, 절연막(55) 또는 제2절연막(112)의 접촉홀 형성과, 게이트절연막(53)과 패시베이션막(54)의 접촉홀 또는 제1보호막(81) 및 제2보호막(82)의 접촉홀들의 형성이 별도의 공정에 의해 수행되는 예가 보여졌다. 그러나, 절연막(55) 또는 제2절연막(112)을 마스크로서 사용하여, 게이트절연막(53) 및 패시베이션막(54), 또는 제1보호막(81) 및 제2보호막(82)에 대하여, 높은 선택비로 건식식각을 수행함으로써, 포토공정들의 수를 하나의 공정만큼 줄이는 것이 가능하다.
더욱이, 위의 실시예들에서는, 주사선단자(15), 신호선단자(16) 및 공통선단자(18)의 각각이, 주사선(11)이 형성될 때에 형성된 단자부하층금속막(61)과 단자부접촉홀(62)을 통해 단자부하층금속막(61)에 연결된 단자부접속전극(63)으로 구성되었지만, 제2 및 제6실시예에서는, 제2보호막(82)이 형성되지 않는 경우를 제외하면, 단자부하층금속막(61)은 신호선(12)이 형성될 때에 형성되어도 좋다. 단자부하층금속막(61)이 주사선(11)이 형성될 때에 형성된다면, 게이트절연막(53)이 적층되므로, 신호선(12)이 형성되는 때에 형성되는 경우와 비교해볼 때, 단자부하층금속막(61)은 크랙에 대해 내성이 더 높아지게 되고, 따라서 신뢰성이 향상된다.
끝으로, 본 발명에 채용된 값들의 지정에 관한 데이터를 설명한다. 도 37은 본 발명에 채용된 순(pure)알루미늄(Al) 및 여러 Al합금들의 패임부식밀도의 시간에 따른 변화를 보여주는 그래프이다. 단자부접속전극의 금속들로서, 순Al, Al-Nd(0.9원자%)합금, Al-Ti(2원자%)합금, Al-Cr(2원자%)합금, Al-Ta(2원자%)합금, 및 Al-Nb(2원자%)합금이 사용될 때에 얻어진 패임부식밀도의 변화들의 시험결과들은, 순Al 및 Al-Nb합금을 사용하는 경우 85℃의 고온 및 85%의 높은 습도에서 시험이 1000시간 경과한 때에 패임부식밀도는 상당히 높은 반면, Al-Cr합금 및 Al-Nd합금을 사용하는 경우, 위의 시험에서 200시간 내지 1000시간 경과한 때에 패임부식밀도는 일정하게 유지된다(즉, 포화된다)는 것을 나타낸다. 그러므로, Al-Cr합금 또는 Al-Nd합금을 사용하는 것이 바람직하다. 더욱이, 순Al 또는 Al-Nb합금이 사용되는 경우에 비하여, Al-Ti합금 또는 Al-Ta합금이 사용되는 경우, 패임부식밀도는 절반 이하로 줄어들 수 있다.
도 38은 Al-Nd합금막과 Al-Ti합금막의 패임부식밀도의 시간에 따른 변화들을 보여주는 그래프이다. 단자부접속전극의 금속들로서 Al-Nd(0.9원자%)합금(수지코팅 있음), Al-Nd(0.9원자%)합금(수지코팅 없음), Al-Ti(2원자%)합금(수지코팅 있음), 및 Al-Ti(2원자%)합금(수지코팅 없음)이 사용되는 경우에 얻어진 패임부식밀도의 변화들의 시험결과들은, 수지코팅을 제공함으로써, 부식에 대한 내성이 향상될 수 있다는 것을 보여준다.
Al-Nd합금을 사용하는 경우, 85℃의 고온 및 85%의 높은 습도의 시험에서 2000시간 경과한 때에, 패임부식은 일어나지 않는다. 수지코팅이 제공되지 않는 경우, 패임부식의 직경이 약 10㎛ 내지 70㎛이므로, Al-Nd합금으로써 수지를 코팅하는 것에 의해, 신뢰성은 현저히 향상될 수 있다.
패임부식은 Al에서 수산화알루미늄(Al(OH)3) 또는 산화알루미늄(Al2O3)로의 이온들에 의한 화학물질의 변화에 의해 야기되는 것으로 여겨진다.
그러므로, Nd, Ti, Cr 및 Ta 중의 어느 하나와 Al의 합금 또는 이러한 원소들의 복수개와 Al의 합금을 단자부접속전극의 재료로서 사용하는 것에 의해, 단자부의 접속 신뢰도는 향상될 수 있다. Nd가 Al합금에 단독으로 첨가되는 경우, 그 합금은 바람직하게는 0.9원자% 이상의 Nd를 함유한다. 다른 원소들이 Al합금에 첨가되는 경우, 그 합금은 바람직하게는 총량의 2원자% 이상의 다른 원소들을 함유한다.
따라서, 본 발명의 반사형LCD 또는 반투과 반사형LCD에서는, 합금이 Al, 또는 Nd, Ti, Cr 및 Ta를 포함한 복수개 원소들 및 Al의 합금을 주로 함유하는 경우, 합금이 주로 Al을 함유하는 경우, 및 합금이 2원자% 이상의 이러한 원소들 또는 0.9원자% 이상의 Nd를 함유한 경우 중의 어느 경우에나, 반사전극과 적어도 하나의 접속전극의 단자부접속전극이 Al 및 Nd, Al 및 Ti, Al 및 Cr, 또는 Al 및 Ta의 합금으로 구성되므로, 단자부들에서의 접속 신뢰도는 보장될 수 있고 TFT를 위한 공정들의 수는 줄어들 수 있다.
본 발명은 위의 실시예들로 한정되지 않으며 발명의 범위 및 정신으로부터 벗어나지 않고 변경되거나 변형될 수 있음은 분명하다. 예를 들면, 위의 실시예들에서, 스위칭소자로서, 역스태거형TFT가 사용되었지만, 순(forward)스태거형TFT가 사용되어도 좋다. 더욱이, 스태거형TFT 뿐만 아니라 공면(coplanar)형TFT가 사용되어도 좋다. 또한, 다결정(p-Si)TFT가 사용될 수 있다. 스위칭소자로서는, TFT 대신, MIM(Metal Insulator Metal)이 사용되어도 좋다. 게다가, 스위칭소자를 갖는 기판 및 대향기판으로서는, 유리기판 대신, 플라스틱기판, 세라믹기판, 반도체기판(반투과 반사형LCD의 경우는 제외) 등과 같은 다른 기판들이 채용되어도 좋다.
이상 설명한 바와 같이, 본 발명에 의하면, 특히, 반사형액정표시장치에 있어서, 반사전극 및 단자부접속전극을 패임부식내성이 있는 알루미늄을 주로 하는 합금, 특히 Al-Nd합금으로써 동시에 형성하므로, TFT제조공정의 단축에 의해 제조비용의 저감이 가능하며 아울러 액정표시장치의 신뢰성을 유지할 수 있다.

Claims (43)

  1. 한 쌍의 기판들 사이에 액정층을 개재하여 서로 대향하게 배치된 한 쌍의 기판들 중 하나의 기판위에 형성된 반사전극으로서 상기 반사전극이 형성되지 않은 다른 기판으로부터 나오는 입사광을 반사하는 반사전극을 가지며, 반사형 액정표시장치로서 소용되는 액정표시장치를 제조하기 위한 방법에 있어서,
    상기 반사전극과 단자부에 형성하려는 단자부접속전극을 동시에 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 주로 Al을 함유하며 패임부식에 대해 내성이 우수한 합금, 또는 고융점금속 및 상기 고융점금속 위에 층으로 형성 및 적층되며 주로 Al을 함유하고 패임부식에 대해 내성이 우수한 합금 둘 다로 이루어진 공정을 포함하는 액정표시장치 제조방법.
  2. 제1항에 있어서, 주로 Al을 함유한 상기 합금에 첨가되는 원소 또는 원소들은, 네오디뮴(Nd), 티타늄(Ti), 크롬(Cr), 및 탄탈륨(Ta) 중 어느 하나, 또는 Nd, Ti, Cr 및 Ta를 포함한 복수개의 원소들로 구성된 군으로부터 선택된 적어도 하나의 군을 포함하는 액정표시장치 제조방법.
  3. 제2항에 있어서, 상기 합금은 상기 합금에 첨가되는 상기 복수개의 원소들을 총량의 2% 이상 함유하는 액정표시장치 제조방법.
  4. 제3항에 있어서, 상기 합금은 0.9원자% 이상의 상기 Nd를 함유하는 액정표시장치 제조방법.
  5. 제1항에 있어서, 상기 단자부접속전극이 외부구동회로에 접속되는 접속부는 수지로 코팅된 액정표시장치 제조방법.
  6. 제1항에 있어서, 게이트전극, 주사선 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
    상기 투명절연기판의 전체표면에 게이트절연막을 형성한 다음 상기 게이트전극에 대향하는 위치에 반도체층을 형성하는 공정;
    소스전극, 드레인전극 및 신호선을 형성하는 공정;
    상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 상기 패시베이션막위에 절연막을 형성하고, 특정 영역마다의 노광량의 적분값을 바꿈으로써, 상기 소스전극 위의 상기 절연막에 접촉홀들을 형성하고, 동시에 표시영역에 요철부들을 형성하는 공정;
    상기 소스전극 및 상기 단자부하층금속막 위의 상기 패시베이션막에 접촉홀들을 형성하는 공정; 및
    상기 소스전극에 연결되는 상기 반사전극과, 상기 단자부하층금속막에 연결되는 상기 단자부접속전극을 동시에 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 주로 Al을 함유한 합금, 또는 고융점금속 및 상기 고융점금속위에 층으로서 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어진 공정을 포함하는 액정표시장치 제조방법.
  7. 제1항에 있어서, 게이트전극, 주사선 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
    게이트절연막, 반도체층 및 금속층을 그 순서대로 상기 투명절연기판위에 차례로 형성하고, 신호선 및 상기 반도체층을 형성한 후에, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 소스전극 및 드레인전극을 형성하는 공정;
    상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 상기 패시베이션막위에 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
    상기 투명절연기판의 전체표면에 제2절연막을 형성하고 상기 소스전극상의 상기 제2절연막에 접촉홀들을 형성하고, 동시에 적어도 상기 단자부하층금속막상의 상기 제2절연막을 제거하는 공정;
    상기 소스전극 내와, 상기 단자부하층금속막 위의 상기 패시베이션막 내에 접촉홀들을 형성하는 공정; 및
    상기 소스전극에 연결되는 반사전극 및 상기 단자부하층금속막에 연결되는 상기 단자부접속전극을 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 주로 Al을 함유한 합금, 또는 고융점금속 및 상기 고융점금속위에 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어지는 공정을 더 포함하는 액정표시장치 제조방법.
  8. 제6항에 있어서, 상기 제1절연막 또는 상기 제2절연막에 접촉홀들을 형성하는 상기 공정과, 상기 패시베이션막 또는 상기 보호막 내에 상기 접촉홀들을 형성하는 상기 공정 둘 다는 1회의 식각에 의해 수행되는 액정표시장치 제조방법.
  9. 한 쌍의 기판들 사이에 액정층을 개재하여 서로 대향하게 배치된 한 쌍의 기판들 중 하나의 기판위에 형성된 반사전극으로서 상기 반사전극이 형성되지 않은 다른 기판으로부터 나오는 입사광을 반사하는 반사전극과, 입사광이 상기 하나의 기판 쪽에서부터 들어와 통과하는 화소전극을 가지며, 반투과 반사형 액정표시장치로서 소용되는 액정표시장치를 제조하기 위한 방법에 있어서,
    상기 반사전극과 단자부에 형성하려는 단자부접속전극을 동시에 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 고융점금속과, 주로 Al을 함유하며 패임부식에 대해 내성이 우수하고 상기 고융점금속위에 층으로서 형성 및 적층된 합금으로 이루어진 공정을 포함하는 액정표시장치 제조방법.
  10. 제9항에 있어서, 주로 Al을 함유한 상기 합금에 첨가되는 원소 또는 원소들은, 네오디뮴(Nd), 티타늄(Ti), 크롬(Cr), 및 탄탈륨(Ta) 중 어느 하나, 또는 Nd, Ti, Cr 및 Ta를 포함한 복수개의 원소들로 구성된 군으로부터 선택된 적어도 하나의 군을 포함하는 액정표시장치 제조방법.
  11. 제10항에 있어서, 상기 합금은 상기 합금에 첨가되는 상기 복수개의 원소들을 총량의 2% 이상 함유하는 액정표시장치 제조방법.
  12. 제11항에 있어서, 상기 합금은 상기 Nd를 0.9원자% 이상 함유하는 액정표시장치 제조방법.
  13. 제9항에 있어서, 상기 단자부접속전극이 외부구동회로에 접속되는 접속부는 수지로 코팅된 액정표시장치 제조방법.
  14. 제9항에 있어서, 게이트전극, 주사선 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
    상기 투명절연기판의 전체표면에 게이트절연막을 형성하고 상기 게이트전극에 대향하는 위치에 반도체층을 형성하는 공정;
    소스전극, 드레인전극 및 신호선을 형성하는 공정;
    상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 상기 패시베이션막위에 절연막을 형성하고, 특정 영역마다의 노광량의 적분값을 바꿈으로써, 상기 소스전극 위의 상기 절연막에 접촉홀들을 형성하고, 동시에 표시영역에 요철부들을 형성하는 공정;
    상기 소스전극 및 상기 단자부하층금속막 위의 상기 패시베이션막에 접촉홀들을 형성하는 공정;
    투명전도막으로 이루어진 화소전극을 형성하는 공정; 및
    상기 소스전극 및 상기 화소전극에 연결되는 상기 반사전극과, 상기 단자부하층금속막에 연결되는 상기 단자부접속전극을 동시에 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 고융점금속과 상기 고융점금속위에 층으로서 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어진 공정을 포함하는 액정표시장치 제조방법.
  15. 제9항에 있어서, 게이트전극, 주사선 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
    게이트절연막, 반도체층 및 금속층을 그 순서대로 상기 투명절연기판위에 차례로 형성하고, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 신호선 및 상기 반도체층을 형성한 후에 소스전극 및 드레인전극을 형성하는 공정;
    상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 상기 패시베이션막위에 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
    상기 투명절연기판의 전체표면에 제2절연막을 형성하고 상기 소스전극상의 상기 제2절연막에 접촉홀들을 형성하고, 동시에 상기 단자부하층금속막상의 적어도 상기 제2절연막을 제거하는 공정;
    투명전도막으로 이루어진 화소전극을 형성하는 공정;
    상기 소스전극 내와, 상기 단자부하층금속막위의 상기 패시베이션막 내에 접촉홀들을 형성하는 공정; 및
    상기 소스전극 및 상기 화소전극에 연결되는 반사전극 및 상기 단자부하층금속막에 연결되는 상기 단자부접속전극을 형성하는 공정으로서, 상기 반사전극 및 상기 단자부접속전극 둘 다는, 고융점금속과 상기 고융점금속위에 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어지는 공정을 더 포함하는 액정표시장치 제조방법.
  16. 제14항에 있어서, 상기 제1절연막 또는 상기 제2절연막에 접촉홀들을 형성하는 상기 공정과, 상기 패시베이션막 또는 상기 보호막 내에 상기 접촉홀들을 형성하는 상기 공정 둘 다는 1회의 식각에 의해 수행되는 액정표시장치 제조방법.
  17. 금속층, 게이트절연막 및 반도체층을 그 순서대로 투명절연기판위에 차례로 형성하고, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 게이트전극과, 각각이 상기 게이트전극과 동일한 형상을 갖는 상기 게이트절연막 및 반도체층과, 주사선 및 단자부하층금속막으로 이루어진 적층막을 형성하는 공정;
    상기 투명절연기판의 전체표면에 보호막을 형성한 후 신호선을 형성하는 공정;
    상기 투명절연기판위에 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
    상기 투명절연기판의 전체표면에 제2절연막을 형성하고 상기 반도체층위에서 서로 면하는 위치들과 근처에 신호선이 존재하는 상기 제2절연막에 접촉홀들을 형성하고, 동시에, 적어도 상기 단자부하층금속막위의 상기 제2절연막을 제거하는 공정;
    상기 반도체층위의 서로 면하는 위치들과 상기 단자부하층금속막위의 상기 보호막에 접촉홀들을 형성하는 공정;
    상기 보호막에 형성된 상기 접촉홀을 통해 V의 원자가를 갖는 원소로써 상기 반도체층을 도핑하여 소스영역 및 드레인영역을 형성하는 공정; 및
    상기 소스영역에 연결되는 소스전극 및 반사전극, 상기 드레인영역에 연결되는 드레인전극, 및 상기 드레인전극을 상기 신호선에 접속하는 접속전극을 일체로 형성하는 공정으로서, 상기 소스전극, 반사전극, 드레인전극 및 접속전극 모두는, 고융점금속과 상기 고융점금속상에 층으로서 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어지는 액정표시장치 제조방법.
  18. 제17항에 있어서, 단자부위에 형성되고 상기 단자부하층금속막에 연결된 상기 단자부접속전극과, 상기 반사전극 둘 다를 동시에 형성하는 공정을 더 포함하는 액정표시장치 제조방법.
  19. 제17항에 있어서, 상기 제1 및 제2절연막들을 형성하는 상기 공정들에서, 상기 제1절연막에 요철부들을 형성하는 상기 공정과 상기 제2절연막에 접촉홀들을 형성하는 상기 공정 둘 다는, 특정 영역마다의 노광량의 적분값을 바꿈으로써 동시에 수행되는 액정표시장치 제조방법.
  20. 제17항에 있어서, 상기 제1절연막 또는 상기 제2절연막에 접촉홀들을 형성하는 상기 공정과 상기 패시베이션막 또는 상기 보호막에 상기 접촉홀들을 형성하는 상기 공정 둘 다는, 1회 식각에 의해 수행되는 액정표시장치 제조방법.
  21. 금속층, 게이트절연막 및 반도체층을 그 순서대로 투명절연기판위에 차례로 형성한 다음, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 게이트전극과, 각각이 상기 게이트전극과 동일한 형상을 갖는 상기 게이트절연막 및 반도체층과, 주사선 및 단자부하층금속막으로 이루어진 적층막을 형성하는 공정;
    상기 투명절연기판의 전체표면에 보호막을 형성한 후 신호선을 형성하는 공정;
    상기 투명절연기판의 전체표면에 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
    상기 투명절연기판의 전체표면에 제2절연막을 형성하고 상기 반도체층위에서 서로 면하는 위치들과 근처에 신호선이 존재하는 상기 제2절연막에 접촉홀들을 형성하고, 동시에, 적어도 상기 단자부하층금속막위의 상기 제2절연막을 제거하는 공정;
    투명전도막으로 이루어진 화소전극을 형성하는 공정;
    상기 반도체층위의 서로 면하는 위치들과 상기 단자부하층금속막위의 상기 보호막에 접촉홀들을 형성하는 공정;
    상기 보호막에 형성된 상기 접촉홀을 통해 V의 원자가를 갖는 원소로써 상기 반도체층을 도핑하여 소스영역 및 드레인영역을 형성하는 공정; 및
    상기 소스영역에 연결되는 소스전극, 상기 화소전극에 연결되는 반사전극, 상기 드레인영역에 연결되는 드레인전극, 및 상기 드레인전극을 상기 신호선에 접속하는 접속전극을 일체로 형성하는 공정으로서, 상기 소스전극, 반사전극, 드레인전극 및 접속전극 모두는, 고융점금속과 상기 고융점금속상에 층으로서 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어지는 액정표시장치 제조방법.
  22. 제21항에 있어서, 단자부위에 형성되며 상기 단자부하층금속막에 연결된 상기 단자부접속전극과, 상기 반사전극 둘 다를 동시에 형성하는 공정을 더 포함하는 액정표시장치 제조방법.
  23. 제21항에 있어서, 단자부위에 형성되며 상기 단자부하층금속막에 연결된 상기 단자부접속전극과, 상기 화소전극 둘 다를 동시에 형성하는 공정을 더 포함하는 액정표시장치 제조방법.
  24. 제21항에 있어서, 상기 제1 및 제2절연막들을 형성하는 상기 공정들에서, 상기 제1절연막에 요철부들을 형성하는 상기 공정과 상기 제2절연막에 접촉홀들을 형성하는 상기 공정 둘 다는, 특정 영역마다의 노광량의 적분값을 바꿈으로써 동시에 수행되는 액정표시장치 제조방법.
  25. 제21항에 있어서, 상기 제1절연막 또는 상기 제2절연막에 접촉홀들을 형성하는 상기 공정과 상기 패시베이션막 또는 상기 보호막에 상기 접촉홀들을 형성하는 상기 공정 둘 다는, 1회 식각에 의해 수행되는 액정표시장치 제조방법.
  26. 게이트전극, 주사선, 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
    게이트절연막, 반도체층 및 금속층을 그 순서대로 상기 투명절연기판위에 차례로 형성한 다음, 소스전극, 드레인전극 및 신호선을 형성한 후, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 반도체층을 형성하는 공정;
    상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
    상기 투명절연기판의 전체표면에 제2절연막을 형성하며 상기 소스전극상의 상기 제2절연막에 접촉홀들을 형성하고, 동시에, 적어도 상기 단자부하층금속막위의 상기 제2절연막을 제거하는 공정;
    상기 소스전극 및 상기 단자부하층금속막 위의 상기 패시베이션막에 접촉홀들을 형성하는 공정; 및
    주로 Al을 함유한 합금, 또는 고융점금속 및 상기 고융점금속위에 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어지며 상기 소스전극에 연결된 반사전극을 동시에 형성하는 공정을 포함하는 액정표시장치 제조방법.
  27. 제25항에 있어서, 단자부위에 형성되고 상기 단자부하층금속막에 연결된 상기 단자부접속전극과, 상기 반사전극 둘 다를 동시에 형성하는 공정을 더 포함하는 액정표시장치 제조방법.
  28. 제25항에 있어서, 단자부위에 형성되고 상기 단자부하층금속막에 연결된 상기 단자부접속전극과, 상기 화소전극 둘 다를 동시에 형성하는 공정을 더 포함하는 액정표시장치 제조방법.
  29. 제25항에 있어서, 상기 제1 및 제2절연막들을 형성하는 상기 공정들에서, 상기 제1절연막에 요철부들을 형성하는 상기 공정과 상기 제2절연막에 접촉홀들을 형성하는 상기 공정 둘 다는, 특정 영역마다의 노광량의 적분값을 바꿈으로써 동시에 수행되는 액정표시장치 제조방법.
  30. 제25항에 있어서, 상기 제1절연막 또는 상기 제2절연막에 접촉홀들을 형성하는 상기 공정과 상기 패시베이션막 또는 상기 보호막에 상기 접촉홀들을 형성하는 상기 공정 둘 다는, 1회 식각에 의해 수행되는 액정표시장치 제조방법.
  31. 게이트전극, 주사선 및 단자부하층금속막을 투명절연기판위에 형성하는 공정;
    게이트절연막, 반도체층 및 금속층을 그 순서대로 상기 투명절연기판위에 차례로 형성한 다음, 각 영역이 특정 영역마다의 노광량의 적분값을 바꿈으로써 형성된 다른 두께를 갖는 복수개의 영역들을 가지는 포토레지스트를 사용하여, 소스전극, 드레인전극 및 신호선을 형성한 후 반도체층을 형성하는 공정;
    상기 투명절연기판의 전체표면에 패시베이션막을 형성한 다음 제1절연막을 형성하고 표시영역에 요철부들을 형성하는 공정;
    상기 투명절연기판의 전체표면에 제2절연막을 형성하고 상기 소스전극 위의 상기 제2절연막에 접촉홀들을 형성하고, 동시에, 적어도 상기 단자부하층금속막위의 상기 제2절연막을 제거하는 공정;
    투명전도막으로 이루어진 화소전극을 형성하는 공정;
    상기 소스전극 내와 상기 단자부하층금속막 위의 상기 패시베이션막 내에 접촉홀들을 형성하는 공정; 및
    상기 화소전극에 연결되는 상기 소스전극 및 상기 반사전극을 형성하는 공정으로서, 상기 소스전극 및 반사전극 둘 다는, 고융점금속 및 상기 고융점금속위에 형성 및 적층되며 주로 Al을 함유한 합금 둘 다로 이루어진 공정을 포함하는 액정표시장치 제조방법.
  32. 제31항에 있어서, 단자부위에 형성되고 상기 단자부하층금속막에 연결된 상기 단자부접속전극과, 상기 반사전극 둘 다를 동시에 형성하는 공정을 더 포함하는 액정표시장치 제조방법.
  33. 제31항에 있어서, 단자부위에 형성되고 상기 단자부하층금속막에 연결된 상기 단자부접속전극과, 상기 화소전극 둘 다를 동시에 형성하는 공정을 더 포함하는 액정표시장치 제조방법.
  34. 제31항에 있어서, 상기 제1 및 제2절연막들을 형성하는 상기 공정들에서, 상기 제1절연막에 요철부들을 형성하는 상기 공정과 상기 제2절연막에 접촉홀들을 형성하는 상기 공정 둘 다는, 특정 영역마다의 노광량의 적분값을 바꿈으로써 동시에 수행되는 액정표시장치 제조방법.
  35. 제31항에 있어서, 상기 제1절연막 또는 상기 제2절연막에 접촉홀들을 형성하는 상기 공정과 상기 패시베이션막 또는 상기 보호막에 상기 접촉홀들을 형성하는 상기 공정 둘 다는, 1회 식각에 의해 수행되는 액정표시장치 제조방법.
  36. 한 쌍의 기판들 사이에 액정층을 개재하여 서로 대향하게 배치된 한 쌍의 기판들 중 하나의 기판위에 형성된 반사전극으로서 상기 반사전극이 형성되지 않은 다른 기판으로부터 나오는 입사광을 반사하는 반사전극을 가지며, 반사형 액정표시장치로서 소용되는 액정표시장치로서,
    상기 반사전극과, 단자부에 형성된 단자부접속전극은, 주로 Al을 함유하며 패임부식에 대해 내성이 우수한 합금, 또는 고융점금속 및 상기 고융점금속 위에 층으로 형성 및 적층되며 주로 Al을 함유하고 패임부식에 대해 내성이 우수한 합금 둘 다로 이루어진 액정표시장치.
  37. 제36항에 있어서, 주로 Al을 함유한 상기 합금에 첨가되는 원소 또는 원소들은, Nd, Ti, Cr 및 Ta 중 어느 하나, 또는 Nd, Ti, Cr 및 Ta를 포함한 복수개의 원소들로 구성된 군으로부터 선택된 적어도 하나의 군을 포함하는 액정표시장치.
  38. 제37항에 있어서, 상기 합금은 상기 합금에 첨가되는 상기 복수개의 원소들을 총량의 2% 이상 함유하는 액정표시장치.
  39. 제37항에 있어서, 상기 합금은 상기 Nd를 0.9원자% 이상 함유하는 액정표시장치.
  40. 한 쌍의 기판들 사이에 액정층을 개재하여 서로 대향하게 배치된 한 쌍의 기판들 중 하나의 기판위에 형성된 반사전극으로서 상기 반사전극이 형성되지 않은다른 기판으로부터 나오는 입사광을 반사하는 반사전극과, 입사광이 상기 하나의 기판 쪽에서부터 들어와 통과하는 화소전극을 가지며, 반투과 반사형 액정표시장치로서 소용되는 액정표시장치로서,
    상기 반사전극과, 단자부에 형성된 단자부접속전극 둘 다는, 고융점금속과, 주로 Al을 함유하며 패임부식에 대해 내성이 우수하고 상기 고융점금속위에 층으로서 형성 및 적층된 합금으로 이루어진 액정표시장치.
  41. 제40항에 있어서, 주로 Al을 함유한 상기 합금에 첨가되는 원소 또는 원소들은, Nd, Ti, Cr 및 Ta 중 어느 하나, 또는 Nd, Ti, Cr 및 Ta를 포함한 복수개의 원소들로 구성된 군으로부터 선택된 적어도 하나의 군을 포함하는 액정표시장치.
  42. 제41항에 있어서, 상기 합금은 상기 합금에 첨가되는 상기 복수개의 원소들을 총량의 2% 이상 함유하는 액정표시장치.
  43. 제41항에 있어서, 상기 합금은 상기 Nd를 0.9원자% 이상 함유하는 액정표시장치.
KR10-2002-0023169A 2001-04-26 2002-04-26 액정표시장치 및 그 제조방법 KR100497759B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001130454A JP2002328396A (ja) 2001-04-26 2001-04-26 液晶表示装置及びその製造方法
JPJP-P-2001-00130454 2001-04-26

Publications (2)

Publication Number Publication Date
KR20020083947A true KR20020083947A (ko) 2002-11-04
KR100497759B1 KR100497759B1 (ko) 2005-06-28

Family

ID=18978825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0023169A KR100497759B1 (ko) 2001-04-26 2002-04-26 액정표시장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US20020159010A1 (ko)
JP (1) JP2002328396A (ko)
KR (1) KR100497759B1 (ko)
TW (1) TWI297413B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441915B1 (ko) * 2002-01-10 2004-07-27 에이유 오프트로닉스 코퍼레이션 거친 확산 부재를 갖는 반사형 ｔｆｔ-ｌｃｄ 제조방법
KR100659912B1 (ko) * 2003-12-03 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100710770B1 (ko) * 2003-12-09 2007-04-24 후지쯔 가부시끼가이샤 액정 표시 장치 및 그 제조 방법
KR101027979B1 (ko) * 2003-09-22 2011-04-13 티피오 홍콩 홀딩 리미티드 액정 디스플레이 디바이스 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050104337A (ko) * 2002-12-14 2005-11-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 액정 디스플레이 장치 제조 방법, 이 방법에 의해 제조된액정 디스플레이 장치 및 이 방법에 사용되는 마스크
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP4522660B2 (ja) 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
JP2005114772A (ja) * 2003-10-02 2005-04-28 Alps Electric Co Ltd 反射体及びこれを用いた液晶表示装置
KR100692685B1 (ko) * 2003-12-29 2007-03-14 비오이 하이디스 테크놀로지 주식회사 반사투과형 액정표시장치용 어레이 기판 및 그의 제조 방법
KR100984363B1 (ko) * 2004-03-31 2010-09-30 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP2005308789A (ja) * 2004-04-16 2005-11-04 Alps Electric Co Ltd 反射体及びこれを用いた液晶表示装置
JP4309331B2 (ja) * 2004-11-26 2009-08-05 Ｎｅｃ液晶テクノロジー株式会社 表示装置の製造方法及びパターン形成方法
US7911568B2 (en) * 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel
KR100709255B1 (ko) * 2005-08-11 2007-04-19 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
US7982215B2 (en) * 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
KR101226444B1 (ko) * 2005-12-21 2013-01-28 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
JP4740203B2 (ja) * 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
JP5125140B2 (ja) * 2007-02-21 2013-01-23 セイコーエプソン株式会社 反射型液晶装置および電子機器
JP5512930B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4656105B2 (ja) * 2007-07-31 2011-03-23 ソニー株式会社 電気光学装置及び電子機器
WO2009130841A1 (ja) * 2008-04-24 2009-10-29 シャープ株式会社 薄膜トランジスタ基板の製造方法
KR100988780B1 (ko) * 2008-05-15 2010-10-20 주식회사 동부하이텍 반도체 소자의 커패시터 제조 방법
TWI365498B (en) * 2008-10-28 2012-06-01 Chunghwa Picture Tubes Ltd Manufacturing methods of asymmetric bump and pixel structure
US8486613B2 (en) * 2008-12-12 2013-07-16 Samsung Electronics Co., Ltd. Method of manufacturing nano-structure and method of manufacturing a pattern using the method
KR20170034984A (ko) * 2015-09-21 2017-03-30 삼성전자주식회사 더미 웨이퍼, 박막 형성 방법 및 반도체 소자의 제조 방법
JP7004144B2 (ja) * 2017-10-25 2022-01-21 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2604867B2 (ja) * 1990-01-11 1997-04-30 松下電器産業株式会社 反射型液晶表示デバイス
JP3060806B2 (ja) * 1993-12-16 2000-07-10 松下電器産業株式会社 液晶表示装置及びその製造方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6011605A (en) * 1997-08-04 2000-01-04 Matsushita Electric Industrial Co., Ltd. Liquid crystal display with a metallic reflecting electrode having a two layer film of Ti and Al alloy
JP3218222B2 (ja) * 1997-08-04 2001-10-15 松下電器産業株式会社 反射型液晶表示装置
JP3361278B2 (ja) * 1997-12-26 2003-01-07 シャープ株式会社 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法
US7106400B1 (en) * 1998-09-28 2006-09-12 Sharp Kabushiki Kaisha Method of making LCD with asperities in insulation layer under reflective electrode
JP3085530B2 (ja) * 1998-11-18 2000-09-11 日本電気株式会社 液晶表示装置及びその製造方法
TW548484B (en) * 1999-07-16 2003-08-21 Seiko Epson Corp Liquid crystal display device, electronic apparatus and substrate for liquid crystal device
JP4193339B2 (ja) * 1999-09-29 2008-12-10 セイコーエプソン株式会社 液晶装置及び投射型表示装置並びに液晶装置の製造方法
KR100451659B1 (ko) * 2000-11-01 2004-10-08 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100441915B1 (ko) * 2002-01-10 2004-07-27 에이유 오프트로닉스 코퍼레이션 거친 확산 부재를 갖는 반사형 ｔｆｔ-ｌｃｄ 제조방법
KR101027979B1 (ko) * 2003-09-22 2011-04-13 티피오 홍콩 홀딩 리미티드 액정 디스플레이 디바이스 제조 방법
KR100659912B1 (ko) * 2003-12-03 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100710770B1 (ko) * 2003-12-09 2007-04-24 후지쯔 가부시끼가이샤 액정 표시 장치 및 그 제조 방법
US7250996B2 (en) 2003-12-09 2007-07-31 Fujitsu Limited Liquid crystal display and method of manufacturing the same
US7486361B2 (en) 2003-12-09 2009-02-03 Fujitsu Limited Liquid crystal display having particular reflective area and transmissive area
US7751003B2 (en) 2003-12-09 2010-07-06 Fujitsu Limited Liquid crystal display and method of manufacturing the same

Also Published As

Publication number Publication date
US20020159010A1 (en) 2002-10-31
JP2002328396A (ja) 2002-11-15
KR100497759B1 (ko) 2005-06-28
TWI297413B (en) 2008-06-01

Similar Documents

Publication Publication Date Title
KR100497759B1 (ko) 액정표시장치 및 그 제조방법
JP3908552B2 (ja) 液晶表示装置及びその製造方法
JP4268956B2 (ja) 液晶表示装置及びその製造方法
KR101201017B1 (ko) 액정 표시 장치 및 그 제조 방법
KR0175225B1 (ko) 반사형 액정표시장치 및 그의 제조방법
US7894032B2 (en) Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode
KR20060136287A (ko) 액정 표시 장치 및 그 제조 방법
JP2003255332A (ja) 液晶表示装置
KR20060073373A (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR20030039112A (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2005346086A (ja) 液晶表示装置及びその製造方法
JP2007213065A (ja) 薄膜トランジスタ表示パネル及びその製造方法
JP4472990B2 (ja) 反射型液晶表示装置及びその製造方法
JP2001194677A (ja) 配線板および液晶表示装置
KR20030057227A (ko) 반사투과형 액정표시장치용 어레이기판 제조방법
KR20020031452A (ko) 반사형 및 반투과형 ｌｃｄ의 구조
US20070188682A1 (en) Method for manufacturing a display device
JP4019080B2 (ja) 液晶表示装置の製造方法
JP3372882B2 (ja) 反射型液晶表示装置における基板の製造方法
JP2002229016A (ja) 液晶表示装置とその製造方法及び画像表示応用装置
KR100913305B1 (ko) 반투과형 액정표시장치 및 그 제조 방법
JP4628693B2 (ja) 液晶表示装置用基板及びその製造方法並びにそれを備えた液晶表示装置
KR100569715B1 (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
JP2010032765A (ja) Ｔｆｔアレイ基板およびそれを用いた液晶表示装置
KR100417917B1 (ko) 반사투과형 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee