TWI422939B - 液晶顯示面板之薄膜電晶體基板 - Google Patents

Description

液晶顯示面板之薄膜電晶體基板

本發明係關於一種液晶顯示面板之薄膜電晶體基板，尤指一種在於畫素區內設置有貫穿畫素區之儲存電極線以及位於儲存電極線之兩側且與畫素電極電性連接之遮蔽導線之液晶顯示面板之薄膜電晶體基板。

請參考第1圖，第1圖繪示了習知液晶顯示面板之薄膜電晶體基板示意圖。如第1圖所示，習知液晶顯示面板之薄膜電晶體基板1包括一基板10、複數條閘極線11、複數條資料線12與複數條儲存電極線13。各閘極線11係沿一第一方向S1(例如一水平方向)延伸，且閘極線11彼此平行設置於基板10上，各資料線12係沿大體上沿一第二方向S2(例如一垂直方向)延伸，第二方向S2垂直於第一方向S1，且資料線12彼此平行設置於基板10上。此外，閘極線11與資料線12係交錯設置於基板10上，並定義出複數個畫素區P。此外，儲存電極線13與資料線12平行交替設置於基板10上，且各儲存電極線13貫穿相鄰之二資料線12與閘極線11所定義之畫素區P。其中，儲存電極線13具有複數條第一儲存電極線段131與複數條第二儲存電極線段132。

在習知液晶顯示面板之薄膜電晶體基板中，閘極線11的兩側會產生水平電場而影響液晶分子的排列，進而造成漏光問題。由於儲存電容值的考慮，第二儲存電極線段132僅位於閘極線11的其中一側，因此位於閘極線11之其中一側的區域的漏光可被第二儲存電極線段132阻擋，而位於閘極線11之另一側的區域的漏光必須藉由液晶顯示面板之彩色濾光片基板上的黑色矩陣(圖未示)來阻擋。然而，由於黑色矩陣的精細度較儲存電極線13的精細度低，加上薄膜電晶體基板與彩色濾光片基板之間於組裝時會有對位誤差的產生，因此會造成閘極線11之另一側的區域產生漏光問題。

本發明之目的之一在於提供一種於畫素區內設置有貫穿畫素區之儲存電極線以及位於儲存電極線之兩側且與畫素電極電性連接之遮蔽導線之液晶顯示面板之薄膜電晶體基板，藉此避免液晶顯示面板之薄膜電晶體基板之漏光問題。

本發明之一較佳實施例提供一種液晶顯示面板之薄膜電晶體基板，包括一基板、複數條閘極線、複數條資料線、複數條儲存電極線、複數條遮蔽導線以及複數個畫素電極。其中閘極線沿一第一方向延伸且彼此平行設置於該基板上，資料線沿一第二方向延伸且彼此平行設置於該基板上，第二方向大體上垂直第一方向，且資料線與閘極線為交叉設置並定義出複數個呈陣列排列之畫素區。各儲存電極線貫穿相對應之畫素區且將相對應之畫素區畫分為一第一區域與一第二區域。各遮蔽導線分別設置於各畫素區內，其中各遮蔽導線包括一位於第一區域內之第一遮蔽導線段以及一位於第二區域內之第二遮蔽導線段。畫素電極分別設置於各畫素區內，且分別與對應之該遮蔽導線之該第一遮蔽導線段與該第二遮蔽導線段電性連接。

本發明所提供之液晶顯示面板之薄膜電晶體基板，係於由閘極線與資料線所定義出之畫素區內設置貫穿畫素區之儲存電極線以及位於儲存電極線之兩側且與畫素電極電性連接之遮蔽導線，藉此達成提升薄膜電晶體基板之遮光效果並同時達到降低儲存電極線之電阻值的功效。

為了使　貴審查委員能更進一步了解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖。然而所附圖示僅供參考與輔助說明用，並非用來對本發明加以限制者。

為使熟習本發明所屬技術領域之一般技藝者能更近一步了解本發明，下文特列舉本發明之較佳實施例，並配合所附圖示，詳細說明本發明的構成內容及所欲達成之功效。

請參考第2A圖與第2B圖，第2A圖繪示了本發明之一較佳實施例之液晶顯示面板之薄膜電晶體基板之上視示意圖，第2B圖繪示了沿第2A圖之A-A’剖線與B-B’剖線繪示之液晶顯示面板之薄膜電晶體基板的剖面示意圖。如第2A圖與第2B圖所示，本實施例之液晶顯示面板之薄膜電晶體基板20包括包括一基板21、複數條閘極線GL、複數條資料線DL、複數條儲存電極線CS、複數條遮蔽導線SM以及複數個畫素電極22。閘極線GL沿一第一方向D1延伸(例如第2A圖之水平方向)，且閘極線GL彼此平行排列並設置於基板21上，資料線DL沿第二方向D2延伸(例如第2A圖之垂直方向)，第二方向D2大體上垂直第一方向D1，且資料線DL彼此平行排列並設置於基板21上。此外，資料線DL與閘極線GL為交錯設置並定義出複數個大體上為長方形且呈陣列排列之畫素區P，且各畫素區P設置有一薄膜電晶體TFT。在本實施例中，係以三閘極(tri-gate)型液晶顯示面板為例說明，也就是說，在解析度為n*m的狀況下，資料線DL的數目為m，而閘極線GL的數目為3n，且各資料線DL係對應於各畫素區P之短邊，以及各閘極線GL係對應於各畫素區P之長邊。

在本實施例中，儲存電極線CS與資料線DL係平行且交替地設置於基板20上。換句話說，儲存電極線CS亦係沿第二方向D2延伸而設置於基板21上。此外，各儲存電極線CS貫穿相鄰之二資料線DL與所有的閘極線GL所構成之畫素區P，且將被貫穿之畫素區P被畫分為一第一區域P1與一第二區域P2。在本實施例中，各儲存電極線CS包括複數條T形儲存電極線段CST，分別位於各畫素區P內。其中，各T形儲存電極線段CST更包括一第一直條形儲存電極線段CST1以及一第二直條形儲存電極線段CST2。第一直條形儲存電極線段CST1係沿第二方向D2延伸設置並位於各畫素區P之第一區域P1與第二區域P2之間，第一直條形儲存電極線段CST1沿第二方向D2彼此平行排列，且相鄰之畫素區P內的第一直條形儲存電極線段CST1彼此電性連接。第二直條形儲存電極線段CST2係沿第一方向D1設置並位於各畫素區P之一側，且第二直條形儲存電極線段CST2與對應之第一直條形儲存電極線段CST1電性連接。第二直條形儲存電極線段CST2除了具有儲存電容之功能外，由於其係設置於閘極線GL之一側，因此亦可阻擋因閘極線GL產生的水平電場導致的漏光，而提升液晶顯示面板之薄膜電晶體基板20的遮光能力。

遮蔽導線SM係分別設置於各畫素區P內，其中各遮蔽導線SM包括一位於第一區域P1內之第一遮蔽導線段SM1以及一位於第二區域P2內之第二遮蔽導線段SM2。在本實施例中，各第一遮蔽導線段SM1大體上係設置於各第一區域P1內相對於T形儲存電極線段CST之外之另二邊，且各第二遮蔽導線段SM2大體上係設置於各第二區域P2中相對應於T形儲存電極線段CST之外的另二邊，但並不以此為限。精確地說，在本實施例中，遮蔽導線SM係設置於閘極線GL的一側以及資料線DL的一側，因此可阻擋此區域的漏光。也就是說，T形儲存電極線段CST與第一遮蔽導線段SM1兩者大體上共同環繞了第一區域P1的四周，而可阻擋第一區域P1的周邊的漏光，而同理T形儲存電極線段CST與第二遮蔽導線段SM2兩者大體上共同環繞了第二區域P2的四周，而可阻擋第一區域P2的周邊的漏光。此外，由於遮蔽導線SM係與畫素電極22電性連接，因此不會產生水平電場而可避免影響液晶分子的排列。

在本實施例中，畫素電極22係分別設置於各畫素區P上，且液晶顯示面板之薄膜電晶體基板20另包括一絕緣層23設置於畫素電極22與遮蔽導線SM之間。於各畫素區P內，絕緣層23分別包括至少二接觸孔TH，其中各接觸孔TH係分別設置於各畫素區P之第一區域P1與第二區域P2內。在本實施例中，各畫素電極22係分別通過絕緣層23的兩個接觸孔TH與對應之第一遮蔽導線段SM1與第二遮蔽導線段SM2電性連接。此外，第二遮蔽導線段SM2舉例可為薄膜電晶體TFT之汲極D之延伸部分。

請再參考第2B圖，在本實施例中，閘極線GL係由一第一圖案化金屬層M1所構成，而資料線DL、儲存電極線CS與遮蔽導線SM則係由一第二圖案化金屬層M2所構成，且第一圖案化金屬層M1與該第二圖案化金屬層M2係為不同膜層。在本實施例中，第一圖案化金屬層M1係為於第二圖案化金屬層M2之下方，但並不以此為限。此外，由於閘極線GL與遮蔽導線SM由不同膜層所構成，因此遮蔽導線SM與閘極線GL的距離可較靠近，而可增加開口率。在本發明中，遮蔽導線SM並不限定由第二圖案化金屬層M2所構成，而可視設計不同加以變更。請參考第3圖，第3圖係本發明之另一較佳實施例之液晶顯示面板之薄膜電晶體基板的剖面示意圖。如第3圖所示，在本實施例中，閘極線GL與遮蔽導線SM係由一第一圖案化金屬層M1構成，而資料線DL與儲存電極線CS係由一第二圖案化金屬層M2構成，且第一圖案化金屬層M1與第二圖案化金屬層M2係為不同膜層。此外，在本實施例中，由第一圖案化金屬層M1所構成之遮蔽導線SM係透過接觸洞TH與畫素電極22電性連接。此外，在本實施例中，第一圖案化金屬層M1係位於第二圖案化金屬層M2之下方，但並不以此為限。

請另參考第4A圖與第4B圖。第4A圖繪示了本發明之又一較佳實施例之液晶顯示面板之薄膜電晶體基板的上視示意圖，第4B圖繪示了沿第4A圖之A-A’剖線與B-B’剖線繪示之液晶顯示面板之薄膜電晶體基板的剖面示意圖。如第4A圖與第4B圖所示，在本實施例中，閘極線GL係由一第一圖案化金屬層M1構成，資料線DL與儲存電極線CS係由一第二圖案化金屬層M2構成，而遮蔽導線SM之第一遮蔽導線段SM1係由一設置於畫素電極22上之第三圖案化金屬層M3構成，其中第一圖案化金屬層M1、第二圖案化金屬層M2與第三圖案化金屬層M3係為不同膜層。例如在本實施例中，第二圖案化金屬層M2係位於第一圖案化金屬層M1之上，且第三圖案化金屬層M3係位於第二圖案化金屬層M2與畫素電極22之上並直接與畫素電極22接觸。藉由上述配置，在本實施例中，各遮蔽導線SM可不須通過接觸孔即可與各畫素電極22電性連接，而畫素電極22則仍透過接觸孔TH與薄膜電晶體TFT之汲極D電性連接。值得說明的是第三圖案化金屬層M3亦可位於例如畫素電極22之下方並直接與畫素電極22接觸，藉此遮蔽導線SM仍可不須通過接觸孔與畫素電極22電性連接。

本發明之液晶顯示面板之薄膜電晶體基板並不以上述實施例為限，而可具有其他不同之實施型態。為了簡化說明並易於比較，在下文之第二較佳實施例中，對於相同元件沿用相同之符號表示，並僅對兩實施例之相異處進行詳述。請參考第5A圖與第5B圖，第5圖係繪示了本發明之第二較佳實施例之液晶顯示面板之薄膜電晶體基板的上視示意圖，第5B圖繪示了沿第5A圖之A-A’剖線與B-B’剖線繪示之液晶顯示面板之薄膜電晶體基板的剖面示意圖。如第5A圖與第5B圖所示，在本實施例中，儲存電極線CS包括複數條直條形儲存電極線段CSS，直條形儲存電極線段CSS分別沿第二方向D2延伸設置且位於由相鄰之二資料線DL與所有的閘極線GL所構成之各畫素區P內，並位於各畫素區P之第一區域P1與第二區域P2之間，且相鄰之畫素區P內的直條形儲存電極線段CSS係彼此電性連接。此外，在本實施例中，各遮蔽導線SM之第一遮蔽導線段SM1大體上設置於各畫素區P之第一區域P1內，並設置於相對於直條形儲存電極線段CSS之外之另三邊，以及各遮蔽導線SM之第二遮蔽導線段SM2大體上設置於各畫素區P之第二區域P2內，並設置於相對於直條形儲存電極線段CSS之外之另三邊。也就是說，第一遮蔽導線段SM1與第二遮蔽導線段SM2分別具有一類馬蹄形之圖案。藉由此種設計，直條形儲存電極線段CSS與第一遮蔽導線段SM1兩者大體上共同環繞了第一區域P1的四周，而可阻擋第一區域P1之周邊的漏光，而同理直條形儲存電極線段CSS與第二遮蔽導線段SM2兩者大體上共同環繞了第一區域P2的四周，而可阻擋第二區域P2之周邊的漏光。值得說明的是，在本實施例中，閘極線GL係由第一圖案化金屬層M1所構成，而資料線DL、儲存電極線CS與遮蔽導線SM則係由第二圖案化金屬層M2所構成，且第一圖案化金屬層M1與該第二圖案化金屬層M2係為不同膜層。此外，閘極線GL、資料線DL、儲存電極線CS與遮蔽導線SM等導線的膜層並不以此為限，而可如第3圖與第4A圖及第4B圖之實施例所示加以變更，在此不再贅述。

綜上所述，本發明之液晶顯示面板之薄膜電晶體基板係於畫素區內設置於畫素區內設置有貫穿畫素區之儲存電極線以及位於儲存電極線之兩側且與畫素電極電性連接之遮蔽導線，藉此可減少液晶顯示面板的漏光情形。此外，由於儲存電極線可包括直條形儲存電極線段，因此亦可降低儲存電極線之電阻值，而可減少電阻-電容負載。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1．．．液晶顯示面板之薄膜電晶體基板

10．．．基板

20．．．液晶顯示面板之薄膜電晶體基板

21．．．基板

13、CS．．．儲存電極線

22．．．畫素電極

CST．．．T形儲存電極線段

CSS．．．直線形儲存電極線段

CST1．．．第一直線形儲存電極線

CST2．．．第二直線形儲存電極線

11、GL．．．閘極線

12、DL．．．資料線

131．．．第一儲存電極線段

132．．．第二儲存電極線段

M1．．．第一圖案化金屬層

M2．．．第二圖案化金屬層

M3．．．第三圖案化金屬層

TH．．．接觸孔

SM．．．遮蔽導線

SM1．．．第一遮蔽導線段

SM2．．．第二遮蔽導線段

S1、D1．．．第一方向

S2、D2．．．第二方向

P．．．畫素區

P1．．．第一區域

P2．．．第二區域

23．．．絕緣層

TFT．．．薄膜電晶體

D．．．汲極

第1圖繪示了習知液晶顯示面板之薄膜電晶體基板示意圖。

第2A圖繪示了本發明之一較佳實施例之液晶顯示面板之薄膜電晶體基板之上視示意圖。

第2B圖繪示了沿第2A圖之A-A’剖線與B-B’剖線繪示之液晶顯示面板之薄膜電晶體基板的剖面示意圖。

第3圖繪示了本發明之另一較佳實施例之剖面示意圖。

第4A圖繪示了本發明之又一較佳實施例之液晶顯示面板之薄膜電晶體基板的上視意圖。

第4B圖繪示了沿第4A圖之A-A’剖線與B-B’剖線繪示之液晶顯示面板之薄膜電晶體基板的剖面示意圖。

第5A圖係繪示了本發明之第二較佳實施例之液晶顯示面板之薄膜電晶體基板的上視示意圖。

第5B圖繪示了沿第5A圖之A-A’剖線與B-B’剖線繪示之液晶顯示面板之薄膜電晶體基板的剖面示意圖。

20．．．液晶顯示面板之薄膜電晶體基板

21．．．基板

CS．．．儲存電極線

CST．．．T形儲存電極線

CST1．．．第一直線形儲存電極線

CST2．．．第二直線形儲存電極線

GL．．．閘極線

DL．．．資料線

TH．．．接觸孔

SM．．．遮蔽導線

SM1．．．第一遮蔽導線段

SM2．．．第二遮蔽導線段

D1．．．第一方向

D2．．．第二方向

P．．．畫素區

P1．．．第一區域

P2．．．第二區域

22．．．畫素電極

TFT．．．薄膜電晶體

D．．．汲極

Claims (13)

1. 一種液晶顯示面板之薄膜電晶體基板，包括：一基板；複數條閘極線，各該閘極線大體沿一第一方向延伸而設置於該基板上；複數條資料線，各該資料線大體沿一第二方向延伸而設置於該基板上，該第二方向係大體上垂直於該第一方向，該等資料線與該等閘極線係交叉設置並於基板上定義出複數個畫素區，且該等畫素區呈陣列排列；複數個薄膜電晶體，分別電性連接至對應的該閘極線以及該資料線；複數條儲存電極線，與該等資料線平行交替設置，且各該儲存電極線貫穿相對應之該等畫素區且將相對應之該等畫素區畫分為一第一區域與一第二區域；複數條遮蔽導線，設置於該基板上並分別設置於各該畫素區內，其中各該遮蔽導線包括一第一遮蔽導線段位於各該畫素區之該第一區域內，以及一第二遮蔽導線段位於各該畫素區之該第二區域內，該第二遮蔽導線段係為該等薄膜電晶體中之其中一個薄膜電晶體的一汲極之一延伸部分；以及複數個畫素電極，分別設置於各該畫素區內，且各該畫素電極分別與對應之該遮蔽導線之該第一遮蔽導線段與該第二遮蔽導線段電性連接。
2. 如申請範圍第1項所述之液晶顯示面板之薄膜電晶體基板，其中各該畫素區包括一長方形區，該長方形區之一長邊係平行於該第一方向，且該長方形區之一短邊係平行於該第二方向。
3. 如申請範圍第1項所述之液晶顯示面板之薄膜電晶體基板，其中各該儲存電極線包括複數條T形儲存電極線段，分別設置於各該畫素區內，各該T形儲存電極線段包括一第一直條形儲存電極線段以及一第二直條形儲存電極線段，該第一直條形儲存電極線段係沿該第二方向設置並位於該第一區域與該第二區域之間，且該等第一直條形儲存電極線段彼此電性連接，該第二直條形儲存電極線段係沿該第一方向設置並位於該第一區域與該第二區域之一側，且第二直條形儲存電極線段與第一直條形儲存電極線段電性連接。
4. 如申請範圍第3項所述之液晶顯示面板之薄膜電晶體基板，其中各該遮蔽導線之該第一遮蔽導線段大體上對應於該第一區域相對於該T形儲存電極線段之外的二邊，且各該遮蔽導線之該第二遮蔽導線段大體上對應於該第二區域相對於該T形儲存電極線段之外的二邊。
5. 如申請範圍第1項所述之液晶顯示面板之薄膜電晶體基板，其中各該儲存電極線包括複數條直條形儲存電極線段，該些直條形儲存電極線段分別沿該第二方向延伸且設置於相對應之該畫素區 內並位於該第一區域與該第二區域之間，且該等直條形儲存電極線段彼此電性連接。
6. 如申請範圍第5項所述之液晶顯示面板之薄膜電晶體基板，其中各該遮蔽導線之該第一遮蔽導線段大體上對應於該第一區域相對於該直條形儲存電極線段之外的三邊，且各該遮蔽導線之該第二遮蔽導線段大體上對應於該第二區域相對於該直條形儲存電極線段之外的三邊。
7. 如申請範圍第1項所述之液晶顯示面板之薄膜電晶體基板，其中該等閘極線與該等儲存電極線係由一第一圖案化金屬層構成，且該等資料線係由一第二圖案化金屬層構成，該第一圖案化金屬層與該第二圖案化金屬層係為不同膜層。
8. 如申請範圍第1項所述之液晶顯示面板之薄膜電晶體基板，其中該等閘極線係由一第一圖案化金屬層構成，且該等資料線與該等儲存電極線係由一第二圖案化金屬層構成，該第一圖案化金屬層與該第二圖案化金屬層係為不同膜層。
9. 如申請範圍第1項所述之液晶顯示面板之薄膜電晶體基板，其中該等閘極線係由一第一圖案化金屬層構成，該等資料線係由一第二圖案化金屬層構成，且該等儲存電極線係由一第三圖案化金屬層構成，該第一圖案化金屬層、該第二圖案化金屬層與該第三圖 案化金屬層係為不同膜層。
10. 如申請範圍第1項所述之液晶顯示面板之薄膜電晶體基板，另包括一絕緣層設置於該等畫素電極與該等遮蔽導線之間，且該絕緣層具有複數個接觸孔，分別位於各該畫素區之該第一區域與該第二區域內，用以電性連接各該畫素電極與相對應之該第一遮蔽導線段以及該第二遮蔽導線段。
11. 如申請範圍第1項所述之液晶顯示面板之薄膜電晶體基板，另包括一絕緣層設置於該等畫素電極與該等遮蔽導線之間，其中該絕緣層具有複數個接觸孔，分別位於各該畫素區之該第二區域內，且各該接觸孔用以同時電性連接各該畫素電極與相對應之該第二遮蔽導線段。
12. 如申請範圍第1項所述之液晶顯示面板之薄膜電晶體基板，其中該第一遮蔽導線係至少位於相鄰之該閘極線之一側，且該第二遮蔽導線係至少位於相鄰之該閘極線之一側。
13. 一種液晶顯示面板之薄膜電晶體基板，包括：一基板；複數條閘極線，各該閘極線大體沿一第一方向延伸而設置於該基板上；複數條資料線，各該資料線大體沿一第二方向延伸而設置於該基 板上，該第二方向係大體上垂直於該第一方向，該等資料線與該等閘極線係交叉設置並於基板上定義出複數個畫素區，且該等畫素區呈陣列排列；複數條儲存電極線，與該等資料線平行交替設置，且各該儲存電極線貫穿相對應之該等畫素區且將相對應之該等畫素區畫分為一第一區域與一第二區域；複數條遮蔽導線，設置於該基板上並分別設置於各該畫素區內，其中各該遮蔽導線包括一第一遮蔽導線段位於各該畫素區之該第一區域內，以及一第二遮蔽導線段位於各該畫素區之該第二區域內；以及複數個畫素電極，分別設置於各該畫素區內，且各該畫素電極分別與對應之該遮蔽導線之該第一遮蔽導線段與該第二遮蔽導線段電性連接，其中該第一遮蔽導線段係位於對應之該畫素電極上並直接與對應之該畫素電極接觸。