KR101012496B1 - 액정표시장치용 어레이기판과 그 제조방법 - Google Patents

액정표시장치용 어레이기판과 그 제조방법 Download PDF

Info

Publication number
KR101012496B1
KR101012496B1 KR1020040046888A KR20040046888A KR101012496B1 KR 101012496 B1 KR101012496 B1 KR 101012496B1 KR 1020040046888 A KR1020040046888 A KR 1020040046888A KR 20040046888 A KR20040046888 A KR 20040046888A KR 101012496 B1 KR101012496 B1 KR 101012496B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
thin film
film transistor
pixel
Prior art date
Application number
KR1020040046888A
Other languages
English (en)
Other versions
KR20050121812A (ko
Inventor
박종진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040046888A priority Critical patent/KR101012496B1/ko
Publication of KR20050121812A publication Critical patent/KR20050121812A/ko
Application granted granted Critical
Publication of KR101012496B1 publication Critical patent/KR101012496B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 어레이기판에 컬러필터가 구성된 COT 구조의 액정표시장치에 관한 것이다.
본 발명은 COT 구조 액정표시장치용 어레이기판의 구조에 있어서, 홀수 번째와 짝수 번째 게이트 배선을 평면적으로 겹쳐 형성하는 것을 특징으로 한다.
이때, 상기 겹쳐진 두 게이트 배선의 사이에는 차단층과 평탄화막이 존재하므로 두 배선 간의 신호간섭이 발생하지 않기 때문에 이러한 구조가 가능할 수 있다.
전술한 바와 같은 구조는 홀수번째 또는 짝수번째 게이트 배선이 차지했던 영역을 개구영역으로 사용할 수 있기 때문에, 개구율 향상과 더불어 휘도가 개선되는 장점이 있다.

Description

액정표시장치용 어레이기판과 그 제조방법{Array substrate for LCD and method for fabricating of the same}
도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 도면이고,
도 2는 도 1의 Ⅱ-Ⅱ`를 절단하여, 도시한 액정표시장치의 단면도이고,
도 3은 종래에 따른 COT 구조의 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,
도 4는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,
도 5a 내지 도 5f는 도 4의 Ⅳ-Ⅳ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이고,
도 6은 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,
도 7은 본 발명의 제 3 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,
도 8은 본 발명의 제 4 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이다.
<도면의 주요부분에 대한 간단한 설명>
102 : 게이트 배선 104,106 : 게이트 전극
107 : 공통 배선 110a, 112a : 반도체층(액티브층)
114,118 : 소스 전극 116, 120 : 드레인 전극
122 : 데이터 배선 126 : 블랙매트릭스
128a,128b,128c : 컬러필터
본 발명은 액정표시장치에 관한 것으로, 박막트랜지스터 어레이부의 상부에 컬러필터를 구성하는 COT(color filter on TFT)구조 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.
일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙 매트릭스(6)를 포함하는 컬러필터(7)와 상기 컬러필터(7)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.
상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(C)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물 질로 형성된 아일랜드 형상의 소스/드레인 금속층(30)을 사용한다.
이때, 상기 소스/드레인 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다.
전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여 액정패널을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.
이하, 도 2를 참조하여 설명한다.
도 2는 도 1의 Ⅱ-Ⅱ`를 따라 절단한 단면도이다.
앞서 설명한 바와 같이, 어레이기판인 제 1 기판(22)과 컬러필터 기판인 제 2 기판(5)이 이격되어 구성되고, 제 1 및 제 2 기판(22,5)의 사이에는 액정층(14)이 위치한다.
어레이기판(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다.
화소영역(P)에는 상기 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 투명 화소전극(17)이 구성되고, 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트 배선(13)의 상부에 구성된다.
상기 상부 기판(5)에는 상기 게이트 배선(13)과 데이터 배선(15)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(6)가 구성되고, 하부 기판(22)의 화소영역(P)에 대응하여 서브 컬러필터(7a,7b,7c)가 구성된다.
이때, 일반적인 어레이기판의 구성은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)을 일정 간격(A) 이격 하여 구성하게 되고, 게이트 배선(13)과 화소 전극 또한 일정간격(B) 이격 하여 구성하게 된다.
데이터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A,B)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터기판(5)에 구성한 블랙 매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.
또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다.
그런데, 상기 상부 기판(5)과 하부 기판(22)을 합착하는 공정 중 합착 오차(misalign)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그 만큼 개구율이 저하된다.
또한, 마진을 넘어선 합착오차가 발생할 경우, 빛샘 영역(A,B)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다.
이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 화질을 저하하는 문제가 있다.
따라서, 이러한 문제를 해결하기 위해 제안된 구조가 COT 구조이다.
도 3은 종래에 따른 COT 구조 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이다.
도시한 바와 같이, 기판(50)상에 일 방향으로 연장되고 서로 소정간격 평행하게 이격된 다수의 게이트 배선(52)을 구성한다.
상기 게이트 배선(52)과는 수직하게 교차하여 화소 영역(P)을 정의하며 이 또한 서로 평행하게 이격된 데이터 배선(54)을 형성한다.
상기 화소 영역(P)에는 스토리지 캐패시터(CST)가 구성되며, 상기 게이트 배선(52)과 평행하게 이격된 스토리지 배선(56)을 제 1 전극으로 하고, 상기 제 1 전극의 상부에 구성한 상기 화소 전극(70)을 제 2 전극으로 한다.
이때, 상기 스토리지 배선(56)은 게이트 배선(52)과 근접하게 이격하여 구성할 수 도 있다.
이러한 구성일 경우, 상기 스토리지 배선(56)과 게이트 배선(52)이 쇼트(short)되는 불량이 발생할 수도 있다.
상기 게이트 배선(52)과 데이터 배선(54)의 교차지점에는 게이트 전극(58)과 액티브층(60)과 소스 전극(62)과 드레인 전극(64)을 포함하는 박막트랜지스터(T)를 구성한다.
이때, 상기 화소영역(P)에는 컬러필터(68a,68b,68c)가 구성되는데 일반적으로, 상하로 이웃한 화소 영역에는 동일한 색의 컬러필터를 일 방향으로 구성하게 된다.
그리고, 상기 박막트랜지스터(T)와 게이트 배선 및 데이터 배선(52,54)에 대응하는 상부에는 블랙매트릭스(66)를 구성하여 상부로부터 입사되는 빛을 차단하거 나, 빛샘을 방지하는 역할을 하도록 한다.
전술한 구성에서 상기 컬러필터(68a,68b,68c)는 상기 스토리지 캐패시터(CST)에 대응하는 부분만 형성하지 않는 것이 가능하며, 이와 같이 해야만 상기 화소 전극(70)과 상기 스토리지 배선(56)사이에 유전율이 큰 절연막(미도시)만이 존재할 수 있기 때문에 충분한 보조 용량을 얻을 수 있다.
그러나, 전술한 종래의 구조는 상기 고해상도로 갈수록 개구영역이 작아져 휘도가 낮아지는 문제가 있다.
본 발명은 전술한 바와 같은 문제를 해결하기 위해 제안된 것으로, 다수의 게이트 배선 중 홀수번째 게이트 배선과 짝수번째 게이트 배선을 평면적으로 겹쳐 구성하는 것을 특징으로 한다.
이와 같이 구성함으로써, 게이트 배선이 차지하는 면적을 줄여 이 영역을 개구영역으로 사용하는 것을 가능하게 하여 개구율을 개선하고 고 해상도로 액정패널을 제작하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판 상에 평면적으로 겹쳐 구성된 제 1 게이트 배선과 제 2 게이트 배선과; 상기 제 1 및 제 2 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선과; 상기 제 1 게이트 배선과 접촉하는 게이트 전극과, 반도체층과 소스 전극과 드레인 전극을 포함하는 제 1 박막트랜지스터와; 상기 제 2 게이트 배선과 접촉하는 게이트 전극과, 반도체층과, 소스전극과 드레인 전극을 포함하는 제 2 박막트랜지스터와; 상기 제 1 및 제 2 게이트 배선과 상기 제 1 및 제 2 박막트랜지스터에 대응하여 구성된 차단층과; 상기 화소영역에 구성된 컬러필터와; 상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치한 컬러필터의 상부에 구성된 화소 전극을 포함한다.
상기 상부에 구성된 제 2 게이트 배선은 상기 화소 전극과 동일층 동일물질로 구성한다.
상기 화소 전극과 제 2 게이트 배선은 투명한 재질로 구성하고,상기 컬러필터와 상기 화소 전극 사이에는 평탄화막을 구성한다.
상기 제 1 게이트 배선과 제 2 게이트 배선 사이에는 상기 차단층과 상기 평탄화막을 구성한다.
상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 상·하 대칭되는 방향으로 나란히 구성한다.
상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 서로 중첩하는 상기 제 1 및 제 2 게이트 배선의 상측 및 하측에 각각 구비되며 상기 제 1 및 제 2 게이트 배선의 연장방향으로 이격하여 구성한다.
상기 제 1 및 제 2 게이트 배선과 평행하게 이격된 영역에 상기 화소 전극과 일부 겹쳐져 스토리지 캐패시터를 형성하는 스토리지 배선을 구성한다.
본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 평면적으로 겹쳐 구성된 제 1 게이트 배선과 제 2 게이트 배선을 형성하는 단계와; 상기 제 1 및 제 2 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 제 1 게이트 배선과 접촉하는 게이트 전극과, 반도체층과 소스 전극과 드레인 전극을 포함하는 제 1 박막트랜지스터를 형성하는 단계와; 상기 제 2 게이트 배선과 접촉하는 게이트 전극과, 반도체층과, 소스전극과 드레인 전극을 포함하는 제 2 박막트랜지스터를 형성하는 단계와; 상기 제 1 및 제 2 게이트 배선과 상기 제 1 및 제 2 박막트랜지스터에 대응하여 차단층을 형성하는 단계와; 상기 화소영역에 컬러필터를 형성하는 단계와; 상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치한 컬러필터의 상부에 화소 전극을 형성하는 단계를 포함한다.
본 발명의 다른 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 일 방향으로 연장된 다수의 제 1 게이트 배선과, 이와 연결된 제 1 게이트 전극과, 상기 제 1 게이트 전극과 상하로 대칭되고 상기 제 1 게이트 배선과 접촉하지 않는 제 2 게이트 전극을 형성하는 단계와; 상기 제 1 게이트 전극과 제 2 게이트 전극의 상부에 각각 절연막을 사이에 두고 액티브층과 오믹 콘택층을 형성하는 단계와; 상기 제 1 게이트 전극에 대응하는 상기 오믹 콘택층의 상부에 서로 이격된 제 1 소스 전극과 드레인 전극과, 상기 제 2 게이트 전극에 대응하는 상기 오믹콘택층의 상부에 서로 이격된 제 2 소스 전극과 드레인 전극과, 상기 제 1 및 제 2 소스 전극과 동시에 연결되며 수직하게 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 제 1 및 제 2 게이트 전극에 대응하는 상부와 상기 제 1 게이트 배선 및 데이터 배선에 대응하여 차단층을 형성하는 단계와; 상기 화소 영역에 대응하여 컬러필터를 형성하는 단계와; 상기 제 1 및 제 2 드레인 전극과 접촉하는 제 1 화소 전극과 제 2 화소 전극과, 상기 제 2 게이트 전극과 접촉하면서 상기 제 1 게이트 배선과 평면적으로 겹쳐지는 형상으로 제 2 게이트 배선을 형성하는 단계를 포함한다.
본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판은 기판 상에 평면적으로 겹쳐 구성된 제 1 게이트 배선과 제 2 게이트 배선과; 상기 제 1 및 제 2 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선과; 상기 제 1 게이트 배선과 접촉하는 게이트 전극과, 반도체층과 소스 전극과 드레인 전극을 포함하는 제 1 박막트랜지스터와; 상기 제 2 게이트 배선과 접촉하는 게이트 전극과, 반도체층과, 소스전극과 드레인 전극을 포함하는 제 2 박막트랜지스터와; 상기 제 1 및 제 2 게이트 배선과 상기 제 1 및 제 2 박막트랜지스터에 대응하여 구성된 차단층과; 상기 화소영역에 구성된 컬러필터와; 상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치한 컬러필터의 상부에 수직하게 연장된 핑거 형상으로 구성된 화소 전극과; 상기 화소 전극과 소정간격 이격되어 구성된 핑거 형상의 공통전극을 포함한다.
상기 제 2 게이트 배선은 상기 화소 전극과 공통 전극과 동일층 동일물질로 구성하고, 상기 화소 전극과 공통 전극과 상기 제 2 게이트 배선은 투명한 재질로 구성한다.
상기 컬러필터와 상기 화소 전극 및 공통 전극 사이에는 평탄화막을 구성한 다. 이때, 상기 제 1 게이트 배선과 제 2 게이트 배선 사이에는 상기 차단층과 상기 평탄화막을 구성한다.
상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 상·하 대칭되는 방향으로 나란히 구성하거나, 상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 상기 제 1 및 제 2 게이트 배선의 상측 및 하측에 각각 구비되며 상기 제 1 및 제 2 게이트 배선의 연장방향으로 이격하여 구성할 수 있다.
이하 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예들을 설명한다.
-- 제 1 실시예 --
도 4는 본 발명에 따른 COT 구조 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 평면도이다.
도시한 바와 같이, 기판(100)상에 일 방향으로 연장된 다수의 게이트 배선(104)을 형성한다.
이때, 홀수 번째 게이트 배선(104)과 짝수 번째 게이트 배선(138)은 평면적으로 겹쳐 구성된 형상이다.
대신, 상기 홀수번째 게이트 배선(138)이 위치했던 자리에 스토리지 배선(107)을 형성 한다.
상기 겹쳐 형성된 게이트 배선(104,138)과 수직하게 교차하여 화소 영역(P1,P2)을 정의하는 다수의 데이터 배선(122)을 형성 한다.
상기 게이트 배선(104,138)과 데이터 배선(122)의 교차지점에는 게이트 전극(102,106)과 액티브층(110a,112a)과 소스 전극(114,118)과 드레인 전극(116,120)을 포함하는 박막트랜지스터(T1,T2)를 구성한다.
이때, 겹쳐진 홀수번째 게이트 배선(104)과 짝수번째 게이트 배선(138)의 상하로 박막트랜지스터(T1,T2)가 구성되며, 각 박막트랜지스터(T1,T2)의 게이트 전극(102,106)이 상기 겹쳐진 게이트 배선(104,138)과 각각 연결되어 구성된다.
상기 화소 영역(P1,P2)에는 컬러필터(128a,128b,128c)와, 상기 컬러필터의 상부에 위치하고 상기 각 박막트랜지스터(T1,T2)의 드레인 전극(116,120)과 접촉하는 투명한 화소 전극(134,136)이 구성된다.
상기 각 박막트랜지스터(T1,T2)와, 상기 게이트 배선 및 데이터 배선(104,138,122)에 대응하는 상부에는 블랙매트릭스(126)를 형성하여 빛의 입사를 차단하거나 빛샘을 방지하는 역할을 하도록 한다.
상기 투명한 화소 전극(134,136)은 상기 스토리지 배선(107)의 상부로 연장되어 상기 스토리지 배선(107)을 제 1 전극으로 하고 이에 겹쳐진 화소 전극(134,136)을 제 2 전극으로 하는 스토리지 캐패시터(CST)가 형성된다.
이때, 상기 스토리지 캐패시터(CST)에 대응하여는 컬러필터를 형성하지 않는다.
전술한 구성에서, 상기 컬러필터(128a,128b,128c)와 화소 전극(134,136) 사이에는 두터운 유기막인 평탄화막(미도시)을 구성한다.
상기 겹쳐진 두 게이트 배선(104,138)의 사이에는 상기 블랙매트릭스(126)와 상기 평탄화막(미도시)이 존재하도록 하여 두 배선 사이에 신호 간섭이 발생하지 않도록 한다.
이때, 상부의 게이트 배선(138)은 상기 화소 전극(134,136)과 동일층 동일물질로 형성한다.
전술한 바와 같이 구성된 본 발명에 따른 어레이기판의 구조는 기존에 비해 게이트 배선이 차지하는 영역을 1/2로 줄일 수 있기 때문에, 이 영역을 개구영역으로 활용할 수 있어 개구율이 개선되는 장점이 있고 고해상도가 가능한 구조이다.
이하, 공정단면도를 참조하여, 본 발명에 따른 COT 구조 액정표시장치용 어레이기판의 제조공정을 설명한다.
도 5a 내지 도 5f는 도 4의 Ⅳ-Ⅳ를 따라 절단하여, 본 발명의 공정순서에 따라 도시한 공정 단면도이다.
도 5a에 도시한 바와 같이, 기판(100) 상에 스위칭 영역(S1,S2)을 포함한 다수의 화소 영역(P1,P2)을 정의 한다.
이때, 상기 스위칭 영역(S1,S2)은 상.하로 이웃한 화소 영역(P1,P2)일 경우 서로 근접한 동시에 상.하로 대칭되는 위치에 정의한다.
상기 스위칭 영역(S1,S2)과 화소 영역(P1,P2)이 정의된 기판(100)의 전면에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 스위칭 영역(S1)에 게이트 전극(102)을 형성하고 상기 게이트 전극(102)과 연결되어 일 방향으로 연장된 제 1 게이트 배선(104)을 형성 한다.
동시에, 상기 게이트 전극(102)이 형성된 화소 영역(P1)과 상하로 이웃한 화소 영역(P2)에 대응하는 스위칭 영역(S2)에 게이트 전극(106)만을 형성한다.
즉, 상. 하로 이웃한 화소 영역(P1,P2)에서 일 측 화소 영역(P1)에 해당하는 제 1 게이트 배선(104)과 이에 연결된 게이트 전극(102)을 형성하고, 이와 이웃한 화소 영역(P2)의 스위칭 영역(S2)에는 게이트 전극(106)만이 형성된 형태가 된다.
다음으로, 상기 게이트 전극(102,106)과 제 1 게이트 배선(104)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(108)을 형성한다.
다음으로, 상기 게이트 절연막(108)이 형성된 기판(100)의 전면에 순수 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 적층한 후 패턴하여, 상기 각 게이트 전극(102,106)의 상부에 액티브층(110a,112a)과 오믹 콘택층(112a,112b)을 형성한다.
도 5b에 도시한 바와 같이, 상기 액티브층(110a,110b)과 오믹 콘택층(112a,112b)이 형성된 기판(100)의 전면에 앞서 언급한 도전성 금속을 증착하고 패턴하여, 상기 각 오믹 콘택층의 상부에 서로 이격하여 구성된 소스 전극(도 4의 114,118)과 드레인 전극(116,120)을 형성한다.
다음으로, 상기 소스 및 드레인 전극(114,118/116,120)의 이격된 영역으로 노출된 오믹 콘택층(110a,112b)을 제거하여 하부의 액티브층(110a,112a)을 노출하는 공정을 진행한다.
동시에, 상기 소스 전극(도 4의 114,118)과 접촉하면서 상기 제 1 게이트 배선(104)과 수직한 방향으로 교차하여 화소 영역(P1,P2)을 정의하는 데이터 배선(도 4의 122)을 형성한다.
도 5c에 도시한 바와 같이, 상기 소스 및 드레인 전극(114,118/116,120)과 데이터 배선(도 4의 122)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(124)을 형성한다.
다음으로, 도 5d에 도시한 바와 같이, 상기 보호막(124)이 형성된 기판(100)의 전면에 블랙수지(black resin)를 도포한 후 패턴하여, 상기 스위칭 영역(S1,S2)과 게이트 배선(104)과 데이터 배선(도 4의 122)에 대응하여 차단층(블랙매트릭스, 126)을 형성한다.
이때, 상기 차단층(126)은 상기 제 1 게이트 배선(104)과 연결되지 않은 게이트 전극(106)에 대응하는 부분의 보호막(124)을 노출한 상태로 패턴한다.
다음으로, 상기 블랙매트릭스(126)가 형성되지 않은 화소 영역(P1,P2)마다 컬러필터(128c)를 형성한다.
이때, 상기 컬러필터(128c)는 적색과 녹색과 청색의 컬러필터를 다수의 화소 영역에 순차 구성한 형상이며, 일반적으로 상.하로 이웃한 화소 영역(P1,P2)에 동일한 컬러필터를 구성하는 스트라이프 배열로 형성한다.
도 5e에 도시한 바와 같이, 상기 차단층(126)과 컬러필터(128c)가 형성된 기 판(100)의 전면에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 유기절연물질 그룹 중 선택된 하나 또는 그 이상의 물질을 증착하여 평탄화막(130)을 형성한다.
다음으로, 상기 평탄화막(130)과 상기 보호막(124)을 패턴하여, 상기 각 스위칭 영역(S1,S2)에 구성된 드레인 전극(116,120)의 일부를 노출하는 드레인 콘택홀(132a,132b)과, 상기 제 1 게이트 배선(104)과 연결되지 않은 게이트 전극(106)을 노출하는 게이트 콘택홀(132c)을 형성한다.
도 5f에 도시한 바와 같이, 상기 평탄화막이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하여, 상기 각 스위칭 영역(S1,S2)의 노출된 드레인 전극(116,120)과 접촉하는 화소 전극(134,136)과, 상기 노출된 게이트 전극(106)과 접촉하면서 상기 제 1 게이트 배선(104)의 상부에 이와 평면적으로 겹쳐지는 형상으로 위치하는 제 2 게이트 배선(138)을 형성한다.
즉, 제 1 게이트 배선(104)이 홀수번째 게이트배선 이라면 상기 제 2 게이트 배선(138)은 짝수번째 게이트 배선이 된다.
전술한 공정을 통해 본 발명의 제 1 실시예에 따른 COT 구조 액정표시장치용 어레이기판을 제작할 수 있다.
이하, 제 2 실시예를 통해 본 발명의 제 1 실시예의 변형예를 설명한다.

-- 제 2 실시예 --
본 발명의 제 2 실시예는 상기 제 1 실시예의 구성에서 상기 스위칭 영역을 상하로 나란히 구성하지 않고, 서로 상.하로 대칭되는 동시에 횡방향으로 이격하여 구성하는 것을 특징으로 한다.
이하, 도면을 참조하여 본 발명의 제 2 실시예에 따른 COT 구조 액정표시장치용 어레이기판의 구성을 설명한다.
도시한 바와 같이, 기판(200)상에 일 방향으로 연장된 다수의 게이트 배선(204)을 형성한다.
이때, 홀수 번째 게이트 배선(204)과 짝수 번째 게이트 배선(238)은 평면적으로 겹쳐 구성된 형상이다.
대신, 상기 홀수번째 게이트 배선(238)이 위치했던 자리에 스토리지 배선(207)을 형성 한다.
상기 겹쳐 형성된 게이트 배선(204,238)과 수직하게 교차하여 화소 영역(P1,P2)을 정의하는 다수의 데이터 배선(222)을 형성 한다.
상기 게이트 배선(204,238)과 데이터 배선(222)의 교차지점에는 게이트 전극(202,206)과 액티브층(210a,212a)과 소스 전극(214,218)과 드레인 전극(216,220)을 포함하는 박막트랜지스터(T1,T2)를 구성한다.
이때, 겹쳐진 홀수번째 게이트 배선(204)과 짝수번째 게이트 배선(238)의 상하로 박막트랜지스터(T1,T2)를 구성하며, 각 박막트랜지스터(T1,T2)의 게이트 전극(202,206)을 상기 겹쳐진 게이트 배선(204,238)과 각각 연결한다.
이때, 상기 각 박막트랜지스터(T1,T2)는 상하로 구성되는 동시에 화소 영역 내에서 횡방향으로 이격하여 구성하는 것을 특징으로 한다.
이와 같은 경우에는, 상기 이웃한 화소 영역(P1,P2)의 각 박막트랜지스터(T1,T2)는 동일한 데이터 배선과 연결되지 않을 수 있으며, 이러한 경우, 화소 영역의 양측에 구성한 데이터 배선에 각각 접촉하도록 구성할 수 있다.
상기 화소 영역(P1,P2)에는 컬러필터(228a,228b,228c)와, 상기 컬러필터의 상부에 위치하고 상기 각 박막트랜지스터(T1,T2)의 드레인 전극(216,220)과 접촉하는 투명한 화소 전극(234,236)을 구성한다.
상기 각 박막트랜지스터(T1,T2)와, 상기 게이트 배선 및 데이터 배선(204,238,222)에 대응하는 상부에는 블랙매트릭스(226)를 형성하여 빛의 입사를 차단하거나 빛샘을 방지하는 역할을 하도록 한다.
상기 투명한 화소 전극(234,236)은 상기 스토리지 배선(207)의 상부로 연장되어 상기 스토리지 배선(207)을 제 1 전극으로 하고 이에 겹쳐진 화소 전극(234,236)을 제 2 전극으로 하는 스토리지 캐패시터(CST)가 형성된다.
이때, 상기 스토리지 캐패시터(CST)에 대응하여는 컬러필터를 형성하지 않는다.
전술한 구성에서, 상기 컬러필터(228a,228b,228c)와 화소 전극(234,236) 사이에는 두터운 유기막인 평탄화막(미도시)을 구성한다.
상기 겹쳐진 두 게이트 배선(204,238)의 사이에는 상기 블랙매트릭스(226)와 상기 평탄화막(미도시)이 존재하도록 하여 두 배선 사이에 신호 간섭이 발생하지 않도록 한다.
이때, 상부의 게이트 배선(238)은 상기 화소 전극(234,236)과 동일층 동일물질로 형성한다.
전술한 바와 같은 본 발명의제 2 실시예에 따른 어레이기판의 구조는 기존에 비해 게이트 배선이 차지하는 영역을 1/2로 줄일 수 있기 때문에 이 영역을 개구영역으로 활용할 수 있어 개구율이 개선되는 장점이 있고 또한, 고해상도가 가능한 구조이다.
이하, 본 발명의 제 3 실시예를 설명한다.
-- 제 3 실시예 --
본 발명의 제 3 실시예는 전술한 게이트배선의 구조를 횡전계 방식 액정표시장치용 어레이기판의 구성에 적용한 것을 특징으로 한다.
도 7은 본 발명의 제 3 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이다.
도시한 바와 같이, 기판(300)의 일 방향으로 홀수번째 게이트 배선(302)과 짝수번째 게이트 배선(338)이 평면적으로 겹쳐진 그룹을 다수 평행하게 이격하여 형성한다.
상기 두 게이트 배선(302,338)이 겹쳐진 단위 그룹과 평행하게 이격된 영역에 공통 배선(308)을 형성한다.
상기 게이트 배선(302,338)과 수직하게 교차하여 화소 영역(P1,P2)을 정의하는 데이터 배선(322)을 형성한다.
상기 평면적으로 겹쳐진 홀수번째와 짝수번째 게이트 배선(302,338)과 각각 접촉하는 박막트랜지스터(T1,T2)는 상기 두 배선(302,338)을 중심으로 상.하로 대칭되도록 나란히 구성한다.
이때, 일 측의 박막트랜지스터(T1)는 상기 홀수 번째 게이트 배선(302)과 접촉하는 게이트 전극(304)과, 게이트 전극(304)의 상부에 구성된 액티브층(310a)과, 액티브층(310a)의 상부에 구성되고 상기 데이터 배선(322)과 접촉하는 소스 전극(314)과, 상기 소스 전극(314)과 이격되어 구성된 드레인 전극(316)을 포함한다.
그리고, 상기 박막트랜지스터(T1)와 대칭적으로 구성된 타측의 박막트랜지스터(T2)는 상기 홀수번째 게이트 배선(302)의 상부에 평면적으로 겹쳐 구성된 짝수번째 게이트 배선(338)과 접촉하는 게이트 전극(306)과, 상기 게이트 전극(306)의 상부에 구성된 액티브층(312a)과, 액티브층(312a)의 상부에 구성되고 상기 데이터 배선(322)과 접촉하는 소스 전극(318)과, 상기 소스 전극(318)과 이격되어 구성된 드레인 전극(320)을 포함한다.
상기 각 박막트랜지스터(T1,T2)와, 상기 게이트 배선 및 데이터 배선(302,322)에 대응하여 빛을 차단하거나 빛샘을 방지하는 차단층(326)을 형성한다.
상기 각 화소 영역(P1,P2)에는 컬러필터를 형성하되, 다수의 화소 영역에 적 색과 녹색과 청색의 컬러필터(328a,328b,328c)를 순차 형성한다.
상기 컬러필터(328a,328b,328c)가 형성된 화소 영역(P1,P2)에는 상기 각 드레인 전극(316,320)과 접촉하면서 수직하게 핑거 형상으로 연장된 화소 전극(330,332)과, 상기 공통 배선(308)과 접촉하면서 수직하게 연장된 핑거 형상의 공통 전극(334,336)을 형성한다.
상기 공통 전극(334,336)과 화소 전극(330,332)은 서로 맞물리는 형상으로 평행하게 이격하여 형성한다.
전술한 바와 같이 구성된 본 발명의 제 3 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 구성 또한 홀수번째와 짝수번째 게이트 배선을 평면적으로 겹쳐 구성하였으므로 일반적인 구조에 비해 상기 게이트 배선이 차지하는 면적을 1/2로 줄일 수 있어 그만큼 개구영역을 확보할 수 있어 개구율이 개선될 수 있고, 고해상도를 가질 수 있는 액정패널을 제작할 수 있는 장점이 있다.
이하, 본 발명의 제 3 실시예의 변형예를 제 4 실시예를 통해 설명한다.
-- 제 4 실시예 --
본 발명의 제 4 실시예는 상기 제 3 실시예의 구성에서 상기 이웃한 화소 영역에 구성한 박막트랜지스터를 횡방향으로 이격하여 구성하는 것을 특징으로 한다.
도 8은 본 발명의 제 4 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이다.
도시한 바와 같이, 기판(400)의 일 방향으로 홀수번째 게이트 배선(402)과 짝수번째 게이트 배선(438)이 평면적으로 겹쳐진 그룹을 다수 평행하게 이격하여 형성한다.
상기 두 게이트 배선(402,438)이 겹쳐진 단위 그룹과 평행하게 이격된 영역에 공통 배선(408)을 형성한다.
상기 게이트 배선(402,438)과 수직하게 교차하여 화소 영역(P1,P2)을 정의하는 데이터 배선(422)을 형성한다.
상기 평면적으로 겹쳐진 홀수번째와 짝수번째 게이트 배선(402,438)과 각각 접촉하는 박막트랜지스터(T1,T2)는 상기 두 배선(402,438)을 중심으로 상.하로 대칭되는 동시에 횡방향으로 이격되도록 구성한다.
이와 같은 경우에는, 상기 이웃한 화소 영역(P1,P2)의 각 박막트랜지스터(T1,T2)는 동일한 데이터 배선과 연결되지 않을 수 있으며, 이러한 경우, 화소 영역의 양측에 구성한 데이터 배선에 각각 접촉하도록 구성할 수 있다.
이때, 일 측의 박막트랜지스터(T1)는 상기 홀수 번째 게이트 배선(402)과 접촉하는 게이트 전극(404)과, 게이트 전극(404)의 상부에 구성된 액티브층(410a)과, 액티브층(410a)의 상부에 구성되고 상기 데이터 배선(422)과 접촉하는 소스 전극(414)과, 상기 소스 전극(414)과 이격되어 구성된 드레인 전극(416)을 포함한다.
그리고, 상기 박막트랜지스터(T1)와 대칭적으로 구성된 타측의 박막트랜지스터(T2)는 상기 홀수번째 게이트 배선(402)의 상부에 평면적으로 겹쳐 구성된 짝수번째 게이트 배선(438)과 접촉하는 게이트 전극(406)과, 상기 게이트 전극(406)의 상부에 구성된 액티브층(412a)과, 액티브층(412a)의 상부에 구성되고 상기 데이터 배선(422)과 접촉하는 소스 전극(418)과, 상기 소스 전극(418)과 이격되어 구성된 드레인 전극(420)을 포함한다.
상기 각 박막트랜지스터(T1,T2)와, 상기 게이트 배선 및 데이터 배선(402,422)에 대응하여 빛을 차단하거나 빛샘을 방지하는 차단층(426)을 형성한다.
상기 각 화소 영역(P1,P2)에는 컬러필터를 형성하되, 다수의 화소 영역에 적색과 녹색과 청색의 컬러필터(428a,428b,428c)를 순차 형성한다.
상기 컬러필터(428a,428b,428c)가 형성된 화소 영역(P1,P2)에는 상기 각 드레인 전극(416,422)과 접촉하면서 수직하게 핑거 형상으로 연장된 화소 전극(430,432)과, 상기 공통 배선(408)과 접촉하면서 수직하게 연장된 핑거 형상의 공통 전극(434,436)을 형성한다.
상기 공통 전극(434,436)과 화소 전극(430,432)은 서로 맞물리는 형상으로 평행하게 이격하여 형성한다.
전술한 구성에서, 상기 겹쳐진 게이트 배선(402,438)을 중심으로 상하로 구성된 박막트랜지스터(T1,T2)는 상하로 나란히 구성되지 않고 화소 영역(P1,P2) 내에서 횡방향으로 이격되어 구성되는 것을 특징으로 한다.
전술한 구성 또한 앞서 언급한 본 발명의 장점을 모두 얻을 수 있다.
본 발명에 따른 COT 구조의 액정표시장치용 어레이기판은 홀수 번째와 짝수 번째 게이트 배선을 평면적으로 겹쳐 형성하는 것을 특징하며, 이러한 구성은 기존의 게이트 배선이 차지하는 면적을 1/2로 줄일 수 있으므로 게이트 배선이 차지했던 영역을 개구영역으로 사용할 수 있기 때문에, 개구율 향상과 더불어 휘도가 개선되는 효과가 있다.
더불어, 높은 해상도를 구현할 수 있는 액정표시장치를 제작할 수 있는 효과가 있다.
또한, 게이트 배선과 공통 배선이 근접하여 구성되는 구조를 피할 수 있으므로, 두 배선이 쇼트되는 불량이 발생하지 않아 제품의 수율이 개선되는 효과가 있다.

Claims (30)

  1. 기판 상에 평면적으로 겹쳐 구성된 제 1 게이트 배선과 제 2 게이트 배선과;
    상기 제 1 및 제 2 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선과;
    상기 제 1 게이트 배선과 접촉하는 게이트 전극과, 반도체층과 소스 전극과 드레인 전극을 포함하는 제 1 박막트랜지스터와;
    상기 제 2 게이트 배선과 접촉하는 게이트 전극과, 반도체층과, 소스전극과 드레인 전극을 포함하는 제 2 박막트랜지스터와;
    상기 제 1 및 제 2 게이트 배선과 상기 제 1 및 제 2 박막트랜지스터에 대응하여 구성된 차단층과;
    상기 화소영역에 구성된 컬러필터와;
    상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치한 컬러필터의 상부에 구성된 화소 전극
    을 포함하는 액정표시장치용 어레이기판.
  2. 제 1 항에 있어서,
    상기 상부에 구성된 제 2 게이트 배선은 상기 화소 전극과 동일층 동일물질로 구성된 액정표시장치용 어레이기판.
  3. 제 2 항에 있어서,
    상기 화소 전극과 제 2 게이트 배선은 투명한 재질로 구성된 액정표시장치용 어레이기판.
  4. 제 1 항에 있어서,
    상기 컬러필터와 상기 화소 전극 사이에는 평탄화막이 구성된 액정표시장치용 어레이기판.
  5. 제 4 항에 있어서,
    상기 제 1 게이트 배선과 제 2 게이트 배선 사이에는 상기 차단층과 상기 평탄화막이 구성된 액정표시장치용 어레이기판.
  6. 제 1 항에 있어서,
    상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 상·하 대칭되는 방향으로 나란히 구성된 액정표시장치용 어레이기판.
  7. 제 1 항에 있어서,
    상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 서로 중첩하는 상기 제 1 및 제 2 게이트 배선의 상측 및 하측에 각각 구비되며 상기 제 1 및 제 2 게이트 배선의 연장방향으로 이격하여 구성된 액정표시장치용 어레이기판.
  8. 제 1 항에 있어서,
    상기 제 1 및 제 2 게이트 배선과 평행하게 이격된 영역에 상기 화소 전극과 일부 겹쳐져 스토리지 캐패시터를 형성하는 스토리지 배선이 구성된 액정표시장치용 어레이기판.
  9. 기판 상에 평면적으로 겹쳐 구성된 제 1 게이트 배선과 제 2 게이트 배선을 형성하는 단계와;
    상기 제 1 및 제 2 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 제 1 게이트 배선과 접촉하는 게이트 전극과, 반도체층과 소스 전극과 드레인 전극을 포함하는 제 1 박막트랜지스터를 형성하는 단계와;
    상기 제 2 게이트 배선과 접촉하는 게이트 전극과, 반도체층과, 소스전극과 드레인 전극을 포함하는 제 2 박막트랜지스터를 형성하는 단계와;
    상기 제 1 및 제 2 게이트 배선과 상기 제 1 및 제 2 박막트랜지스터에 대응하여 차단층을 형성하는 단계와;
    상기 화소영역에 컬러필터를 형성하는 단계와;
    상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치한 컬러필터의 상부에 화소 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  10. 제 9 항에 있어서,
    상기 상부에 구성된 제 2 게이트 배선은 상기 화소 전극과 동일층 동일물질로 형성된 액정표시장치용 어레이기판 제조방법.
  11. 제 10 항에 있어서,
    상기 화소 전극과 제 2 게이트 배선은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 금속그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  12. 제 9 항에 있어서,
    상기 컬러필터와 상기 화소 전극 사이에는 평탄화막을 포함하는 액정표시장치용 어레이기판 제조방법.
  13. 제 12 항에 있어서,
    상기 제 1 게이트 배선과 제 2 게이트 배선 사이에는 상기 차단층과 상기 평탄화막이 형성된 액정표시장치용 어레이기판 제조방법.
  14. 제 9 항에 있어서,
    상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 상·하 대칭되는 방향으로 나란히 형성된 액정표시장치용 어레이기판 제조방법.
  15. 제 9 항에 있어서,
    상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 상기 제 1 및 제 2 게이트 배선의 상측 및 하측에 각각 구비되며 상기 제 1 및 제 2 게이트 배선의 연장방향으로 이격하여 형성된 액정표시장치용 어레이기판 제조방법.
  16. 기판 상에 일 방향으로 연장된 다수의 제 1 게이트 배선과, 이와 연결된 제 1 게이트 전극과, 상기 제 1 게이트 전극과 상하로 대칭되고 상기 제 1 게이트 배선과 접촉하지 않는 제 2 게이트 전극을 형성하는 단계와;
    상기 제 1 게이트 전극과 제 2 게이트 전극의 상부에 각각 절연막을 사이에 두고 액티브층과 오믹 콘택층을 형성하는 단계와;
    상기 제 1 게이트 전극에 대응하는 상기 오믹 콘택층의 상부에 서로 이격된 제 1 소스 전극과 드레인 전극과, 상기 제 2 게이트 전극에 대응하는 상기 오믹콘택층의 상부에 서로 이격된 제 2 소스 전극과 드레인 전극과, 상기 제 1 및 제 2 소스 전극과 동시에 연결되며 수직하게 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와;
    상기 제 1 및 제 2 게이트 전극에 대응하는 상부와 상기 제 1 게이트 배선 및 데이터 배선에 대응하여 차단층을 형성하는 단계와;
    상기 화소 영역에 대응하여 컬러필터를 형성하는 단계와;
    상기 제 1 및 제 2 드레인 전극과 접촉하는 제 1 화소 전극과 제 2 화소 전극과, 상기 제 2 게이트 전극과 접촉하면서 상기 제 1 게이트 배선과 평면적으로 겹쳐지는 형상으로 제 2 게이트 배선을 형성하는 단계
    를 포함하는 액정표시장치용 어레이기판 제조방법.
  17. 제 16 항에 있어서,
    상기 제 1 및 제 2 화소 전극과 제 2 게이트 배선은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 금속그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
  18. 제 16 항에 있어서,
    상기 컬러필터와 상기 제 1 화소 전극 사이 및 상기 컬러필터와 상기 제 2 화소 전극 사이에는 평탄화막을 포함하는 액정표시장치용 어레이기판 제조방법.
  19. 제 18 항에 있어서,
    상기 제 1 게이트 배선과 제 2 게이트 배선 사이에는 상기 차단층과 상기 평탄화막이 형성된 액정표시장치용 어레이기판 제조방법.
  20. 제 16 항에 있어서,
    상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 상·하 대칭되는 방향으로 나란히 형성된 액정표시장치용 어레이기판 제조방법.
  21. 제 16 항에 있어서,
    상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 상기 제 1 및 제 2 게이트 배선의 상측 및 하측에 각각 구비되며 상기 제 1 및 제 2 게이트 배선의 연장방향으로 이격하여 형성된 액정표시장치용 어레이기판 제조방법.
  22. 제 16 항에 있어서,
    상기 차단층과 상기 제 1 및 제 2 박막트랜지스터 사이에 무기 절연막이 더욱 형성된 액정표시장치용 어레이기판 제조방법.
  23. 기판 상에 평면적으로 겹쳐 구성된 제 1 게이트 배선과 제 2 게이트 배선과;
    상기 제 1 및 제 2 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선과;
    상기 제 1 게이트 배선과 접촉하는 게이트 전극과, 반도체층과 소스 전극과 드레인 전극을 포함하는 제 1 박막트랜지스터와;
    상기 제 2 게이트 배선과 접촉하는 게이트 전극과, 반도체층과, 소스전극과 드레인 전극을 포함하는 제 2 박막트랜지스터와;
    상기 제 1 및 제 2 게이트 배선과 상기 제 1 및 제 2 박막트랜지스터에 대응하여 구성된 차단층과;
    상기 화소영역에 구성된 컬러필터와;
    상기 드레인 전극과 접촉하면서 상기 화소 영역에 위치한 컬러필터의 상부에 수직하게 연장된 핑거 형상으로 구성된 화소 전극과;
    상기 화소 전극과 소정간격 이격되어 구성된 핑거 형상의 공통전극
    을 포함하는 횡전계 방식 액정표시장치용 어레이기판.
  24. 제 23 항에 있어서,
    상기 제 2 게이트 배선은 상기 화소 전극과 공통 전극과 동일층 동일물질로 구성된 횡전계 방식 액정표시장치용 어레이기판.
  25. 제 23 항에 있어서,
    상기 화소 전극과 공통 전극과 상기 제 2 게이트 배선은 투명한 재질로 구성된 횡전계 방식 액정표시장치용 어레이기판.
  26. 제 23 항에 있어서,
    상기 컬러필터와 상기 화소 전극 및 공통 전극 사이에는 평탄화막이 구성된 횡전계 방식 액정표시장치용 어레이기판.
  27. 제 26 항에 있어서,
    상기 제 1 게이트 배선과 제 2 게이트 배선 사이에는 상기 차단층과 상기 평탄화막이 구성된 횡전계 방식 액정표시장치용 어레이기판.
  28. 제 23 항에 있어서,
    상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 상·하 대칭되는 방향으로 나란히 구성된 횡전계 방식 액정표시장치용 어레이기판.
  29. 제 23 항에 있어서,
    상기 제 1 박막트랜지스터와 제 2 박막트랜지스터는 상기 제 1 및 제 2 게이트 배선의 상측 및 하측에 각각 구비되며 상기 제 1 및 제 2 게이트 배선의 연장방향으로 이격하여 구성된 횡전계 방식 액정표시장치용 어레이기판.
  30. 제 23 항에 있어서,
    상기 제 1 및 제 2 게이트 배선과 평행하게 이격된 영역에 상기 공통 전극과 접촉하는 공통 배선이 구성된 횡전계 방식 액정표시장치용 어레이기판.
KR1020040046888A 2004-06-23 2004-06-23 액정표시장치용 어레이기판과 그 제조방법 KR101012496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040046888A KR101012496B1 (ko) 2004-06-23 2004-06-23 액정표시장치용 어레이기판과 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040046888A KR101012496B1 (ko) 2004-06-23 2004-06-23 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050121812A KR20050121812A (ko) 2005-12-28
KR101012496B1 true KR101012496B1 (ko) 2011-02-10

Family

ID=37293810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040046888A KR101012496B1 (ko) 2004-06-23 2004-06-23 액정표시장치용 어레이기판과 그 제조방법

Country Status (1)

Country Link
KR (1) KR101012496B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101587889B1 (ko) * 2009-01-23 2016-01-25 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR101647130B1 (ko) * 2009-12-18 2016-08-09 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 제조방법
KR101703284B1 (ko) * 2009-12-21 2017-02-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR102004844B1 (ko) * 2013-06-28 2019-07-29 엘지디스플레이 주식회사 고 개구율을 갖는 액정표시장치
KR102280265B1 (ko) * 2014-10-06 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001695A (ko) * 2002-06-28 2004-01-07 엘지.필립스 엘시디 주식회사 액정표시장치와 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040001695A (ko) * 2002-06-28 2004-01-07 엘지.필립스 엘시디 주식회사 액정표시장치와 그 제조방법

Also Published As

Publication number Publication date
KR20050121812A (ko) 2005-12-28

Similar Documents

Publication Publication Date Title
KR100857133B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
US9134583B2 (en) Array substrate for liquid crystal display device, liquid crystal display device and method of fabricating the same
US9335600B2 (en) Liquid crystal display device and method for fabricating the same
US8379177B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US8077265B2 (en) Liquid crystal display panel
KR101269002B1 (ko) 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
KR101246719B1 (ko) 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
EP2682811B1 (en) Array substrate for liquid crystal display device and method for fabricating the same
KR100870701B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20060041746A (ko) 씨오티 구조 액정표시장치용 어레이 기판 제조방법
JP4787147B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
KR101056012B1 (ko) 액정표시장치 및 그 제조방법
KR20040050237A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101799032B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR101012496B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
JP2009151285A (ja) 液晶表示装置及びその製造方法
KR20080060889A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100930918B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100835171B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20060038148A (ko) 액정표시장치 및 그 제조방법
KR20070063967A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee