JP4787147B2 - 液晶表示装置用アレイ基板及びその製造方法 - Google Patents

液晶表示装置用アレイ基板及びその製造方法 Download PDF

Info

Publication number
JP4787147B2
JP4787147B2 JP2006347557A JP2006347557A JP4787147B2 JP 4787147 B2 JP4787147 B2 JP 4787147B2 JP 2006347557 A JP2006347557 A JP 2006347557A JP 2006347557 A JP2006347557 A JP 2006347557A JP 4787147 B2 JP4787147 B2 JP 4787147B2
Authority
JP
Japan
Prior art keywords
wiring
gate
forming
buffer pattern
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006347557A
Other languages
English (en)
Other versions
JP2007310351A (ja
Inventor
ムヒョン ソン
ソンジン ホン
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2007310351A publication Critical patent/JP2007310351A/ja
Application granted granted Critical
Publication of JP4787147B2 publication Critical patent/JP4787147B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/07—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 buffer layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、液晶表示装置に係り、特に、上部の金属配線の下部に位置して、上部の金属配線と交差する下部の金属配線の段差による上部の金属配線の断線を防ぐ液晶表示装置用アレイ基板及びその製造方法に関する。
一般な液晶表示装置は、合着された二つの基板間に位置した液晶の光学的異方性と複屈折特性を利用して画像を表現する薄型の表示装置である。
以下、図を参照して、液晶表示装置の一般な構成を説明する。
図１は、従来による液晶表示装置の概略的な断面図である。
図１に示したように、液晶表示装置１１は、相互に向かい合って離隔されるように位置する上部基板５及び下部基板２２と、上部基板５及び下部基板２２間に位置する液晶層１４を含む。ここで、上部基板５及び下部基板２２は、画素電極Ｐを含む。特に、上部基板５の画素領域Ｐと下部基板２２の画素領域Ｐは、相互に対応する。
上部基板５の内部面には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のサブカラーフィルター７ａ、７ｂ、７ｃを含むカラーフィルター層７が形成されて、ブラックマトリックス６は、カラーフィルター層７上に位置する。ここで、赤色、緑色、青色のサブカラーフィルター７ａ、７ｂ、７ｃ各々は、画素領域Ｐに位置して、ブラックマトリックス６は、赤色、緑色、青色のサブカラーフィルター７ａ、７ｂ、７ｃ間の非画素領域(図示せず)に形成される。また、共通電極は、ブラックマトリックス６とカラーフィルター層７上に形成される。
ゲート配線１２は、下部基板２２の内部面に形成される。データ配線２４は、ゲート配線１２の上部に形成されて、画素領域Ｐを定義するためにゲート配線１２と交差する。
薄膜トランジスタＴは、ゲート配線１２及びデータ配線２４に連結される。薄膜トランジスタＴは、ゲート配線１２及びデータ配線２４の交差地点に隣接して、薄膜トランジスタＴは、ゲート電極３０、半導体層３２、ソース電極３４及びドレイン電極３６を含む。また、画素電極１７は、画素領域Ｐで薄膜トランジスタＴに連結される。
前述した構成において、液晶層１４は、上部基板５と下部基板２２間に位置して、表面がラビング処理された配向膜(図示せず)によって初期配列される。
図面には示してないが、上部基板５と下部基板２２間には、二つの基板間のギャップを維持するためのコラム(column)スペーサー(図示せず)が多数構成される。
また、画素電極１７と共通電極１８間に電圧を印加すると、縦方向に電場が発生して、この電場によって液晶１４が駆動する。これによって、異なる光の透過率によって画像を表現することができる。
前述したような構成の液晶表示装置は、特に、アレイ基板を製作する時、工程上の不良がよく発生する。
その理由は、アレイ基板は、多数のマスク工程によって製作され、その程度の不良発生率が大きいために、特に、配線間の交差部分では、上部メタル配線が断線される問題がよく発生する。
これを以下に図を参照して説明する。
図２は、従来技術による一つの画素領域を基準にしたアレイ基板の概略的な平面図である。
図２に示したように、一般な液晶表示装置用アレイ基板ＡＳは、透明な絶縁基板５０の一面にスイッチング素子である薄膜トランジスタＴ、ゲート配線５２、データ配線６２と画素電極６４が形成される。より詳しくは、基板ＡＳは、画像を表示する最小単位である多数の画素領域Ｐがマトリックス状に配列され、各画素領域Ｐごとに薄膜トランジスタＴが構成される。
また、薄膜トランジスタＴごとに信号を印加するために、多数のゲート配線５２とデータ配線６２が構成される。
ところが、工程上、薄膜トランジスタＴとゲート配線５２及びデータ配線６２は、同一な工程によって製作されて、必然に各層が積層する形態で構成される。
相互に異なる信号を薄膜トランジスタＴに伝達するゲート配線５２とデータ配線６２は、同一層に構成できず、別途の層に絶縁膜を間に構成して、各々画素領域Ｐの一側と他側に位置して信号を受け、両配線５２、６２は、交差する部分が存在する。
このような交差部で、下部のゲート配線５２の段差によって上部のデータ配線６２が断線される不良がよく発生する。
以下、図３と図４を参照して説明する。
図３は、図２のＩＩＩ領域の拡大平面図であって、図４は、図３のＩＶ−ＩＶ線に沿って切断した概略的な断面図である。
図３と図４に示したように、第１方向にゲート配線５２が構成されて、ゲート配線５２と交差される第２方向にゲート絶縁膜(図示せず)を間にデータ配線６２が構成される。
一般的に、ゲート配線５２は、大体２,０００〜３,０００Åの厚さを有して、ゲート配線５２の上部に位置するデータ配線６２は、前述した厚さ値を有するゲート配線５２で側面の段差を有する。ゲート絶縁膜は、シリコーン窒化膜ＳｉＮＸまたはシリコーン酸化膜ＳｉＯＸで、一般に構成されて、大体、３,０００〜４,０００Åの厚さを有するために、ゲート絶縁膜は、ゲート配線５２での段差を補償することができない。その結果、ゲート配線５２及びデータ配線６２の交差部ＩＩＩで、データ配線６２は、ゲート配線５２での段差に沿って形成される。
すなわち、データ配線６２は、ゲート配線５２での側面の段差部ＳＰに沿って形成されるために、データ配線６２は、蒸着不良またはこれと類似の不良に起因して側面の段差部ＳＰで簡単に断線される。さらに、データ配線６２をエッチングするためのエッチング液は、側面の段差部ＳＰで凹部分に溜まることもある。その結果、凹部分で、データ配線６２は、エッチングされ過ぎて、データ配線６２は、断線されることがある。
このように、両配線５２、６２が交差する部分で発生する断線の不良は、製品の生産性を低下すると同時に費用を無駄にする問題になる。
本発明は、前述したような問題を解決するために案出されており、二つの配線が交差する部分で断線の不良が発生しないようにし、製品の生産収率を改善して、費用を節減することを目的とする。
前述した目的を達成するために、本発明の第１特徴は、基板上に形成されたゲート配線と、前記ゲート配線と交差され画素領域を定義するデータ配線と、前記ゲート配線とデータ配線との間に位置する絶縁層と、前記ゲート配線とデータ配線との交差地点に隣接するように形成されたスイッチング素子と、前記スイッチング素子に連結されて、前記画素領域に位置する画素電極と、前記ゲート配線及びデータ配線のいずれかの第１側面に位置して、前記ゲート配線及びデータ配線のいずれかと重なって、前記ゲート配線及びデータ配線のいずれかと同一層に配置される第１バッファパターンとを含むことを特徴とする液晶表示装置用アレイ基板を提供する。
前記第１側面と向かい合う前記ゲート配線及びデータ配線のうち、いずれかの第２側面に位置して、前記ゲート配線及びデータ配線のいずれかと重なる第２バッファパターンをさらに含み、前記第１、第２バッファパターンは、前記ゲート配線及びデータ配線のいずれかと同一層に配置される。
前記第１バッファパターンは、前記ゲート配線及びデータ配線のうち、いずれかから離隔され、平行なバー(bar)状であって、前記第２バッファパターンは、前記ゲート配線及びデータ配線のうち、いずれかから延長される。
前記第２バッファパターンは、前記スイッチング素子と前記第１バッファパターンよりさらに近いことを特徴にする。
前記第２バッファパターンは、四角形状または三角形状のいずれかである。
前記第１、第２バッファパターンと前記ゲート配線及びデータ配線のいずれかは、実質的に同一平面上にある。
前記第１、第２バッファパターンと前記ゲート配線及びデータ配線のいずれかは、実質的に同一物質であって、前記第１バッファパターンは、前記ゲート配線及びデータ配線のいずれかの前記第１側面から延長されて、前記第２バッファパターンは、前記ゲート配線の前記第２側面から延長される。
前記第１、第２バッファパターンは、前記ゲート配線及びデータ配線のいずれかの中央部を基準に、対称に配置される。
本発明の第２特徴は、基板上に、ゲート配線及びデータ配線と、前記ゲート配線及びデータ配線のいずれかの第１側面に形成される第１バッファパターンを形成する段階と、前記ゲート配線、前記データ配線、前記第１バッファパターン上に絶縁膜を形成する段階と、前記絶縁層上に、前記ゲート配線及びデータ配線のいずれかと交差され画素領域を定義して、前記第１バッファパターンと重なる前記ゲート配線及びデータ配線のいずれかを形成する段階と、前記ゲート配線及びデータ配線に連結されて、前記ゲート配線及びデータ配線に隣接したスイッチング素子を形成する段階と、前記スイッチング素子に連結されて、前記画素領域に配置される画素電極を形成する段階とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法を提供する。
前記第１側面と向かい合う位置に、前記ゲート配線及びデータ配線のいずれかの第２側面に位置する第２バッファパターンを形成して、前記ゲート配線及びデータ配線のいずれかは、前記第２バッファパターンと重なるにおいて、前記絶縁層を形成する段階は、前記第２バッファパターン上に前記絶縁層を形成する段階を含み、前記ゲート配線及びデータ配線のいずれかを形成する段階、前記第１バッファパターンを形成する段階、前記第２バッファパターンを形成する段階は、前記ゲート配線及びデータ配線のいずれかから離隔され、平行なバー状であって、前記第１バッファパターンを形成する段階と、前記ゲート配線及びデータ配線のいずれかから延長された前記第２バッファパターンを形成する段階とを含む。
また、前記ゲート配線及びデータ配線のいずれかを形成する段階、前記第１バッファパターンを形成する段階、前記第２バッファパターンを形成する段階は、四角形状及び三角形状のいずれかである前記第２バッファパターンを形成する段階を含み、実質的に同一平面上に位置する前記第１、第２バッファパターンと前記ゲート配線及びデータ配線のいずれかを形成する段階を含む。
さらに、前記ゲート配線及びデータ配線のいずれかを形成する段階、前記第１バッファパターンを形成する段階、前記第２バッファパターンを形成する段階は、実質的に同一物質で構成された前記第１、第２バッファパターンと前記ゲート配線及びデータ配線のいずれかを形成する段階を含む。
前記ゲート配線及びデータ配線のいずれかを形成する段階、前記第１バッファパターンを形成する段階、前記第２バッファパターンを形成する段階は、前記ゲート配線及びデータ配線のいずれかの前記第１側面から延長された前記第１バッファパターンを形成する段階と、前記ゲート配線及びデータ配線のいずれかの前記第２側面から延長された前記第２バッファパターンを形成する段階とを含み、前記ゲート配線及びデータ配線のいずれかの中央部に対称に位置する前記第１、第２バッファパターンを形成する段階を含む。
本発明の第３特徴は、基板上に位置する第１配線と、前記第１配線上に位置する絶縁層と、前記絶縁層上に位置して、前記第１配線と交差する第２配線と、前記第１配線の第１側面に位置して、前記第２配線と重なる第１バッファパターンとを含む表示装置の交差配線の構造を提供する。
前記第１側面と向かい合う前記第１配線の第２側面に位置して、前記第２配線と重なる第２バッファパターンをさらに含み、前記第１、第２バッファパターンは、前記第１配線と同一層に配置されて、前記第１、第２バッファパターンと前記第１配線は、実質的に同一平面上に位置する。
前記第１、第２バッファパターンと前記第１配線は、実質的に同一物質で構成される。
前記第１バッファパターンは、前記第１配線に平行であって、一定間隔離隔されたバー状である。
前記第２バッファパターンは、前記第１配線から延長されて、前記第２バッファパターンは、四角形状及び三角形状のいずれかである。
前記第１バッファパターンは、前記第１配線の前記第１側面から延長されて、前記第２バッファパターンは、前記第１配線の前記第２側面から延長される。
前記第１、第２バッファパターンは、前記第２配線の中心部を基準に、対称に配置される。
以下、添付した図を参照して、本発明による望ましい実施例を説明する。
本発明は、第１及び第２バッファパターンによってデータ配線の断線を防いで液晶パネルの不良率を低下させる。
従って、生産収率を改善する。
本発明は、二つの配線の交差部に対応して、下部配線に近接して別途の段差緩和の手段であるバッファパターンを構成することを特徴とする。
図５は、本発明の第１実施例によるバッファパターンを含むアレイ基板の二つの金属配線の交差部の概略的な平面図であって、図６は、本発明の第２実施例によるバッファパターンを含むアレイ基板の二つの金属配線の交差部の概略的な平面図である。
図５に示したように、第１金属配線１０２は、第１方向に沿って形成されて、第２金属配線１１０は、第１方向と交差される第２方向に沿って形成される。
図面に示してはないが、絶縁層は、第１金属配線１０２及び第２金属配線１１０間に位置する。さらに、第１バッファパターン１０６、第２バッファパターン１０８は、第１金属配線１０２と同一層に形成される。
ここで、第１バッファパターン１０６は、第１金属配線１０２と離隔されたバー形状であって、第１方向に沿って形成される。第２バッファパターン１０８は、第１金属配線１０２から延長される。例えば、第２バッファパターン１０８は、四角形状である。特に、第２バッファパターン１０８の大きさは、第２バッファパターン１０８の主要領域が第２金属配線１１０によって遮られる範囲から選択される。
また、図６に示したように、第１バッファパターン１５２、第２バッファパターン１５４は、第２金属配線１６０と重なるように第２方向に沿って第１金属配線１５０から延長される。例えば、第１バッファパターン１５２は、三角形状であって、第２バッファパターン１５４は、四角形状である。
また、第１バッファパターン１５２、第２バッファパターン１５４は、第２金属配線１６０の中央部を中心に対称に配置される。しかし、第１金属配線１５０の段差を縮めるために、第１金属配線１５０、第２金属配線１６０は、第２金属配線１６０が第１バッファパターン１５２、第２バッファパターン１５４を覆う範囲内で他の位置に配置されることがある。すなわち、第１バッファパターン１５０、第２バッファパターン１６０各々は、第１金属配線１５０での段差を縮めるために、多様な形態から選択されることができる。また、二つのバッファパターンが上記実施例等で利用されたが、数個のバッファパターンが段差を縮めるために利用されることがある。例えば、単一バッファパターンは、第２金属配線１６０のいずれかの側面に利用されたり、二つのバッファパターンが第２金属配線１６０の一側面または両側面に利用されたりする。
ところが、本発明によるバッファパターンは、第１金属配線、第２金属配線が交差される領域で、第２金属配線の方向に第１金属配線が有する両側面に位置するのが本発明の效果を得るには、最も適切である。
また、第１バッファパターン１０６及び第２バッファパターン１０８による屈曲は、エッチング溶液が１ヶ所に溜まるのを防ぐために、エッチング液による配線の断線を防ぐ。
以下、前述したバッファパターンを備えるアレイ基板の構成を説明する。
図７は、本発明の第１実施例による一つの画素領域を基準に、第１、第２バッファパターンを含む液晶表示装置用アレイ基板の概略的な平面図であって、図８は、本発明の第２実施例による一つの画素領域を基準に、第１、第２バッファパターンを含む液晶表示装置用アレイ基板の概略的な平面図である。
図７と図８に示したように、基板上にゲート配線２０２が第１方向に形成される。データ配線２２０は、画素領域Ｐを定義するために、第１方向と交差する第２方向に沿って形成される。図面には示してないが、ゲート絶縁膜は、ゲート配線２０２及びデータ配線２２０間に介される。また、ゲート電極２０４、半導体層２１４、ソース電極２１６、ドレイン電極２１８を含む薄膜トランジスタＴは、ゲート配線２０２及びデータ配線２２０の交差地点に隣接する。画素領域Ｐで、薄膜トランジスタＴに連結され画素電極２２６が形成される。さらに、第１バッファパターン、第２バッファパターン(図７の２０６、２０８または図８の３０６、３０８)は、ゲート配線２０２と同一層に形成される。
図７において、第１バッファパターン２０６は、第１方向と平行な方向に沿ってゲート配線２０２と離隔されたバー状である。第２バッファパターン２０８は、第２バッファパターン２０８がデータ配線２２０と重なるように第２方向に沿ってゲート配線２０２から延長される。
また、図８において、第１バッファパターン３０６、第２バッファパターン３０８は、ゲート配線２０２から延長される。ここで、第１バッファパターン３０６、第２バッファパターン３０８各々は、相互に向かい合う方向に沿って延長される。特に、第１バッファパターン３０６は、三角形状であって、第２バッファパターン３０８は、四角形状である。しかし、第１バッファパターン３０６、第２バッファパターン３０８の形状は、他の形状にも変形できる。
以下、工程図面を参照して、本発明による液晶表示装置用アレイ基板の製造工程を説明する。
図９Ａ、図９Ｂ、図９Ｃ及び図９Ｄは、本発明の一実施例の製造工程による図７のＩＸ−ＩＸ線に沿って切断した液晶表示装置用アレイ基板の概略的な断面図であって、図１０Ａ、図１０Ｂ、図１０Ｃ及び図１０Ｄは、本発明の一実施例の製造工程による図７のＸ−Ｘ線に沿って切断した液晶表示装置用アレイ基板の概略的な断面図である。
図９Ａ、図１０Ａに示したように、基板２００に画素領域Ｐとスイッチング領域Ｓを定義して、画素領域Ｐとスイッチング領域Ｓが定義された基板１００上に、導電性金属を蒸着して第１マスク工程によってパターンし、一方向に延長されて、相互に平行に離隔された多数のゲート配線２０２と、ゲート配線２０２の一部またはこれから突出された形状のゲート電極２０４をスイッチング領域Ｓに形成する。
この時、ゲート配線２０２の一側と平行な方向に近接して離隔された領域にバー状の第１バッファパターン２０６を構成して、第１バッファパターン２０８に対向するゲート配線２０２の他側から突出延長された第２バッファパターン２０８を構成する。
第１バッファパターン２０６及び第２バッファパターン２０８は、ゲート配線２０２の一側と他側から、これとは垂直な方向に全て突出された形状で形成でき、これは、以後形成されるデータ配線(図示せず)と交差する領域Ｄに位置する。
尚、突出形状の第２バッファパターン２０８は、四角形状または三角形状で構成することができて、以外の多様な形状で構成することができる。
導電性金属でアルミニウムＡｌ、アルミニウム合金ＡｌＮｄ、クロムＣｒ、タングステンＷ、モリブデンＭｏ、チタンＴｉ等がある。
ゲート配線２０２及びゲート電極２０４と、第１バッファパターン２０６及び第２バッファパターン２０８を形成した基板２００全面に、窒化シリコーンＳｉＮＸと酸化シリコーンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つまたは一つ以上の物質を蒸着してゲート絶縁膜２１０を形成する。
図９Ｂ、図１０Ｂに示したように、ゲート絶縁膜２１０が形成された基板２００全面に、純粋非晶質シリコーン(ａ-Ｓｉ：Ｈ)と不純物非晶質シリコーン(ｎ+ａ-Ｓｉ：Ｈ)を順に蒸着してパターニングし、ゲート電極２０４に対応するゲート絶縁膜２１０の上部にアクティブ層２１４ａとオーミックコンタクト層２１４ｂを形成する。アクティブ層２１４ａとオーミックコンタクト層２１４ｂは、半導体層２１４を構成する。
オーミックコンタクト層２１４ｂが形成された基板２００全面に、前述した導電性金属グループのうちから選択された一つまたはそれ以上の物質を蒸着してパターニングし、オーミックコンタクト層２１４ｂの上部に離隔されたソース電極２１６とドレイン電極２１８を形成して、ソース電極２１６に連結されゲート配線２０２と交差する方向に延長されたデータ配線２２０を形成する。
この時、データ配線２２０は、ゲート配線２０２だけではなく、第１バッファパターン２０６及び第２バッファパターン２０８の上部にも延長構成される。
図９Ｃ、図１０Ｃに示したように、ソース電極２１６及びドレイン電極２１８が形成された基板２００全面に、窒化シリコーンＳｉＮＸと酸化シリコーンＳｉＯ２を含む無機絶縁物質グループのうちから選択された一つ、または場合によってはベンゾシクロブテンＢＣＢとアクリル系樹脂を含む無機絶縁物質グループのうちから選択された一つまたはそれ以上の物質を塗布して保護膜２２２を形成する。
保護膜２２２をパターニングして、ドレイン電極２１８の一部を露出するドレインコンタクトホール２２４を形成する。
図９Ｄ、図１０Ｄに示したように、保護膜２２２が形成された基板２００全面に、インジウムースズーオキサイドＩＴＯとインジウムージンクーオキサイドＩＺＯを含む透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、ドレイン電極２１８と接触しながら画素領域Ｐに形成された画素電極２２６を形成する。
前述した工程によって、データ配線２２０と交差するゲート配線２０２の一側と他側に第１バッファパターン２０６と第２バッファパターン２０８を構成して、データ配線２２０の断線を最小化することができる。
ところが、本発明は、前述した実施例に限られるのではなく、本発明の趣旨に反しない限度内で、多様に変更して実施できる。
一例として、本実施例等では、ゲート配線の段差によるデータ配線の断線の不良を防ぐために、ボトムゲートタイプの薄膜トランジスタ構造を利用しているが、本発明は、どのような交差配線の構造にも適用できる。例えば、本発明は、データ配線の段差によるゲート配線の断線の不良を防ぐ薄膜トランジスタの構造にも適用することができる。このような薄膜トランジスタの構造としてトップゲートタイプの薄膜トランジスタの構造がある。または、下部配線の段差による上部配線の断線の不良を防ぐために、他の交差配線の構造にも適用することができる。
従来技術による液晶表示装置の概略的な断面図である。 従来技術による一つの画素領域を基準にしたアレイ基板の概略的な平面図である。 図２のＩＩＩ領域の拡大平面図である。 図３のＩＶ−ＩＶ線に沿って切断した概略的な断面図である。 本発明の第１実施例によるバッファパターンを含むアレイ基板の二つの金属配線の交差部の概略的な平面図である。 本発明の第２実施例によるバッファパターンを含むアレイ基板の二つの金属配線の交差部の概略的な平面図である。 本発明の第１実施例による一つの画素領域を基準に、第１、第２バッファパターンを含む液晶表示装置用アレイ基板の概略的な平面図である。 本発明の第２実施例による一つの画素領域を基準に、第１、第２バッファパターンを含む液晶表示装置用アレイ基板の概略的な平面図である。 本発明の一実施例の製造工程による図７のＩＸ−ＩＸ線に沿って切断した液晶表示装置用アレイ基板の概略的な断面図である。 図９Ａに続く製造工程を示す断面図である。 図９Ｂに続く製造工程を示す断面図である。 図９Ｃに続く製造工程を示す断面図である。 本発明の一実施例の製造工程による図７のＸ−Ｘ線に沿って切断した液晶表示装置用アレイ基板の概略的な断面図である。 図１０Ａに続く製造工程を示す断面図である。 図１０Ｂに続く製造工程を示す断面図である。 図１０Ｃに続く製造工程を示す断面図である。
符号の説明
２００：基板
２０２：ゲート配線
２０４：ゲート電極
２０６：第１バッファパターン
２０８：第２バッファパターン
２１４：半導体層
２１６：ソース電極
２１８：ドレイン電極
２２０：データ配線
２２６：画素電極
Ｐ：画素領域

Claims (15)

  1. 基板上に形成されたゲート配線と、前記ゲート配線と交差され画素領域を定義するデータ配線と、
    前記ゲート配線とデータ配線との間に位置する絶縁層と、
    前記ゲート配線とデータ配線との交差地点に隣接するように形成されたスイッチング素子と、
    前記スイッチング素子に連結されて、前記画素領域に位置する画素電極と、
    前記ゲート配線及びデータ配線のいずれかの第１側面と平行な方向に近接して、前記ゲート配線及びデータ配線のいずれかの内の上層側の配線と重なって、前記ゲート配線及びデータ配線のいずれかの内の下層側の配線と同一層に配置される第１バッファパターンとを含み、
    前記第１バッファパターンは、前記交差地点の外側から所定の距離離隔された領域に前記上層側の配線と交差するように形成されたバー状であることを特徴とする液晶表示装置用アレイ基板。
  2. 前記第１側面と向かい合う前記ゲート配線及びデータ配線のうちいずれかの第２側面に位置して、前記ゲート配線及びデータ配線のいずれかの内の上層側の配線と重なる第２バッファパターンをさらに含み、前記第１、第２バッファパターンは、前記ゲート配線及びデータ配線のいずれかの内の下層側の配線と同一層に配置されることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  3. 前記第２バッファパターンは、前記ゲート配線及びデータ配線のうちいずれかから延長されることを特徴とする請求項２に記載の液晶表示装置用アレイ基板。
  4. 前記第２バッファパターンは、前記スイッチング素子と前記第１バッファパターンよりさらに近いことを特徴とする請求項３に記載の液晶表示装置用アレイ基板。
  5. 前記第２バッファパターンは、四角形状または三角形状のいずれかであることを特徴とする請求項３に記載の液晶表示装置用アレイ基板。
  6. 前記第１、第２バッファパターンと前記ゲート配線及びデータ配線のいずれかは、実質的に同一平面上にあることを特徴とする請求項２に記載の液晶表示装置用アレイ基板。
  7. 前記第１、第２バッファパターンと前記ゲート配線及びデータ配線のいずれかは、実質的に同一物質であることを特徴とする請求項２に記載の液晶表示装置用アレイ基板。
  8. 前記第１、第２バッファパターンは、前記ゲート配線及びデータ配線のいずれかの中央部を基準に、対称に配置されることを特徴とする請求項２に記載の液晶表示装置用アレイ基板。
  9. 基板上に、ゲート配線及びデータ配線の一方と、前記ゲート配線及びデータ配線の一方の第１側面と平行な方向に近接して、前記ゲート配線及びデータ配線の交差地点の外側から所定の距離離隔された領域にゲート配線及びデータ配線の他方の配線と交差するように形成されたバー状である第１バッファパターンを形成する段階と、
    前記ゲート配線及び前記データ配線の一方並びに前記第１バッファパターン上に絶縁層を形成する段階と、
    前記絶縁層上に、前記ゲート配線及びデータ配線の一方と交差して画素領域を定義し、前記第１バッファパターンと重なる前記ゲート配線及びデータ配線の他方を形成する段階と、
    前記ゲート配線及びデータ配線に連結されて、前記ゲート配線及びデータ配線に隣接したスイッチング素子を形成する段階と、
    前記スイッチング素子に連結されて、前記画素領域に配置される画素電極を形成する段階とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
  10. 前記絶縁層を形成する段階は、前記第１側面と向かい合う位置に、前記ゲート配線及びデータ配線の一方の第２側面に位置する第２バッファパターンを形成して、前記ゲート配線及びデータ配線の他方は、前記第２バッファパターンと重なる領域において、前記第２バッファパターン上に前記絶縁層を形成する段階を含むことを特徴とする請求項９に記載の液晶表示装置用アレイ基板の製造方法。
  11. 前記ゲート配線及びデータ配線の一方を形成する段階、前記第１バッファパターンを形成する段階、前記第２バッファパターンを形成する段階は、前記ゲート配線及びデータ配線の一方から延長された前記第２バッファパターンを形成する段階を含むことを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
  12. 前記ゲート配線及びデータ配線の一方を形成する段階、前記第１バッファパターンを形成する段階、前記第２バッファパターンを形成する段階は、四角形状及び三角形状のいずれかである前記第２バッファパターンを形成する段階を含むことを特徴とする請求項１１に記載の液晶表示装置用アレイ基板の製造方法。
  13. 前記ゲート配線及びデータ配線の一方を形成する段階、前記第１バッファパターンを形成する段階、前記第２バッファパターンを形成する段階は、実質的に同一平面上に位置する前記第１、第２バッファパターンと前記ゲート配線及びデータ配線の一方を形成する段階を含むことを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
  14. 前記ゲート配線及びデータ配線の一方を形成する段階、前記第１バッファパターンを形成する段階、前記第２バッファパターンを形成する段階は、実質的に同一物質で構成された前記第１、第２バッファパターンと前記ゲート配線及びデータ配線の一方を形成する段階を含むことを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
  15. 前記ゲート配線及びデータ配線の一方を形成する段階、前記第１バッファパターンを形成する段階、前記第２バッファパターンを形成する段階は、前記ゲート配線及びデータ配線の他方の中央部に対称に位置する前記第１、第２バッファパターンを形成する段階を含むことを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
JP2006347557A 2006-05-18 2006-12-25 液晶表示装置用アレイ基板及びその製造方法 Active JP4787147B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0044525 2006-05-18
KR1020060044525A KR101234138B1 (ko) 2006-05-18 2006-05-18 액정표시장치용 어레이기판과 그 제조방법

Publications (2)

Publication Number Publication Date
JP2007310351A JP2007310351A (ja) 2007-11-29
JP4787147B2 true JP4787147B2 (ja) 2011-10-05

Family

ID=37547230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347557A Active JP4787147B2 (ja) 2006-05-18 2006-12-25 液晶表示装置用アレイ基板及びその製造方法

Country Status (8)

Country Link
US (1) US7995157B2 (ja)
JP (1) JP4787147B2 (ja)
KR (1) KR101234138B1 (ja)
CN (1) CN100498486C (ja)
DE (1) DE102006057081B4 (ja)
FR (1) FR2901371B1 (ja)
GB (1) GB2438238B (ja)
TW (1) TWI350419B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005289809A (ja) * 2001-10-24 2005-10-20 Vlaams Interuniversitair Inst Voor Biotechnologie Vzw (Vib Vzw) 突然変異重鎖抗体
DE102008030725B4 (de) * 2008-07-01 2013-10-17 Deutsche Cell Gmbh Verfahren zur Herstellung einer Kontakt-Struktur mittels einer Galvanikmaske
WO2012133157A1 (ja) * 2011-03-30 2012-10-04 シャープ株式会社 液晶パネル用アレイ基板および液晶パネル
JP6490372B2 (ja) * 2014-09-17 2019-03-27 三菱電機株式会社 タッチスクリーン、タッチパネル、表示装置および電子機器
CN104460150B (zh) * 2014-12-09 2018-09-04 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及该阵列基板的制造方法
KR102378551B1 (ko) * 2015-06-25 2022-03-25 삼성디스플레이 주식회사 표시 장치
KR102567713B1 (ko) * 2016-03-24 2023-08-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN107230661B (zh) * 2017-05-31 2020-06-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US11469258B2 (en) 2017-05-31 2022-10-11 Beijing Boe Technology Development Co., Ltd. Display panel and display device
CN111697008B (zh) * 2020-06-22 2023-07-14 成都京东方显示科技有限公司 阵列基板及阵列基板制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2938558B2 (ja) 1990-11-19 1999-08-23 株式会社東芝 アクティブマトリックス型液晶表示装置
KR0120399Y1 (ko) * 1993-12-15 1998-07-15 구자홍 액정표시장치
JPH0862626A (ja) 1994-08-16 1996-03-08 Hitachi Ltd 液晶表示基板
JPH095786A (ja) * 1995-06-21 1997-01-10 Advanced Display:Kk Ｔｆｔアレイ基板並びにこれを用いた液晶表示装置およびｔｆｔアレイ基板の製造方法
JPH08330592A (ja) 1995-05-31 1996-12-13 Nec Corp 薄膜トランジスタおよび液晶表示装置
US5652533A (en) * 1995-10-19 1997-07-29 National Semiconductor Corporation Circuit for generating sampling signals at closely spaced time intervals
KR100192373B1 (ko) 1996-01-15 1999-06-15 구자홍 액정표시장치의 구조
KR100628680B1 (ko) * 1999-12-17 2006-09-27 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판
TWI255935B (en) * 2000-09-13 2006-06-01 Chi Mei Optoelectronics Corp Method to manufacture address line of flat-panel display having repairing layer, and structure thereof
JP2005164854A (ja) * 2003-12-01 2005-06-23 Nec Lcd Technologies Ltd 液晶表示装置
US7193664B2 (en) 2004-10-08 2007-03-20 Chunghwa Picture Tubes, Ltd. Pixel structure and method of repairing the same

Also Published As

Publication number Publication date
CN100498486C (zh) 2009-06-10
US20070268422A1 (en) 2007-11-22
KR20070111580A (ko) 2007-11-22
GB2438238A (en) 2007-11-21
GB0621872D0 (en) 2006-12-13
TW200743883A (en) 2007-12-01
US7995157B2 (en) 2011-08-09
KR101234138B1 (ko) 2013-02-18
DE102006057081B4 (de) 2009-05-14
GB2438238B (en) 2009-07-22
JP2007310351A (ja) 2007-11-29
TWI350419B (en) 2011-10-11
FR2901371A1 (fr) 2007-11-23
DE102006057081A1 (de) 2007-11-22
CN101075048A (zh) 2007-11-21
FR2901371B1 (fr) 2013-08-16

Similar Documents

Publication Publication Date Title
JP4787147B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
JP4266793B2 (ja) 液晶表示装置用アレイ基板
US9335600B2 (en) Liquid crystal display device and method for fabricating the same
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7118947B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
JP5161454B2 (ja) 横電界方式の液晶表示装置用アレイ基板及びその製造方法
KR101255782B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
JP2006018276A (ja) 液晶表示装置及びその製造方法
JP2006259134A (ja) 液晶表示装置及びその製造方法
KR20070070726A (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20040050237A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101197221B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR100482167B1 (ko) 액정표시장치및그제조방법
JP4112672B2 (ja) 表示装置用アレイ基板及びその製造方法
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101127217B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20080073573A (ko) 액정패널과 이의 제조방법
KR101154243B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR101012496B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20080051366A (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101142886B1 (ko) 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
KR20060038148A (ko) 액정표시장치 및 그 제조방법
KR100482343B1 (ko) 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법
KR101102425B1 (ko) 에프에프에스 방식 액정표시장치용 어레이 기판과 그제조방법
KR20040061601A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110714

R150 Certificate of patent or registration of utility model

Ref document number: 4787147

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250