CN113467138B - 阵列基板及其制备方法、显示组件及显示装置 - Google Patents

阵列基板及其制备方法、显示组件及显示装置 Download PDF

Info

Publication number
CN113467138B
CN113467138B CN202110820513.7A CN202110820513A CN113467138B CN 113467138 B CN113467138 B CN 113467138B CN 202110820513 A CN202110820513 A CN 202110820513A CN 113467138 B CN113467138 B CN 113467138B
Authority
CN
China
Prior art keywords
electrode
edge
sub
substrate
slits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110820513.7A
Other languages
English (en)
Other versions
CN113467138A (zh
Inventor
王建
段金帅
武晓娟
袁洪亮
孙泽鹏
赵伟
毕谣
王家星
尹晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110820513.7A priority Critical patent/CN113467138B/zh
Publication of CN113467138A publication Critical patent/CN113467138A/zh
Priority to PCT/CN2022/103876 priority patent/WO2023000971A1/zh
Priority to US18/262,678 priority patent/US20240142829A1/en
Application granted granted Critical
Publication of CN113467138B publication Critical patent/CN113467138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开提供了一种阵列基板及其制备方法、显示组件及显示装置，涉及显示技术领域，用于减轻Trace mura，增大亚像素区的开口率。该阵列基板具有多个亚像素区，包括：第一衬底；位于一个亚像素区中的第一电极和第二电极，两者中的至少一者包括多个电极条，每相邻的两个电极条之间具有一狭缝；狭缝包括依次相接的第一端部、直条部和第二端部，第一端部与直条部的相接位置处形成弯角，第二端部为直条部沿其延伸方向凸出形成，其中，直条部包括相互平行的第一边沿和第二边沿，第一端部沿垂直于第一边沿的方向上的平均宽度小于直条部的宽度。

Description

阵列基板及其制备方法、显示组件及显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示组件及显示装置。
背景技术
液晶显示装置(Liquid Crystal Display，简称为LCD)由于具有体积小、功耗低、无辐射、显示分辨率高等特点，已开始大量普及并逐渐成为主流产品。
液晶显示装置可提供驱动电场，液晶显示装置中的液晶分子会在该驱动电场的作用下扭转，从而控制液晶显示装置的出光亮度。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示组件及显示装置，用于减轻Trace mura，增大亚像素区的开口率。
一方面，提供了一种阵列基板，具有多个亚像素区，所述阵列基板包括：第一衬底；设置在所述第一衬底上且位于一个亚像素区中的第一电极和第二电极，所述第一电极和所述第二电极中的至少一者包括多个电极条，所述第一电极和所述第二电极中每相邻的两个电极条之间具有一狭缝；所述狭缝包括依次相接的第一端部、直条部和第二端部，所述第一端部与所述直条部的相接位置处形成弯角，所述第二端部为所述直条部沿其延伸方向凸出形成；其中，所述直条部包括相互平行的第一边沿和第二边沿，所述第一端部沿垂直于所述第一边沿的方向上的平均宽度小于所述直条部的宽度。
在一些实施例中，所述第一端部沿垂直于所述第一边沿的方向上的最大宽度小于所述直条部的宽度。
在一些实施例中，所述第一端部包括相互平行且与所述直条部的所述第一边沿和所述第二边沿分别相接的第三边沿和第四边沿，以及与所述第三边沿和所述第四边沿均相接的第五边沿，其中，所述第三边沿与所述第一边沿之间的夹角为钝角；和/或，所述第二端部包括：第六边沿和第七边沿，所述第六边沿与所述第一边沿位于同一条直线，所述第七边沿与所述第二边沿位于同一条直线上。
在一些实施例中，所述狭缝中，所述第一端部的第五边沿为向远离所述直条部的方向凸出的凸曲线或凸折线。
在一些实施例中，所述一个亚像素区中设置有多个狭缝，所述多个狭缝的直条部相互平行，且所述多个狭缝的第一端部位于各自相接的直条部的同一端。
在一些实施例中，所述一个亚像素区中，所述多个狭缝的第一端部和直条部的相接位置在一条直线上。
在一些实施例中，所述一个亚像素区中，所述多个狭缝的第一端部朝各自相接的直条部的同一侧弯折。
在一些实施例中，所述多个亚像素区排列成多行，行方向平行于所述一个亚像素区中所述多个狭缝的排列方向；同一行的相邻两个亚像素区中，各个狭缝的第一端部朝各自相接的直条部的同一侧弯折。
在一些实施例中，所述多个亚像素区排列成多列，列方向垂直于所述一个亚像素区中所述多个狭缝的排列方向；同一列的相邻两个亚像素区中，其中一个亚像素区中多个狭缝的第一端部和另一个亚像素区中多个狭缝的第二端部相互靠近。
在一些实施例中，所述多个亚像素区排列成多列，列方向垂直于所述一个亚像素区中所述多个狭缝的排列方向；同一列的相邻两个亚像素区中，其中一个亚像素区中多个狭缝的第一边沿所在直线由所述列方向顺时针旋转一锐角得到，另一个亚像素区中多个狭缝的第一边沿所在直线由所述列方向逆时针旋转一锐角得到。
在一些实施例中，所述阵列基板还包括：多条第一信号线和多条第二信号线，所述多条第一信号线和所述多条第二信号线被配置为限定所述多个亚像素区；所述一亚像素区中，所述多个狭缝的直条部的第一边沿平行于一条第一信号线中用于限定所述亚像素区的部分。
在一些实施例中，所述第二信号线为直线；一第一信号线包括：交替设置的多条第一线段和多条第二线段，所述第一线段和所述第二线段的延伸方向不同，所述第一信号线中任意相邻的一第一线段和一第二线段关于设置在所述第一线段和所述第二线段之间的一第二信号线成轴对称。
在一些实施例中，所述第一信号线为数据线，所述第二信号线为栅线。
另一方面，提供了一种显示组件，包括如上述任一实施例中所述的阵列基板；还包括黑矩阵，所述黑矩阵设置在所述阵列基板的第一电极和第二电极远离第一衬底的一侧，所述黑矩阵在所述第一衬底上的正投影覆盖所述阵列基板中一个狭缝包含的第一端部在所述第一衬底上的正投影的至少部分，并覆盖所述狭缝包含的第二端部在所述第一衬底上的正投影。
在一些实施例中，所述黑矩阵在所述第一衬底上的正投影覆盖所述阵列基板中一个狭缝包含的第一端部在所述第一衬底上的正投影，且所述黑矩阵的边沿中的一部分与至少一个狭缝中第一端部和直条部的分界线齐平。
在一些实施例中，所述黑矩阵对一第二端部的遮盖深度不小于2μm。
在一些实施例中，所述的显示组件还包括：至少一个隔垫物，所述隔垫物设置在所述第一电极和所述第二电极远离所述第一衬底的一侧；所述黑矩阵在所述第一衬底上的正投影覆盖一隔垫物在所述第一衬底上的正投影。
在一些实施例中，所述黑矩阵的边沿在所述第一衬底上的正投影与一隔垫物在所述第一衬底上的正投影的边沿之间的距离不小于4μm。
又一方面，提供了一种显示装置，包括如上述任一实施例中所述的显示组件。
再一方面，提供了一种阵列基板的制备方法，所述阵列基板具有多个亚像素区，所述阵列基板的制备方法包括：在第一衬底上形成位于一个亚像素区的第一电极和第二电极，所述第一电极和所述第二电极中的至少一者包括多个相互平行的电极条，所述第一电极和所述第二电极中每相邻的两个电极条之间具有一狭缝；所述狭缝包括依次相接的第一端部、直条部和第二端部，所述第一端部与所述直条部的相接位置处形成弯角，所述第二端部为所述直条部沿其延伸方向凸出形成。
本公开实施例提供的一种具有多个亚像素区的阵列基板，包括设置在第一衬底上且位于一个亚像素区中的第一电极和第二电极，第一电极和第二电极中的至少一者包括多个电极条，多个电极条可形成水平电场以驱动液晶分子旋转，从而使得液晶分子可以对光线进行调制。每相邻的两个电极条之间具有一狭缝，狭缝包括依次相接的第一端部、直条部和第二端部，第一端部与所述直条部的相接位置处形成弯角，第二端部为所述直条部沿其延伸方向凸出形成，其中，直条部包括相互平行的第一边沿和第二边沿，第一端部沿垂直于第一边沿的方向上的平均宽度小于直条部的宽度。直条部对应位置处形成的电场即为使液晶分子旋转以实现图像显示的水平电场，水平电场的方向垂直于第一边沿和第二边沿，设置第一端部沿垂直于第一边沿的方向上的平均宽度小于直条部的宽度，从而在沿垂直于第一边沿的方向上，第一端部对应位置处的水平电场强度大于直条部对应位置处的水平电场强度，能够增强第一端部对应位置处的水平电场对液晶分子排布状态的作用，使液晶分子的排布状态更接近直条部对应位置处液晶分子的排布状态，达到减轻Trace mura的效果。同时在外力按压后，第一端部对应位置处较强的水平电场作用还能使液晶分子能够较快地恢复至初始排列状态，缩短外力按压所导致的Trace mura的存在时间，有利于显示效果的提升。又由于Trace mura的严重程度减轻，Trace mura的分布范围减小，相应的可以减小黑矩阵对Trace mura的遮挡范围，从而能够增大亚像素区的开口率。
此外，本公开实施例提供的显示组件、显示装置以及阵列基板的制备方法，能够实现与上述任一实施例所提供的阵列基板相同的有益效果，在此不再赘述。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为相关技术中像素电极或公共电极的结构图；
图2为根据一些实施例的进行外力按压时液晶分子的排布状态示意图；
图3为根据一些实施例的液晶显示面板的结构图；
图4为根据一些实施例的图3所示的液晶显示面板的俯视结构图；
图5为根据一些实施例的阵列基板的结构图；
图6A为根据另一些实施例的液晶显示面板的结构图；
图6B为根据另一些实施例的液晶显示面板的结构图；
图7为根据另一些实施例的COA基板的结构图；
图8为根据另一些实施例的包括COA基板的液晶显示面板的结构图；
图9为根据一些实施例的第二电极的结构图；
图10为根据一些实施例的图9沿A-A’方向的剖视结构图；
图11为根据一些实施例的第一电极和第二电极的结构图；
图12A为根据一些实施例的图11沿B-B’方向的剖视结构图；
图12B为根据另一些实施例的图11沿B-B’方向的剖视结构图；
图13为根据一些实施例的图9中第一端部和直条部的结构图；
图14为根据另一些实施例的第二电极的结构图；
图15为根据一些实施例的阵列基板的结构图；
图16为相关技术中公共电极的结构图；
图17为根据一些实施例的阵列基板和隔垫物以及黑矩阵的结构图；
图18为根据另一些实施例的液晶显示面板的结构图；
图19为根据一些实施例的阵列基板的制备方法流程图；
图20为根据一些实施例的阵列基板的制备方法工艺流程图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
在本公开的描述中，需要理解的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。
本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
如本文所使用的那样，“约”、“大致”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。
如本文所使用的那样，“平行”、“垂直”、“相等”包括所阐述的情况以及与所阐述的情况相近似的情况，该相近似的情况的范围处于可接受偏差范围内，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。例如，“平行”包括绝对平行和近似平行，其中近似平行的可接受偏差范围例如可以是5°以内偏差；“垂直”包括绝对垂直和近似垂直，其中近似垂直的可接受偏差范围例如也可以是5°以内偏差。“相等”包括绝对相等和近似相等，其中近似相等的可接受偏差范围内例如可以是相等的两者之间的差值小于或等于其中任一者的5％。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
液晶显示装置一般通过像素电极和公共电极形成驱动电场以实现液晶分子的扭转。为了进一步提高液晶显示装置的显示效果，实现更高的液晶工作效率以及透光效率，AD-SDS(Advanced-Super Dimensional Switching，高级超维场开关)技术被广泛应用于液晶显示装置中。通常AD-SDS型液晶显示装置的像素电极和公共电极中一者是带有狭缝的。例如，像素电极具有狭缝，此时该AD-SDS型液晶显示装置通过同一平面内像素电极边缘所产生的平行电场以及像素电极与公共电极间产生的纵向电场形成多维电场，使液晶层中像素电极间(即像素电极的狭缝正上方)、像素电极正上方所有取向的液晶分子都能够产生旋转，从而提高了平面取向系液晶工作效率并增大了透光效率。其中，对公共电极和像素电极的相对位置不作过多限制，公共电极和像素电极的上下位置可以变换。高级超维场开关技术的应用可以提高液晶显示装置的画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(push Mura)等优点。
示例性地，当液晶显示装置的像素电极如图1所示时，该像素电极具有端部区域01和中间区域02，位于中间区域02处的竖向电极条11会产生X方向(即垂直于竖向电极条的延伸方向)的电场，在X方向电场的作用下使液晶分子旋转，从而使光透过。而位于端部区域01处的横向连接部12则会产生Y方向(即垂直于X方向)的电场。参见图2，在端部区域01由于Y方向电场的存在，导致分布在端部区域01的液晶分子出现与分布在中间区域02的液晶分子所不同的异常排布，产生Trace mura(黑色畴线)。在液晶显示装置受到外界压力的情况下，分布在端部区域01中异常排布的液晶分子会在外力的作用下被推向中间区域02，导致分布在中间区域02中的液晶分子排布受到影响，异常排布的液晶分子的分布范围增大，加重Trace mura。而当外力消除时，液晶分子需要在X方向电场的作用下恢复到初始排列状态，但是由于Y方向电场的阻碍作用，液晶分子恢复初始排列状态较慢或无法恢复，对显示效果造成不良影响。
为了解决上述问题，本公开的一些实施例提供了一种显示装置，被配置为显示图像；例如，可以显示静态图像或动态图像等。示例性地，该显示装置可以是液晶显示面板，也可以是包括液晶显示面板和驱动电路(驱动电路与液晶显示面板耦接，被配置为驱动液晶显示面板显示图像)的产品。由于液晶分子仅对光线进行调制，自身并不能发光，因此为了实现图像显示，示例性地，该产品还可以包括：设置于液晶显示面板的背面(背离显示面的一侧)的背光模组，该背光模组被配置为向液晶显示面板提供背光。对背光模组的类型不作过多限制，例如，可以为侧入式背光模组，也可以为直下式背光模组。
示例性地，上述产品可以是：显示器，电视，广告牌，数码相框，具有显示功能的激光打印机，电话，手机，个人数字助理(Personal Digital Assistant，PDA)，数码相机，便携式摄录机，取景器，导航仪，车用显示装置，拼接显示装置，家电，信息查询设备(如电子政务、银行、医院、电力等部门的业务查询设备)，监视器等。
示例性地，液晶显示面板可以是ADS型的液晶显示面板，或IPS(In Plane Switch，平面转换)型的液晶显示面板。
在一些实施例中，参见图3，液晶显示面板DP可以包括：阵列基板1和对盒基板2，以及封装在阵列基板1和对盒基板2之间的液晶层3。其中，阵列基板1和对盒基板2通过封框胶粘结形成封闭空间，而将液晶层3密封于封闭空间中。封框胶需具备较高的接着强度以及良好的黏结强度，封框胶的材质一般为硅氧树脂(也可称为硅酮树脂，英文名称Silicone)、光固化树脂(也可称为UV硬化树脂，英文名称UV Cureable Resin)、环氧树脂(英文名称Phenolic epoxy resin)和酚醛树脂(英文名称Phenol-formaldehyde resin)等中的一种或多种的混合体。
参见图4，液晶显示面板DP具有多个亚像素区SP，具体可以包括三基色亚像素区，例如红色亚像素区，绿色亚像素区和蓝色亚像素区，不同颜色的亚像素区SP的出光颜色不同。这里的多个亚像素区SP可以是液晶显示面板DP具有的全部亚像素区SP，或者一部分亚像素区SP。多个亚像素区SP可以阵列排布，也可以为其他排布方式，对此不作过多限制。液晶显示面板DP被配置为控制一亚像素区SP(例如多个亚像素区中的每个亚像素区)内的电场强度，以调节液晶层中该亚像素区SP内的液晶分子在相应电场强度下的排列状态，从而调节背光从该亚像素区SP穿过的光线的透过率，即控制了该亚像素区SP的出光亮度，以显示所需的图像。
继续参见图3和图4，阵列基板1被配置为向液晶层中的一亚像素区SP(例如多个亚像素区中的每个亚像素区)内的液晶分子施加电场。与液晶显示面板DP的多个亚像素区SP相对应的，阵列基板1具有多个亚像素区120。
参见图5，阵列基板1包括第一衬底100。第一衬底100可以为刚性衬底基板，该刚性衬底基板例如可以为玻璃衬底基板或PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)衬底基板等。又如，第一衬底100可以为柔性衬底基板。该柔性衬底基板例如可以为PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)衬底基板、PEN(Polyethylenenaphthalate two formic acid glycol ester，聚萘二甲酸乙二醇酯)衬底基板、PI(Polyimide，聚酰亚胺)衬底基板或超薄玻璃等。
参见图5，阵列基板1还包括设置在第一衬底100上且位于一个亚像素区(例如，可以是阵列基板1的多个亚像素区中的每个亚像素区)120中的第一电极130和第二电极140。第一电极130和第二电极140的材料可以是透明导电材料，例如ITO(Indium Tin Oxide，氧化铟锡)、IZO(Indium Zinc Oxide，氧化铟锌)或IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)等。阵列基板1还可以包括：至少一条(例如多条)栅线GL和至少一条(例如多条)数据线DL，以及与一个亚像素区120对应的一个开关管(例如，薄膜晶体管，Thin FilmTransistor，简称为TFT)。一个亚像素区120内的第一电极130和第二电极140之间相互绝缘，其中一者与开关管耦接，这一者称为像素电极，另一者为公共电极。多个亚像素区120内的公共电极可以相互耦接，被配置为被施加公共电压Vcom。该开关管与一条栅线GL和一条数据线DL耦接，被配置为响应于栅线GL传输的扫描信号，将数据线DL传输的数据电压施加至像素电极。不同亚像素区120中的像素电极上施加的数据电压可以单独控制，使得各个亚像素区120中像素电极和公共电极形成电场可以单独控制。
参见图6A，对盒基板2包括：第二衬底200。第二衬底200用于承载对盒基板2中的各个膜层，第二衬底200可选用的材料与第一衬底100可选用的材料相同，在此不再赘述。
在一些实施例中，参见图6A，对盒基板2还可以包括设置在第二衬底200上的彩膜CF(Color Filter，也可称为彩色滤光片，或者彩色滤光层)和黑矩阵BM(Black Matrix)。彩膜CF是一种表现颜色的光学滤光片，能够过滤掉其他波段的光波，仅透射特定波段光波，从而使透过彩膜CF的光表现为特定颜色。彩膜CF可以包括多种颜色的滤光图案，例如，彩膜CF可以包括红色滤光图案、绿色滤光图案和蓝色滤光图案。其中，红色滤光图案仅允许红光透过，绿色滤光图案仅允许绿光透过，蓝色滤光图案仅允许蓝光透过。每个滤光图案与一个亚像素区120对应设置，亚像素区120的颜色由与该亚像素对应的滤光图案允许透过光的颜色决定。黑矩阵BM用于分隔不同颜色的滤光图案以防止混色，同时黑矩阵BM还起到遮光作用，黑矩阵BM可以采用包括涂敷有绝缘材料的碳颗粒、钛颗粒和色素中至少一者的黑色树脂制成。
相应地，图6B示出了图6A中阵列基板1包含的一个亚像素区内的结构。参见图6B，阵列基板1包含的第一电极130与开关管耦接，用作像素电极；第二电极140可以被施加公共电压Vcom，用作公共电极。
在另一些实施例中，参见图7，彩膜CF可以设置在阵列基板1上，组成COA(ColorFilter on Array，简称COA)基板。此时，黑矩阵BM也可以设置在阵列基板1上。示例性地，黑矩阵BM设置在第一电极130和第二电极140远离第一衬底100的一侧，由第一衬底100承载，同时，在第一电极130和第二电极140远离第一衬底100的一侧还设置有彩膜CF，彩膜CF中的一个滤光图案与一个亚像素区对应设置。
相应地，参见图8，包含COA基板的液晶显示面板DP中，对盒基板2中可以包含第二衬底200，此时，第二衬底200上不设置彩膜CF和黑矩阵BM。
本公开实施例提供了一种显示组件，包括：阵列基板和黑矩阵。示例性地，黑矩阵设置在对盒基板中，而不设置在阵列基板上，此时，显示组件可以是图6A示出的液晶显示面板DP。又示例性地，黑矩阵可以设置在阵列基板上，此时，显示组件可以是图7中所示的COA基板，也可以是图8示出的包括COA基板的液晶显示面板DP。
下面，参见图9～图14，对上文中阵列基板1中的第一电极130和第二电极140进行详细介绍。
第一电极130和第二电极140中的至少一者(例如为第二电极140)包括多个电极条(也可以称为子电极)150，同一电极中的各电极条150通过连接部151相互耦接。第一电极130和第二电极140中每相邻的两个电极条150之间具有一狭缝160。
本实施例对第一电极130和第二电极140的相对位置不作过多限制，第一电极130和第二电极140可以同层设置，也可以异层设置。
在一些实施例中，参见图9～图12A，第一电极130和第二电极140异层设置，可以是第一电极130相较于第二电极140更靠近第一衬底100，也可以是第二电极140相较于第一电极130更靠近第一衬底100，二者之间通过绝缘层(也可称为钝化层或保护层，可以由氧化硅、氮化硅等无机绝缘材料制成)而隔离开。第一电极130和第二电极140中至少一者包括多个间隔排布的电极条150即可形成水平电场。
例如，当液晶显示面板为ADS型的液晶显示面板时，参见图9和图10，第一电极130相较于第二电极140更靠近第一衬底100，第一电极130为板状电极(也称为面状电极)，第二电极140包括多个电极条150。第二电极140中，相邻的两个电极条150之间形成有一狭缝160，且各电极条150可以通过分别位于各电极条150两端的两个连接部151相互耦接，当然也可以仅通过位于位于各电极条150一端的一连接部151相互耦接，形成类似梳齿状的电极结构。
又例如，参见图11和图12A，当液晶显示面板为IPS型的液晶显示面板时，第一电极130和第二电极140均包括多个电极条150，第一电极130的电极条150和第二电极140的电极条150交替设置。为了方便描述，将第一电极130中的电极条150称为第一电极条，将第二电极140中的电极条150称为第二电极条，相邻的一个第一电极条和一个第二电极条之间形成有狭缝160。此外，同一电极中的各电极条150通过至少一个连接部151相互耦接。例如，第一电极130中的各第一电极条可以通过位于各第一电极条一端的一连接部151耦接，也可以与图9中第二电极140的结构类似，通过分别位于各第一电极条两端的两个连接部耦接。
在另一些实施例中，参见图11和图12B，液晶显示面板仍为IPS型的液晶显示面板，第一电极130和第二电极140可以同层设置，即第一电极130和第二电极140位于同一层的上表面(远离衬底100的表面)上，例如，第一电极130和第二电极140均位于栅绝缘层的上表面上。示例性地，第一电极130和第二电极140可以由一次构图工艺直接形成。
为了表述的清楚明白，在本公开实施例中，参见图9和图10，以第一电极130为板状电极，第二电极140包括多个通过至少一个连接部151相互耦接的电极条150，第一电极130和第二电极140异层设置且第一电极130相较于第二电极140更靠近第一衬底100为例，对本公开的方案进行解释说明。
参见图9，第二电极140中至少一个(例如，可以是每个)狭缝160包括依次相接的第一端部161、直条部163和第二端部162，其中，第一端部161与直条部163的相接位置处形成弯角。
图13为图9中狭缝160的弯角的放大图，继续参见图9和图13，对于一个(例如，可以是每个)狭缝160而言，第一端部161与直条部163的相接位置处形成弯角，该弯角的形状由第一端部161的弯折方向和弯折角度α决定，其中，每个第一端部161可以仅具有一个弯折方向，但每个第一端部161的弯折角度α可以不止一个(例如，可以为两个)。具体而言，第一端部161包括与直条部的第一边沿1631和第二边沿1632分别相接的第三边沿1611和第四边沿1612，第一端部161的弯折方向由第一端部161的第三边沿1611和第四边沿1612的延伸方向决定；相比于直条部163的延伸方向，若第三边沿1611和第四边沿1612二者的延伸方向对应的旋转方向相同，则第一端部161具有一个弯折方向，否则，具有两个弯折方向。其中，第一端部161的第三边沿1611的延伸方向可由与其相接的直条部163的第一边沿1631的延伸方向顺时针或逆时针旋转一锐角得到，类似地，第一端部161的第四边沿1612的延伸方向可由与其相接的直条部163的第二边沿1632的延伸方向顺时针或逆时针旋转一锐角得到。例如，图13中，第三边沿1611的延伸方向可以由与其相接的第一边沿1631的延伸方向逆时针旋转一锐角得到，这样一来，第三边沿1611与第一边沿1631之间的夹角θ为钝角；相应的，第四边沿1612的延伸方向可由与其相接的第二边沿1632的延伸方向逆时针旋转一锐角得到，此时，第一端部161的弯折方向为逆时针方向。
第一端部161的一个弯折角度α为第一端部161与直条部163的相接位置所在直线(即第三边沿1611和第一边沿1631的交界点与第四边沿1612和第二边沿1632的交界点的连线所在直线)LL和第一端部161的第三边沿1611或第四边沿1612之间的夹角。图13中示出了第四边沿1612对应的弯折角度α。第一端部161的边沿中与直条部163相接的两边沿(即第三边沿1611和第四边沿1612)之间可以相互平行，也可以不平行，当第一端部161的第三边沿1611和第四边沿1612相互平行时，狭缝160的弯角仅具有一个弯折角度α，当第一端部161的第三边沿1611和第四边沿1612不平行时，狭缝160的弯角具有两个弯折角度α。具体的，弯折角度α为锐角。例如，图13中第一端部161的第三边沿1611和第四边沿1612相平行，因此狭缝160的弯角仅具有一个弯折角度α，弯折角度α的角度范围为30°～60°，具体的，弯折角度α为35°，40°，45°或50°等。
此外，一个狭缝160中的第一端部161还可以包括：与第三边沿1611和第四边沿1612均相接的第五边沿1613。具体的，对第五边沿1613的具体形状不做过多限制，第五边沿1613的形状可以为折线，也可以为直线，还可以为弧线等。示例性地，对于一个(例如，可以是每个)狭缝160而言，第一端部161的第五边沿1613为向远离直条部的方向凸出的凸曲线或凸折线。具体的，若一平面曲线位于该平面曲线中任意一点的切线的同一侧，那么该平面曲线即为凸曲线，同理，多条折线段相连接形成折线，该折线位于任一折线段的同一侧，那么该折线即为凸折线。例如，参见图13，第五边沿1613为多条(例如至少三个)线段连接而成的凸折线。又例如，图14示出了另一种第二电极中狭缝的形状。参见图14，一狭缝160中，第一端部161中第三边沿1611和第四边沿1612的形状可以参考关于图9和图13的描述；第一端部161的第五边沿1613的形状为凸弧线。作为示例，第五边沿1613和第三边沿1611的交界点与第五边沿1613和第四边沿1612的交界点的连线，可以与第三边沿1611垂直，还可以与第一端部161与直条部163的相接位置所在直线LL平行，本实施例对此不作限定。
在一些实施例中，继续参见图9，一狭缝160中的第二端部162为直条部163沿其延伸方向凸出形成，意味着第二端部160整体不超出第一边沿1631所在直线和第二边沿1632所在直线限定的区域。本实施例对第二端部162的具体形状不做过多限制，具体的，第二端部162可以包括第六边沿1621和第七边沿1622，第六边沿1621与第一边沿1631相连接，第七边沿1622与第二边沿1632相连接。示例性地，第六边沿1621与第一边沿1631位于同一条直线上，第七边沿1622与第二边沿1632位于同一条直线上，第六边沿1621和第七边沿1622相互平行。示例性地，当第六边沿1621和第七边沿1622不相连接时，第二端部162还可以包括与第六边沿1621和第七边沿1622均相接的第八边沿1623，与第五边沿1613类似的，对第八边沿1623的具体形状不做过多限制，第八边沿1623的形状可以为折线，也可以为直线，还可以为弧线等。例如，参见图9，第八边沿1623的形状为直线，此时第二端部162沿直条部163延伸方向凸出的形状为平行四边形。又例如，参见图14，第八边沿1623的形状为凸弧线。
在一些实施例中，第二端部162为直条部163沿其延伸方向凸出形成。其中，直条部163包括相互平行的第一边沿1631和第二边沿1632，第一端部161沿垂直于第一边沿1631的方向上的平均宽度小于直条部163的宽度d。
具体的，参见图9和图13，直条部163的宽度d为直条部163中第一边沿1631和第二边沿1632之间的距离，由于直条部163中第一边沿1631和第二边沿1632相互平行，因此两者之间的距离处处相等。当直条部163中第一边沿1631和第二边沿1632不完全平行时，即在第一边沿1631所在直线与第二边沿1632所在直线之间的夹角不大于5°的情况下，第一边沿1631和第二边沿1632之间的距离并非处处相等，此时直条部163的宽度d可以为直条部163中第一边沿1631和第二边沿1632之间的最大距离和最小距离的平均值，还可以是该最大距离或最小距离。
示例性地，可通过图像采集工具(也可称为图像传感器)获取狭缝160的图像(也即获取第一端部161的图像)，例如可以采用CMOS(Complementary Metal-OxideSemiconductor，互补性氧化金属半导体)摄像机、CCD(Charge Coupled Device，感光耦合组件)摄像机等工业摄像机获取狭缝160的图像，然后利用Auto Cad、Matlab、OpenCV等辅助工具测量获取到的图像中第一端部161沿垂直于第一边沿1631的方向上的多个(可以是至少3个，例如，10个，15个，20个等)宽度数值，再求取获取到的多个宽度数值的平均值并最终得到第一端部161沿垂直于第一边沿1631的方向上的平均宽度。这些宽度数值对应的测量位置可以沿平行于第一边沿1631的方向等间距设置。
其中，第一端部161沿垂直于第一边沿1631的方向上的平均宽度小于直条部163的宽度。示例性地，第一端部161沿垂直于第一边沿1631的方向上的平均宽度的取值范围为1.7μm～3μm，直条部163的宽度约为第一端部161沿垂直于第一边沿1631的方向上的平均宽度的2～2.5倍。例如，第一端部161沿垂直于第一边沿1631的方向上的平均宽度为1.75μm，直条部163的宽度为第一端部161平行于第一方向的平均宽度的2～2.5倍，例如，2.4倍，此时直条部163的宽度为4.2μm。又例如，第一端部161沿垂直于第一边沿1631的方向上的平均宽度为2.55μm，直条部163的宽度为第一端部161平行于第一方向的平均宽度的2～2.5倍，例如，2倍，此时直条部163的宽度为5.1μm。
直条部163对应位置处形成的电场即为使液晶分子旋转以实现图像显示的水平电场，水平电场的方向垂直于第一边沿1631，由于第一边沿1631与第二边沿1632相互平行，因此水平电场的方向同时也垂直于第二边沿1632。第一端部161沿垂直于第一边沿1631的方向上的平均宽度小于直条部163的宽度，即设置在第一端部161两侧的电极条150之间沿垂直于第一边沿1631的方向上的距离，小于设置在直条部163两侧的电极条150沿垂直于第一边沿1631的方向上的距离，从而在沿垂直于第一边沿1631的方向上，第一端部161对应位置处的水平电场强度大于直条部163对应位置处的水平电场强度，相当于增大了第一端部161对应位置处的水平电场强度，能够增强第一端部161对应位置处的水平电场对液晶分子排布状态的作用，从而减小第一端部161对应位置处其他方向电场对液晶分子排布状态的影响，使液晶分子的排布状态更接近直条部163对应位置处液晶分子的排布状态，达到减轻Trace mura的效果。同时在外力按压后，上述设置所产生的第一端部161对应位置处较强的水平电场作用还能使液晶分子能够较快地恢复至初始排列状态，缩短外力按压所导致的Trace mura的存在时间，有利于显示效果的提升。
此外，可通过黑矩阵对直条部163以外的区域进行遮挡以避免Trace mura的可视化对显示效果造成不良的影响，Trace mura的分布范围越大，则黑矩阵的遮挡范围也就越大，而黑矩阵的遮挡范围越大，液晶显示面板中亚像素的开口率就越小，同样会对显示效果造成不良影响。本公开实施例中第一电极130和第二电极140的设置方式能够达到减轻Trace mura的效果，相应的也有利于减小Trace mura的分布范围，从而在通过黑矩阵对Trace mura进行遮挡时，能够减小黑矩阵的遮挡范围，能够增大开口率，提升显示效果。同时，第二端部162为直条部163沿其延伸方向凸出形成，第二端部162与直条部163的相接位置处不设置弯角，第二端部162的部分对应位置处的电场方向与直条部163对应位置处的电场方向相同，液晶分子的排布状态也相同，相当于除了直条部163对应的位置以外，第二端部162的部分对应位置处同样可以实现显示效果，能够增大亚像素区120中有效显示区域的面积，有利于显示效果的提升。
示例性地，参见图13，第一端部161沿垂直于第一边沿的方向上的最大宽度w小于直条部163的宽度d。即第一端部161沿垂直于第一边沿的方向上的任一宽度均小于直条部163的宽度d，从而不仅能确保第一端部161沿垂直与第一边沿的方向上的平均宽度小于直条部163的宽度，使得第一端部161任一宽度对应位置处的水平电场均进一步增强，从而能够更好的减轻Trace mura，并有利于增大开口率，缩短外力按压所导致的Trace mura的存在时间，提升显示效果。
示例性地，参见图15，阵列基板1中，至少一个(例如，可以是每个)亚像素区120中设置有多个(例如，可以是三个)狭缝160，多个狭缝160的直条部163相互平行，且多个狭缝160的第一端部161位于各自相接的直条部163的同一端。例如，图15中，多个狭缝160的第一端部161位于各自相接的直条部163的上端，相应的，第二端部162位于各自相接的直条部163的下端。由于第一端部161和第二端部162的形状不同、所产生的电场的电场强度不同，对Trace mura的减轻程度也不同，因此在第一端部161和第二端部162对应的位置处Tracemura的分布范围并不相同。由于需要通过黑矩阵对直条部163以外的区域进行遮挡以避免Trace mura的可视化，若一个亚像素区120中的部分第一端部161位于各自相接的直条部163的一端，其余第一端部161位于各自相接的直条部163的另一端，那么在通过黑矩阵对多个直条部163的一端进行遮挡时，需要考虑第一端部161和第二端部162对应的位置处Tracemura的分布范围对黑矩阵需要遮盖的范围的影响。而当亚像素区120中的多个狭缝160的第一端部161位于各自相接的直条部163的同一端，第二端部162相应的位于各自相接的直条部163的另一端，通过黑矩阵对设置有第一端部161或第二端部162的亚像素区120边缘区域进行Trace mura遮盖时，黑矩阵的设置仅需考虑第一端部161或第二端部162所对应的Trace mura的分布范围对黑矩阵需要遮盖的范围的影响，黑矩阵形状设置的影响因素减少，有利于降低设计难度，简化设计，控制生产成本。
示例性地，参见图15，至少一个(例如，可以是每个)亚像素区120中，多个狭缝160(例如，可以是一个亚像素区120中具有相互平行的直条部163的各个狭缝160)的第一端部161和直条部163的相接位置在一条直线上。由于当多个狭缝160的第一端部161位于各自相接的直条部163的同一端时，通过黑矩阵对Trace mura进行遮盖，黑矩阵需要将沿直条部163的延伸方向(也即直条部163边沿的延伸方向)分布的Trace mura完全遮盖，从而避免Trace mura的可视化对显示效果造成不良影响。当同一亚像素区120中的多个狭缝160的第一端部161和直条部163的相接位置不在一条直线上时，存在一代表狭缝160，平行于直条部163的延伸方向上，相比于该亚像素区120中的其他狭缝，代表狭缝160中第一端部161和直条部163的相接位置与该亚像素区120中的任一第二端部162和直条部163的相接位置之间的距离最小，那么在设置有第一端部161的亚像素区120边缘区域，黑矩阵的遮挡范围由该代表狭缝160中第一端部161对应位置处的Trace mura分布范围决定，和直条部163的相接位置与代表狭缝160中第一端部161和直条部163的相接位置距离最小第二端部162对应位置处的Trace mura分布范围，决定在设置有第二端部162的亚像素区120边缘区域的黑矩阵的遮挡范围。当多个狭缝160的第一端部161和直条部163的相接位置不在一条直线上时，通过黑矩阵对上述的第二端部162和代表狭缝160的第一端部161进行遮盖时，可能会对其他狭缝160的直条部163的部分也进行遮盖，导致黑矩阵对该亚像素区120的遮盖范围较大，不利于开口率的增大。而设置多个狭缝160的第一端部161和直条部163的相接位置在一条直线上，不仅能够减少黑矩阵设计的影响因素，还能避免出现上述开口率减小的问题。
示例性地，参见图15，阵列基板1中，至少一个(例如，可以是每个)亚像素区120中，多个狭缝160(例如，可以是一个亚像素区120中具有相互平行的直条部163的各个狭缝160)的第一端部161朝各自相接的直条部163的同一侧弯折。即多个第一端部161的弯折方向均为顺时针方向或逆时针方向。上述设置无需改变狭缝160宽度即可在一个像素区中设置更多的狭缝160，从而能够在不增大能耗的前提下，形成更强的电场，缩短改变液晶分子的排布状态所需的时间，具有更短的响应时间，进一步提升显示效果。同时相比于一个亚像素区120中的多个第一端部161弯折方向不同，当一个亚像素区120中的多个狭缝160进行上述设置时，由于亚像素区120中的多个第一端部161的形状相同，因此多个第一端部161对应位置处的电场强度相等，使得多个第一端部161对应位置处的液晶分子的偏转程度一致，多个第一端部161的弯折方向相同，使得多个第一端部161对应位置处的液晶分子的偏转方向也一致，从而能够使得在亚像素120中多个第一端部161对应的位置处液晶分子的排布状态较为统一，避免第一端部161弯折方向不同导致的液晶分子排布紊乱对显示效果造成的不良影响，有利于显示效果的提升。
示例性地，参见图14，阵列基板1中，至少一个(例如，可以是每个)亚像素区120中的多个狭缝160(例如，可以是一个亚像素区120中具有相互平行的直条部163的各个狭缝160)的形状相同。具体的，形状相同是指阵列基板1中任意两个狭缝160的第一端部161、第二端部162和直条部163的形状分别对应相同，亚像素区120中的多个狭缝160中的任一个仅通过位置变换(例如平移、水平翻转、垂直翻转、旋转等)即可得到该亚像素区120中的其他狭缝160。如果第一端部161和第二端部162的形状不同，由第一端部161和第二端部162所导致的Trace mura的分布范围大小也不同，但亚像素区120中的多个狭缝160的形状相同，则每个狭缝160对应位置处所存在的Trace mura的分布范围大小相同，在设计黑矩阵以实现对Trace mura的遮挡时，黑矩阵的形状设计难度减小。
示例性地，参见图15，多个亚像素区120排列成多行，行方向(即图15中X方向)平行于一个亚像素区120中多个狭缝160的排列方向。同一行的多个亚像素区120中，多个狭缝160的第一端部161位于和直条部163的相接位置在一条直线上，同一列的多个亚像素区120中，多个狭缝160的第一端部161和第二端部162在列方向上交替排布。与上述类似的，同一行的多个亚像素区120中，多个狭缝160的第一端部161位于和直条部163的相接位置在一条直线上，确定一行中的代表狭缝160的第一端部161对应位置处的Trace mura分布范围，和同一行中直条部163的相接位置与代表狭缝160中第一端部161和直条部163的相接位置距离最小第二端部162对应位置处的Trace mura分布范围，即可确定一行中分别设置有第一端部161和第二端部162的亚像素区120边缘区域的黑矩阵的遮挡范围。因此上述本公开实施例中同一行的多个亚像素区120中多个狭缝160的设置方式，在简化设计的同时，还可以减小黑矩阵的遮盖范围，增大亚像素区120的开口率。
示例性地，参见图15，同一行的相邻两个亚像素区120中，各个狭缝160(例如，可以是同一行中具有相互平行的直条部163的各个狭缝160)的第一端部161朝各自相接的直条部163的同一侧弯折。即在同一行的多个亚像素区120中，多个狭缝160的第一端部161的弯折方向均相同，例如，参见图15，同一行的多个亚像素区120中，第一端部161边沿的延伸方向均为顺时针方向或逆时针方向。与上述一个亚像素区120中各第一端部161的弯折方向相同类似的，该设置无需改变狭缝160宽度即可在同一行的多个亚像素区120中设置更多的狭缝160，从而能够在不增大能耗的前提下，形成更强的电场，缩短改变液晶分子的排布状态所需的时间，具有更短的响应时间，进一步提升显示效果。当同一行的多个亚像素区120中的多个狭缝160进行上述设置时，与一个亚像素区120中的多个第一端部161弯折方向相同类似的，一行中的多个第一端部161对应的位置处液晶分子的排布状态较为统一，避免第一端部161弯折方向不同导致的液晶分子排布紊乱对显示效果造成的不良影响，有利于显示效果的提升。此外，相邻两行的多个亚像素区120中，一行中多个第一端部161的弯折方向与另一行中第一端部161的弯折方向可以相同，也可以不同，对此不作过多限制。
示例性地，参见图15，多个亚像素区120排列成多列，列方向(图15中的Y方向)垂直于一个亚像素区120中多个狭缝160(例如，可以是同一行中具有相互平行的直条部163的各个狭缝160)的排列方向。同一列的相邻两个亚像素区120中，其中一个亚像素区120中多个狭缝160的第一端部161和另一个亚像素区120中多个狭缝160的第二端部162相互靠近。当第二端部162在第二信号线180的两侧集中分布时，其对应位置处的Trace mura也集中分布，由于第一端部161和第二端部162的形状不同，相应的第一端部161和第二端部162对应位置处的Trace mura的可视化程度也不同，若第二端部162对应位置处的Trace mura也集中分布，则用户感受到Trace mura分布差异的几率增大，Trace mura的可视化风险增大。而通过上述设置可使第一端部161和第二端部162在列方向上交替排布，能够避免第二端部162所引起的Trace mura在第二信号线180的两侧集中分布，从而达到较为均衡的显示效果，降低Trace mura的可视化风险。
示例性地，参见图15，同一列的相邻两个亚像素区120中，其中一个亚像素区120中多个狭缝160的第一边沿1631所在直线由列方向顺时针旋转一锐角得到，另一个亚像素区120中多个狭缝160的第一边沿1631所在直线由列方向逆时针旋转一锐角得到。具体的，同一列中相邻的两个亚像素区120中的一者为第一亚像素区，另一者为第二亚像素区，第一亚像素区中多个狭缝160的第一边沿1631所在直线由列方向顺时针旋转一锐角得到，该锐角为第一锐角，第二亚像素区中多个狭缝160的第一边沿1631所在直线由列方向逆时针旋转一锐角得到，该锐角为第二锐角，第一锐角与第二锐角的角度数值可以相等，也可以不相等，对此不作过多限制。此时，第一亚像素区中狭缝160的直条部163边沿与第二亚像素区中狭缝160的直条部163边沿的延伸方向不相同，产生的水平电场方向也不相同，第一亚像素区和第二亚像素区中的液晶分子取向也不相同，相当于具有较多的显示畴，使得在显示时液晶分子的取向更加多元，从而能有效改善色偏现象。
示例性地，参见图15，上述的阵列基板1还包括多条第一信号线170和多条第二信号线180，多条第一信号线170和多条第二信号线180被配置为限定多个亚像素区120。具体的，相邻的两条第一信号线170和相邻的两条第二信号线180限定一个亚像素区120。此外，对第一信号线170和第二信号线180的形状也不作过多限制，第一信号线170和第二信号线180可以为直线，也可以为弯折线。
示例性地，继续参见图15，至少一个(例如，可以是每个)亚像素区120中，多个狭缝160(例如，可以是每个亚像素区120中具有相互平行的直条部163的各个狭缝160)的直条部163的第一边沿1631平行于一条第一信号线170中用于限定该亚像素区120的部分。该设置有利于单个亚像素区120内可设置的狭缝160数量最大化，从而可形成更强的电场，缩短改变液晶分子的排布状态所需的时间。
示例性地，继续参见图15，第二信号线180为直线，至少一条(例如，可以是每条)第一信号线170包括交替设置的多条第一线段171和多条第二线段172，第一线段171和第二线段172的延伸方向不同，第一线段171中任意相邻的一条第一线段171和一条第二线段172关于设置在第一线段171和第二线段172之间的一第二信号线180成轴对称。即第一信号线170为弯折线，第二信号线180为直线，每个亚像素区120由两条第二信号线180和两条第一线段171/第二线段172限定，与同一条第一信号线170耦接的相邻两个亚像素区120分别与一条第一线段171和一条第二线段172耦接，第一线段171和第二线段172之间设置有一条第二信号线180，第一线段171和第二线段172关于该第二信号线180呈轴对称，由于狭缝160的直条部163的第一边沿1631平行于一条第一信号线170中用于限定该亚像素区120的部分，相应的，与限定相邻的两个亚像素区120中的的一行为第一行，另一行为第二行，第一行中的第一线段171的部分和第二线段172的部分相平行的直条部163的延伸方向也关于第二信号线180呈轴对称。具体的，相邻两行亚像素区120中，一行亚像素区120中直条部163的延伸方向平行于与该亚像素区120耦接的第一线段171的部分，即第一行中的多个狭缝160的第一边沿1631所在直线由列方向逆时针旋转一锐角得到，该锐角为第一锐角，第二行中的亚像素区120中直条部163的延伸方向平行于与该亚像素区120耦接的第二线段172的部分，即第二行中的多个狭缝160的第一边沿1631所在直线由列方向顺时针旋转一锐角得到，该锐角为第二锐角，第一锐角与第二锐角的角度数值相等。按照上述设置的相邻两行亚像素区120中直条部163产生的电场方向不同，在显示时液晶分子的取向更加多元，从而能有效改善色偏现象。此外，相邻两行亚像素区120中直条部163的延伸方向关于第二信号线180呈轴对称，那么与相邻两行亚像素区120分别对应的液晶分子的倾斜方向也关于第二信号线180呈轴对称，相对称的倾斜方向能够使得在一个观察方向上的色偏相互抵消，从而进一步提升显示效果。
示例性地，参见图15，第一信号线170为栅线GL，被配置为传输栅极驱动信号，第二信号线180为数据线DL，被配置为传输数据信号。又示例地，第一信号线170为数据线DL，第二信号线180为栅线GL。栅极驱动信号可以由栅极扫描驱动器(图中未示出)提供，数据信号可以由集成电路(Integrated Circuit，IC)提供。相比于狭缝160中直条部163的延伸方向与栅线GL平行，狭缝160中直条部163的延伸方向与数据线DL平行时，亚像素区120中第一电极130与第二电极140的重叠面积较小，电容也较小，相应的集成电路输出较低的电压即可实现向第一电极130和第二电极140构成的电容器充电，即对相关硬件的要求较低，有利于进行生产成本的控制。此外，狭缝160中直条部163的延伸方向与数据线DL平行时，黑矩阵的遮挡范围更小，黑矩阵的开口可以设置的更大，从而具有较大开口率，有利于提升显示效果。
示例性地，参见图9和图13，第一端部161与直条部163相接位置连线的延长线LL和第三边沿1611之间的夹角(也即弯折角度α)为40°～60°，第五边沿1613的形状为折线，第五边沿1613中每个折线段的长度为1μm，折线段中与第三边沿1611相接的折线段和第一端部161与直条部163相接位置的连线LL相垂直，折线段中与第四边沿1612相接的折线段和第一端部161与直条部163的相接位置所在直线LL相平行，且折线段中与第四边沿1612相接的折线段和第一端部161与直条部163相接位置的连线之间的距离为3～4.5μm。第二端部162沿直条部163延伸方向凸出的形状为平行四边形。具体的，在图9中，第一端部161与直条部163的相接位置所在直线LL和第三边沿1611之间的夹角为40°，折线段中与第四边沿1612相接的折线段和第一端部161与直条部163的相接位置所在直线LL之间的距离h为3μm，也即第一端部161的最大深度为3μm。
如下表1所示，第一电极130为像素电极，第二电极140为公共电极，第一端部161和第二端部162的形状设置如图9所示，设置黑矩阵对第一端部161的遮挡深度与第一端部161的最大深度相等，为3μm，使得在不进行外力按压时，第一端部161对应位置处的Trace mura不可见，同理，设置黑矩阵对第二端部162进行遮挡直至在不进行外力按压时，第二端部162对应位置处的Trace mura不可见，此时，黑矩阵对第二端部162的遮挡深度为2μm。以相关技术中的像素电极和公共电极的设置方式作为对照，参见图16中的(a)，相关技术-1中，像素电极为板状电极(图中未示出)，公共电极包括多个电极条，公共电极中相邻两个电极条所形成的狭缝为蟹腿状，即直条部的两端均进行尖角处理形成上拐角和下拐角，上拐角和下拐角与直条部的相接位置处均具有45°弯折角度，两拐角的深度均为4.5μm，黑矩阵对两拐角的遮挡深度均为4.5μm(图中未示出)；参见图16中的(b)，相关技术-2中，像素电极为板状电极(图中未示出)，公共电极包括多个电极条，公共电极中相邻两个电极条所形成的狭缝为蟹腿状，上拐角和下拐角与直条部的相接位置处均具有45°弯折角度，上拐角深度为4.5μm，下拐角深度为3μm，黑矩阵对两拐角的遮挡深度均为3μm(图中未示出)；参见图16中的(c)，相关技术-3中，像素电极为板状电极(图中未示出)，公共电极包括多个电极条，公共电极中相邻两个电极条之间形成狭缝，狭缝的上拐角与直条部的相接位置处具有45°弯折角度，狭缝的下拐角由直条部凸出形成，下拐角的形状为平行四边形，上拐角深度为3μm，下拐角与直条部的形状一致且与直条部相接，可视为下拐角的深度为0μm，黑矩阵对两拐角的遮挡深度均为3μm(图中未示出)。对具有上述不同电极结构的液晶显示装置施加大小相同的外力模拟按压，测试按压后两种液晶显示装置内液晶分子恢复原始排布所需的时间，模拟得到的数据如下表1所示。
表1不同电极设置的模拟测试结果
可见，当按照本公开的第一端部161和第二端部162形状进行电极形状设置时，不仅不存在可视的Trace mura，在进行按压后，按压位置处的液晶分子恢复初始排布所需的时间较相关技术更短。同时，相比于相关技术，本公开的方案中黑矩阵对两个拐角的遮挡深度均不大于相关技术中黑矩阵的遮挡深度，经过模拟发现本公开中的电极形状设置能够使亚像素区的透过率提升约6.9％(其中开口率提升约4.4％、液晶光效提升约2.5％)，从而可实现更好的显示效果。
在显示组件的阵列基板1采取上述任一方式进行设置时，显示组件的黑矩阵可按照下述说明进行设置。示例性地，参见图17和图18，黑矩阵BM设置在阵列基板1的第一电极130和第二电极140远离第一衬底100的一侧，黑矩阵BM在第一衬底100上的正投影覆盖阵列基板中一个狭缝160包含的第一端部161在第一衬底100上的正投影的至少部分，并覆盖狭缝160包含的第二端部162在第一衬底100上的正投影。如前所述，需要通过黑矩阵BM对直条部163以外的区域进行遮挡以避免Trace mura的可视化对显示效果造成不良的影响，从而避免对显示效果造成不良影响。与上述的第二端部162与直条部163的分界线类似的，第一端部161与直条部163的相接位置处具有弯角，第一端部161与直条部163的相接位置的连线即为第一端部161与直条部163的分界线。第一端部161边沿中的点到第一端部161与直条部163的分界线的距离，即为第一端部161的深度，第一端部161的深度数值有多个。具体的，黑矩阵BM的边沿在第一衬底100上的正投影与第一端部161的边沿在第一衬底100上的正投影之间的距离w1不小于第一端部161的深度。即黑矩阵BM在第一衬底100上的正投影至少需要将每个第一端部161在第一衬底100上的正投影完全覆盖，黑矩阵BM的遮盖范围也可以大于第一端部161的范围，从而对直条部163以外的区域进行遮挡以避免Trace mura的可视化对显示效果造成不良的影响，同时可对外力按压所导致的Trace mura分布范围扩大进行遮盖，进一步提升显示效果。
示例性地，当第二端部162的第六边沿1621与第七边沿1622不平行时，第二端部162沿直条部163凸出的形状不为平行四边形，能够明确划分出第二端部162和直条部，第二端部162与直条部163的相接位置的连线即为第二端部162与直条部163的分界线。而当第六边沿1621与第一边沿1631在同一条直线上且第七边沿1622与第二边沿1632在同一条直线上时，第六边沿1621与第七边沿1622相互平行，且与第六边沿1621和第七边沿1622均相接的第八边沿1623为直线，第二端部162沿直条部163凸出的形状为平行四边形，此时，直条部163远离第一端部161的一端中被黑矩阵BM所覆盖的部分即为第二端部162。
示例性地，参见图17，黑矩阵BM在第一衬底100上的正投影覆盖阵列基板中一个狭缝160包含的第一端部161在第一衬底100上的正投影，且黑矩阵BM的边沿中的一部分与至少一个狭缝160中第一端部161和直条部163的分界线齐平。黑矩阵BM的边沿中的一部分与至少一个狭缝160中第一端部161和直条部163的分界线齐平，即黑矩阵BM的边沿在第一衬底100上的正投影与第一端部161的边沿在第一衬底100上的正投影之间的距离w1等于第一端部161的深度。在第一端部161与直条部163的相接位置处，该设置能够使黑矩阵BM仅遮挡第一端部161对应的位置，避免遮挡直条部163对应的位置，在避免Trace mura可视化的前提下，有利于增大开口率。
示例性地，参见图17，黑矩阵BM对一个(例如，可以是每个)第二端部162的遮盖深度不小于2μm。具体的，当第二端部162沿直条部163凸出的形状不为平行四边形时，第二端部162边沿上的点到直条部163与第二端部162分界线的距离，即为第二端部162的深度，第二端部162的深度数值也有多个，黑矩阵BM对第二端部162的遮盖深度不小于第二端部162的深度，且遮盖深度不小于2μm。当第二端部162沿直条部163凸出的形状为平行四边形时，黑矩阵BM的边沿在第一衬底100上的正投影与第二端部162的第八边沿1623在第一衬底100上的正投影之间的最大距离w2不小于2μm。例如，黑矩阵BM的边沿在第一衬底100上的正投影与第二端部162的边沿在第一衬底100上的正投影之间的最大距离w2等于2μm。与上述类似的，该设置同样可以对直条部163以外的区域进行遮挡以避免Trace mura的可视化对显示效果造成不良的影响，同时避免外力按压所导致的Trace mura分布范围扩大的可视化。
具体的，当黑矩阵BM的边沿在第一衬底100上的正投影与第二端部162的边沿在第一衬底100上的正投影之间的最大距离w2等于2μm，第一端部161的形状如图9所示，黑矩阵BM的边沿在第一衬底100上的正投影与第一端部161的边沿在第一衬底100上的正投影之间的最大距离w1等于第一端部161的深度时，如上所述，开口率增大，显示效果大幅提升。
参见图17和图18，显示组件的液晶层3设置在第一电极130和第二电极140远离第一衬底100的一侧。为了维持液晶层3的厚度，实现正常的显示，显示组件还包括至少一个(例如，可以是多个)隔垫物4，隔垫物4同样设置在第一电极130和第二电极140远离第一衬底100的一侧，且分散在液晶层3中。具体的，对隔垫物4的形状不作过多限制，隔垫物4的形状可以为球状，也可以为柱状，还可以为圆台或棱台。
参见图17和图18，黑矩阵BM在第一衬底100上的正投影完全覆盖至少一个(例如，可以是每个)隔垫物4在第一衬底100上的正投影。具体的，若隔垫物4为球体，那么隔垫物4在第一衬底100上的正投影的形状为圆形；若隔垫物4为柱体，那么隔垫物4在第一衬底100上的正投影的形状与柱体的上表面和下表面形状、大小均相同；若隔垫物4为圆台或棱台，那么隔垫物4在第一衬底100上的正投影的形状与上下表面中面积较大的一者形状、大小均相同。示例性地，参见图17，黑矩阵BM的边沿在第一衬底100上的正投影与一隔垫物4在第一衬底100上的正投影的边沿之间的距离w3不小于6μm。例如，隔垫物4的形状为棱台，隔垫物4的上表面和下表面的边沿在第一衬底100上正投影之间的距离为4μm～7μm，黑矩阵BM的边沿在第一衬底100上的正投影与隔垫物4的下表面在第一衬底100上的正投影的边沿之间的距离w3为6μm。隔垫物4的存在使得隔垫物4周边一定区域内的液晶分子取向紊乱，导致在隔垫物4的周边区域可能产生漏光，影响显示效果。因此通过黑矩阵BM对隔垫物4及其周边区域进行遮挡，从而在视觉上消除漏光对显示效果造成的不良影响。
上述仅以隔垫物4为柱状，隔垫物4上下表面的形状为正八边形为例对黑矩阵BM和隔垫物4的相对尺寸进行说明，可以理解的是，当隔垫物4为其他形状时，黑矩阵BM和隔垫物4的同样按照上述方式进行设置。
本公开的另一些实施例中提供一种阵列基板的制备方法，可以用于制备上述任一实施例提供的阵列基板。参见图19和图20，阵列基板1的制备方法包括：S200、在第一衬底100上形成位于一个亚像素区的第一电极130和第二电极140。第一电极130和第二电极140中的至少一者包括多个相互平行的电极条150，第一电极130和第二电极140中每相邻的两个电极条150之间具有一狭缝160。狭缝160包括依次相接的第一端部、直条部和第二端部，第一端部与直条部的相接位置处形成弯角，第二端部为直条部沿其延伸方向凸出形成。其中，直条部包括相互平行的第一边沿和第二边沿，第一端部沿垂直于第一边沿的方向上的平均宽度小于直条部的宽度。
示例性地，第一电极130和第二电极140可以同层设置且由同材料制成，即第一电极130和第二电极140属于同一图案层。此时，意味着第一电极130和第二电极140可以通过同一构图工艺形成。本公开实施例中，多个图案通过同一构图工艺形成，其中，构图工艺是指能够在一承载面上同时形成多个图案的工艺。构图工艺可以包括：先采用成膜工艺形成一薄膜，然后将该薄膜图案化形成包含多个图案的图案层；其中，图案化的过程可以包括：涂覆光刻胶、曝光、显影、刻蚀等工艺。需要说明的是，多个图案可以有至少部分连接，或者相互间隔。此外，多个图案可能具有不同厚度(可以说是高度)。
又示例性地，第一电极130和第二电极140可以异层设置，此时第一电极130和第二电极140属于不同的图案层。
其中，第一电极130的材料可以为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化镓锌(GZO)氧化锌(ZnO)、氧化铟(In2O3)、氧化铝锌(AZO)和碳纳米管等。第二电极140可选用的材料与第一电极130相同，在此不再赘述。
继续参见图19和图20，阵列基板1的制备方法还包括：S100、在第一衬底100上形成多条第一信号线170、多条第二信号线180和多个开关管。
其中，多条第一信号线170相互平行，多条第二信号线180相互平行，每条第一信号线170与各条第二信号线180在空间上交叉设置。多条第一信号线170和多条第二信号线180限定出多个亚像素区。例如，第一信号线为栅线GL，第二信号线为数据线DL。
作为示例，步骤S100可以在步骤S200之前完成；还可以步骤S100中有一部分图案(例如第一信号线)在步骤200之前完成，还有一部分图案(例如第二信号线)形成第一电极之后，形成第二电极之前完成。
本公开实施例提供的阵列基板的制备方法，其涉及各步骤的所有相关内容均可以援引对应阵列基板的相应描述，且同样能够实现与上述任一实施例提供的阵列基板相同的有益效果，在此不再赘述。
以下以制备图20示出的阵列基板1(阵列基板1中，第一电极130为板状电极，第二电极140包括多个电极条150，第二电极140为公共电极，设置在第一电极130远离第一衬底100的一侧)为例，对阵列基板的制备方法进行详细说明。
示例性地，参见图20，阵列基板1的制备方法可以包括：。
S101、在第一衬底100上形成第一图案层。
参见图20中的(a)，第一图案层包括多条第一信号线170(即栅线GL)，具体的，形成第一图案层的步骤可以包括在第一衬底100上形成第一导电薄膜，并将第一导电薄膜图案化形成包括多条第一信号线170的第一图案层。
第一导电薄膜可以通过沉积、涂覆、溅射等多种成膜工艺中的任一种形成，之后可以通过涂覆光刻胶、曝光、显影、刻蚀和剥离光刻胶等步骤将第一导电薄膜图案化形成多条第一信号线170。
第一图案层的材料可以是金属、金属合金、金属氧化物导电材料、等中的至少一种。例如，第一图案层的材料可以为金属，具体的，第一图案层的材料为钼(Mo)。
S102、在第一衬底100上形成栅绝缘层。
参见图20中的(b)，在形成有第一图案层的第一衬底100上形成栅绝缘层。
具体的，栅绝缘层的材料可以选用氮化硅、氧化硅等。
S103、在第一衬底100上形成有源图案层。
参见图20中的(c)，在形成有栅绝缘层的第一衬底100上形成有源图案层。示例性地，在形成有栅绝缘层的第一衬底100上形成半导体薄膜，并将该半导体薄膜图案化形成包含多个有源层的有源图案层，其中一个有源层是一个开关管中的一个半导体图案。
有源图案层的材料可以是a-Si，氧化物半导体等。
S104、在第一衬底100上形成第二图案层。
参见图20中的(d)，在形成有有源图案层的第一衬底100上形成导体薄膜，并将该导体薄膜图案化形成第二图案层，第二图案层包括：多个第一电极130。
S105、在第一衬底100上形成第三图案层。
参见图20中的(e)，第三图案层位于第二图案层远离第一衬底100的一侧，第三图案层包括多条第二信号线(即数据线DL，图中未示出)、多个源极和多个漏极。每条数据线与多个源极耦接，每个第一电极130与一个漏极耦接，此时，第一电极130为像素电极。
具体的，第三图案层可选用的材料与第一图案层一致，第二信号线的形成方式与第一信号线170类似，在此不再赘述。
S106、在第一衬底100上形成保护层(也可以称为钝化层、PVX层)。
参见图20中的(f)，在形成有多条第二信号线、多个源极和多个漏极的第一衬底100上形成保护层。在形成保护层后，形成如上所述的第二电极140，得到如图20中的(g)所示的阵列基板。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (18)

1.一种阵列基板，具有多个亚像素区，其特征在于，所述阵列基板包括：
第一衬底；
设置在所述第一衬底上且位于一个亚像素区中的第一电极和第二电极，所述第一电极和所述第二电极中的至少一者包括多个电极条，所述第一电极和所述第二电极中每相邻的两个电极条之间具有一狭缝；所述狭缝包括依次相接的第一端部、直条部和第二端部，所述第一端部与所述直条部的相接位置处形成弯角，所述第二端部为所述直条部沿其延伸方向凸出形成；
其中，所述直条部包括相互平行的第一边沿和第二边沿，所述第一端部沿垂直于所述第一边沿的方向上的平均宽度小于所述直条部的宽度；
所述一个亚像素区中设置有多个狭缝，所述多个狭缝的直条部相互平行，且所述多个狭缝的第一端部位于各自相接的直条部的同一端；
所述多个亚像素区排列成多列，列方向垂直于所述一个亚像素区中所述多个狭缝的排列方向；
同一列的相邻两个亚像素区中，其中一个亚像素区中多个狭缝的第一端部和另一个亚像素区中多个狭缝的第二端部相互靠近。
2.根据权利要求1所述的阵列基板，其特征在于，
所述第一端部沿垂直于所述第一边沿的方向上的最大宽度小于所述直条部的宽度。
3.根据权利要求1或2所述的阵列基板，其特征在于，
所述第一端部包括相互平行且与所述直条部的所述第一边沿和所述第二边沿分别相接的第三边沿和第四边沿，以及与所述第三边沿和所述第四边沿均相接的第五边沿，其中，所述第三边沿与所述第一边沿之间的夹角为钝角；
和/或，
所述第二端部包括：第六边沿和第七边沿，所述第六边沿与所述第一边沿位于同一条直线，所述第七边沿与所述第二边沿位于同一条直线上。
4.根据权利要求3所述的阵列基板，其特征在于，
所述狭缝中，所述第一端部的第五边沿为向远离所述直条部的方向凸出的凸曲线或凸折线。
5.根据权利要求1所述的阵列基板，其特征在于，
所述一个亚像素区中，所述多个狭缝的第一端部和直条部的相接位置在一条直线上。
6.根据权利要求1或5所述的阵列基板，其特征在于，
所述一个亚像素区中，所述多个狭缝的第一端部朝各自相接的直条部的同一侧弯折。
7.根据权利要求6所述的阵列基板，其特征在于，
所述多个亚像素区排列成多行，行方向平行于所述一个亚像素区中所述多个狭缝的排列方向；
同一行的相邻两个亚像素区中，各个狭缝的第一端部朝各自相接的直条部的同一侧弯折。
8.根据权利要求1所述的阵列基板，其特征在于，
所述多个亚像素区排列成多列，列方向垂直于所述一个亚像素区中所述多个狭缝的排列方向；
同一列的相邻两个亚像素区中，其中一个亚像素区中多个狭缝的第一边沿所在直线由所述列方向顺时针旋转一锐角得到，另一个亚像素区中多个狭缝的第一边沿所在直线由所述列方向逆时针旋转一锐角得到。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
多条第一信号线和多条第二信号线，所述多条第一信号线和所述多条第二信号线被配置为限定所述多个亚像素区；
所述一亚像素区中，所述多个狭缝的直条部的第一边沿平行于一条第一信号线中用于限定所述亚像素区的部分。
10.根据权利要求9所述的阵列基板，其特征在于，
所述第二信号线为直线；
一第一信号线包括：交替设置的多条第一线段和多条第二线段，所述第一线段和所述第二线段的延伸方向不同，所述第一信号线中任意相邻的一第一线段和一第二线段关于设置在所述第一线段和所述第二线段之间的一第二信号线成轴对称。
11.根据权利要求9或10所述的阵列基板，其特征在于，
所述第一信号线为数据线，所述第二信号线为栅线。
12.一种显示组件，其特征在于，包括：
权利要求1～11中任一项所述的阵列基板；
黑矩阵，所述黑矩阵设置在所述阵列基板的第一电极和第二电极远离第一衬底的一侧，所述黑矩阵在所述第一衬底上的正投影覆盖所述阵列基板中一个狭缝包含的第一端部在所述第一衬底上的正投影的至少部分，并覆盖所述狭缝包含的第二端部在所述第一衬底上的正投影。
13.根据权利要求12所述的显示组件，其特征在于，
所述黑矩阵在所述第一衬底上的正投影覆盖所述阵列基板中一个狭缝包含的第一端部在所述第一衬底上的正投影，且所述黑矩阵的边沿中的一部分与至少一个狭缝中第一端部和直条部的分界线齐平。
14.根据权利要求12或13所述的显示组件，其特征在于，
所述黑矩阵对一第二端部的遮盖深度不小于2μm。
15.根据权利要求12所述的显示组件，其特征在于，还包括：
至少一个隔垫物，所述隔垫物设置在所述第一电极和所述第二电极远离所述第一衬底的一侧；
所述黑矩阵在所述第一衬底上的正投影覆盖一隔垫物在所述第一衬底上的正投影。
16.根据权利要求15所述的显示组件，其特征在于，
所述黑矩阵的边沿在所述第一衬底上的正投影与一隔垫物在所述第一衬底上的正投影的边沿之间的距离不小于4μm。
17.一种显示装置，其特征在于，包括权利要求12～16中任一项所述的显示组件。
18.一种阵列基板的制备方法，所述阵列基板具有多个亚像素区，其特征在于，所述阵列基板的制备方法包括：
在第一衬底上形成位于一个亚像素区的第一电极和第二电极，所述第一电极和所述第二电极中的至少一者包括多个相互平行的电极条，所述第一电极和所述第二电极中每相邻的两个电极条之间具有一狭缝；所述狭缝包括依次相接的第一端部、直条部和第二端部，所述第一端部与所述直条部的相接位置处形成弯角，所述第二端部为所述直条部沿其延伸方向凸出形成；所述一个亚像素区中设置有多个狭缝，所述多个狭缝的直条部相互平行，且所述多个狭缝的第一端部位于各自相接的直条部的同一端；所述多个亚像素区排列成多列，列方向垂直于所述一个亚像素区中所述多个狭缝的排列方向；同一列的相邻两个亚像素区中，其中一个亚像素区中多个狭缝的第一端部和另一个亚像素区中多个狭缝的第二端部相互靠近。
CN202110820513.7A 2021-07-20 2021-07-20 阵列基板及其制备方法、显示组件及显示装置 Active CN113467138B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110820513.7A CN113467138B (zh) 2021-07-20 2021-07-20 阵列基板及其制备方法、显示组件及显示装置
PCT/CN2022/103876 WO2023000971A1 (zh) 2021-07-20 2022-07-05 阵列基板及其制备方法、显示组件及显示装置
US18/262,678 US20240142829A1 (en) 2021-07-20 2022-07-05 Array substrate and manufacturing method therefor, display assembly, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110820513.7A CN113467138B (zh) 2021-07-20 2021-07-20 阵列基板及其制备方法、显示组件及显示装置

Publications (2)

Publication Number Publication Date
CN113467138A CN113467138A (zh) 2021-10-01
CN113467138B true CN113467138B (zh) 2023-12-19

Family

ID=77881275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110820513.7A Active CN113467138B (zh) 2021-07-20 2021-07-20 阵列基板及其制备方法、显示组件及显示装置

Country Status (3)

Country Link
US (1) US20240142829A1 (zh)
CN (1) CN113467138B (zh)
WO (1) WO2023000971A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113467138B (zh) * 2021-07-20 2023-12-19 北京京东方光电科技有限公司 阵列基板及其制备方法、显示组件及显示装置
WO2023206472A1 (zh) * 2022-04-29 2023-11-02 京东方科技集团股份有限公司 像素结构、显示面板及显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566176A (zh) * 2010-11-24 2012-07-11 三星移动显示器株式会社 显示衬底、显示面板和显示装置
WO2013021929A1 (ja) * 2011-08-10 2013-02-14 シャープ株式会社 液晶ディスプレイ
CN103149760A (zh) * 2013-02-19 2013-06-12 合肥京东方光电科技有限公司 薄膜晶体管阵列基板、制造方法及显示装置
CN103576365A (zh) * 2012-08-03 2014-02-12 株式会社日本显示器 液晶显示装置
CN104267550A (zh) * 2014-10-14 2015-01-07 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
CN104362152A (zh) * 2014-09-16 2015-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104570514A (zh) * 2014-12-30 2015-04-29 厦门天马微电子有限公司 电极结构及液晶显示面板
CN104570511A (zh) * 2014-12-29 2015-04-29 厦门天马微电子有限公司 一种阵列基板、液晶显示面板和显示装置
CN104932162A (zh) * 2015-06-30 2015-09-23 厦门天马微电子有限公司 阵列基板和液晶显示面板
CN105321959A (zh) * 2015-09-10 2016-02-10 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示面板和显示装置
CN111308800A (zh) * 2019-12-10 2020-06-19 京东方科技集团股份有限公司 像素电极、液晶显示装置及其使用方法
CN112987416A (zh) * 2021-04-14 2021-06-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008065212A (ja) * 2006-09-11 2008-03-21 Epson Imaging Devices Corp 液晶表示パネル
KR101844015B1 (ko) * 2011-02-24 2018-04-02 삼성디스플레이 주식회사 액정 표시 장치
CN103913908A (zh) * 2013-12-25 2014-07-09 厦门天马微电子有限公司 电极结构、显示面板和显示装置
CN104090429B (zh) * 2014-06-16 2016-08-10 京东方科技集团股份有限公司 阵列基板及其制作方法和液晶显示装置
JP6986852B2 (ja) * 2017-04-28 2021-12-22 株式会社ジャパンディスプレイ 液晶表示装置
CN208297894U (zh) * 2018-07-10 2018-12-28 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN111948855B (zh) * 2019-05-14 2023-10-13 瀚宇彩晶股份有限公司 像素结构、显示面板以及掩膜
CN111610677A (zh) * 2020-06-28 2020-09-01 京东方科技集团股份有限公司 阵列基板和显示装置
CN113467138B (zh) * 2021-07-20 2023-12-19 北京京东方光电科技有限公司 阵列基板及其制备方法、显示组件及显示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566176A (zh) * 2010-11-24 2012-07-11 三星移动显示器株式会社 显示衬底、显示面板和显示装置
WO2013021929A1 (ja) * 2011-08-10 2013-02-14 シャープ株式会社 液晶ディスプレイ
CN103576365A (zh) * 2012-08-03 2014-02-12 株式会社日本显示器 液晶显示装置
CN103149760A (zh) * 2013-02-19 2013-06-12 合肥京东方光电科技有限公司 薄膜晶体管阵列基板、制造方法及显示装置
CN104362152A (zh) * 2014-09-16 2015-02-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104267550A (zh) * 2014-10-14 2015-01-07 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
CN104570511A (zh) * 2014-12-29 2015-04-29 厦门天马微电子有限公司 一种阵列基板、液晶显示面板和显示装置
CN104570514A (zh) * 2014-12-30 2015-04-29 厦门天马微电子有限公司 电极结构及液晶显示面板
CN104932162A (zh) * 2015-06-30 2015-09-23 厦门天马微电子有限公司 阵列基板和液晶显示面板
CN105321959A (zh) * 2015-09-10 2016-02-10 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶显示面板和显示装置
CN111308800A (zh) * 2019-12-10 2020-06-19 京东方科技集团股份有限公司 像素电极、液晶显示装置及其使用方法
CN112987416A (zh) * 2021-04-14 2021-06-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
CN113467138A (zh) 2021-10-01
US20240142829A1 (en) 2024-05-02
WO2023000971A1 (zh) 2023-01-26

Similar Documents

Publication Publication Date Title
US20230408876A1 (en) Liquid crystal display panel
US9281320B2 (en) Array substrate and liquid crystal display apparatus having the same
JP5364917B2 (ja) 表示装置
KR100881357B1 (ko) 액정표시장치
US7643112B2 (en) Color filter substrate and manufacturing method thereof
US8614779B2 (en) Lateral electric field type active-matrix addressing liquid crystal display device
JP3599663B2 (ja) 広視野角液晶ディスプレイとその製造方法
US7936405B2 (en) Liquid crystal display device and driving method for the same
JP4238877B2 (ja) Ｆｆｓモードの液晶表示パネル
US8427617B2 (en) Transverse electric field mode liquid crystal display panel capable of preventing bright regions of the circumferences of slit-shaped openings of an upper electrode
US8130353B2 (en) Liquid crystal display device and method of fabricating the same
CN108983518B (zh) 阵列基板及其制备方法
US20140192308A1 (en) Liquid crystal display
CN113467138B (zh) 阵列基板及其制备方法、显示组件及显示装置
US10031381B2 (en) Liquid crystal display device
US20140124800A1 (en) Array substrate and display device
US10423026B2 (en) Array substrate, display panel, and display device
US7906782B2 (en) Liquid crystal display device
US20160223855A1 (en) Liquid-crystal display device and a manufacturing method of it
JP5271021B2 (ja) 液晶表示装置
US8547515B2 (en) Display substrate with pixel electrode having V-shape and trapezoidal protrusions, a method of manufacturing the same and a display apparatus having the same
JP2010054552A (ja) 液晶表示装置
CN106773393B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
TWI775376B (zh) 液晶顯示裝置
WO2022089025A1 (zh) 阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant