CN208297894U - 一种阵列基板、显示面板及显示装置 - Google Patents
一种阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN208297894U CN208297894U CN201821087224.0U CN201821087224U CN208297894U CN 208297894 U CN208297894 U CN 208297894U CN 201821087224 U CN201821087224 U CN 201821087224U CN 208297894 U CN208297894 U CN 208297894U
- Authority
- CN
- China
- Prior art keywords
- electrode
- thickness
- insulating layer
- corner structure
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
本实用新型公开一种阵列基板、显示面板及显示装置,其中,阵列基板包括层叠设置在基底上的第一电极、绝缘层和第二电极,所述第一电极和所述第二电极其中之一为像素电极,另一为公共电极;所述第二电极包括多个位于所述绝缘层上的条状子电极,相邻两个所述条状子电极之间形成有狭缝,所述条状子电极包括中间部分和两端的拐角结构;所述拐角结构下方的绝缘层的厚度小于所述中间部分下方的绝缘层的厚度。该阵列基板减小了条状子电极的拐角结构对应的第二电极与第一电极的间距,增强该位置的相邻条状子电极的电场的强度,提升该位置的透过率。
Description
技术领域
本实用新型涉及显示技术领域,特别是涉及一种阵列基板、显示面板及显示装置。
背景技术
高级超维场转换(Advanced Super Dimension Switch,简称ADS)模式的显示面板具有高透过率、宽视角、响应速度快和功耗低等优点,广泛应用于液晶显示装置中。
现有技术的ADS模式的显示面板具有相对设置的狭缝电极和板状电极,在狭缝电极与板状电极之间设置有第一绝缘层和第二绝缘层,其中狭缝电极包括多个横向条状子电极,多个横向条状子电极的两端通过竖向子电极连城一体,为了防止trace mura,横向条状子电极的两端设置有拐角,在ADS模式的显示面板中,液晶分子通常平行于显示面板方向排列,主要通过横向条状子电极间电场进行驱动,但是竖向子电极间差生的电场会抑制液晶分子转动,从而影响该位置的透过率,同时,为了防止条状子电极拐角处液晶驱动时排列不均,拐角处会设置成弧形过渡的拐角,该设计会进减弱拐角位置的横向子电极间的电场强度,进一步降低了该位置的透过率,进而影响像素整体的透过率。
实用新型内容
本实用新型提供了一种阵列基板、显示面板及显示装置,以解决现有技术中ADS模式显示面板在狭缝电极边缘拐角处透过率较低的问题。
第一方面,本实用新型提供一种阵列基板,包括
包括层叠设置在基底上的第一电极、绝缘层和第二电极,所述第一电极和所述第二电极其中之一为像素电极,另一为公共电极;
所述第二电极包括多个位于所述绝缘层上的条状子电极,相邻两个所述条状子电极之间形成有狭缝,所述条状子电极包括中间部分和两端的拐角结构;所述拐角结构下方的绝缘层的厚度小于所述中间部分下方的绝缘层的厚度。
可选地,所述绝缘层包括层叠设置的栅绝缘层和钝化层,所述条状子电极位于所述钝化层上,所述拐角结构下方的钝化层的厚度小于所述中间部分下方的钝化层的厚度。
可选地,所述拐角结构下方的钝化层的厚度为所述栅绝缘层的厚度为
可选地,所述中间部分下方的绝缘层包括栅绝缘层和钝化层,所述钝化层靠近所述第二电极设置;
所述拐角结构下方的绝缘层包括栅绝缘层。
可选地,相邻两个所述拐角结构之间区域的绝缘层的厚度与拐角结构下方的绝缘层的厚度一致。
可选地,所述第一电极为板状电极或狭缝电极。
可选地,所述绝缘层的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种。
第二方面,本实用新型提供了一种显示面板,包括上述阵列基板。
第三方面,本实用新型提供了一种显示装置,包括上述显示面板。
与现有技术相比,本实用新型实施例具有以下优点:
本实用新型实施例的阵列基板,包括依次层叠设置在基底上的第一电极、绝缘层和第二电极,第一电极和第二电极其中之一为像素电极,另一为公共电极,第二电极包括多个位于绝缘层上的条状子电极,条状子电极包括中间部分和拐角结构,其中,条状子电极的拐角结构下方的绝缘层的厚度小于其中间部分下方的绝缘层的厚度。本实用新型实施例的阵列基板,通过减小条状子电极的拐角结构正下方的绝缘层的厚度,使其小于条状子电极的中间部分正下方的绝缘层的厚度,减小了条状子电极的拐角结构对应的第二电极与第一电极的间距,从而增强该位置的相邻条状子电极的电场的强度,增强了该位置液晶的偏转能力,提升了该位置的透过率,进而提升像素的整体透过率。
附图说明
图1为本实用新型实施例的一种阵列基板的局部结构示意图;
图2为图1的A-A截面图;
图3为本实用新型实施例的拐角区域的钝化层厚度与透过率的关系图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获取的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例的阵列基板,参照图1和图2所示,该阵列基板包括层叠设置在基底11上的第一电极12、绝缘层13和第二电极14。
第二电极14包括位于绝缘层13上的多个条状子电极143,相邻两个条状子电极143之间形成有狭缝,条状子电极143包括中间部分和两端的拐角结构;可以理解的是,上述条状子电极的两端连接成一体,如图1所示,通过平行于Y方向上的电极条连接成一体。条状子电极之间形成Y方向的电场,而平行于Y方向的电极条之间形成X方向的电场。
条状子电极143的拐角结构下方的绝缘层13的厚度小于其中间部分下方的绝缘层13的厚度,可以参照图2所示,条状子电极143拐角结构正下方的绝缘层的厚度小于条状子电极143中间部分正下方的绝缘层的厚度,这样,条状子电极143拐角结构正下方绝缘层的厚度减小,则在拐角结构正对的第一电极以及拐角结构的电势差不变的条件下,由于绝缘层厚度减小,则条状子电极143相邻的拐角结构间的Y方向的电场会增强,进而增强了拐角结构的液晶分子的偏转能力,提升该位置的透过率。
上述第一电极12和第二电极14其中之一为像素电极,另一为公共电极。
本实用新型实施例的阵列基板,包括依次层叠设置在基底11上的第一电极12、绝缘层13和第二电极14,第一电极12和第二电极14其中之一为像素电极,另一为公共电极,第二电极14包括多个位于绝缘层13上的条状子电极143,条状子电极143包括中间部分和拐角结构,其中,条状子电极143的拐角结构下方的绝缘层的厚度小于其中间部分下方的绝缘层的厚度。本实用新型实施例的阵列基板,通过减小条状子电极143的拐角结构正下方的绝缘层的厚度,使其小于条状子电极143的中间部分正下方的绝缘层的厚度,减小了条状子电极143的拐角结构对应的第二电极与第一电极的间距,从而增强该位置的相邻条状子电极的电场的强度,增强了该位置液晶的偏转能力,提升了该位置的透过率,进而提升像素的整体透过率。
进一步的,参照图2所示,绝缘层13包括层叠设置的栅绝缘层131和钝化层132,其中,钝化层132靠近第二电极14设置,条状子电极143位于钝化层132上。
拐角结构下方的钝化层132的厚度小于中间部分下方的钝化层132的厚度。可以理解的是,在拐角结构下方的绝缘层可以不包括钝化层,仅仅包括栅绝缘层131,而在中间部分下方的绝缘层包括栅绝缘层131和钝化层132两层。
对应的,拐角结构下方的钝化层的厚度可以为栅绝缘层的厚度为
可以理解是的,也可以通过减小拐角结构下方的栅绝缘层131的厚度,以减小该处第一电极与第二电极的间距,也即拐角结构下方的栅绝缘层131的厚度小于中间部分下方的栅绝缘层131的厚度。同样的,在拐角结构下方的绝缘层可以不包括栅绝缘层,仅仅包括钝化层132,而在中间结构下方的绝缘层包括栅绝缘层131和钝化层132两层。
从制备工艺考虑,减小绝缘层13的厚度通常通过刻蚀工艺实现,而减小钝化层的厚度更加容易实现,利用钝化层的掩膜版对钝化层进行曝光、刻蚀、显影等工艺以将拐角结构下方的钝化层去除或减薄,从而减小该区域第一电极与第二电极的间距,增大该区域的相邻条状子电极的电场的强度,提升该区域透过率。
进一步的,参照图1和图2所示,可以将每个像素单元的第二电极14划分为中间区域141和两侧的拐角区域142,条状子电极143的中间部分位于中间区域141,条状子电极143的拐角结构位于拐角区域142。上述拐角区域142为条状子电极143拐角点连线靠近第二电极边缘的区域,而连线中间部分即为中间区域141。可以不仅仅减小或去除拐角结构正下方的绝缘层的厚度,可以减小整个拐角区域142对应的绝缘层的厚度,从制备工艺上考虑,也可以同时减小相邻两个像素之间的绝缘层的厚度。可以使相邻像素的相邻两个拐角结构之间区域的绝缘层的厚度与拐角结构下方的绝缘层的厚度一致,便于通过一次刻蚀工艺形成绝缘层的结构。
并且,相应的钝化层的掩膜版对应的图案较为简单,方便掩膜版的制作,简化了阵列基板的制备工艺。
上述实施例中,条状子电极143可以沿同一方向排列。第一电极12为板状电极或狭缝电极,对于第一电极12的具体形状本实用新型不做限制,但是可以理解的是,第一电极12与第二电极14在基底11上的正投影至少部分重叠。
上述绝缘层的材料可以包括氧化硅、氮化硅、氮氧化硅中的至少一种。
可以理解的是,上述绝缘层的厚度越薄,拐角区域142对应的像素单元的透过率越高。参照图3所示,示出了拐角区域对应的阵列基板每个像素单元的钝化层厚度与透过率的关系图,以栅绝缘层的厚度为为例,假设钝化层厚度为时,透过率为100%,钝化层厚度越小,其透过率越大,当钝化层厚度为0时,透过率接近115%。
上述实施例的阵列基板,通过减小条状子电极143的拐角结构正下方的绝缘层的厚度,使其小于条状子电极143的中间部分正下方的绝缘层的厚度,减小了条状子电极143的拐角结构对应的第二电极与第一电极的间距,从而增强该位置的相邻条状子电极的电场的强度,增强了该位置液晶的偏转能力,提升了该位置的透过率,进而提升像素的整体透过率。
本实用新型还提供了一种显示面板的实施例,包括上述实施例的阵列基板。
本实用新型还提供了一种显示装置的实施例,包括上述实施例的显示面板。该显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、电子纸等任何具有显示功能的产品或部件。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。对于系统实施例而言,由于其与方法实施例基本相似,所以描述的比较简单,相关之处参见方法实施例的部分说明即可。
尽管已描述了本实用新型实施例的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种阵列基板,其特征在于,包括层叠设置在基底上的第一电极、绝缘层和第二电极,所述第一电极和所述第二电极其中之一为像素电极,另一为公共电极;
所述第二电极包括多个位于所述绝缘层上的条状子电极,相邻两个所述条状子电极之间形成有狭缝,所述条状子电极包括中间部分和两端的拐角结构;所述拐角结构下方的绝缘层的厚度小于所述中间部分下方的绝缘层的厚度。
2.根据权利要求1所述的阵列基板,其特征在于,所述绝缘层包括层叠设置的栅绝缘层和钝化层,所述条状子电极位于所述钝化层上,所述拐角结构下方的钝化层的厚度小于所述中间部分下方的钝化层的厚度。
3.根据权利要求2所述的阵列基板,其特征在于,所述拐角结构下方的钝化层的厚度为所述栅绝缘层的厚度为
4.根据权利要求1所述的阵列基板,其特征在于,所述中间部分下方的绝缘层包括栅绝缘层和钝化层,所述钝化层靠近所述第二电极设置;
所述拐角结构下方的绝缘层包括栅绝缘层。
5.根据权利要求1所述的阵列基板,其特征在于,相邻两个所述拐角结构之间区域的绝缘层的厚度与拐角结构下方的绝缘层的厚度一致。
6.根据权利要求1所述的阵列基板,其特征在于,所述第一电极为板状电极或狭缝电极。
7.根据权利要求1所述的阵列基板,其特征在于,所述绝缘层的材料包括氧化硅、氮化硅、氮氧化硅中的至少一种。
8.一种显示面板,其特征在于,包括权利要求1至7任一项所述的阵列基板。
9.一种显示装置,其特征在于,包括权利要求8所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821087224.0U CN208297894U (zh) | 2018-07-10 | 2018-07-10 | 一种阵列基板、显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821087224.0U CN208297894U (zh) | 2018-07-10 | 2018-07-10 | 一种阵列基板、显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208297894U true CN208297894U (zh) | 2018-12-28 |
Family
ID=64700212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821087224.0U Active CN208297894U (zh) | 2018-07-10 | 2018-07-10 | 一种阵列基板、显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208297894U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111176034A (zh) * | 2020-01-06 | 2020-05-19 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
CN111610677A (zh) * | 2020-06-28 | 2020-09-01 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
WO2022261951A1 (zh) * | 2021-06-18 | 2022-12-22 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置、掩膜版 |
WO2023000971A1 (zh) * | 2021-07-20 | 2023-01-26 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示组件及显示装置 |
-
2018
- 2018-07-10 CN CN201821087224.0U patent/CN208297894U/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111176034A (zh) * | 2020-01-06 | 2020-05-19 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
CN111610677A (zh) * | 2020-06-28 | 2020-09-01 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
WO2022261951A1 (zh) * | 2021-06-18 | 2022-12-22 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置、掩膜版 |
WO2023000971A1 (zh) * | 2021-07-20 | 2023-01-26 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示组件及显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN208297894U (zh) | 一种阵列基板、显示面板及显示装置 | |
JP3613573B2 (ja) | 液晶表示装置及びその製造方法 | |
CN102629606B (zh) | 阵列基板及其制备方法和显示装置 | |
CN202583657U (zh) | 液晶显示装置 | |
US9519187B2 (en) | Pixel structure | |
CN102692770A (zh) | 液晶显示装置 | |
CN100362414C (zh) | 共平面开关模式液晶显示器件及其制造方法 | |
CN103323988B (zh) | 透明电极、阵列基板和液晶显示装置 | |
JP2006201343A (ja) | 液晶表示装置 | |
CN105404062A (zh) | 阵列基板和显示装置 | |
KR100853213B1 (ko) | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 | |
CN103645589A (zh) | 显示装置、阵列基板及其制作方法 | |
CN104914630A (zh) | 阵列基板、显示面板以及显示装置 | |
CN104570509B (zh) | 液晶显示器 | |
TW201039029A (en) | Liquid crystal display panel and liquid crystal display applying the same | |
US20130285891A1 (en) | Lcd panel and pixel electrode thereof | |
CN103346160B (zh) | 阵列基板及其制作方法、显示装置 | |
CN105068340B (zh) | 阵列基板、显示装置及其制作方法 | |
US6765642B2 (en) | In-plane switching liquid crystal display with a compensation electrode structure and method of forming the same | |
US7209203B2 (en) | Thin film transistor liquid crystal display device implementing multi-domains for liquid crystal | |
KR100719922B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 | |
CN104423111A (zh) | 一种像素结构以及阵列基板、液晶显示装置 | |
CN103529603A (zh) | 一种聚合物稳定配向的液晶面板 | |
CN203287663U (zh) | 透明电极、阵列基板和液晶显示装置 | |
CN105700254B (zh) | 电极、阵列基板及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |