JP2006201343A - 液晶表示装置 - Google Patents

Abstract

【課題】本発明は、電子機器の表示部に用いられる液晶表示装置に関し、表示特性に優れる液晶表示装置を提供することを目的とする。
【解決手段】液晶表示装置は対向配置されたＴＦＴ基板２及び対向基板４と、両基板２、４間に封止された液晶層６とを有している。ゲートバスライン１２及びドレインバスライン１４により画定されてＴＦＴ基板２上に配置された画素領域は、液晶層６を駆動するための階調電圧が印加される副画素Ａと、副画素Ａと分離して形成されて階調電圧より低い電圧が印加される副画素Ｂとを有している。対向基板４には液晶層６の液晶分子の配向方位を規制する線状突起４４ａ、４４ｂ、４４ｃが形成されている。副画素Ａ内の線状突起４４ａの配置間隔ｗ１（＝ｗ１ａ）は副画素Ｂ内の線状突起４４ｂ、４４ｃのそれぞれの配置間隔ｗ２（＝（ｗ２ａ＋ｗ２ｂ）／２）より短く形成されている。
【選択図】図２

Description

本発明は、電子機器の表示部に用いられる液晶表示装置に関する。

液晶表示装置はノート型パーソナルコンピュータ、テレビ受像機、パーソナルコンピュータ用モニタ及び投射型プロジェクタ等の表示部として用いられている。近年では、大画面の液晶表示パネルが製造されるようになり、液晶表示装置はテレビ受像機の表示部としての需要が急速に拡大しつつある。このため、液晶表示装置はより高い表示品位が求められている。しかし、かつて主流であったＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）方式の液晶表示装置は視野角特性が狭いために、テレビ受像機の表示部として必要な表示特性が得られ難いという問題を有している。そこで近年では、広視野角特性を得るために、ＴＮ方式以外の技術が液晶表示装置に用いられるようになっている。その１つにＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式と呼ばれる技術がある。ＭＶＡ方式では、電圧無印加時に液晶分子を基板に垂直に配向させ、液晶に電圧が印加されると、基板に形成された突起あるいは透明電極（ＩＴＯ）に設けられたスリットによって液晶分子の配向が規定されるようになっている。

一般に、液晶分子を基板に垂直に配向させる垂直配向方式では、表示画面の法線方向に対し、斜め方向から測定した光学特性は当該法線方向の光学特性とは異なることが知られている。特に、偏光軸に平行又は垂直な方向の斜めからの階調輝度特性は正面の階調輝度特性と大きくずれてしまう。

この問題を解決するために、画素用の薄膜トランジスタ（ＴＦＴ）のソース電極に電気的に接続された画素電極と、当該画素電極とは分割されてソース電極と絶縁された画素電極とを備えた画素構造を有する液晶表示装置が知られている。当該液晶表示装置では、ソース電極と絶縁された画素電極、ソース電極及び両電極間に挟まれた絶縁膜により静電容量が形成されている。ソース電極と絶縁された画素電極は当該静電容量によって駆動される。

図７は、分割された２つの画素電極を備えた画素構造を有する液晶表示装置の１画素の構成を示している。図７に示すように、複数のゲートバスライン１０６と、不図示の絶縁膜を介してゲートバスライン１０６に交差して形成された複数のドレインバスライン１０８とがガラス基板１０３上に形成されている。ゲートバスライン１０６及びドレインバスライン１０８の交差位置近傍には、画素毎に形成されたＴＦＴ１１０が配置されている。ゲートバスライン１０６の一部はＴＦＴ１１０のゲート電極（Ｇ）として機能する。ゲートバスライン１０６上には、絶縁膜を介してＴＦＴ１１０の動作半導体層、及びチャネル保護膜（共に不図示）が形成されている。ゲート電極（Ｇ）上であってＴＦＴ１１０のチャネル保護膜上には、ドレイン電極（Ｄ）及びその下層のｎ型不純物半導体層（不図示）と、ソース電極（Ｓ）及びその下層のｎ型不純物半導体層（不図示）とが所定の間隙を介して対向して形成されている。

また、ゲートバスライン１０６及びドレインバスライン１０８により画定された画素領域を横切って、ゲートバスライン１０６に並列して延びる蓄積容量バスライン１１４が形成されている。蓄積容量バスライン１１４上には、絶縁膜を介して蓄積容量電極（中間電極）１１６が画素毎に形成されている。蓄積容量電極１１６は、制御電極１１１を介してＴＦＴ１１０のソース電極（Ｓ）に電気的に接続されている。蓄積容量バスライン１１４、蓄積容量電極１１６及びそれらの間に挟まれた絶縁膜により蓄積容量Ｃｓが形成される。

ゲートバスライン１０６及びドレインバスライン１０８により画定された画素領域は、副画素Ａと副画素Ｂとに分離されている。例えば、台形状の副画素Ａは画素領域の中央部左寄りに配置され、副画素Ｂは画素領域のうち副画素Ａの領域を除いた上部、下部及び中央部右側端部に配置されている。画素領域内の副画素Ａ、Ｂの配置は、例えば、蓄積容量バスライン１１４に対しほぼ線対称になっている。副画素Ａには画素電極１２１が形成され、副画素Ｂには画素電極１２１と分離された画素電極１２３が形成されている。画素電極１２１、１２３は、共にＩＴＯ等の透明導電膜により形成されている。画素電極１２１と画素電極１２３との間には、電極間スリット１２６が形成されている。電極間スリット１２６は画素領域内に形成されている。

画素電極１２１は、保護膜（不図示）が開口されたコンタクトホール１１８を介して、蓄積容量電極１１６及びＴＦＴ１１０のソース電極（Ｓ）に電気的に接続されている。画素電極１２３は、保護膜及び絶縁膜を介して制御電極１１１に重なる領域を有している。当該領域において、制御電極１１１、画素電極１２３及び両電極１１１、１２３間に挟まれた保護膜により静電容量（制御容量）Ｃｃが形成される。

ガラス基板１０３に対向配置された対向ガラス基板（不図示）上には不図示の共通電極が形成されている。対向ガラス基板から突出し、画素領域の中央部左寄りで画素電極１２１上にＶ字状に配置された、液晶の配向方位を規制する配向規制用構造物としての線状突起１１２ａが形成されている。線状突起１１２ａは蓄積容量バスライン１１４に対しほぼ線対称になっている。また、図中斜めに延伸する制御電極１１１に対向する位置に線状突起１１２ｂが形成されている。さらに、蓄積容量バスライン１１４に対し線状突起１１２ｂとほぼ線対称となる位置に、対向ガラス基板から突出して線状突起１１２ｃが形成されている。

副画素Ａでの線状突起１１２ａの配置間隔ｗ１と、副画素Ｂでの線状突起１１２ｂ、１１２ｃの配置間隔ｗ２とはほぼ同じ長さに形成されている。図７において、配置間隔ｗ１は、電極間スリット１２６のエッジ部と、電極間スリット１２６に隣接する副画素Ａ内に配置された線状突起１１２ａのエッジ部との間である。同様に、配置間隔ｗ２は、電極間スリット１２６のエッジ部と、電極間スリット１２６に隣接する副画素Ｂ内に配置された線状突起１１２ｂ、１１２ｃのそれぞれのエッジ部との間である。例えば、配置間隔ｗ１、ｗ２は２５μｍに形成されている。

副画素Ａでは、画素電極１２１、共通電極及び両電極間に挟まれた液晶によって液晶容量Ｃｌｃ１が形成される。副画素Ｂでは、画素電極１２３、共通電極及び両電極間に挟まれた液晶によって液晶容量Ｃｌｃ２が形成される。ガラス基板１０３と対向ガラス基板との間で、液晶容量Ｃｌｃ２は制御容量Ｃｃと直列に接続されている。

ＴＦＴ１１０がオン状態になると、ソース電極（Ｓ）及び制御電極１１１はデータバスライン１０８に印加された階調電圧Ｖ_Ｄと同電位になり、同時に電気的に接続された画素電極１２１も階調電圧Ｖ_Ｄと同電位になる。液晶容量Ｃｌｃ１には、画素電極１２１と共通電極との間に印加された電位差に基づく電圧が印加される。例えば、共通電極に印加された電圧を０Ｖとすると、液晶容量Ｃｌｃ１に印加される電圧は、階調電圧Ｖ_Ｄ（＝Ｖ_Ｄ−０Ｖ）になる。一方、電気的に絶縁された画素電極１２３には、液晶容量Ｃｌｃ２と制御容量Ｃｃとの比に基づいて、階調電圧Ｖ_Ｄを分割した電圧が印加される。液晶容量Ｃｌｃ２に印加される電圧、すなわち共通電極と画素電極１２３との間に印加される電圧Ｖ_１は以下のように表すことができる。
Ｖ_１＝Ｖ_Ｄ×｛Ｃｃ／（Ｃｌｃ２＋Ｃｃ）｝ ・・・（１）

階調電圧Ｖ_Ｄを印加した際に、画素電極１２１には階調電圧Ｖ_Ｄが印加されるのに対し画素電極１２３には階調電圧Ｖ_Ｄより低電圧の電圧Ｖ_１が印加される。このため、副画素Ｂに配置された液晶が初期状態から傾斜し始める階調電圧Ｖ_Ｄは、副画素Ａに配置された液晶が初期状態から傾斜し始める階調電圧Ｖ_Ｄより高くなる。このように、ソース電極（Ｓ）に電気的に接続された画素電極１２１と、絶縁された画素電極１２３とでは、閾値電圧（液晶が初期状態から傾斜し始める電圧）に差が生じる。この結果、液晶表示装置の斜め方向の階調輝度特性は大幅に改善される。

図８は、図７に示す液晶表示装置の入力階調に対する輝度特性（階調輝度特性）を示すグラフである。横軸は入力階調（ｇｒａｙ ｓｃａｌｅ）を表し、縦軸は白表示時の輝度（Ｔｗｈｉｔｅ）で規格化した輝度（Ｔ／Ｔｗｈｉｔｅ）を表わしている。図中実線で示す曲線は、図７に示す液晶表示装置の表示画面に対し垂直な方向（以下、「正面方向」という）での階調輝度特性を示し、図中■印を結ぶ曲線は、表示画面に対して方位角９０°、極角６０°の方向（以下、「斜め方向」という）での階調輝度特性を示している。図中▲印を結ぶ曲線は、比較例として、画素電極が分割されていない従来の垂直配向方式の液晶表示装置の斜め方向での階調輝度特性を示している。ここで、方位角は、表示画面の右方向を基準として反時計回りに計った角度とする。また極角は、表示画面の中心に立てた垂線となす角とする。

図８に示すように、正面方向の階調輝度特性は入力階調が大きくなるに従い輝度が単調に増加し、当該特性を示す曲線は下に凸になっている。これに対し、従来の液晶表示装置の斜め方向の階調輝度特性は０乃至２１０階調程度の範囲においては斜め方向の輝度が正面方向の輝度より高くなるが、２１０階調程度以上の範囲においては斜め方向の輝度が正面方向の輝度より低くなる。従来の液晶表示装置の斜め方向の階調輝度特性を示す曲線には、大きく上に凸になる部分と下に凸になる部分とが混在している。この結果、従来の液晶表示装置の表示画面を斜め方向から見た場合、入力階調間での輝度差が小さくなってしまい、階調によっては階調つぶれや階調広がりが生じて、例えば画像の色が白っぽく変化してしまう。

ところが、図７に示す液晶表示装置の斜め方向の輝度は全階調に亘って正面方向の輝度より高くなっている。図７に示す液晶表示装置の斜め方向の階調輝度特性を示す曲線には、従来の液晶表示装置の階調輝度特性を示す曲線のように大きく上に凸になる部分と下に凸になる部分とが混在していない。このため、図７に示す液晶表示装置の表示画面を斜め方向から見ても、階調つぶれや階調広がりが発生せず、画像の色が白っぽく変化することを防止できる。このように、図７に示す液晶表示装置の斜め方向の階調輝度特性は画素電極が分割されていない従来の液晶表示装置の階調輝度特性に対して大幅に改善されている。なお、１画素に副画素Ａ、Ｂを有する液晶表示装置では、高閾値電圧側の副画素Ｂの理想的な印加電圧を副画素Ａの低閾値電圧側の印加電圧のおよそ０．６乃至０．８倍にするとよい。
特願２００４−１３４９５４号公報 特願２００４−０７１１７８号公報 特願２００４−２６５５５２号公報 特開２００３−１４９６４７号公報

図７の画素構造によって斜め方向の階調輝度特性は改善される。ところが、副画素Ｂに配置された液晶に印加される電圧は式（１）に示すように、階調電圧Ｖ_Ｄより低下するため表示画面の輝度低下が生じてしまう。この輝度低下を最小限に抑えるため、図７に示す液晶表示装置では、従来の液晶表示装置より白を表示するための階調電圧Ｖ_Ｄ（白電圧）が高く設定されている。しかし、白電圧を高く設定すると、液晶の応答速度が遅くなってしまうという問題を有している。

本発明の目的は、表示特性に優れる液晶表示装置を提供することにある。

上記目的は、アレイ基板と、前記アレイ基板に対向配置された対向基板と、前記アレイ基板と前記対向基板との間に封止された液晶と、前記液晶を駆動するための階調電圧が印加される第１の副画素と、前記第１の副画素と分離して形成されて前記階調電圧より低い電圧が印加される第２の副画素とを備え、前記アレイ基板上にマトリクス状に形成された複数の画素領域と、前記第１の副画素と前記第２の副画素とで配置間隔が異なるように形成されて前記液晶を配向規制する配向規制用構造物とを有することを特徴とする液晶表示装置によって達成される。

本発明によれば、表示特性に優れる液晶表示装置が実現できる。

本発明の一実施の形態による液晶表示装置について図１乃至図６を用いて説明する。まず、本実施の形態による液晶表示装置の概略の構成について図１を用いて説明する。図１は、本実施の形態による液晶表示装置の概略構成を示している。図１に示すように、液晶表示装置は、絶縁膜を介して互いに交差して形成されたゲートバスライン及びドレインバスラインと、画素毎に形成されたスイッチング素子としてのＴＦＴ及び画素電極とを備えたＴＦＴ基板２を有している。また、液晶表示装置は、カラーフィルタ（ＣＦ）や共通電極が形成された対向基板４と、両基板２、４間に封止された、例えば誘電率異方性が負の液晶組成物（Δε＝−３．５）とを備えている。ＴＦＴ基板２と対向基板４とは、例えば４μｍの間隔で対向配置されている。液晶組成物と両基板２、４との界面には垂直配向膜がそれぞれ形成されている。これにより、電圧無印加時の液晶組成物の液晶分子は、基板面にほぼ垂直に配向する。

ＴＦＴ基板２には、複数のゲートバスラインを駆動するドライバＩＣが実装されたゲートバスライン駆動回路８０と、複数のドレインバスラインを駆動するドライバＩＣが実装されたドレインバスライン駆動回路８２とが接続されている。これらの駆動回路８０、８２は、制御回路８４から出力された所定の信号に基づいて、走査信号やデータ信号を所定のゲートバスラインあるいはドレインバスラインに出力するようになっている。ＴＦＴ基板２のＴＦＴ素子形成面と反対側の面には偏光板８７が配置され、対向基板４の共通電極形成面と反対側の面には、偏光板８７とクロスニコルに配置された偏光板８６が配置されている。偏光板８７のＴＦＴ基板２と反対側の面にはバックライトユニット８８が配置されている。

図２は、本実施の形態による液晶表示装置の１画素の構成を示している。図２（ａ）は、ガラス材料等の絶縁性材料で形成されたアレイ基板１０を法線方向に見た、マトリクス状に形成された複数の画素のうちの１画素の構成を示している。図２（ｂ）は、図２（ａ）に示すＸ−Ｘ線で切断した断面を示している。図２（ａ）及び図２（ｂ）に示すように、複数のゲートバスライン１２と、絶縁膜３０を介してゲートバスライン１２に交差して形成された複数のドレインバスライン１４とがアレイ基板１０上に形成されている。ゲートバスライン１２及びドレインバスライン１４の交差位置近傍には、画素毎に形成されたスイッチング素子としてのＴＦＴ２０が配置されている。ゲートバスライン１２の一部はＴＦＴ２０のゲート電極（Ｇ）として機能する。ゲートバスライン１２上には、絶縁膜を介してＴＦＴ２０の動作半導体層、及びチャネル保護膜（共に不図示）が形成されている。ゲート電極（Ｇ）上であってＴＦＴ２０のチャネル保護膜上には、ドレイン電極（Ｄ）及びその下層のｎ型不純物半導体層（不図示）と、ソース電極（Ｓ）及びその下層のｎ型不純物半導体層（不図示）とが所定の間隙を介して対向して形成されている。

また、ゲートバスライン１２及びドレインバスライン１４により画定された画素領域を横切って、ゲートバスライン１２に並列して延びる蓄積容量バスライン１８が形成されている。蓄積容量バスライン１８上には、絶縁膜３０を介して蓄積容量電極（中間電極）１９が画素毎に形成されている。蓄積容量電極１９は、制御電極２５を介してＴＦＴ２０のソース電極（Ｓ）に電気的に接続されている。蓄積容量バスライン１８、蓄積容量電極１９及びそれらの間に挟まれた絶縁膜３０により蓄積容量Ｃｓが形成される。

ゲートバスライン１２及びドレインバスライン１４により画定された画素領域は、液晶層６を駆動するための階調電圧Ｖ_Ｄ（入力画像データの階調値に対応する電圧）が印加される副画素（第１の副画素）Ａと、副画素Ａと分離して形成されて階調電圧Ｖ_Ｄより低い電圧が印加される副画素（第２の副画素）Ｂとを有している。副画素Ａと副画素Ｂとの面積比（Ａ：Ｂ）は例えば４：６に形成されている。例えば、台形状の副画素Ａは画素領域の中央部左寄りに配置され、副画素Ｂは画素領域のうち副画素Ａの領域を除いた上部、下部及び中央部右側端部に配置されている。画素領域内の副画素Ａ、Ｂの配置は、例えば、蓄積容量バスライン１８に対しほぼ線対称になっている。

副画素Ａには画素電極（第１の画素電極）１６が形成されている。副画素Ｂには画素電極１６と分離された画素電極（第２の画素電極）１７が形成されている。画素電極１６、１７は、共にＩＴＯ等の透明導電膜により形成されている。画素電極１６と画素電極１７との間には、電極間スリット４６が形成されている。電極間スリット４６は画素領域端部に対して斜めに延びており、例えば６μｍ乃至１２μｍのスリット幅で画素領域内に形成されている。電極間スリット４６は、液晶層６の液晶分子の配向方位を規制する、ＴＦＴ基板２側の配向規制用構造物としても機能する。

図２（ａ）において、副画素Ｂの右上及び右下には、画素電極１７の角部を取り除いた画素電極抜き領域４８ａ、４８ｂがそれぞれ形成されている。画素電極抜き領域４８ａ、４８ｂが画素電極１７とそれぞれ接触する辺（画素電極抜き領域４８ａ、４８ｂのエッジ部）は電極間スリット４６にそれぞれ並列し、画素領域端部に対して斜めに延びている。画素電極抜き領域４８ａ、４８ｂは副画素Ｂの配向規制用構造物としても機能する。

画素電極１６は、保護膜３２が開口されたコンタクトホール２４を介して、蓄積容量電極１９及びＴＦＴ２０のソース電極（Ｓ）に電気的に接続されている。これにより、画素電極１６はＴＦＴ２０に接続されている。画素電極１７は保護膜３２を介して制御電極２５に重なる領域を有している。当該領域において、制御電極２５、画素電極１７及び両電極１７、２５間に挟まれた保護膜３２により静電容量（制御容量）Ｃｃが形成されている。画素電極１７は制御容量ＣｃによりＴＦＴ２０に容量結合されて電気的にフローティング状態になっている。

ガラス材料等の絶縁性材料で形成されてアレイ基板１０に対向配置された対向絶縁性基板１１上には、ＣＦ樹脂層４０と、共通電極４２とがこの順に形成されている。対向絶縁性基板１１から突出し、画素領域の中央部左寄りで画素電極１６上にＶ字状に配置された、液晶層６の液晶分子の配向方位を規制する配向規制用構造物としての線状突起（土手状構造物）４４ａが形成されている。線状突起４４ａは蓄積容量バスライン１８に対しほぼ線対称になっている。また、図２（ａ）において斜めに延伸する制御電極２５と対向する位置に、線状突起（土手状構造物）４４ｂが形成されている。さらに、蓄積容量バスライン１８に対し線状突起４４ｂとほぼ線対称となる位置に、対向絶縁性基板１１から突出して形成された線状突起（土手状構造物）４４ｃが形成されている。線状突起４４ａ、４４ｂ、４４ｃは、例えば誘電体材料で形成されている。

副画素Ａでの配向規制用構造物の配置間隔（第１の配置間隔）ｗ１は、副画素Ｂでの配向規制用構造物の配置間隔（第２の配置間隔）ｗ２とは異なる長さに形成されている。配置間隔ｗ１は副画素Ａ内で隣接する配向規制用構造物の構造物間隔と、電極間スリット４６のエッジ部及び電極間スリット４６に隣接する配向規制用構造物の間隔との平均値である。本実施の形態では、副画素Ａ内に形成された配向規制用構造物は線状突起４４ａのみであるため、配置間隔ｗ１は線状突起４４ａのエッジ部と電極間スリット４６のエッジ部との間隔ｗ１ａとなる。

一方、配置間隔ｗ２は副画素Ｂ内で隣接する配向規制用構造物の構造物間隔と、電極間スリット４６のエッジ部及び電極間スリット４６に隣接する配向規制用構造物の間隔との平均値である。本実施の形態では、副画素Ｂ内に形成された配向規制用構造物は線状突起４４ｂ、４４ｃ及び画素電極抜き領域４８ａ、４８ｂである。このため、配置間隔ｗ２は線状突起４４ｂ、４４ｃのエッジ部と画素電極抜き領域４８ｂ、４８ｃのエッジ部とのそれぞれの構造物間隔ｗ２ａと、電極間スリット４６のエッジ部と線状突起４４ｂ、４４ｃのエッジ部との間隔ｗ２ｂとの平均値（ｗ２＝（ｗ２ａ＋ｗ２ｂ）／２）になる。

配置間隔ｗ１は配置間隔ｗ２より短く形成されている。例えば、配置間隔ｗ１は２０μｍに形成され、配置間隔ｗ２は２５μｍに形成されている。配置間隔ｗ１は配置間隔ｗ２より５μｍ短く形成されている。

後程説明するように、配向規制用構造物の配置間隔を短くすると、液晶層６の液晶分子の配向規制力が大きくなるので、液晶層６の応答速度を速くすることができる。従って、相対的に高い電圧が印加される副画素Ａの配置間隔ｗ１を短くすることにより、本実施の形態の液晶表示装置は従来の液晶表示装置より液晶層６の応答速度を速くすることができる。

また、線状突起４４ｂと画素電極抜き領域４８ｂとの間隙ｗ２ａは、線状突起４４ｂと電極間スリット４６のエッジ部との間隙ｗ２ｂにほぼ等しくなっている。これにより、液晶分子は線状突起４４ｂに対してほぼ対称に配向するようになる。同様に、線状突起４４ｃと画素電極抜き領域４８ｃとの間隙ｗ２ａは、線状突起４４ｃと電極間スリット４６のエッジ部との間隙ｗ２ｂにほぼ等しくなっている。これにより、液晶分子は線状突起４４ｃに対してほぼ対称に配向するようになる。

図２（ｂ）に示すように、副画素Ａ内に形成された線状突起４４ａの頂部から共通電極４２までの高さｈ１は、副画素Ｂ内に形成された線状突起４４ｂの高さｈ２より低く形成されている。例えば、線状突起４４ａの高さｈ１は１．０μｍに形成され、線状突起４４ｂの高さｈ２は１．４μｍに形成されている。図示は省略するが、線状突起４４ｃの高さｈ２も、線状突起４４ｂと同様に１．４μｍに形成されている。また、線状突起４４ａの高さｈ１が線状突起４４ｂ、４４ｃの高さｈ２より高く形成されていなければ、線状突起４４ａ、４４ｂ、４４ｃは同じ高さに形成されていてもよい。線状突起４４ａ、４４ｂ、４４ｃは０．７μｍ乃至１．４μｍに形成されていればよい。

後程説明するように、線状突起の高さを低くすると、線状突起と、線状突起に対向する基板（ＴＦＴ基板又は対向基板）との間に印加される電圧が高くなる。このため、液晶層６の液晶分子の配向規制力は大きくなるので、液晶層６の応答速度を速くすることができる。従って、相対的に高い電圧が印加される副画素Ａの線状突起４４ａの高さｈ１を低くすることにより、本実施の形態の液晶表示装置は従来の液晶表示装置より液晶層６の応答速度を速くすることができる。

副画素Ａには、画素電極１６、共通電極４２及び両電極１６、４４間に挟まれた液晶層６によって液晶容量Ｃｌｃ１が形成されている。副画素Ｂには、画素電極１７、共通電極４２及び両電極１７、４２間に挟まれた液晶層６によって液晶容量Ｃｌｃ２が形成されている。アレイ基板１０と対向絶縁性基板１１との間で、液晶容量Ｃｌｃ２は制御容量Ｃｃと直列に接続されている。

ＴＦＴ２０がオン状態になった場合の副画素Ｂの液晶容量Ｃｌｃ２に印加される電圧Ｖｐｘ２は、上記の式（１）により求められる。すなわち、式（１）の電圧Ｖ_１が電圧Ｖｐｘ２に相当する。本実施の形態の液晶表示装置では、副画素Ａの液晶容量Ｃｌｃ１に印加される電圧Ｖｐｘ１と、副画素Ｂの液晶容量Ｃｌｃ２に印加される電圧Ｖｐｘ２との電圧比Ｖｐｘ２／Ｖｐｘ１は、例えば約０．８となるように設計されている。また、本実施の形態の液晶表示装置は表示画面の輝度低下が生じないように、副画素Ａの白電圧が約６．８Ｖに設定されている。このため、副画素Ｂの白電圧は約５．７Ｖ（＝６．８Ｖ×０．８）になる。

階調電圧Ｖ_Ｄを印加した際に、副画素Ａの液晶容量Ｃｌｃ１には階調電圧Ｖ_Ｄが印加されるのに対し副画素Ｂの液晶容量Ｃｌｃ２には階調電圧Ｖ_Ｄより低電圧の電圧Ｖ_１が印加される。このため、副画素Ｂに配置された液晶層６の液晶分子が初期状態から傾斜し始める階調電圧Ｖ_Ｄは、副画素Ａに配置された液晶層６の液晶分子が初期状態から傾斜し始める階調電圧Ｖ_Ｄより高くなる。このように、ソース電極（Ｓ）に電気的に接続された画素電極１６と、絶縁された画素電極１７とでは、閾値電圧（液晶が初期状態から傾斜し始める電圧）に差が生じる。この結果、本実施の形態による液晶表示装置は斜め方向の階調輝度特性が大幅に改善される。

次に、本実施の形態による液晶表示装置に形成される配向規制用構造物の配置間隔や高さの設定方法について図３乃至図５を用いて説明する。まず、画素領域内の液晶分子を配向規制する配向規制用構造物の間隙（配置間隔）と白電圧での液晶分子の応答速度（応答時間）との関係について説明する。表示画面を黒表示（液晶に印加する電圧をＶｂとする）から白表示（液晶に印加する電圧をＶｗとする）に変化させる場合の液晶の応答時間は以下のように定義されている。電圧Ｖｂでの定常状態での表示画面の輝度（又は透過率）を０％とし、電圧Ｖｗでの定常状態での表示画面の輝度（又は透過率）を１００％として規格化して、表示画面の輝度が１０％から９０％になるまでの時間は立ち上がり応答時間τｒと定義され、表示画面の輝度が９０％から１０％になるまでの時間は立ち下がり応答時間τｆと定義されている。

本実施の形態では、図２（ａ）に示す１画素が閾値電圧の異なる２つの副画素Ａ、Ｂにより構成されている液晶表示装置においての立ち上り応答時間τｒを改善させる。すなわち、ノーマリブラックの液晶表示装置では、黒から白に表示画面が切り替わる際の応答時間が改善される。１画素が分割されていない従来の液晶表示装置では、配向規制用構造物の配置間隔は、例えば２５μｍとほぼ同じ値で一定に形成されている。同様に、図７に示す従来の液晶表示装置では、副画素Ａでの線状突起１１２ａの配置間隔ｗ１と、副画素Ｂでの線状突起１１２ｂ、１１２ｃの配置間隔ｗ２とは、例えば２５μｍとほぼ同じ値で一定に形成されている。しかし、上述したように図７に示す液晶表示装置では、表示画面の輝度低下を防止して十分な輝度を得るために白電圧を約６．８Ｖと高めに設定されている。この結果、液晶表示装置の立ち上がり応答時間τｒが悪化してしまう。

図３は、白電圧と液晶の立ち上がり応答時間τｒとの関係を示すグラフである。横軸は、白電圧（Ｖ）を表し、縦軸は、液晶の立ち上がり応答時間τｒ（ｍｓ）を表わしている。図中■印を結ぶ曲線は、配向規制用構造物の配置間隔が２５μｍでの白電圧と液晶の立ち上がり応答時間τｒとの関係を示し、図中◆印を結ぶ曲線は、配向規制用構造物の配置間隔が２０μｍでの白電圧と液晶の立ち上がり応答時間τｒとの関係を示し、図中●印を結ぶ曲線は、配向規制用構造物の配置間隔が１５μｍでの白電圧と液晶の立ち上がり応答時間τｒとの関係を示している。また、図中破線αで囲む電圧は副画素Ａの液晶に印加される白電圧を示し、図中破線βで囲む電圧は副画素Ｂの液晶に印加される白電圧を示している。

図３に示すように、液晶の立ち上り応答時間τｒは白電圧が高くなる程遅くなる。図７に示す従来の液晶表示装置では、副画素Ａでの線状突起１１２ａの配置間隔ｗ１は２５μｍであり、白電圧は約６．８Ｖに設定されている。このため、副画素Ａにおいて、特に、液晶の応答時間の悪化が顕著に生じてしまう。このように、白電圧を高く設定すると液晶の応答時間が遅くなるのは、白電圧を上げたことにより配向規制用構造物の液晶分子を規制する規制力の弱い間隙部において、液晶分子がランダムな方位に応答するためと考えられる。一方、図７に示す従来の液晶表示装置の副画素Ｂでは、線状突起１１２ｂ、１１２ｃの配置間隔ｗ２は２５μｍであるものの、液晶に印加される電圧は５．７Ｖと低くなり、従来の液晶表示装置とほぼ同じ白電圧が印加される。このため、副画素Ｂでの液晶の立ち上り応答時間τｒは従来の液晶表示装置とほぼ同じ応答時間（約１５ｍｓ）が得られる。

ところで、図３に示すように、液晶の立ち上がり応答時間τｒは配向規制用構造物の配置間隔を狭めることにより短くすることができる。また、低閾値電圧の副画素Ａが高閾値電圧の副画素Ｂとほぼ同じ立ち上がり応答時間τｒとなるためには、副画素Ａの配向規制用構造物の配置間隔を副画素Ｂの配向規制用構造物の配置間隔よりも約５μｍ狭める必要がある。そこで、本実施の形態による液晶表示装置では、高閾値電圧の副画素Ｂの線状突起４４ｂ、４４ｃの配置間隔ｗ２は従来の液晶表示装置と同様の２５μｍに設定され、低閾値電圧の副画素Ａの線状突起４４ａの配置間隔ｗ１は２０μｍに設定されている。これにより、白電圧を６．８Ｖと高い値に設定しても、副画素Ａの立ち上がり応答時間τｒは副画素Ｂとほぼ同様の約１５ｍｓとなる。また、本実施の形態による液晶表示装置では、副画素Ａに印加される白電圧は６．８Ｖであるため、表示画面の輝度低下を防止することができる。

図４は、線状突起の高さと液晶の立ち上がり応答時間τｒとの関係を示すグラフである。横軸は、線状突起の高さ（μｍ）を表し、縦軸は、液晶の立ち上がり応答時間τｒ（ｍｓ）を表わしている。図４に示す液晶の立ち上がり応答時間τｒは、線状突起の配置間隔を２０μｍとし、ＴＦＴ基板と対向基板との間隔を４μｍとした場合のシミュレーション結果である。

図４に示すように、線状突起の高さが高くなるほど液晶の立ち上がり応答時間τｒが遅くなる。例えば、線状突起が対向基板側に形成されている場合、線状突起の高さが高くなると、線状突起の頂部と、当該頂部に対向するＴＦＴ基板との間隙が短くなる。また、線状突起がＴＦＴ基板側に形成されている場合、線状突起の高さが高くなると、線状突起の頂部と、当該頂部に対向する対向基板との間隙が短くなる。このため、当該間隙部の液晶に印加される電圧が低くなり、液晶分子を配向規制する力が低下するので、液晶の応答時間が遅くなってしまう。そこで、本実施の形態による液晶表示装置では、低閾値電圧の副画素Ａにおいて約１２ｍｓ程度の液晶の立ち上がり応答時間τｒが得られるように、副画素Ａの線状突起４４ａの高さｈ１は約１．０μｍに設定されている。約１５ｍｓの液晶の立ち上がり応答時間τｒが得られれば線状突起４４ａの高さｈ１は１．０μｍに限られず、例えば０．７μｍ乃至１．４μｍに形成されていればよい。また、高閾値電圧の副画素Ｂの線状突起４４ｂ、４４ｃの高さが０．７μｍ乃至１．４μｍに形成されていてももちろんよい。

ところで、本実施の形態による液晶表示装置は線状突起４４ａに代えて、アレイ基板１０を法線方向に見て、線状突起４４ｂ、４４ｃの形成位置とほぼ同じ位置に、画素電極１６の一部を除去して形成された配向規制用構造物としてのＶ字状の第１の画素電極スリット又は画素電極１６に対面する共通電極４２の一部を除去してＶ字状に形成された第１の共通電極スリットを有していてもよい。同様に、液晶表示装置は線状突起４４ｂ、４４ｃに代えて、アレイ基板１０を法線方向に見て、線状突起４４ｂ、４４ｃの形成位置とほぼ同じ位置に、画素電極１７の一部を除去して形成された配向規制用構造物としての第２の画素電極スリット又は画素電極１７に対面する共通電極４２の一部を除去して形成された第２の共通電極スリットを有していてもよい。これらの各電極スリットを用いても、液晶を配向させることができる。

図５は、第１及び第２の画素電極スリット、第１及び第２の共通電極スリット又は電極間スリットの各スリット幅と液晶の立ち上がり応答時間τｒとの関係を示すグラフである。横軸は、各スリット幅（μｍ）を表し、縦軸は、液晶の立ち上がり応答時間τｒ（ｍｓ）を表わしている。図５に示す液晶の立ち上がり応答時間τｒは、各スリットの配置間隔を２０μｍとし、ＴＦＴ基板と対向基板との間隔を４μｍとした場合のシミュレーション結果である。

図５に示すように、スリット幅が長くなるほど液晶の立ち上がり応答時間τｒが遅くなる。スリット幅が長くなると、液晶を配向規制する力が低下するため、液晶の応答時間が遅くなる。そこで、本実施の形態による液晶表示装置では、低閾値電圧の副画素Ａの第１の画素電極スリットの幅と、高閾値電圧の副画素Ｂの第２の画素電極スリット幅とは異なるように形成される。第１及び第２の画素電極スリットは６μｍ乃至１２μｍの幅に形成され、且つ第１の画素電極スリットは第２の画素電極スリットよりスリット幅が狭く形成される。これにより、図５に示すように、副画素Ａ、Ｂ共に液晶の立ち上がり応答時間τｒを１５ｍｓ以下にすることができる。また、第１の画素電極スリットは第２の画素電極スリットよりスリット幅が狭く形成されているので、従来の液晶表示装置において応答時間の長い副画素Ａの応答時間をより改善することができる。

同様に、本実施の形態による液晶表示装置では、低閾値電圧の副画素Ａの第１の共通電極スリットの幅と、高閾値電圧の副画素Ｂの第２の共通電極スリット幅とは異なるように形成される。第１及び第２の共通電極スリットは６μｍ乃至１２μｍの幅に形成され、且つ第１の共通電極スリットは第２の共通電極スリットよりスリット幅が狭く形成される。これにより、図５に示すように、副画素Ａ、Ｂ共に液晶の立ち上がり応答時間τｒは１５ｍｓ以下にすることができる。また、第１の共通電極スリットは第２の共通電極スリットよりスリット幅が狭く形成されているので、従来の液晶表示装置において応答時間の長い副画素Ａの応答時間をより改善することができる。

以上説明したように、本実施の形態によれば、液晶表示装置は、閾値電圧が異なり且つ配向規制用構造物の配置間隔ｗ１、ｗ２が異なる副画素Ａ、Ｂを備えた画素領域を有している。これにより、液晶表示装置は、斜め方向の階調輝度特性の改善と、液晶層６の応答速度の高速化を図ることができる。

次に、本実施の形態による液晶表示装置の変形例について図６を用いて説明する。本変形例による液晶表示装置は、副画素Ａ、Ｂ内にそれぞれ複数の配向規制用構造物を備えている点に特徴を有している。図６は、本変形例による液晶表示装置の１画素の構成を示している。図６は、アレイ基板１０を法線方向に見た、マトリクス状に形成された複数の画素のうちの１画素の構成を示している。図６に示すように、副画素Ａの中央部左側には、画素電極１６を三角形状に取り除いた画素電極抜き領域４９が形成されている。画素電極抜き領域４９は蓄積容量バスライン１８に対してほぼ線対称になっている。画素電極抜き領域４９が画素電極１６と接触する辺（画素電極抜き領域４９のエッジ部）は電極間スリット４６に並列し、画素領域端部に対して斜めに延びている。画素電極抜き領域４９は副画素Ａの配向規制用構造物としても機能する。

一方、副画素Ｂの右上には、線状突起４４ｂに並列して対向基板４（図６では不図示）側に形成された線状突起４４ｄが配置されている。さらに、線状突起４４ｂ、４４ｄの間隙中央部には、画素電極１７の一部を取り除いて形成された画素電極スリット５０ａが配置されている。画素電極スリット５０ａは線状突起４４ｂ、４４ｄにほぼ並列して延びて形成されている。同様に、副画素Ｂの右下には、線状突起４４ｃに並列して対向基板４側に形成された線状突起４４ｅが配置されている。さらに、線状突起４４ｃ、４４ｅの間隙中央部には、画素電極１７の一部を取り除いて形成された画素電極スリット５０ｂが配置されている。画素電極スリット５０ｂは線状突起４４ｃ、４４ｅにほぼ並列して延びて形成されている。画素電極スリット５０ａ、５０ｂは蓄積容量バスライン１８に対してほぼ線対称になっている。また、画素電極スリット５０ａ、５０ｂは副画素Ｂの配向規制用構造物としても機能する。

副画素Ａでの配向規制用構造物の配置間隔ｗ１は、画素電極抜き領域４９のエッジ部と線状突起４４ａのエッジ部との構造物間隔ｗ１ａと、線状突起４４ａのエッジ部と電極間スリット４６のエッジ部との間隔ｗ１ｂとの平均値（ｗ１＝（ｗ１ａ＋ｗ１ｂ）／２）になる。一方、副画素Ｂでの配向規制用構造物の配置間隔ｗ２は、線状突起４４ｄ、４４ｅのエッジ部と画素電極スリット５０ａ、５０ｂのエッジ部との構造物間隙ｗ２ａと、画素電極スリット５０ａ、５０ｂのエッジ部と線状突起４４ｂ、４４ｃのエッジ部との構造物間隔ｗ２ｂと、線状突起４４ｂ、４４ｃのエッジ部と電極間スリット４６のエッジ部との間隔ｗ２ｃとの平均値（ｗ２＝（ｗ２ａ＋ｗ２ｂ＋ｗ２ｃ）／３）になる。

本変形例においても、配置間隔ｗ１は配置間隔ｗ２より短く形成されている。例えば、配置間隔ｗ１は配置間隔ｗ２より５μｍ以上短く形成されている。これにより、上記実施の形態と同様の効果が得られる。

本発明は、上記実施の形態に限らず種々の変形が可能である。
上記実施の形態による液晶表示装置は、配向規制用構造物として線状突起４４ａ、４４ｂ、４４ｃ又は第１及び第２の画素電極スリット若しくは第１及び第２の共通電極スリットのいずれか１つを有しているが、本発明はこれに限られない。例えば、液晶表示装置は、配向規制用構造物として線状突起４４ａ、４４ｂ、４４ｃ、第１及び第２の画素電極スリット並びに第１及び第２の共通電極スリットが混在していても、上記実施の形態と同様の効果が得られる。

また、上記実施の形態による液晶表示装置では、線状突起４４ａの配置間隔ｗ１及び高さｈ１を最適化することにより液晶の立ち上がり応答時間τｒが改善されているが、本発明はこれに限られない。例えば、線状突起４４ａの配置間隔ｗ１のみを最適化したり、線状突起４４ａの高さｈ１のみを最適化したりしても、上記実施の形態と同様の効果が得られる。また、第１の画素電極スリット又は第１の共通電極スリットの少なくとも一方のみを最適化しても、上記実施の形態と同様の効果が得られる。

以上説明した実施の形態による液晶表示装置は、以下のようにまとめられる。
（付記１）
アレイ基板と、
前記アレイ基板に対向配置された対向基板と、
前記アレイ基板と前記対向基板との間に封止された液晶と、
前記液晶を駆動するための階調電圧が印加される第１の副画素と、前記第１の副画素と分離して形成されて前記階調電圧より低い電圧が印加される第２の副画素とを備え、前記アレイ基板上にマトリクス状に形成された複数の画素領域と、
前記第１の副画素と前記第２の副画素とで配置間隔が異なるように形成されて前記液晶を配向規制する配向規制用構造物と
を有することを特徴とする液晶表示装置。
（付記２）
付記１記載の液晶表示装置において、
前記第１の副画素での前記配向規制用構造物の前記配置間隔（第１の配置間隔）は、前記第２の副画素での前記配向規制用構造物の前記配置間隔（第２の配置間隔）より短いことを特徴とする液晶表示装置。
（付記３）
付記２記載の液晶表示装置において、
前記第１の配置間隔は、前記第２の配置間隔より５μｍ以上短いことを特徴とする液晶表示装置。
（付記４）
付記１乃至３のいずれか１項に記載の液晶表示装置において、
前記画素領域に形成されたスイッチング素子をさらに有し、
前記画素領域は、前記スイッチング素子に接続されて前記第１の副画素に形成された第１の画素電極と、前記第１の画素電極と分離して前記第２の副画素に形成された第２の画素電極と、前記第１及び第２の画素電極間に形成された電極間スリットとを有することを特徴とする液晶表示装置。
（付記５）
付記４記載の液晶表示装置において、
前記第１の配置間隔は、前記電極間スリットに隣接して前記第１の副画素内に配置された前記配向規制用構造物と、前記電極間スリットとの間であることを特徴とする液晶表示装置。
（付記６）
付記４又は５に記載の液晶表示装置において、
前記第２の配置間隔は、前記電極間スリットに隣接して前記第２の副画素内に配置された前記配向規制用構造物と、前記電極間スリットとの間であることを特徴とする液晶表示装置。
（付記７）
付記４乃至６のいずれか１項に記載の液晶表示装置において、
前記第２の画素電極は、前記スイッチング素子に容量結合されていることを特徴とする液晶表示装置。
（付記８）
付記４乃至７のいずれか１項に記載の液晶表示装置において、
前記スイッチング素子は、薄膜トランジスタであることを特徴とする液晶表示装置。
（付記９）
付記１乃至８のいずれか１項に記載の液晶表示装置において、
前記配向規制用構造物は、土手状構造物を有することを特徴とする液晶表示装置。
（付記１０）
付記９記載の液晶表示装置において、
前記第１の副画素内に形成された前記土手状構造物の高さは、前記第２の副画素内に形成された前記土手状構造物の高さより低く形成されていることを特徴とする液晶表示装置。
（付記１１）
付記９又は１０に記載の液晶表示装置において、
前記土手状構造物の高さは、０．７μｍ乃至１．４μｍに形成されていることを特徴とする液晶表示装置。
（付記１２）
付記９乃至１１のいずれか１項に記載の液晶表示装置において、
前記土手状構造物は、誘電体材料で形成されていることを特徴とする液晶表示装置。
（付記１３）
付記４乃至１２のいずれか１項に記載の液晶表示装置において、
前記配向規制用構造物は、前記第１の画素電極の一部を除去して形成された第１の画素電極スリット及び前記第２の画素電極の一部を除去して形成された第２の画素電極スリットの少なくとも一方を有することを特徴とする液晶表示装置。
（付記１４）
付記１３記載の液晶表示装置において、
前記第１の画素電極スリットは、前記第２の画素電極スリットと異なる幅に形成されていることを特徴とする液晶表示装置。
（付記１５）
付記１３又は１４に記載の液晶表示装置において、
前記第１の画素電極スリットの前記幅は、前記第２の画素電極スリットの前記幅より狭いことを特徴とする液晶表示装置。
（付記１６）
付記１３乃至１５のいずれか１項に記載の液晶表示装置において、
前記第１及び第２の画素電極スリットは、６μｍ乃至１２μｍの前記幅に形成されていることを特徴とする液晶表示装置。
（付記１７）
付記１乃至１６のいずれか１項に記載の液晶表示装置において、
前記対向基板は、前記アレイ基板との対向面に共通電極を有し、
前記配向規制用構造物は、前記第１の画素電極に対面する前記共通電極の一部を除去して形成された第１の共通電極スリット及び前記第２の画素電極に対面する前記共通電極の一部を除去して形成された第２の共通電極スリットの少なくとも一方を有することを特徴とする液晶表示装置。
（付記１８）
付記１７記載の液晶表示装置において、
前記第１の共通電極スリットは、前記第２の共通電極スリットと異なる幅に形成されていることを特徴とする液晶表示装置。
（付記１９）
付記１７又は１８に記載の液晶表示装置において、
前記第１の共通電極スリットの前記幅は、前記第２の共通電極スリットの前記幅より狭いことを特徴とする液晶表示装置。
（付記２０）
付記１７乃至１９のいずれか１項に記載の液晶表示装置において、
前記第１及び第２の共通電極スリットは、６μｍ乃至１２μｍの前記幅に形成されていることを特徴とする液晶表示装置。
（付記２１）
付記１乃至２０のいずれか１項に記載の液晶表示装置において、
前記液晶は、負の誘電率異方性を有し、電圧無印加時に前記アレイ基板又は前記対向基板の基板面にほぼ垂直に配向していることを特徴とする液晶表示装置。

本発明の一実施の形態による液晶表示装置の概略構成を示す図である。 本発明の一実施の形態による液晶表示装置の１画素の構成を示す図である。 本発明の一実施の形態による液晶表示装置の白電圧と液晶の立ち上がり応答時間τｒとの関係を示す図である。 本発明の一実施の形態による液晶表示装置の線状突起の高さと液晶の立ち上がり応答時間τｒとの関係を示す図である。 本発明の一実施の形態による液晶表示装置の第１及び第２の画素電極スリット、第１及び第２の共通電極スリット又は電極間スリットの各スリット幅と液晶の立ち上がり応答時間τｒとの関係を示す図である。 本発明の一実施の形態の変形例による液晶表示装置の１画素の構成を示す図である。 従来の液晶表示装置の１画素の構成を示す図である。 図７に示す従来の液晶表示装置の入力階調に対する輝度特性を示す図である。

符号の説明

２ ＴＦＴ基板
４ 対向基板
６ 液晶層
１０ アレイ基板
１１ 対向絶縁性基板
１２、１０６ ゲートバスライン
１４、１０８ ドレインバスライン
１６、１７、１２１、１２３ 画素電極
１８、１１４ 蓄積容量バスライン
１９、１１６ 蓄積容量電極（中間電極）
２０、１１０ ＴＦＴ
２４、１１８ コンタクトホール
２５、１１１ 制御電極
３０ 絶縁膜
３２ 保護膜
４０ ＣＦ樹脂層
４２ 共通電極
４４ａ、４４ｂ、４４ｃ、４４ｄ、４４ｅ、１１２ａ、１１２ｂ、１１２ｃ 線状突起
４６、１２６ 電極間スリット
４８ａ、４８ｂ、４９ 画素電極抜き領域
５０ａ、５０ｂ 画素電極スリット
８０ ゲートバスライン駆動回路
８２ ドレインバスライン駆動回路
８４ 制御回路
８６、８７ 偏光板
８８ バックライトユニット
１０３ ガラス基板

Claims (18)

1. アレイ基板と、
   前記アレイ基板に対向配置された対向基板と、
   前記アレイ基板と前記対向基板との間に封止された液晶と、
   前記液晶を駆動するための階調電圧が印加される第１の副画素と、前記第１の副画素と分離して形成されて前記階調電圧より低い電圧が印加される第２の副画素とを備え、前記アレイ基板上にマトリクス状に形成された複数の画素領域と、
   前記第１の副画素と前記第２の副画素とで配置間隔が異なるように形成されて前記液晶を配向規制する配向規制用構造物と
   を有することを特徴とする液晶表示装置。
2. 請求項１記載の液晶表示装置において、
   前記第１の副画素での前記配向規制用構造物の前記配置間隔（第１の配置間隔）は、前記第２の副画素での前記配向規制用構造物の前記配置間隔（第２の配置間隔）より短いことを特徴とする液晶表示装置。
3. 請求項２記載の液晶表示装置において、
   前記第１の配置間隔は、前記第２の配置間隔より５μｍ以上短いことを特徴とする液晶表示装置。
4. 請求項１乃至３のいずれか１項に記載の液晶表示装置において、
   前記画素領域に形成されたスイッチング素子をさらに有し、
   前記画素領域は、前記スイッチング素子に接続されて前記第１の副画素に形成された第１の画素電極と、前記第１の画素電極と分離して前記第２の副画素に形成された第２の画素電極と、前記第１及び第２の画素電極間に形成された電極間スリットとを有することを特徴とする液晶表示装置。
5. 請求項４記載の液晶表示装置において、
   前記第２の画素電極は、前記スイッチング素子に容量結合されていることを特徴とする液晶表示装置。
6. 請求項４又は５に記載の液晶表示装置において、
   前記スイッチング素子は、薄膜トランジスタであることを特徴とする液晶表示装置。
7. 請求項１乃至６のいずれか１項に記載の液晶表示装置において、
   前記配向規制用構造物は、土手状構造物を有することを特徴とする液晶表示装置。
8. 請求項７記載の液晶表示装置において、
   前記第１の副画素内に形成された前記土手状構造物の高さは、前記第２の副画素内に形成された前記土手状構造物の高さより低く形成されていることを特徴とする液晶表示装置。
9. 請求項７又は８に記載の液晶表示装置において、
   前記土手状構造物の高さは、０．７μｍ乃至１．４μｍに形成されていることを特徴とする液晶表示装置。
10. 請求項７乃至９のいずれか１項に記載の液晶表示装置において、
    前記土手状構造物は、誘電体材料で形成されていることを特徴とする液晶表示装置。
11. 請求項４乃至１０のいずれか１項に記載の液晶表示装置において、
    前記配向規制用構造物は、前記第１の画素電極の一部を除去して形成された第１の画素電極スリット及び前記第２の画素電極の一部を除去して形成された第２の画素電極スリットの少なくとも一方を有することを特徴とする液晶表示装置。
12. 請求項１１記載の液晶表示装置において、
    前記第１の画素電極スリットは、前記第２の画素電極スリットと異なる幅に形成されていることを特徴とする液晶表示装置。
13. 請求項１１又は１２に記載の液晶表示装置において、
    前記第１の画素電極スリットの前記幅は、前記第２の画素電極スリットの前記幅より狭いことを特徴とする液晶表示装置。
14. 請求項１１乃至１３のいずれか１項に記載の液晶表示装置において、
    前記第１及び第２の画素電極スリットは、６μｍ乃至１２μｍの前記幅に形成されていることを特徴とする液晶表示装置。
15. 請求項１乃至１４のいずれか１項に記載の液晶表示装置において、
    前記対向基板は、前記アレイ基板との対向面に共通電極を有し、
    前記配向規制用構造物は、前記第１の画素電極に対面する前記共通電極の一部を除去して形成された第１の共通電極スリット及び前記第２の画素電極に対面する前記共通電極の一部を除去して形成された第２の共通電極スリットの少なくとも一方を有することを特徴とする液晶表示装置。
16. 請求項１５記載の液晶表示装置において、
    前記第１の共通電極スリットは、前記第２の共通電極スリットと異なる幅に形成されていることを特徴とする液晶表示装置。
17. 請求項１５又は１６に記載の液晶表示装置において、
    前記第１の共通電極スリットの前記幅は、前記第２の共通電極スリットの前記幅より狭いことを特徴とする液晶表示装置。
18. 請求項１５乃至１７のいずれか１項に記載の液晶表示装置において、
    前記第１及び第２の共通電極スリットは、６μｍ乃至１２μｍの前記幅に形成されていることを特徴とする液晶表示装置。

Images