CN112987416A - 一种阵列基板及其制备方法、显示面板 - Google Patents
一种阵列基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN112987416A CN112987416A CN202110402808.2A CN202110402808A CN112987416A CN 112987416 A CN112987416 A CN 112987416A CN 202110402808 A CN202110402808 A CN 202110402808A CN 112987416 A CN112987416 A CN 112987416A
- Authority
- CN
- China
- Prior art keywords
- sub
- electrode
- slit
- substrate
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 139
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 238000002161 passivation Methods 0.000 claims description 31
- 239000004973 liquid crystal related substance Substances 0.000 claims description 21
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 87
- 239000007788 liquid Substances 0.000 description 30
- 238000000034 method Methods 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000009825 accumulation Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 102100027340 Slit homolog 2 protein Human genes 0.000 description 4
- 101710133576 Slit homolog 2 protein Proteins 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 101700004678 SLIT3 Proteins 0.000 description 2
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种阵列基板及其制备方法、显示面板，涉及显示技术领域。阵列基板包括：阵列排布的子像素，子像素包括连接电极、绝缘层和像素电极，像素电极包括第一子电极、多个第二子电极和第三子电极，绝缘层具有第一过孔；第一子电极通过第一过孔与连接电极连接，相邻两个第二子电极之间具有狭缝；每个狭缝具有朝向第一子电极的第一端，第一狭缝的第一端与第一子电极沿第一方向延伸后的区域存在重合区域，第二狭缝的第一端与上述延伸区域不存在重合区域，至少一个第一狭缝的第一端到第一子电极远离第二子电极一侧所在平面的距离，小于第二狭缝的第一端到第一子电极远离第二子电极一侧所在平面的距离。本发明的阵列基板能够改善麻点不良现象。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
随着显示技术的快速发展，高分辨率显示产品引起人们广泛的关注。在中低灰阶画面下，高分辨率显示产品的显示画面中常出现小灰点现象，又称作麻点不良现象，这严重影响了显示产品的品质，降低显示效果。
目前，亟需提供一种新的阵列基板，以解决上述问题。
发明内容
本发明的实施例提供了一种阵列基板及其制备方法、显示面板，该阵列基板能够改善麻点不良现象，提高显示效果。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，提供了一种阵列基板，包括：衬底和设置在所述衬底上的多个呈阵列排布的子像素，每个所述子像素包括依次层叠设置的连接电极、绝缘层和像素电极；所述绝缘层具有贯穿的第一过孔，所述像素电极包括第一子电极、多个并排设置的第二子电极以及位于所述第一子电极和所述第二子电极之间的第三子电极；
在每个所述子像素中，所述第一子电极通过所述第一过孔与所述连接电极连接，相邻的两个所述第二子电极之间具有狭缝，所述第三子电极分别与所述第一子电极和多个所述第二子电极连接，所述第二子电极的延伸方向和所述第三子电极的延伸方向相交；
每个所述狭缝具有朝向所述第一子电极的第一端，所述狭缝被划分为第一狭缝和第二狭缝，所述第一狭缝的第一端与所述第一子电极沿第一方向延伸后的区域存在重合区域，所述第二狭缝的第一端与所述第一子电极沿第一方向延伸后的区域不存在重合区域；所述第一方向平行于所述衬底、且与所述第一子电极远离所述第二子电极一侧所在的平面垂直；
其中，至少一个所述第一狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离，小于所述第二狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离。
可选的，所有的所述第一狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离，小于所述第二狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离。
可选的，所述第一狭缝的所述第一端延伸至所述第一子电极所在的位置，且所述第三子电极在所述第一狭缝所在的位置断开设置。
可选的，所述第一子电极包括相连的接触部和倾斜部，所述接触部位于所述第一过孔底部，所述倾斜部沿所述第一过孔的侧壁设置，所述接触部与所述连接电极连接，所述第一狭缝的所述第一端延伸至所述倾斜部所在的位置或延伸至所述接触部所在的位置。
可选的，所述第一端沿平行于所述衬底方向上的截面形状为折线形或弧形。
可选的，每个所述狭缝还具有远离所述第一子电极一侧的第二端，所有的所述狭缝的所述第二端到所述第一子电极远离所述第二子电极一侧所在平面的距离相同。
可选的，所述阵列基板还包括多条数据线和多条栅线，所述数据线和所述栅线相交且绝缘，所述子像素位于相邻的两条所述数据线和相邻的两条所述栅线限定的位置处；在每个所述子像素中，所述数据线中位于相邻的两条所述栅线之间的数据线段与所述第二子电极平行设置。
可选的，针对同一列相邻两个所述子像素，其中一个所述子像素中的所述第二子电极的延伸方向与参考线的延伸方向之间的夹角为第一夹角，另一个所述子像素中的所述第二子电极的延伸方向与所述参考线的延伸方向之间的夹角为第二夹角，所述第一夹角和所述第二夹角相等；
同一行的各个所述子像素中的所述第二子电极的延伸方向与所述参考线的延伸方向之间的夹角相等；所述参考线为相邻两行的所述子像素之间的与行方向平行的栅线段。
可选的，每个所述第二子电极包括第一导电部和第二导电部，所述第一导电部与所述第二导电部以参考轴呈镜面对称，所述参考轴为各所述第二子电极的所述第一导电部与所述第二导电部的连接点连成的直线；
并且，各个所述子像素中的所述第一导电部的延伸方向相同，各个所述子像素中的所述第二导电部的延伸方向也相同。
可选的，所述绝缘层包括第一钝化层和第二钝化层；所述阵列基板还包括：
位于所述衬底和所述第一钝化层之间的所述栅线和栅绝缘层，所述栅绝缘层覆盖所述栅线，所述栅线在所述衬底上的正投影和所述连接电极在所述衬底上的正投影互不交叠；
位于所述第一钝化层与所述第二钝化层之间的平坦层和公共电极层，所述公共电极层位于所述平坦层远离所述衬底的一侧；在每个子像素中，所述平坦层和所述公共电极层具有贯穿的第二过孔，所述第一过孔的侧壁和所述第二过孔的侧壁之间通过所述第二钝化层间隔。
可选的，所述阵列基板还包括晶体管，所述晶体管的栅极和所述栅线连接，所述晶体管的漏极和所述连接电极连接，所述数据线在所述衬底上的正投影与所述栅极在所述衬底上的正投影交叠的数据线段作为所述晶体管的源极。
另一方面，提供了一种显示面板，包括彩膜基板、液晶层以及如上所述的阵列基板，所述阵列基板和所述彩膜基板相对设置，所述液晶层位于所述阵列基板与所述彩膜基板之间。
又一方面，提供了一种阵列基板的制备方法，所述方法包括：
提供一衬底；
在所述衬底上依次形成每个子像素对应的连接电极、绝缘层和像素电极；
其中，所述绝缘层具有贯穿的第一过孔，所述像素电极包括第一子电极、多个并排设置的第二子电极以及位于所述第一子电极与所述第二子电极之间的第三子电极；在每个所述子像素中，所述第一子电极通过所述第一过孔与所述连接电极连接，相邻两个所述第二子电极之间具有狭缝，所述第三子电极分别与所述第一子电极和多个所述第二子电极连接，所述第二子电极的延伸方向和所述第三子电极的延伸方向相交；每个所述狭缝具有朝向所述第一子电极的第一端，所述狭缝被划分为第一狭缝和第二狭缝，所述第一狭缝的第一端与所述第一子电极沿第一方向延伸后的区域存在重合区域，所述第二狭缝的第一端与所述第一子电极沿第一方向延伸后的区域不存在重合区域；所述第一方向平行于所述衬底、且与所述第一子电极远离所述第二子电极一侧所在的平面垂直；其中，至少一个所述第一狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离，小于所述第二狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离。
与相关技术相比，本发明包括以下优点：
在本发明的实施例提供的阵列基板中，第一狭缝位于第一子电极沿第一方向延伸后的区域处，第一子电极通过第一过孔与连接电极连接，通过将至少一个第一狭缝的第一端到第一子电极远离第二子电极一侧所在平面的距离，设置为小于第二狭缝的第一端到第一子电极远离第二子电极一侧所在平面的距离，使得至少一个第一狭缝的第一端相对于第二狭缝的第一端更靠近第一过孔；这样，在阵列基板上涂覆配向液时，由于第一狭缝的第一端较第二狭缝的第一端更靠近第一过孔的位置，从而更有利于配向液流入第一过孔中，避免了配向液堆积在第一过孔周围导致的显示面板的液晶偏转异常的问题，解决了由于液晶偏转异常造成的麻点不良现象，提高显示面板的画面显示效果。
附图说明
为了更清楚地说明本发明实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为一种相关技术中阵列基板的结构示意图；
图2为图1中的阵列基板沿A1-A2方向的截面图；
图3为本发明实施例提供的第一种阵列基板的结构示意图；
图4为图3中的阵列基板沿B1-B2方向的截面图；
图5为本发明实施例提供的第二种阵列基板的结构示意图；
图6为本发明实施例提供的第三种阵列基板的结构示意图；
图7为本发明实施例提供的一种像素电极的结构示意图；
图8为本发明实施例提供的另一种像素电极的结构示意图；
图9为本发明实施例提供的一种显示面板的结构示意图；
图10为本发明实施例提供的一种阵列基板的制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的实施例中，除非另有说明，“多个”、“多条”的含义是两个(条)或两个(条)以上；术语“上”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的结构或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
为了便于清楚描述本发明的实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”、“第三”等字样对功能和作用基本相同的相同项或相似项进行区分，本领域技术人员可以理解“第一”、“第二”、“第三”等字样并不对数量进行限定。
随着人们对显示产品画质的要求不断提高，作为主流显示产品的LCD(LiquidCrystal Display，液晶显示器)显示产品也朝着高分辨率、高刷新率的方向发展。对于目前分辨率较高的显示产品，尤其是中高端市场上使用的用于笔记本电脑的HADS显示模式的氧化物(Oxide)产品，小灰点现象是产品开发中常遇到的问题，通常表现为在中低灰阶(＜L127)下可以看到满屏的小灰点，该现象又称作麻点不良现象。故而，如何改善麻点不良对于提升产品品质和生产良率有重要意义。需要说明的是，HADS显示模式是IPS(In-PlaneSwitching，平面转换)显示模式的其中一种。
参考图1所示，麻点不良现象主要是由于在阵列基板上涂覆配向液(PI液)时，配向液在连接孔102附近扩散不均匀，导致连接孔102附近的液晶配向不良，进而造成液晶偏转异常所引起的显示异常。结合图1和图2所示，像素电极100与公共电极(Common电极)103之间形成电场，该电场控制液晶分子旋转，从而达到对显示画面的控制。像素电极100是通过连接孔102与连接电极104连接，相关技术的像素设计中，像素电极100的狭缝(Slit)的拐角101通常是齐平设计的，如图1中所示，连接孔102上方的ITO Slit拐角101在一条水平线上，狭缝的拐角101与连接孔102距离相对较远，配向液在连接孔102周围扩散往往不均匀，不易从拐角101附近流入连接孔102内，造成连接孔102附近配向液的堆积，出现麻点不良现象。对于高分辨率的显示产品，由于像素尺寸设计更小，连接孔102设计更密集，这种问题更加严重。
其中，图2是图1沿A1-A2方向的截面图。
为了解决上述问题，本发明的实施例提供了一种阵列基板，结合图3和图4所示，该阵列基板包括：衬底1和设置在衬底1上的多个呈阵列排布的子像素3，每个子像素3包括依次层叠设置的连接电极8、绝缘层(未标记)和像素电极(未标记)；绝缘层具有贯穿的第一过孔(未标记)，像素电极包括第一子电极4、多个并排设置的第二子电极6以及位于第一子电极4和第二子电极6之间的第三子电极5。
在每个子像素3中，第一子电极4通过第一过孔与连接电极8连接，相邻的两个第二子电极6之间具有狭缝，第三子电极5分别与第一子电极4和多个第二子电极6连接，第二子电极6的延伸方向和第三子电极5的延伸方向相交。
每个狭缝具有朝向第一子电极4的第一端，狭缝被划分为第一狭缝21和第二狭缝22，第一狭缝21的第一端7与第一子电极4沿第一方向(如OC方向)延伸后的区域(如C区域)存在重合区域，第二狭缝22的第一端与第一子电极4沿第一方向(如OC方向)延伸后的区域(如C区域)不存在重合区域；第一方向(如OC方向)平行于衬底1、且与第一子电极4远离第二子电极6一侧所在的平面垂直。
其中，至少一个第一狭缝21的第一端7到第一子电极4远离第二子电极6一侧所在平面的距离M，小于第二狭缝22的第一端到第一子电极4远离第二子电极6一侧所在平面的距离N。
需要说明的是，图4是图3沿B1-B2方向的截面图。在实际应用中，连接电极8位于衬底1与第一子电极4之间，连接电极8在衬底1上的正投影与第一子电极4在衬底1上的正投影重叠，为了说明连接电极8与第一子电极4在垂直于衬底1方向上的位置，图3中绘示出了具有透明度的第一子电极4，以便于看到连接电极8在图中的位置。
这里对于上述连接电极8的具体材料不做限定，示例的，上述连接电极8的材料可以为金属或者金属氧化物。本发明的实施例中，上述连接电极8可以和晶体管10的源漏极采用相同的材料在一次构图工艺中形成。
这里对于上述绝缘层的具体结构不做限定，示例的，上述绝缘层可以包括第一钝化层12和第二钝化层15，当然，上述绝缘层还可以包括其它膜层，具体可以根据实际情况确定。
这里对于像素电极的第一子电极4在衬底1上的正投影的形状不做限定，示例的，第一子电极4在衬底1上的正投影形状可以是圆角矩形，或者，还可以是圆形、矩形、椭圆形等其它形状，其具体形状可以根据实际的像素设计决定。
这里对于上述多个第二子电极6的数量不做限定，示例的，上述第二子电极6的数量可以是9个，或者，也可以是5个，具体数量可以根据实际像素设计确定。
上述每个第二子电极6在不同位置的线宽可以不相等，通常为了方便制作，每个第二子电极6在不同位置的线宽设置为相等。上述狭缝的宽度由第二子电极6的线宽和第三子电极5的长度共同决定，具体可以根据实际情况确定。
这里对于上述多个第二子电极6的线宽(Width)大小不做限定。在实际应用中，为了避免线宽过小造成第二子电极断裂，多个第二子电极6的线宽可以设置为大于等于2.5μm。
当第三子电极5的延伸方向与行方向平行时，上述第一方向(如OC方向)平行于衬底1且与第三子电极5的延伸方向垂直。
需要说明的是，在实际应用中，第一子电极4并不会沿第一方向(如OC方向)延伸，为了便于描述，本发明的实施例中通过第一子电极4沿第一方向(如OC方向)延伸后的区域处(如C区域)来限定第一狭缝21的位置，如图3所示，第一狭缝21的第一端7位于C区域中，而第二狭缝22的第一端位于C区域以外的区域。
这里对于上述第一狭缝21或第二狭缝22的第一端沿平行于衬底1方向的截面形状不做限定，示例的，上述第一端的沿平行于衬底1方向的截面形状可以为如图3中所示的弧形。
这里对于上述第三子电极5的延伸方向不做限定。示例的，上述第三子电极5的延伸方向可以与行方向平行，或者，上述第三子电极5的延伸方向可以与行方向形成预设夹角，该预设夹角的具体角度可以根据实际情况确定。这里对于第二子电极6的延伸方向和第三子电极5的延伸方向形成的夹角角度不做限定，具体可以根据情况确定。
这里对于上述衬底1的具体材料不做限定，示例的，上述衬底1的材料可以为柔性材料，如聚酰亚胺；或者，上述衬底1的材料可以为刚性材料，如玻璃。
在实际应用中，第一狭缝21的第一端7到第一子电极4远离第二子电极6一侧所在平面的距离M，可以较第二狭缝22的第一端到第一子电极4远离第二子电极6一侧所在平面的距离N小1.5μm，通过测试，在第一狭缝21的第一端7到第一子电极4远离第二子电极6一侧所在平面的距离M，较第二狭缝22的第一端到第一子电极4远离第二子电极6一侧所在平面的距离N小1.5μm的情况下，该阵列基板制作的显示面板的麻点不良问题有显著改善。
在本发明的实施例提供的阵列基板，在不额外增加开发费用的情况下，通过优化像素图案化(Pixel Pattern)设计，改善麻点不良问题，具体地，将子像素3中像素电极靠近第一过孔位置的第一狭缝21的第一端向第一过孔位置延伸，即通过将至少一个第一狭缝21的第一端7到第一子电极4远离第二子电极6一侧所在平面的距离M，设置为小于第二狭缝22的第一端到第一子电极4远离第二子电极6一侧所在平面的距离N；这样，在阵列基板上涂覆配向液时，由于第一狭缝21的第一端7较第二狭缝22的第一端更靠近第一过孔的位置，一方面，有利于配向液流入第一过孔中，避免了配向液堆积在第一过孔周围导致的显示面板的液晶偏转异常的问题；另一方面，由于第一狭缝21的第一端向第一过孔位置延伸，即使发生配向液堆积，配向液堆积的区域距离开口区距离较远，对子像素3的画面显示的影响也相应减小，从而改善麻点不良现象，提高显示面板的画面显示效果，进而提升了产品品质和生产良率。需要说明的是，上述开口区是指：如图3所示，每一个子像素中，第三子电极5与第四子电极17之间的区域。
另外，通过对图1所示的相关技术的阵列基板和本发明的实施例提供的图3所示的阵列基板在L0画面(黑画面)下的漏光情况进行模拟，结果显示，本发明的实施例提供阵列基板和相关技术的阵列基板均不存在漏光的情况，可见，通过将至少一个第一狭缝21的第一端7到第一子电极4远离第二子电极6一侧所在平面的距离M，设置为小于第二狭缝22的第一端到第一子电极4远离第二子电极6一侧所在平面的距离N，并不会出现黑画面的漏光现象。
可选的，所有的第一狭缝21的第一端到第一子电极4远离第二子电极6一侧所在平面的距离M，小于第二狭缝22的第一端到第一子电极4远离第二子电极6一侧所在平面的距离N。
这样，将所有的第一狭缝21的第一端7到第一子电极4远离第二子电极6一侧所在平面的距离M，设置为小于第二狭缝22的第一端到第一子电极4远离第二子电极6一侧所在平面的距离N，在阵列基板上涂覆配向液时，所有的第一狭缝21中第一端7的设置更有利于配向液流入第一过孔中，避免了配向液堆积在第一过孔周围导致的显示面板的液晶偏转异常的问题，进一步改善由于液晶偏转异常造成的麻点不良现象，进而提高显示面板的画面显示效果；另外，所有的第一狭缝21的第一端7的结构相同，便于阵列基板的制作。
可选的，结合图3和图5所示，第一狭缝21的第一端7延伸至第一子电极4所在的位置，且第三子电极5在第一狭缝21所在的位置断开设置。
具体的，可以将第一狭缝21的第一端7延伸至第一子电极4的位置，使得在沿垂直于衬底1的方向上，第一狭缝21的第一端7与连接电极8靠近第二子电极6的一侧齐边设置；另外，由于第三子电极5在第一狭缝21所在的位置与第一子电极4连接，故第三子电极5在第一狭缝21所在的位置断开设置并不会损坏第三子电极5。
进一步可选的，参考图5或图6所示，第一子电极4包括相连的接触部和倾斜部，接触部位于第一过孔底部，倾斜部沿第一过孔的侧壁设置，接触部与连接电极连接，第一狭缝21的第一端7延伸至倾斜部所在的位置或延伸至接触部所在的位置。
由于第一狭缝21的第一端7延伸至第一子电极4的倾斜部或接触部，在阵列基板上涂覆配向液时，这样的结构更有利于配向液沿过孔的侧壁流入过孔内部，从而很大程度避免配向液的堆积造成的液晶偏转异常的问题，进一步改善由于液晶偏转异常造成的麻点不良现象，进而提高显示面板的画面显示效果。
在实际应用中，将第一狭缝21的第一端7延伸至接触部所在的位置可能会造成第一子电极4和连接电极8的导通不良，故而优先选用将第一狭缝21的第一端7延伸至倾斜部所在的位置的设置方式。
可选的，第一狭缝21或第二狭缝22第一端沿平行于衬底1方向上的截面形状为折线形或弧形。
在实际应用中，上述折线形可以为半矩形、半梯形等；上述弧形可以为半圆形或半椭圆形等。
可选的，参考图3所示，每个狭缝还具有远离第一子电极4一侧的第二端，所有的狭缝的第二端到第一子电极远离第二子电极一侧所在平面的距离Q相同。并且，每个狭缝的第二端与其对应的第一端沿平行于衬底1方向上的截面形状可以相同，也可以不同。
进一步的，像素电极还包括位于第二子电极6远离第一子电极4一侧的第四子电极17，第四子电极17的延伸方向与第三子电极的延伸方向相同、且和多个第二子电极6连接。每个狭缝的第二端靠近第四子电极17设置。
可选的，参考图3所示，阵列基板还包括多条数据线30和多条栅线9，数据线30和栅线9相交且绝缘，子像素3位于相邻的两条数据线30和相邻的两条栅线9限定的位置处；在每个子像素3中，第二子电极6与数据线30中位于相邻的两条栅线9之间的数据线段平行设置。
上述相邻的两条栅线9之间的数据线段为折线形，相邻的两条栅线9之间的每个数据线段包括第一段和第二段，第一段和第二段之间以参考轴呈镜面对称，参考轴为数据线段的第一段和第二段连接点的连线。
上述栅线9也为折线形，一条栅线9与同一排子像素3中的每个子像素3的晶体管10的栅极连接，需要说明的是，图3中只绘示了一条栅线9。
可选的，参考图7所示，针对同一列相邻两个的子像素3，其中一个子像素3中的第二子电极6的延伸方向与参考线M1-M2的延伸方向之间的夹角为第一夹角，另一个子像素3中的第二子电极6的延伸方向与参考线M1-M2的延伸方向之间的夹角为第二夹角，第一夹角和第二夹角相等；同一行的各个子像素3中的第二子电极6的延伸方向与参考线M1-M2的延伸方向之间的夹角相等；参考线M1-M2为相邻两行的子像素3之间的与行方向平行的栅线段。
通过将同一列相邻两个的子像素3中，一个子像素3中的第二子电极6的延伸方向与参考线M1-M2的延伸方向之间的夹角，设置为与另一个子像素3中的第二子电极6的延伸方向与参考线M1-M2的延伸方向之间的夹角相等，使得同一列相邻两个的子像素3对应区域的液晶偏转角度不同，从而提高显示面板在大视角下的显示效果。
可选的，参考图8所示，每个第二子电极6包括第一导电部61和第二导电部62，第一导电部61与第二导电部62以参考轴N1-N2呈镜面对称，参考轴N1-N2为各第二子电极6的第一导电部61与第二导电部62的连接点连成的直线；并且，各个子像素3中的第一导电部61的延伸方向相同，各个子像素3中的第二导电部62的延伸方向也相同。
通过将每一个子像素3中，每个第二子电极6的第一导电部61和第二导电部62设置为镜面对称，使得每一个子像素3中第一导电部61和第二导电部62分别对应的区域的液晶偏转角度不同，从而提高显示面板在大视角下的显示效果。
需要说明的是，图7和图8均为了说明第二子电极的延伸方向，故而图7和图8中均对第一狭缝21和第二狭缝22的区别点未进行绘示。
可选的，参考图4所示，绝缘层包括第一钝化层12和第二钝化层15；阵列基板还包括：位于衬底1和第一钝化层12之间的栅线9和栅绝缘层11，栅绝缘层11覆盖栅线9，栅线9在衬底上的正投影和连接电极8在衬底上的正投影互不交叠；位于第一钝化层12与第二钝化层15之间的平坦层13和公共电极层14，公共电极层14位于平坦层13远离衬底1的一侧；在每个子像素3中，平坦层13和公共电极层14具有贯穿的第二过孔，第一过孔的侧壁和第二过孔的侧壁之间通过第二钝化层15间隔。
在实际应用中，上述栅绝缘层11覆盖栅线9、还覆盖晶体管10的栅极，且还覆盖衬底1上未设置栅线9和晶体管栅极的区域，晶体管10的源极和漏极19位于栅绝缘层11上，栅绝缘层11将栅极与源极、漏极19间隔开。另外，结合图3和图4所示，连接电极8位于栅绝缘层11上、且连接电极8与晶体管10的漏极19电连接。
需要说明的是，平坦层13和公共电极层14具有贯穿的第二过孔，第二钝化层15是在形成第二过孔之后形成的，第二钝化层15覆盖第二过孔的侧壁，使得第一过孔的侧壁和第二过孔的侧壁之间通过第二钝化层15间隔。
可选的，参考图4所示，阵列基板还包括晶体管10，晶体管10的栅极和栅线9连接，晶体管10的漏极19和连接电极8连接，数据线30在衬底1上的正投影与栅极在衬底1上的正投影交叠的数据线段作为晶体管10的源极。
上述晶体管10可以是薄膜晶体管(TFT晶体管)，或者，可以是互补金属氧化物半导体晶体管(CMOS晶体管)。另外，上述晶体管10可以是N型晶体管，或者，也可以是P型晶体管，具体可以根据实际情况确定。
本发明提供的阵列基板中，通过将数据线30在衬底1上的正投影与晶体管10的栅极在衬底1上的正投影交叠的数据线段作为晶体管10的源极，可以简化阵列基板上各结构的设计，方便制作。另外，在实际应用中，为了保证晶体管10的源极和漏极19之间保持预设的距离，作为晶体管10的源极的数据线段的宽度小于其它位置的数据线段的宽度，具体的，可以如图3所示，将作为晶体管10的源极的数据线段的一侧向内凹，以形成具有半梯形的侧边，当然，还可以将作为晶体管10的源极的数据线段的两侧均向内凹，以形成具有半梯形且对称的侧边。
本发明的实施例还提供了一种显示面板，参考图9所示，该显示面板包括彩膜基板、液晶层18以及如上所述的阵列基板，阵列基板和彩膜基板相对设置，液晶层18位于阵列基板与彩膜基板之间。其中，彩膜基板包括基底16、黑色矩阵17和彩色滤光层。
在本发明的实施例提供的显示面板中，将子像素3中像素电极靠近第一过孔位置的第一狭缝21的第一端向第一过孔位置延伸，即通过将至少一个第一狭缝21的第一端7到第一子电极4远离第二子电极6一侧所在平面的距离M，设置为小于第二狭缝22的第一端到第一子电极4远离第二子电极6一侧所在平面的距离N；这样，在阵列基板上涂覆配向液时，由于第一狭缝21的第一端7较第二狭缝22的第一端更靠近第一过孔的位置，一方面，有利于配向液流入第一过孔中，避免了配向液堆积在第一过孔周围导致的显示面板的液晶偏转异常的问题；另一方面，由于第一狭缝21的第一端向第一过孔位置延伸，即使发生配向液堆积，配向液堆积的区域距离开口区距离较远，对子像素3的画面显示的影响也相应减小，从而改善麻点不良现象，提高显示面板的画面显示效果，进而提升了产品品质和生产良率。
本发明的实施例还提供了一种显示装置，包括如上所述的显示面板。
上述显示装置可以是LCD显示装置。另外，该显示装置可以是LCD显示器等显示器件以及包括这些显示器件的电视、数码相机、手机、平板电脑等任何具有显示功能的产品或者部件。
本发明的实施例提供的显示装置，麻点不良现象较轻微或不存在麻点不良现象，画面显示效果好，用户体验度高。
参照图10，示出了本发明的实施例提供的一种阵列基板的制备方法，具体可以包括如下步骤：
S01、提供一衬底；
S02、在衬底上依次形成每个子像素对应的连接电极、绝缘层和像素电极。
其中，绝缘层具有贯穿的第一过孔，像素电极包括第一子电极4、多个并排设置的第二子电极6以及位于第一子电极4和第二子电极6之间的第三子电极5；在每个子像素3中，第一子电极4通过第一过孔与连接电极8连接，相邻的两个第二子电极6之间具有狭缝，第三子电极5分别与第一子电极4和多个第二子电极6连接，第二子电极6的延伸方向和第三子电极5的延伸方向相交；每个狭缝具有朝向第一子电极4的第一端，狭缝被划分为第一狭缝21和第二狭缝22，第一狭缝21的第一端7与第一子电极4沿第一方向(如OC方向)延伸后的区域(如C区域)存在重合区域，第二狭缝22的第一端与第一子电极4沿第一方向(如OC方向)延伸后的区域(如C区域)不存在重合区域；第一方向(如OC方向)平行于衬底1、且与第一子电极4远离第二子电极6一侧所在的平面垂直；其中，至少一个第一狭缝21的第一端7到第一子电极4远离第二子电极6一侧所在平面的距离M，小于第二狭缝22的第一端到第一子电极4远离第二子电极6一侧所在平面的距离N。
可选的，在提供一衬底1之后、且在形成连接电极8之前，还包括：通过一次构图工艺，在衬底1上同时形成栅线9和晶体管10的栅极；形成覆盖栅线9、晶体管10的栅极和衬底1的栅绝缘层11；其中，栅绝缘层11覆盖栅线9、还覆盖晶体管10的栅极，且还覆盖衬底1上未设置栅线9和晶体管栅极的区域。在形成栅绝缘层11之后，还形成有源层20以及层间介质层，具体结构和制备过程可以参考相关技术，这里不再赘述。
可选的，在形成连接电极8的同时，还形成晶体管10漏极19和数据线30；其中，连接电极8、晶体管10的漏极19以及数据线30采用一次构图工艺形成。
晶体管10的漏极19位于栅绝缘层11上，且晶体管10的漏极19与连接电极8、数据线30同层设置，栅绝缘层11将晶体管10的栅极与漏极19间隔开，将晶体管10的栅极与数据线30间隔开。
可选的，绝缘层包括第一钝化层12和第二钝化层15。在形成绝缘层时，具体的，先形成覆盖部分连接电极8和栅绝缘层11的第一钝化层12。第一钝化层12可以采用物理气相沉积(Physical Vapor Deposition，PVD)工艺，第一钝化层12采用无机材料制作，例如氮化硅(SiNx)等。
然后，在第一钝化层12上形成平坦层13，并对平坦层13进行图案化处理形成第一开口。平坦层13主要起到平坦化的作用，平坦层13的材料通常为树脂，平坦层13可以依次采用涂布、曝光、显影的工艺制作。
在形成平坦层13之后，继续在平坦层13上形成公共电极14，通过对公共电极14图案化处理形成第二开口，第一开口和第二开口相连并构成第二过孔。
然后，在平坦层13上形成第二钝化层15。其中，上述第二钝化层15可以也采用无机材料通过物理气相沉积(Physical Vapor Deposition，PVD)法形成。进一步的，再通过同时对第一钝化层12和第二钝化层15进行图案化处理，形成第一过孔。第一过孔和第二过孔相连、且第一过孔和第二过孔的侧壁通过第二钝化层15间隔。
最后，在第二钝化层15上形成像素电极层，对像素电极层进行图案化处理，同时形成第一子电极4、多个并排设置的第二子电极6以及位于第一子电极4和第二子电极6之间的第三子电极5。
上述公共电极14和像素电极可以均采用氧化铟锡(ITO)，当然，还可以采用其它导电材料制作，这里不做具体限定。
本申请的实施例使用上述方法制作阵列基板，在不额外增加开发费用的情况下，通过优化像素图案化(Pixel Pattern)设计，改善麻点不良问题，具体地，将子像素3中像素电极靠近第一过孔位置的第一狭缝2的第一端向第一过孔位置延伸，即通过将至少一个第一狭缝2的第一端7到第一子电极4远离第二子电极6一侧所在平面的距离M，设置为小于第二狭缝3的第一端到第一子电极4远离第二子电极6一侧所在平面的距离N；这样，在阵列基板上涂覆配向液时，由于第一狭缝2的第一端7较第二狭缝3的第一端更靠近第一过孔的位置，一方面，有利于配向液流入第一过孔中，避免了配向液堆积在第一过孔周围导致的显示面板的液晶偏转异常的问题；另一方面，由于第一狭缝2的第一端向第一过孔位置延伸，即使发生配向液堆积，配向液堆积的区域距离开口区距离较远，对子像素3的画面显示的影响也相应减小，从而改善麻点不良现象，提高显示面板的画面显示效果，进而提升了产品品质和生产良率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种阵列基板，其特征在于，包括：衬底和设置在所述衬底上的多个呈阵列排布的子像素，每个所述子像素包括依次层叠设置的连接电极、绝缘层和像素电极；所述绝缘层具有贯穿的第一过孔，所述像素电极包括第一子电极、多个并排设置的第二子电极以及位于所述第一子电极和所述第二子电极之间的第三子电极；
在每个所述子像素中，所述第一子电极通过所述第一过孔与所述连接电极连接，相邻的两个所述第二子电极之间具有狭缝，所述第三子电极分别与所述第一子电极和多个所述第二子电极连接，所述第二子电极的延伸方向和所述第三子电极的延伸方向相交；
每个所述狭缝具有朝向所述第一子电极的第一端，所述狭缝被划分为第一狭缝和第二狭缝，所述第一狭缝的第一端与所述第一子电极沿第一方向延伸后的区域存在重合区域，所述第二狭缝的第一端与所述第一子电极沿第一方向延伸后的区域不存在重合区域；所述第一方向平行于所述衬底、且与所述第一子电极远离所述第二子电极一侧所在的平面垂直；
其中，至少一个所述第一狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离，小于所述第二狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离。
2.根据权利要求1所述的阵列基板，其特征在于，所有的所述第一狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离，小于所述第二狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一狭缝的所述第一端延伸至所述第一子电极所在的位置，且所述第三子电极在所述第一狭缝所在的位置断开设置。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一子电极包括相连的接触部和倾斜部，所述接触部位于所述第一过孔底部，所述倾斜部沿所述第一过孔的侧壁设置，所述接触部与所述连接电极连接，所述第一狭缝的所述第一端延伸至所述倾斜部所在的位置或延伸至所述接触部所在的位置。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一端沿平行于所述衬底方向上的截面形状为折线形或弧形。
6.根据权利要求1所述的阵列基板，其特征在于，每个所述狭缝还具有远离所述第一子电极一侧的第二端，所有的所述狭缝的所述第二端到所述第一子电极远离所述第二子电极一侧所在平面的距离相同。
7.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括多条数据线和多条栅线，所述数据线和所述栅线相交且绝缘，所述子像素位于相邻的两条所述数据线和相邻的两条所述栅线限定的位置处；在每个所述子像素中，所述数据线中位于相邻的两条所述栅线之间的数据线段与所述第二子电极平行设置。
8.根据权利要求7所述的阵列基板，其特征在于，针对同一列相邻两个所述子像素，其中一个所述子像素中的所述第二子电极的延伸方向与参考线的延伸方向之间的夹角为第一夹角，另一个所述子像素中的所述第二子电极的延伸方向与所述参考线的延伸方向之间的夹角为第二夹角，所述第一夹角和所述第二夹角相等；
同一行的各个所述子像素中的所述第二子电极的延伸方向与所述参考线的延伸方向之间的夹角相等；所述参考线为相邻两行的所述子像素之间的与行方向平行的栅线段。
9.根据权利要求7所述的阵列基板，其特征在于，每个所述第二子电极包括第一导电部和第二导电部，所述第一导电部与所述第二导电部以参考轴呈镜面对称，所述参考轴为各所述第二子电极的所述第一导电部与所述第二导电部的连接点连成的直线；
并且，各个所述子像素中的所述第一导电部的延伸方向相同，各个所述子像素中的所述第二导电部的延伸方向也相同。
10.根据权利要求7所述的阵列基板，其特征在于，所述绝缘层包括第一钝化层和第二钝化层；所述阵列基板还包括：
位于所述衬底和所述第一钝化层之间的所述栅线和栅绝缘层，所述栅绝缘层覆盖所述栅线，所述栅线在所述衬底上的正投影和所述连接电极在所述衬底上的正投影互不交叠；
位于所述第一钝化层与所述第二钝化层之间的平坦层和公共电极层，所述公共电极层位于所述平坦层远离所述衬底的一侧；在每个子像素中，所述平坦层和所述公共电极层具有贯穿的第二过孔，所述第一过孔的侧壁和所述第二过孔的侧壁之间通过所述第二钝化层间隔。
11.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括晶体管，所述晶体管的栅极和所述栅线连接，所述晶体管的漏极和所述连接电极连接，所述数据线在所述衬底上的正投影与所述栅极在所述衬底上的正投影交叠的数据线段作为所述晶体管的源极。
12.一种显示面板，其特征在于，包括彩膜基板、液晶层以及如权利要求1-11中任一项所述的阵列基板，所述阵列基板和所述彩膜基板相对设置，所述液晶层位于所述阵列基板与所述彩膜基板之间。
13.一种阵列基板的制备方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底上依次形成每个子像素对应的连接电极、绝缘层和像素电极；
其中，所述绝缘层具有贯穿的第一过孔，所述像素电极包括第一子电极、多个并排设置的第二子电极以及位于所述第一子电极与所述第二子电极之间的第三子电极；在每个所述子像素中，所述第一子电极通过所述第一过孔与所述连接电极连接，相邻两个所述第二子电极之间具有狭缝，所述第三子电极分别与所述第一子电极和多个所述第二子电极连接，所述第二子电极的延伸方向和所述第三子电极的延伸方向相交；每个所述狭缝具有朝向所述第一子电极的第一端，所述狭缝被划分为第一狭缝和第二狭缝，所述第一狭缝的第一端与所述第一子电极沿第一方向延伸后的区域存在重合区域，所述第二狭缝的第一端与所述第一子电极沿第一方向延伸后的区域不存在重合区域；所述第一方向平行于所述衬底、且与所述第一子电极远离所述第二子电极一侧所在的平面垂直；其中，至少一个所述第一狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离，小于所述第二狭缝的所述第一端到所述第一子电极远离所述第二子电极一侧所在平面的距离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110402808.2A CN112987416A (zh) | 2021-04-14 | 2021-04-14 | 一种阵列基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110402808.2A CN112987416A (zh) | 2021-04-14 | 2021-04-14 | 一种阵列基板及其制备方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112987416A true CN112987416A (zh) | 2021-06-18 |
Family
ID=76339769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110402808.2A Pending CN112987416A (zh) | 2021-04-14 | 2021-04-14 | 一种阵列基板及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112987416A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113467138A (zh) * | 2021-07-20 | 2021-10-01 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示组件及显示装置 |
| CN114002886A (zh) * | 2021-11-03 | 2022-02-01 | 武汉华星光电技术有限公司 | 一种显示面板和移动终端 |
| CN115598889A (zh) * | 2022-07-29 | 2023-01-13 | 合肥京东方显示技术有限公司（Cn） | 一种液晶显示面板、液晶显示装置以及制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110112666A (ko) * | 2010-04-07 | 2011-10-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| US20120008059A1 (en) * | 2010-07-06 | 2012-01-12 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| US20140132875A1 (en) * | 2012-11-13 | 2014-05-15 | Lg Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same |
| CN104102057A (zh) * | 2013-04-10 | 2014-10-15 | 三星显示有限公司 | 薄膜晶体管阵列面板及其制造方法 |
| CN104698696A (zh) * | 2015-03-26 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶面板及显示装置 |
| CN105892120A (zh) * | 2014-08-26 | 2016-08-24 | 乐金显示有限公司 | in-cell触摸型液晶显示装置 |
| CN107193167A (zh) * | 2017-05-09 | 2017-09-22 | 友达光电股份有限公司 | 阵列基板及液晶显示面板 |
| CN111610677A (zh) * | 2020-06-28 | 2020-09-01 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
| CN215067644U (zh) * | 2021-04-14 | 2021-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板 |
-
2021
- 2021-04-14 CN CN202110402808.2A patent/CN112987416A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110112666A (ko) * | 2010-04-07 | 2011-10-13 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| US20120008059A1 (en) * | 2010-07-06 | 2012-01-12 | Samsung Electronics Co., Ltd. | Liquid crystal display |
| US20140132875A1 (en) * | 2012-11-13 | 2014-05-15 | Lg Display Co., Ltd. | Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same |
| CN104102057A (zh) * | 2013-04-10 | 2014-10-15 | 三星显示有限公司 | 薄膜晶体管阵列面板及其制造方法 |
| CN105892120A (zh) * | 2014-08-26 | 2016-08-24 | 乐金显示有限公司 | in-cell触摸型液晶显示装置 |
| CN104698696A (zh) * | 2015-03-26 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种阵列基板、液晶面板及显示装置 |
| CN107193167A (zh) * | 2017-05-09 | 2017-09-22 | 友达光电股份有限公司 | 阵列基板及液晶显示面板 |
| CN111610677A (zh) * | 2020-06-28 | 2020-09-01 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
| CN215067644U (zh) * | 2021-04-14 | 2021-12-07 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113467138A (zh) * | 2021-07-20 | 2021-10-01 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示组件及显示装置 |
| CN113467138B (zh) * | 2021-07-20 | 2023-12-19 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示组件及显示装置 |
| CN114002886A (zh) * | 2021-11-03 | 2022-02-01 | 武汉华星光电技术有限公司 | 一种显示面板和移动终端 |
| CN115598889A (zh) * | 2022-07-29 | 2023-01-13 | 合肥京东方显示技术有限公司（Cn） | 一种液晶显示面板、液晶显示装置以及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN215067644U (zh) | 一种阵列基板、显示面板 | |
| US10281785B2 (en) | Liquid crystal display device having large holding capacitance in the pixel | |
| CN103163703B (zh) | 液晶显示设备及其制造方法 | |
| CN112987416A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN108983518B (zh) | 阵列基板及其制备方法 | |
| WO2021093475A1 (zh) | 阵列基板、控光面板和显示装置 | |
| US9766512B2 (en) | Liquid crystal display panel | |
| EP3321730B1 (en) | Array substrate and manufacturing method thereof and display device | |
| CN113075825B (zh) | 阵列基板及显示面板 | |
| CN104849921B (zh) | 液晶显示装置 | |
| JP5947650B2 (ja) | 液晶表示装置および電子機器 | |
| WO2018103330A1 (zh) | 阵列基板和显示装置 | |
| US11740523B2 (en) | Display panel and display device | |
| WO2020088279A1 (zh) | 显示基板及显示装置 | |
| JP2014026130A (ja) | 液晶表示装置および電子機器 | |
| US20110115691A1 (en) | Pixel array | |
| CN101097374A (zh) | 液晶显示器 | |
| CN113204292B (zh) | 阵列基板和显示装置 | |
| CN108490705B (zh) | 阵列基板、液晶显示面板与显示装置 | |
| WO2019062320A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN210668384U (zh) | 薄膜晶体管、阵列基板和显示装置 | |
| US20180239204A1 (en) | Fringe field switching (ffs) mode array substrate and manufacturing method therefor | |
| WO2023029063A1 (zh) | 阵列基板及液晶显示面板 | |
| CN111983856A (zh) | 液晶显示面板和液晶显示装置 | |
| WO2019137044A1 (zh) | 像素结构及其制作方法、阵列基板和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |