CN113204292B - 阵列基板和显示装置 - Google Patents

Abstract

本发明提供一种阵列基板和显示装置，涉及显示技术领域，为解决触控显示产品触控灵敏度不高和触控信号不稳定的问题。该阵列基板包括多个触控感测块和多组触控信号线组；触控感测块包括第一目标触控电极和第二目标触控电极；触控信号线组中第一触控信号线通过第一过孔与第一目标触控电极耦接，且通过第三过孔与第二目标触控电极耦接；第二触控信号线通过第二过孔与第一目标触控电极耦接，且通过第四过孔与第二目标触控电极耦接；第一过孔与第二过孔之间的第一连线与第二方向具有第一夹角；第三过孔与第四过孔之间的第二连线与第二方向具有第二夹角；第二夹角与第一夹角之间的差值b满足：0°≤b≤5°。本发明提供的阵列基板用于形成显示装置。

Description

阵列基板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板和显示装置。

背景技术

目前，内嵌式触控技术在有机发光二极管显示技术领域和液晶显示技术领域中均得到了广泛的应用，采用内嵌式触控技术的触控显示面板在制作成本、稳定性等方面有较大优势。为了满足更多应用场景的需求，触控显示面板中的触控感应电极的分块数量越来越多，这样容易造成触控灵敏度不高，以及由于触控信号传输延迟导致的信号不稳定的问题。

发明内容

本发明的目的在于提供一种阵列基板和显示装置，用于解决触控显示产品触控灵敏度不高和触控信号不稳定的问题。

为了实现上述目的，本发明提供如下技术方案：

本发明的第一方面提供一种阵列基板，包括：基底和呈阵列分布于所述基底上的多个子像素；所述阵列基板还包括：

多个触控感测块，所述触控感测块对应的子像素中包括沿第一方向排列的第一目标子像素和第二目标子像素，所述触控感测块包括第一目标触控电极和第二目标触控电极；

多组触控信号线组，所述触控信号线组至少包括第一触控信号线和第二触控信号线；所述第一触控信号线通过第一过孔与对应的触控感测块包括的第一目标触控电极耦接；所述第一触控信号线通过第三过孔与对应的触控感测块包括的第二目标触控电极耦接；所述第二触控信号线通过第二过孔与该第一目标触控电极耦接；所述第二触控信号线通过第四过孔与该第二目标触控电极耦接；

所述第一过孔在所述基底上的正投影的中心点与所述第二过孔在所述基底上的正投影的中心点之间的第一连线，与第二方向之间具有第一夹角；所述第二方向与所述第一方向相交；所述第三过孔在所述基底上的正投影的中心点与所述第四过孔在所述基底上的正投影的中心点之间的第二连线，与所述第二方向之间具有第二夹角；所述第二夹角与所述第一夹角之间的差值b满足：0°≤b≤5°。

可选的，所述第二夹角a2满足0.5°≤a2≤6.5°，所述第一夹角a1满足0.5°≤a1≤4°；所述第二夹角与所述第一夹角之间的差值b满足：0.5°≤b≤3°。

可选的，所述第二夹角与所述第一夹角之间的差值b满足：0.8°≤b≤2.5°或者满足1°≤b≤2°。

可选的，所述第二夹角a2满足3°≤a2≤5°；所述第一夹角a1满足0.5°≤a1≤2.5°。

可选的，tan(a1)-tan(a2)的差值的绝对值在0.02至0.04之间。

可选的，所述第一目标子像素的开口区在所述基底上的正投影的至少部分，位于所述第一触控信号线在所述基底上的正投影与所述第二触控信号线在所述基底上的正投影之间；

所述第二目标子像素的开口区在所述基底上的正投影的至少部分，位于所述第一触控信号线在所述基底上的正投影与所述第二触控信号线在所述基底上的正投影之间。

可选的，所述触控感测块包括彼此电连接且彼此间隔开的多个触控电极，所述多个触控电极包括所述第一目标触控电极，所述第二目标触控电极和非目标触控电极；

所述非目标触控电极与该触控感测块对应的子像素中的非目标子像素一一对应；所述非目标触控电极在所述基底上的正投影与对应的非目标子像素的开口区在所述基底上的正投影至少部分交叠。

可选的，所述子像素包括公共电极，所述公共电极复用为该子像素对应的触控电极。

可选的，所述触控感测块对应的多个子像素中包括多个第一目标子像素和多个第二目标子像素，沿所述第一方向，所述第一目标子像素与所述第二目标子像素交替设置；和/或，所述触控感测块对应的多个子像素中包括多个第一目标子像素和多个第二目标子像素，沿所述第二方向，所述第一目标子像素与所述第二目标子像素交替设置。

可选的，所述第一过孔和所述第二过孔均位于对应的第一目标子像素的第一侧，所述第一过孔相对于所述第二过孔更靠近所述第一目标子像素的开口区；

所述第三过孔和所述第四过孔均位于对应的第二目标子像素的第一侧，所述第四过孔相对于所述第三过孔更靠近所述第二目标子像素的开口区。

可选的，所述第一过孔在所述基底上的正投影，与对应的目标子像素的像素电极在所述基底上的正投影之间的距离为S1，所述第三过孔在所述基底上的正投影，与对应的目标子像素的像素电极在所述基底上的正投影之间的距离为S2，S1与S2的差值的绝对值在5μm至15μm之间。

可选的，所述第二过孔在所述基底上的正投影，与对应的目标子像素的像素电极在所述基底上的正投影之间的距离为S3，所述第四过孔在所述基底上的正投影，与对应的目标子像素的像素电极在所述基底上的正投影之间的距离为S4，S3与S4的差值的绝对值在3μm至10μm之间。

可选的，所述第一目标子像素包括第一目标像素电极，所述第一目标像素电极包括第一部分狭缝和第二部分狭缝；所述第一部分狭缝靠近该第一目标子像素对应的第一过孔和第二过孔，所述第二部分狭缝靠近相邻的第二目标子像素对应的第三过孔和第四过孔；

所述第一部分狭缝的延伸方向与所述第一连线的延伸方向大致相同；

所述第二部分狭缝的延伸方向与所述第二连线的延伸方向大致相同。

可选的，所述阵列基板还包括：

第一隔垫物，所述第一隔垫物在所述基底上的正投影与对应的所述第一目标触控电极在所述基底上的正投影至少部分交叠；

第二隔垫物，所述第二隔垫物在所述基底上的正投影，与对应的第一非目标触控电极在所述基底上的正投影至少部分交叠，所述第一非目标子像素与所述第一目标子像素沿第二方向相邻；

所述第一隔垫物在所述基底上的正投影的中心点与所述第二隔垫物在所述基底上的正投影的中心点之间的第三连线的延伸方向，与所述第一连线的延伸方向大致相同。

可选的，所述阵列基板还包括：

第三隔垫物，所述第三隔垫物在所述基底上的正投影与对应的所述第二目标触控电极在所述基底上的正投影至少部分交叠；

第四隔垫物，所述第四隔垫物在所述基底上的正投影，与对应的第二非目标触控电极在所述基底上的正投影至少部分交叠，所述第二非目标子像素与所述第二目标子像素沿第二方向相邻；

所述第三隔垫物在所述基底上的正投影的中心点与所述第四隔垫物在所述基底上的正投影的中心点之间的第四连线的延伸方向，与所述第二连线的延伸方向大致相同。

可选的，所述第一过孔在所述基底上的正投影的中心点与所述第三过孔在所述基底上的正投影的中心点之间在所述第一方向具有第一距离d1；

所述第二过孔在所述基底上的正投影的中心点与所述第四过孔在所述基底上的正投影的中心点之间在所述第一方向具有第二距离d2；

所述第一隔垫物在所述基底上的正投影的中心点与所述第三隔垫物在所述基底上的正投影的中心点之间在所述第一方向具有第三距离d3；

所述第二隔垫物在所述基底上的正投影的中心点与所述第四隔垫物在所述基底上的正投影的中心点之间在第一方向具有第四距离d4；|d2-d1|≤|d4-d3|。

可选的，所述触控感测块还包括：

至少一条电极连接线，所述电极连接线的至少部分沿所述第二方向延伸，所述触控感测块包括的多个触控电极中，沿所述第二方向位于同一行的所述触控电极分别与对应的所述电极连接线耦接。

可选的，所述第一触控信号线和/或所述第二触控信号线，与对应的触控感测块中的至少一条所述电极连接线通过连接孔耦接，所述阵列基板中的至少部分隔垫物在所述基底上的正投影，与所述连接孔在所述基底上的正投影交叠。

可选的，所述第一触控信号线通过第一连接孔与所述第二目标触控电极耦接的所述电极连接线耦接；所述第二触控信号线通过第二连接孔与所述第一目标触控电极耦接的所述电极连接线耦接；

所述第一连接孔在所述基底上的正投影的中心点与所述第二连接孔在所述基底上的正投影的中心点在所述第二方向上具有第五距离d5；所述第一隔垫物在所述基底上的正投影的中心点，与沿所述第一方向相邻的所述第三隔垫物在所述基底上的正投影的中心点之间，在所述第二方向上具有第六距离d6；d5=d6*K，0.8≤K≤1.6。

可选的，所述子像素包括像素电极；所述多个子像素包括红色子像素，绿色子像素和蓝色子像素；所述阵列基板还包括：与所述红色子像素对应的隔垫物，与所述绿色子像素对应的隔垫物以及所述蓝色子像素对应的隔垫物；

所述红色子像素对应的隔垫物在所述基底上的正投影与所述红色子像素包括的像素电极在所述基底上的正投影之间具有第七距离d7；所述蓝色子像素对应的隔垫物在所述基底上的正投影与所述蓝色子像素包括的像素电极在所述基底上的正投影之间具有第八距离d8；所述绿色子像素对应的隔垫物在所述基底上的正投影与所述绿色子像素包括的像素电极在所述基底上的正投影之间具有第九距离d9；d8＞d7或者d8＞d9。

可选的，沿第一方向相邻的两个红色子像素对应的隔垫物之间的距离，小于沿所述第一方向相邻的两个蓝色子像素对应的隔垫物之间的距离。

可选的，所述阵列基板包括显示区域和包围所述显示区域的周边区域，所述阵列基板还包括位于所述显示区域的多个隔垫物和位于所述周边区域的多个隔垫物；

所述显示区域中相邻的隔垫物之间距离大于所述周边区域中相邻的隔垫物之间距离。

可选的，所述第一触控信号线与所述第二触控信号线同层同材料设置；

所述触控信号线组还包括：第三触控信号线，所述第三触控信号线与所述第一触控信号线异层设置；所述第三触控信号线在所述基底上的正投影和所述第一触控信号线在所述基底上的正投影，位于所述第一目标子像素在所述基底上的正投影的同一侧；所述第三触控信号线与所述第一目标触控电极和/或所述第二目标触控电极耦接。

可选的，所述多组触控信号线组包括多组第一触控信号线组和多组第二触控信号线组，所述第一触控信号线组和所述第二触控信号线组沿第一方向排列；

所述阵列极板还包括：第一控制单元和第二控制单元，所述第一控制单元和所述第二控制单元沿所述第一方向相对设置，所述第一控制单元与所述第一触控信号线组中包括的各触控信号线分别耦接，所述第二控制单元与所述第二触控信号线组中包括的各触控信号线分别耦接。

可选的，所述阵列基板还包括：第三控制单元和第四控制单元，所述第三控制单元和所述第四控制单元沿第一方向或第二方向相对设置；

所述多组触控信号线组沿所述第一方向或所述第二方向排列，所述触控信号线组中包括的各触控信号线分别与所述第三控制单元和所述第四控制单元耦接。

可选的，所述阵列基板包括显示区域和包围所述显示区域的周边区域，所述周边区域包括第一边框区和第二边框区，所述第一边框区和所述第二边框区相对设置；

沿所述第一边框区指向所述第二边框区的方向，所述触控感测块的面积逐渐增大。

可选的，所述阵列基板包括显示区域和包围所述显示区域的周边区域，所述周边区域包括第一边框区和第二边框区，所述第一边框区和所述第二边框区相对设置；所述第一边框区和所述第二边框区均设置有驱动芯片；

沿所述第一边框区指向所述显示区域的中心区域的方向，所述触控感测块的面积逐渐增大；沿所述第二边框区指向所述显示区域的中心区域的方向，所述触控感测块的面积逐渐增大。

可选的，所述子像素包括公共电极和像素电极，所述公共电极与所述像素电极同层同材料设置，所述公共电极和所述像素电极形成为插指状结构。

可选的，所述阵列基板还包括：

多个公共连接线图形；在所述触控感测块包括的多个触控电极中，沿第二方向相邻的触控电极之间通过所述公共连接线图形耦接。

可选的，所述阵列基板还包括：

多个第一导电连接部，所述第一导电连接部与对应的所述触控感测块中的触控电极形成为一体结构；所述第一导电连接部在所述基底上的正投影与对应的第一触控信号线在所述基底上的正投影具有交叠区域，在该交叠区域，所述第一导电连接部通过第六过孔与对应的第一触控信号线耦接；所述第六过孔在所述基底上的正投影与所述第三过孔在所述基底上的正投影不交叠。

可选的，所述第三过孔在所述基底上的正投影，位于对应的所述第一触控信号线在所述基底上的正投影的内部；所述第一触控信号线通过第五过孔与对应的电极连接线耦接；所述第五过孔在所述基底上的正投影与所述第三过孔在所述基底上的正投影至少部分交叠。

可选的，所述第三过孔包括第一子过孔和第二子过孔，所述第一子过孔在所述基底上的正投影，与对应的所述第一触控信号线在所述基底上的正投影至少部分交叠，所述第二子过孔在所述基底上的正投影与对应的电极连接线在所述基底上的正投影至少部分交叠；

所述第二目标触控电极通过所述第一子过孔，与对应的所述第一触控信号线耦接，所述第二目标触控电极通过所述第二子过孔与对应的所述电极连接线耦接。

可选的，所述三过孔包括第一部分孔壁和第二部分孔壁，所述第一部分孔壁延伸至对应的电极连接线，所述第二部分孔壁延伸至对应的第一触控信号线；

所述子像素还包括驱动晶体管，所述驱动晶体管与该子像素中的像素电极通过第七过孔耦接；

所述第六过孔的孔壁对应的坡度角小于所述第七过孔的孔壁对应的坡度角，所述第七过孔的孔壁对应的坡度角小于所述第一部分孔壁对应的坡度角。

可选的，所述子像素包括公共电极和像素电极，所述公共电极位于所述像素电极与所述基底之间。

可选的，所述阵列基板还包括多条数据线，所述数据线的至少部分沿第一方向延伸，所述触控信号线组中包括的至少部分触控信号线在所述基底上的正投影位于所述数据线在所述基底上的正投影与所述子像素的开口区在所述基底上的正投影之间；

所述数据线与所述触控信号线同层设置或者异层设置。

可选的，所述阵列基板还包括：

多条栅线，所述栅线的至少部分沿第二方向延伸；所述多个子像素划分为多行子像素行，所述多行子像素行与所述多条栅线一一对应，所述多行子像素行划分为多组子像素行，每组子像素行包括相邻的两行子像素行；

每组子像素行对应的两条栅线，位于该组子像素行包括的两行子像素行之间。

基于上述阵列基板的技术方案，本发明的第二方面提供一种显示装置，所述显示装置包括上述阵列基板，所述显示装置还包括：

对向基板，所述对向基板与所述阵列基板相对设置，所述对向基板上设置有黑矩阵，所述黑矩阵在所述阵列基板上的正投影覆盖所述阵列基板上的隔垫物。

本发明提供的技术方案中，包括多组触控信号线组，每组所述触控信号线组包括至少两条触控信号线，所述触控感测块能够与对应的所述触控信号线组中的各触控信号线分别耦接。因此，本发明提供的技术方案中，每个触控感测块能够与至少两条触控信号线耦接，即使出现一条触控信号线断开的情况，所述触控感测块仍然能够通过其他触控信号线传输触控感测信号，提高了触控功能的稳定性。而且，设置每个触控感测块能够与至少两条触控信号线耦接，有效降低了触控感测块和触控信号线的电阻，从而改善了触控灵敏度不高，以及由于触控信号传输延迟导致的信号不稳定的问题。

而且，本发明提供的技术方案中，通过设置所述第二夹角与所述第一夹角之间的差值b满足：0°≤b≤5°，能够平衡各过孔对同一个子像素的取向电场的影响，有利于降低子像素的取向电场受到的各过孔的影响。

另外，本发明提供的技术方案中，有利于降低所述触控感测块和所述触控信号线的布局难度，保证阵列基板的信赖性和触控功能的稳定性。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明实施例提供的阵列基板的第一结构示意图；

图2为本发明实施例提供的阵列基板的第二结构示意图；

图3为本发明实施例提供的阵列基板的第三结构示意图；

图4为本发明实施例提供的阵列基板的第四结构示意图；

图5为图4中沿I-I方向的截面示意图；

图6为图4中沿II-II方向的截面示意图；

图7为本发明实施例提供的阵列基板的第五结构示意图；

图8为图7中沿C1C2方向的截面示意图；

图9为图7中部分结构的电镜图

图10为本发明实施例提供的隔垫物的布局示意图

图11为本发明实施例提供的阵列基板的第六结构示意图；

图12为本发明实施例提供的阵列基板的触控信号线组的第一布局示意图；

图13为本发明实施例提供的阵列基板的触控信号线组的第二布局示意图；

图14为本发明实施例提供的触控感测块的第一种布局方式；

图15为本发明实施例提供的触控感测块的第二种布局方式；

图16为本发明实施例提供的阵列基板采用IPS模式时触控电极第一布局示意图；

图17为本发明实施例提供的阵列基板采用IPS模式时触控电极第二布局示意图；

图18为本发明实施例提供的阵列基板的第七结构示意图；

图19为图18中沿E1E2方向的截面示意图；

图20为图18中沿F1F2方向的第一截面示意图；

图21为图18中沿F1F2方向的第二截面示意图；

图22为图18中沿G1G2方向的第二截面示意图；

图23为本发明实施例提供的阵列基板的第八结构示意图；

图24为图23中沿K1K2方向的截面示意图;

图25为本发明实施例提供的制作栅金属层的示意图；

图26为本发明实施例提供的制作有源层和源漏金属层的示意图；

图27为本发明实施例提供的制作色阻层的示意图；

图28为本发明实施例提供的制作平坦层的示意图；

图29为本发明实施例提供的制作像素电极和公共电极的示意图；

图30为本发明实施例提供的对向基板的示意图。

具体实施方式

为了进一步说明本发明实施例提供的阵列基板和显示装置，下面结合说明书附图进行详细描述。

请参阅图1至图4，图7，图12和图13，本发明实施例提供了一种阵列基板，包括：基底10和呈阵列分布于所述基底10上的多个子像素；所述阵列基板还包括：

多个触控感测块20，所述触控感测块20对应的子像素中包括沿第一方向排列的第一目标子像素和第二目标子像素，所述触控感测块20包括第一目标触控电极201和第二目标触控电极203；

多组触控信号线组30，所述触控信号线组30至少包括第一触控信号线301和第二触控信号线302；所述第一触控信号线301通过第一过孔41与对应的触控感测块20包括的第一目标触控电极201耦接；所述第一触控信号线301通过第三过孔43与对应的触控感测块20包括的第二目标触控电极203耦接；所述第二触控信号线302通过第二过孔42与该第一目标触控电极201耦接；所述第二触控信号线302通过第四过孔44与该第二目标触控电极203耦接；

所述第一过孔41在所述基底10上的正投影的中心点与所述第二过孔42在所述基底10上的正投影的中心点之间的第一连线，与第二方向之间具有第一夹角a1；所述第二方向与所述第一方向相交；所述第三过孔43在所述基底10上的正投影的中心点与所述第四过孔44在所述基底10上的正投影的中心点之间的第二连线，与所述第二方向之间具有第二夹角a2；所述第二夹角a2与所述第一夹角a1之间的差值b满足：0°≤b≤5°。

示例性的，所述第一连线逆时针方向偏转，与所述第二方向形成的角度为第一夹角a1。

示例性的，所述第二连线顺时针方向偏转，与所述第二方向形成的角度为第二夹角a2。

示例性的，所述第一夹角a1的范围0到15度，可以包括端点值。例如：可选的，在0.5度至12度之间，可以包括端点值。优选的，在1.5度至6.5度之间。具体的，在0.5度至4度之间；或者在0.5度至2.5度之间；或者在3度至5度之间；或者在6度至9度之间；或者在10度至12度之间。

示例性的，所述第一夹角a1可以包括0.5度，1度，2度，3.5度，4度，5度，6度，6.5度，9度，10度，12度等。

示例性的，所述第二夹角a2的范围0到15度，可以包括端点值。例如：可选的，在0.5度至12度之间，可以包括端点值。优选的，在0.5度至6.5度之间。具体的，在0.5度至2.5度之间；或者在3度至5度之间；或者在6度至9度之间；或者在10度至12度之间。

示例性的，所述第一夹角a1可以包括0.5度，1度，2度，3.5度，4度，5度，6度，6.5度，9度，10度，12度等。

示例性的，所述第一夹角a1与所述第二夹角a2不相等。

随着显示装置分辨率提升，所述第一夹角a1与第二夹角a2差值逐渐减小，有利于平衡各过孔对同一个子像素的取向电场的影响，有利于降低子像素的取向电场受到的各过孔的影响。示例性的：所述第一夹角a1与所述第二夹角a2的角度差值b满足：0.5°≤b≤3°，优选的满足0.8°≤b≤2.5°，更优选的满足1°≤b≤2°。

示例性的，tan(a1)-tan(a2)的差值的绝对值大于等于0，且小于或等于0.3。例如tan(a1)-tan(a2)的差值的绝对值范围0.01~0.25；或者0.02~0.1；或者0.02~0.04；或者0.05~0.07；或者0.8~0.15，可以包括端点值。示例性的tan(a1)-tan(a2)的差值的绝对值等于0.15或者0.04。

示例性的，上述各过孔在所述基底10上的正投影的中心点包括：过孔的中心点在所述基底10上的正投影；所述过孔的中心包括过孔的几何中心。

示例性的，所述子像素包括开口区，所述子像素的开口区是指：所述阵列基板与对向基板对盒后，子像素未被对向基板中黑矩阵遮挡的区域。示例性的，所述子像素包括的像素电极45的至少部分和公共电极的至少部分位于所述开口区。

示例性的，所述触控感测块20与至少一个所述子像素相对应，所述触控感测块20在所述基底10上的正投影与其对应的至少一个所述子像素的开口区在所述基底10上的正投影交叠。

示例性的，所述触控感测块20在所述基底10上的正投影，与其对应的各子像素的开口区在所述基底10上的正投影至少部分交叠。

示例性的，设置所述触控感测块20与多个所述子像素相对应，该多个所述子像素中包括至少一个目标子像素40；所述触控信号线组30包括两条触控信号线，所述目标子像素40的开口区在所述基底10上的正投影的至少部分，位于所述两条触控信号线在所述基底10上的正投影之间。

示例性的，所述目标子像素40的开口区在所述基底10上的正投影，与所述两条触控信号线在所述基底10上的正投影均不交叠。

示例性的，所述触控感测块20对应的目标子像素40的开口区在所述基底10上的正投影的至少部分，位于所述触控感测块20对应连接的两条触控信号线在所述基底10上的正投影之间。

示例性的，所述第一目标触控电极201在所述基底10上的正投影与所述第一目标子像素的开口区在所述基底10上的正投影至少部分交叠，所述第二目标触控电极203在所述基底10上的正投影与所述第二目标子像素的开口区在所述基底10上的正投影至少部分交叠。

示例性的，所述触控信号线组30包括两条触控信号线，所述两条触控信号线位于相邻两条数据线之间。

示例性的，所述触控信号线组30包括两条触控信号线，所述两条触控信号线位于相邻两条数据线之间，并且其中至少一条与一个子像素包括的晶体管的源极在垂直于基底10的方向有交叠。

示例性的，所述触控信号线组30包括至少两条触控信号线；至少部分所述触控信号线组30与所述多个触控感测块20一一对应，所述触控感测块20与对应的所述触控信号线组30中的各触控信号线分别耦接。

示例性的，所述触控信号线的至少部分沿第一方向延伸。所述触控信号线组30包括至少两条触控信号线沿第二方向排列，所述第二方向与所述第一方向相交。示例性的，所述第一方向包括竖直方向，所述第二方向包括水平方向。

示例性的，所述阵列基板包括多条栅线71和多条数据线70，所述栅线71与所述数据线70交叉设置，所述栅线71的至少部分沿所述第二方向延伸，所述数据线70的至少部分沿所述第一方向延伸。

示例性的，所述触控信号线组30与所述触控感测块20一一对应，所述触控感测块20与对应的所述触控信号线组30中的各触控信号线分别耦接。所述触控信号线组30中的各触控信号线能够传输其对应耦接的触控感测块20上的触控感测信号。

示例性的，所述第一触控信号线301的至少部分沿所述第一方向延伸，所述第二触控信号线302的至少部分沿所述第一方向延伸。

示例性的，所述触控感测块20中的多个目标触控电极沿第一方向排列。

示例性的，所述第一触控信号线301与其对应的触控感测块20中的多个目标触控电极分别耦接，所述第二触控信号线302与其对应的触控感测块20中的多个目标触控电极分别耦接。

示例性的，所述第一触控信号线301与所述第二触控信号线302同层同材料设置，所述第一触控信号线301与所述触控电极异层设置，所述阵列基板包括绝缘层，绝缘层位于所述触控电极和所述第一触控信号线301之间。

示例性的，所述触控电极位于所述绝缘层与所述基底10之间，所述第一触控信号线301与所述第二触控信号线302位于所述绝缘层背向所述基底10的一侧。

示例性的，所述第一触控信号线301与所述第二触控信号线302位于所述绝缘层与所述基底10之间，所述触控电极位于所述绝缘层背向所述基底10的一侧。

示例性的，所述第一过孔41，所述第二过孔42，所述第三过孔43和所述第四过孔44均贯穿所述绝缘层。

示例性的，所述第一过孔41和所述第二过孔42位于相邻的两行子像素之间；和/或,所述第三过孔43和所述第四过孔44位于相邻的两行子像素之间。

示例性的，所述第一过孔41和所述第二过孔42对应于同一列子像素；和/或,所述第三过孔43和所述第四过孔44对应于同一列子像素。

根据上述阵列基板的具体结构可知，本发明实施例提供的阵列基板中，包括多组触控信号线组30，每组所述触控信号线组30包括至少两条触控信号线，所述触控感测块20能够与对应的所述触控信号线组30中的各触控信号线分别耦接。因此，本发明实施例提供的阵列基板中，每个触控感测块20能够与至少两条触控信号线耦接，即使出现一条触控信号线断开的情况，所述触控感测块20仍然能够通过其他触控信号线传输触控感测信号，提高了触控功能的稳定性。而且，设置每个触控感测块20能够与至少两条触控信号线耦接，有效降低了触控感测块20和触控信号线的电阻，从而改善了触控灵敏度不高，以及由于触控信号传输延迟导致的信号不稳定的问题。

而且，本发明实施例提供的阵列基板中，通过设置所述第二夹角a2与所述第一夹角a1之间的差值b满足：0°≤b≤5°，能够平衡各过孔对同一个子像素的取向电场的影响，有利于降低子像素的取向电场受到的各过孔的影响。

另外，本发明实施例提供的阵列基板中，采用上述设置方式有利于降低所述触控感测块20和所述触控信号线的布局难度，保证阵列基板的信赖性和触控功能的稳定性。

在一些实施例中，所述第二夹角a2满足0.5°≤a2≤6.5°，所述第一夹角a1满足0.5°≤a1≤4°；所述第二夹角与所述第一夹角之间的差值b满足：0.5°≤b≤3°。

在一些实施例中，所述第二夹角与所述第一夹角之间的差值b满足：0.8°≤b≤2.5°或者满足1°≤b≤2°。

在一些实施例中，所述第二夹角a2满足3°≤a2≤5°；所述第一夹角a1满足0.5°≤a1≤2.5°。

在一些实施例中，tan(a1)-tan(a2)的差值的绝对值在0.02至0.04之间。

如图2和图4所示，在一些实施例中，所述触控感测块20包括彼此电连接且彼此间隔开的多个触控电极（如：第一目标触控电极201，第一非目标触控电极202，第二目标触控电极203，第二非目标触控电极204），所述多个触控电极与该触控感测块20对应的多个所述子像素一一对应；

所述目标子像素40对应的目标触控电极在所述基底10上的正投影的至少部分，位于所述两条触控信号线在所述基底10上的正投影之间，所述目标触控电极分别与所述两条触控信号线耦接。

示例性的，所述触控电极包括触控驱动电极或触控感测电极。

示例性的，所述触控电极在所述基底10上的正投影与对应的子像素的开口区在所述基底10上的正投影至少部分交叠。

示例性的，所述目标触控电极在所述基底10上的正投影，与其耦接的触控信号线在所述基底10上的正投影至少部分交叠。

上述设置所述目标触控电极分别与所述两条触控信号线耦接，能够实现与所述目标触控电极属于一个触控感测块20的多个非目标触控电极均能够实现与所述两条触控信号线电连接。

如图2所示，在一些实施例中，所述第一目标子像素的开口区在所述基底10上的正投影的至少部分，位于所述第一触控信号线301在所述基底10上的正投影与所述第二触控信号线302在所述基底10上的正投影之间；

所述第二目标子像素的开口区在所述基底10上的正投影的至少部分，位于所述第一触控信号线301在所述基底10上的正投影与所述第二触控信号线302在所述基底10上的正投影之间。

采用上述设置方式有利于降低子像素和所述触控信号线的布局难度，保证阵列基板的信赖性和触控功能的稳定性。

如图2所示，在一些实施例中，所述触控感测块20包括彼此电连接且彼此间隔开的多个触控电极，所述多个触控电极包括所述第一目标触控电极201，所述第二目标触控电极203和非目标触控电极（如第一非目标触控电极202和第二非目标触控电极204）；

所述非目标触控电极与该触控感测块20对应的子像素中的非目标子像素一一对应；所述非目标触控电极在所述基底上的正投影与对应的非目标子像素的开口区在所述基底上的正投影至少部分交叠。

示例性的，所述第一目标子像素和所述第一非目标子像素对应同一个触控感测块20；或者所述第一目标子像素和所述第一非目标子像素对应不同触控感测块20。

采用上述设置方式有利于降低子像素和所述触控电极的布局难度，保证阵列基板的信赖性和触控功能的稳定性。

在一些实施例中，设置所述子像素包括公共电极，所述公共电极复用为该子像素对应的触控电极。

上述设置方式有利于简化所述阵列基板的结构，降低阵列基板的制作成本。

在一些实施例中，所述触控感测块20对应的多个子像素中包括多个第一目标子像素和多个第二目标子像素，沿所述第一方向，所述第一目标子像素与所述第二目标子像素交替设置。

示例性的，所述触控感测块对应的多个子像素中包括多个第一目标子像素和多个第二目标子像素，沿所述第一方向，所述第一目标子像素与所述第二目标子像素交替设置；和/或，所述触控感测块对应的多个子像素中包括多个第一目标子像素和多个第二目标子像素，沿所述第二方向，所述第一目标子像素与所述第二目标子像素交替设置，第一方向不同于第二方向。

示例性的，所述触控感测块对应的多个子像素中包括多个第一目标子像素和多个第二目标子像素，沿所述第二方向，第一目标子像素和多个第二目标子像素重复排列。

如图2至图8所示，在一些实施例中，设置所述两条触控信号线包括第一触控信号线301和第二触控信号线302；

所述触控感测块20对应的多个所述子像素中包括多个目标子像素40，所述多个目标子像素40沿第一方向排列；所述触控信号线的至少部分沿所述第一方向延伸；

所述第一触控信号线301与所述多个目标子像素40对应的多个目标触控电极分别耦接；所述第二触控信号线302与所述多个目标子像素40对应的多个目标触控电极分别耦接。

上述设置方式使得所述触控信号线能够与对应的触控感测块20在多个位置实现耦接，这样不仅有利于提升所述触控信号线与所述触控感测块20之间的连接稳定性，而且有利于改善阵列基板在应用于显示装置中时，触控灵敏度不高，以及由于触控信号传输延迟导致的信号不稳定的问题。

如图1至图8所示，在一些实施例中，设置所述第一触控信号线301通过第一过孔41与所述多个目标子像素40中的第一目标子像素对应的第一目标触控电极201耦接；

所述第一触控信号线301通过第三过孔43与所述多个目标子像素40中的第二目标子像素对应的第二目标触控电极203耦接；所述第一目标子像素与所述第二目标子像素交替设置；

所述第二触控信号线302通过第二过孔42与所述第一目标触控电极201耦接；所述第二触控信号线302通过第四过孔44与所述第二目标触控电极203耦接。

上述设置方式使得每条触控信号线均能够与对应的触控感测块20通过多个过孔耦接，有利于进一步降低由于信号传输延迟带来的触控不稳定性。

如图2，图4和图7所示，在一些实施例中，设置同一个第一目标触控电极201对应的第一过孔41和第二过孔42中，所述第一过孔41在所述基底10上的正投影的中心点与所述第二过孔42在所述基底10上的正投影的中心点之间的第一连线，与第二方向之间具有第一夹角a1；所述第二方向与所述第一方向相交；

同一个第二目标触控电极203对应的第三过孔43和第四过孔44中，所述第三过孔43在所述基底10上的正投影的中心点与所述第四过孔44在所述基底10上的正投影的中心点之间的第二连线，与所述第二方向之间具有第二夹角a2；所述第二夹角a2与所述第一夹角a1之间的差值b满足：0°≤b≤5°。

如图2，图4和图7所示，在一些实施例中，所述第一过孔41和所述第二过孔42均位于对应的第一目标子像素的第一侧，所述第一过孔41相对于所述第二过孔42更靠近所述第一目标子像素的开口区；所述第三过孔43和所述第四过孔44均位于对应的第二目标子像素的第一侧，所述第四过孔44相对于所述第三过孔43更靠近所述第二目标子像素的开口区。

示例性的，所述第一侧包括触控电极靠近其耦接的电极连接线25的一侧。

示例性的，对应于沿所述第一方向相邻的第一目标子像素和第二目标子像素，所述第一过孔41和所述第二过孔42，与所述第三过孔43和所述第四过孔44关于沿第二方向延伸的，且位于所述第一过孔41和所述第三过孔43之间的中心线对称。

上述设置方式能够平衡各过孔对同一个子像素的取向电场的影响，有利于降低子像素的取向电场受到的各过孔的影响。

在一些实施例中，所述第一过孔41在所述基底10上的正投影，与对应的目标子像素的像素电极45在所述基底10上的正投影之间的距离为S1，所述第三过孔43在所述基底10上的正投影，与对应的目标子像素的像素电极45在所述基底10上的正投影之间的距离为S2，S1与S2的差值的绝对值在5μm至15μm之间。

示例性的，所述第一过孔41和所述第三过孔43到对应目标子像素的距离不相等。例如：所述第一过孔41到对应目标子像素的像素电极边缘距离为S1，所述第三过孔43到对应目标子像素的像素电极边缘距离为S2，S1大于S2；或者S1小于S2。例如：S1为3μm-20μm，S2为3.5μm-25μm，可以包括端点值。

示例性的，S1与S2的差值的绝对值为2μm-22μm，或者5μm-15μm；或者0.5μm-5μm，可以包括端点值。

示例性的，沿所述第一方向，所述第二过孔42在所述基底上的正投影和所述第四过孔44在所述基底上的正投影，到对应的目标子像素的开口区在所述基底上的正投影的距离不相等。

示例性的，所述第一过孔41到对应目标子像素的像素电极边缘距离为S1，所述第三过孔43到对应目标子像素的像素电极边缘距离为S2，S1与S2的差值的绝对值5μm-15μm。

例如：沿所述第一方向，所述第二过孔42在所述基底上的正投影到对应的目标子像素的开口区在所述基底上的正投影的距离为S3；沿所述第一方向，所述第四过孔44在所述基底上的正投影到对应的目标子像素的开口区在所述基底上的正投影的距离为S4，S3大于S4；或者S3小于S4。

例如：S3为3μm-20μm，S4为3.2μm-25μm，可以包括端点值。

示例性的，S3与S4的差值的绝对值为2μm-20μm，或者3μm-10μm；或者0.2μm-4μm，可以包括端点值。

在一些实施例中，所述第二过孔42在所述基底10上的正投影，与对应的目标子像素的像素电极45在所述基底10上的正投影之间的距离为S3，所述第四过孔44在所述基底10上的正投影，与对应的目标子像素的像素电极45在所述基底10上的正投影之间的距离为S4，S3与S4的差值的绝对值在3μm至10μm之间。

如图2所示，在一些实施例中，设置所述第一目标子像素包括第一目标像素电极，所述第一目标像素电极包括第一部分狭缝451和第二部分狭缝452；

所述第一部分狭缝451靠近该第一目标子像素对应的第一过孔41和第二过孔42，所述第二部分狭缝452靠近相邻的第二目标子像素对应的第三过孔43和第四过孔44；

所述第一部分狭缝451的延伸方向与所述第一连线的延伸方向大致相同；所述第二部分狭缝452的延伸方向与所述第二连线的延伸方向大致相同。

示例性的，所述第一部分狭缝451的延伸方向和所述第二部分狭缝452的延伸方向相交，且均与所述第一方向和所述第二方向相交。

示例性的，所述第一部分狭缝451的延伸方向与所述第一连线的延伸方向之间的夹角在0到5度之间，可以包括端点值。例如：在0.3度至3度之间，在0.5度至0.8度之间，可以包括端点值。

示例性的，所述第一部分狭缝451的延伸方向与所述第一连线的延伸方向之间的夹角0.8度。

示例性的，所述第二部分狭缝452的延伸方向与所述第二连线的延伸方向之间的夹角在0度至6度之间，可以包括端点值。例如：在0.3度至4度之间，在0.5度至1度之间，可以包括端点值。

示例性的，所述第二部分狭缝452的延伸方向与所述第二连线的延伸方向之间的夹角为1度。

示例性的，所述第一部分狭缝451的延伸方向与所述第一连线的延伸方向的夹角，与所述第二部分狭缝452的延伸方向与所述第二连线的延伸方向之间的夹角大小不相等。

上述设置方式使得过孔的布局方式与所述第一目标像素电极中狭缝的延伸方向相匹配，能够避免子像素边缘出现电场紊乱现象。

如图1和图2所示，在一些实施例中，所述阵列基板还包括：

第一隔垫物51，所述第一隔垫物51在所述基底10上的正投影与对应的所述第一目标触控电极201在所述基底10上的正投影至少部分交叠；

第二隔垫物52，所述第二隔垫物52在所述基底10上的正投影，与对应的第一非目标触控电极202在所述基底10上的正投影至少部分交叠，所述第一非目标子像素与所述第一目标子像素沿第二方向相邻；

所述第一隔垫物51在所述基底10上的正投影的中心点与所述第二隔垫物52在所述基底10上的正投影的中心点之间的第三连线的延伸方向，与所述第一连线的延伸方向大致相同。

示例性的，所述阵列基板能够与对向基板对盒形成显示面板，所述阵列基板中的隔垫物能够在对盒后，起到支撑的作用。

示例性的，所述第一隔垫物51在所述基底10上的正投影，与对应的所述第一目标触控电极201耦接的电极连接线25在所述基底10上的正投影至少部分交叠。

示例性的，所述第二隔垫物52在所述基底10上的正投影，与对应的所述第一非目标触控电极202耦接的电极连接线25在所述基底10上的正投影至少部分交叠。

示例性的，所述第一隔垫物51和/或第二隔垫物52在所述基底10上的正投影，与对应的触控电极201在所述基底10上的正投影不交叠。

示例性的，所述第一隔垫物51和/或第二隔垫物52可以设置在对向基板上，所述对向基板与所述阵列基板形成显示面板。

示例性的，所述第三连线与所述第二方向之间具有第三夹角a3，所述第三夹角a3与所述第一夹角a1相等。

示例性的，所述第三连线与所述第二方向之间具有第三夹角a3为0到10度，可以包括端点值。例如：在3度至9度之间，在6度至8度之间，可以包括端点值。

示例性的，所述第三连线与所述第二方向之间具有第三夹角a3，所述第三夹角a3与所述第一夹角a1满足如下关系：tan(a1)-tan(a3)的差值的绝对值小于或等于0.05。

上述设置方式使得隔垫物的布局方式与所述过孔的布局方式相匹配，能够进一步避免子像素边缘出现电场紊乱现象。

如图1和图2所示，在一些实施例中，所述阵列基板还包括：

第三隔垫物53，所述第三隔垫物53在所述基底10上的正投影与对应的所述第二目标触控电极203在所述基底10上的正投影至少部分交叠；

第四隔垫物54，所述第四隔垫物54在所述基底10上的正投影，与对应的第二非目标触控电极204在所述基底10上的正投影至少部分交叠，所述第二非目标子像素与所述第二目标子像素沿第二方向相邻；

所述第三隔垫物53在所述基底10上的正投影的中心点与所述第四隔垫物54在所述基底10上的正投影的中心点之间的第四连线的延伸方向，与所述第二连线的延伸方向大致相同。

示例性的，所述第二目标子像素和所述第二非目标子像素对应同一个触控感测块20；或者所述第二目标子像素和所述第二非目标子像素对应不同触控感测块20。

示例性的，所述第三隔垫物53在所述基底10上的正投影，与对应的所述第二目标触控电极203耦接的电极连接线25在所述基底10上的正投影至少部分交叠。

示例性的，至少部分所述第三隔垫物53在所述基底10上的正投影，与对应的所述第二目标触控电极203耦接的电极连接线25在所述基底10上的正投影不交叠。

示例性的，至少部分所述第三隔垫物53和/或所述第四隔垫物54在所述基底10上的正投影，与对应的所述触控电极不交叠。

示例性的，所述第四隔垫物54在所述基底10上的正投影，与对应的所述第二非目标触控电极204耦接的电极连接线25在所述基底10上的正投影至少部分交叠。

示例性的，部分所述第四隔垫物54在所述基底10上的正投影，与对应的所述第二非目标触控电极204耦接的电极连接线25在所述基底10上的正投影不交叠。

示例性的，所述第三隔垫物53和/或第四隔垫物53可以设置在对向基板上，所述对向基板与所述阵列基板形成显示面板。

示例性的，所述第四连线与所述第二方向之间具有第四夹角a4，所述第四夹角a4与所述第二夹角a2相等。

示例性的，所述第四连线与所述第二方向之间具有第四夹角a4为0到10度，可以包括端点值。例如：在3度至9度之间，在6度至8度之间，可以包括端点值。

示例性的，所述第四连线与所述第二方向之间具有第四夹角a4，所述第四夹角a4与所述第二夹角a2满足如下关系：tan(a2)-tan(a4)的差值小于或等于0.05。

示例性的，所述第一隔垫物51、第二隔垫物52、第三隔垫物53、第四隔垫物54可以形成在对所述阵列基板対盒的对向基板上，例如对向基板为彩膜基板。所述第一隔垫物51、第二隔垫物52、第三隔垫物53、第四隔垫物54在所述基底10上的正投影可以根据需要进行设定，例如：至少部分隔垫物与电极连接线25在所述基底10上的正投影交叠；或者至少部分隔垫物与所述触控电极线与触控电极连接的过孔在基底10上正投影不交叠。

上述设置方式使得隔垫物的布局方式与所述过孔的布局方式相匹配，能够进一步避免子像素边缘出现电场紊乱现象。

如图1和图2所示，在一些实施例中，设置所述第一过孔41在所述基底10上的正投影的中心点与所述第三过孔43在所述基底10上的正投影的中心点之间在所述第一方向具有第一距离d1；所述第二过孔42在所述基底10上的正投影的中心点与所述第四过孔44在所述基底10上的正投影的中心点之间在所述第一方向具有第二距离d2；所述第一隔垫物51在所述基底10上的正投影的中心点与所述第三隔垫物53在所述基底10上的正投影的中心点之间在所述第一方向具有第三距离d3；所述第二隔垫物52在所述基底10上的正投影的中心点与所述第四隔垫物54在所述基底10上的正投影的中心点之间在第一方向具有第四距离d4；

示例性的，所述第一距离d1，所述第二距离d2，所述第三距离d3和所述第四距离d4满足：d2-d1与d4-d3的差值的绝对值范围0.5μm-15μm，可以包括端点值。例如|d2-d1|≤|d4-d3|。

示例性的，|d2-d1|≥|d4-d3|。

示例性的，d2-d1与d4-d3的差值范围10μm。

示例性的，所述第一过孔41在所述基底10上的正投影的中心点，与所述第三过孔43在所述基底10上的正投影的中心点之间，在所述触控信号线的延伸方向上具有第一距离d1。

示例性的，所述第二过孔42在所述基底10上的正投影的中心点，与所述第四过孔44在所述基底10上的正投影的中心点之间，在所述触控信号线的延伸方向上具有第二距离d2。

示例性的，所述第一隔垫物51在所述基底10上的正投影的中心点，与所述第三隔垫物53在所述基底10上的正投影的中心点之间，在所述触控信号线的延伸方向上具有第三距离d3；

示例性的，所述第二隔垫物52在所述基底10上的正投影的中心点，与所述第四隔垫物54在所述基底10上的正投影的中心点之间，在所述触控信号线的延伸方向上具有第四距离d4。

示例性的，d2与d1的差值的绝对值小于或等于d4与d3的差值的绝对值。

示例性的，同一个触控感测块20对应的多个目标子像素40中，包括交替设置的第一目标子像素和第二目标子像素，所述多个目标子像素40能够划分为多组目标子像素组，每组目标子像素组至少包括相邻的一个第一目标子像素和一个第二目标子像素。对应于一个目标子像素组，|d2-d1|≤|d4-d3|。

示例性的，480μm≤d4≤510μm；d4=490μm；450μm≤d3≤500μm；d3=475μm。示例性的，380μm≤d2≤430μm；d2=410μm；350μm≤d1≤420μm；d1=400μm。示例性的，d3大于d1，d4大于d2。示例性的，d1-d2=15μm，d3-d4=10μm。

示例性的，同一个触控感测块20对应的多个目标子像素40中，包括交替设置的第一目标子像素和第二目标子像素，所述多个目标子像素40能够划分为多组目标子像素组，每组目标子像素组至少包括相邻的一个第一目标子像素和一个第二目标子像素。对应于一个目标子像素组，|d2-d1|≥|d4-d3|。

示例性的，480μm≤d1≤510μm；d1=490μm；450μm≤d2≤500μm；d3=475μm。示例性的，380μm≤d3≤430μm；d3=410μm；350μm≤d1≤420μm；d4=400μm。示例性的，d3大于d1，d4大于d2。示例性的，d1-d2=15μm，d3-d4=10μm。

如图1至图2所示，示例性的，在所述第一触控信号线301和/或所述第二触控信号线302与栅线71交叠的位置，栅线71形成镂空710，用于减小相互的交叠电容。当然，也可以在第一触控信号线301和/或第二触控信号线302上形成相应镂空。

示例性的，在第一触控信号线301和/或第二触控信号线302与栅线71交叠位置，第一触控信号线301和/或第二触控信号线302的宽度变窄，用于减小相互的交叠电容。

示例性的，如图12和图13所示，第一触控信号线组31中包括的第一触控信号线301，与第二触控信号线组32中包括的第一触控信号线301错开，和/或，与第二触控信号线组32中包括的第二触控信号线302错开。

示例性的，如图12和图13所示，第一触控信号线组31中包括的第二触控信号线302，与第二触控信号线组32中包括的第一触控信号线301错开，和/或，与第二触控信号线组32中包括的第二触控信号线302错开。

示例性的，在第二方向上，上述错开的距离在1μm至8μm之间，可以包括端点值。

上述设置方式能够避免静电在第一触控信号线组31和第二触控信号线组32之间相互传导。

示例性的，如图2所示，阵列基板还包括：虚拟触控电极306，同一个触控感测块20中，沿所述第一方向，相邻的触控电极之间通过所述虚拟触控电极306耦接。沿所述第一方向，相邻的触控感测块20之间设置有虚拟触控电极306，所述虚拟触控电极306仅与其中一个触控感测块20中的触控电极耦接，与另一个触控感测块20中的触控电极绝缘。

示例性的，在第一触控信号线组31和第二触控信号线组32之间，所述虚拟触控电极306与所述第一触控信号线301和/或第二触控信号线302错开，示例性的，在第二方向上，上述错开的距离在2μm至5μm之间，可以包括端点值。

上述设置方式能够避免静电在虚拟触控电极306，第一触控信号线组31和第二触控信号线组32之间相互传导。

如图2所示，示例性的，在同一触控感测块中，相邻的触控电极可以通过至少一个连接线406电性连接。例如：第一目标触控电极201和第一非目标触控电极202通过两个连接线406连接。当然，在触控感测块断开位置，可以不设置连接线406。

如图7至图9所示，示例性的，所述阵列基板包括屏蔽线46，所述屏蔽线46的至少部分沿所述第一方向延伸。沿所述第二方向相邻的子像素之间具有两条屏蔽线46，所述两条屏蔽线46沿所述第二方向排列。

位于同一个子像素相对的两侧的屏蔽线46之间的最小距离在130微米至150微米之间，例如具体包括145μm。所述第一过孔41与所述屏蔽线46之间沿第一方向的最小距离在10微米至20微米之间，例如：具体包括17μm。所述第二过孔42与所述屏蔽线46之间沿第一方向的最小距离在5微米至15微米之间，例如：具体包括7.5μm。需要说明，上述数值范围均可以包括端点值。

示例性的，在沿所述第一方向相邻的两个子像素之间，其中一个子像素中像素电极45的突出部与触控电极200（包括第一目标触控电极201，第一非目标触控电极202，第二目标触控电极203和第二非目标触控电极204中的至少一个）之间沿所述第二方向的距离在10微米至20微米之间，例如：具体包括16μm；所述第一过孔41与另一个子像素对应的触控电极200之间沿所述第一方向的距离在20微米至40微米之间，例如：具体包括30μm；所述第二过孔42与另一个子像素对应的触控电极200之间沿所述第一方向的距离在30微米至50微米之间，例如：具体包括40μm。示例性的，沿所述第一方向一个子像素的像素长度在400微米至450微米之间，例如：具体包括430μm。

需要说明，上述数值范围均可以取端点值。

示例性的，屏蔽线46可以与栅线71同层设置。

上述设置方式更好的保证了隔垫物具有足够的布局空间，更好的避免了隔垫物的一部分悬空的过孔的上方，一部分抵在过孔的边缘，从而很好的保证了隔垫物的信赖性。

如图1至图7，图12和图13所示，在一些实施例中，设置所述触控感测块20还包括：至少一条电极连接线25，所述电极连接线25的至少部分沿所述第二方向延伸，所述触控感测块20包括的多个触控电极中，至少部分沿所述第二方向位于同一行的所述触控电极分别与对应的所述电极连接线25耦接。

示例性的，所述触控感测块20包括的多个触控电极划分为多行触控电极行，所述多行触控电极行与多条电极连接线25一一对应，所述电极连接线25与对应的一行触控电极行中的各触控电极分别耦接。

示例性的，所述电极连接线25采用栅金属层制作，与所述阵列基板中的栅线71同层同材料设置。示例性的，所述触控电极能够直接搭接在对应的电极连接线25上。

示例性的，如图7所示，第一触控信号线301和/或第二触控信号线302包括至少一个突出部。可选的，例如，第一触控信号线301包括突出部305；第二触控信号线包括突出部306。

示例性的，第一触控信号线301包括突出部305和第二触控信号线包括突出部306相向设置。

示例性的，第一触控信号线301包括突出部305和第二触控信号线包括突出部306在第一方向上错开设置。可选的，在第一方向上，错开的距离0.5um-10um。

示例性的，至少一个突出部3051包括宽度不同的2个部分，第一部分3051宽度大于第二部分3052，其中3052至少一部分与触控电极有交叠。

示例性的，突出部3051和3052至少部分与电极连接线25有交叠。

上述设置方式使得同一个触控感测块20中，沿第一方向位于同一行的多个触控电极能够通过对应的电极连接线25耦接在一起，这样更有利于所述触控感测块20的工作稳定性和感测的触控信号的均一性。

如图1和图2所示，在一些实施例中，设置所述第一触控信号线和/或所述第二触控信号线，与对应的触控感测块20中的至少一条所述电极连接线25通过连接孔耦接，所述阵列基板中的至少部分隔垫物在所述基底10上的正投影，与所述连接孔在所述基底10上的正投影交叠。

示例性的，所述触控信号线（包括所述第一触控信号线和/或所述第二触控信号线）与所述电极连接线25之间具有绝缘层，所述触控信号线与对应的触控感测块20中的至少一条所述电极连接线25通过贯穿所述绝缘层的连接孔耦接。

示例性的，所述连接孔在所述基底10上的正投影的尺寸大于所述隔垫物在所述基底10上的正投影的尺寸。

示例性的，所述连接孔在所述基底10上的正投影和所述隔垫物在所述基底10上的正投影均为圆形，所述连接孔在所述基底10上的正投影的半径大于所述隔垫物在所述基底10上的正投影的半径。

如图1和图2所示，在一些实施例中，所述第一触控信号线301通过第一连接孔261与所述第二目标触控电极203耦接的所述电极连接线25耦接；所述第二触控信号线302通过第二连接孔262与所述第一目标触控电极201耦接的所述电极连接线25耦接；

所述第一连接孔261在所述基底10上的正投影的中心点与所述第二连接孔262在所述基底10上的正投影的中心点在所述第二方向上具有第五距离d5；所述第一隔垫物51在所述基底10上的正投影的中心点，与沿所述第一方向相邻的所述第三隔垫物53在所述基底10上的正投影的中心点之间，在所述第二方向上具有第六距离d6；d5=d6*K，0.8≤K≤1.6。

示例性的，所述第一隔垫物51在所述基底10上的正投影与所述第二连接孔262在所述基底10上的正投影交叠。所述第三隔垫物53在所述基底10上的正投影与所述第一连接孔261在所述基底10上的正投影交叠。

示例性的，所述第一连接孔261和所述第二连接孔262在所述第二方向的偏移量，与所述第三隔垫物53和所述第一隔垫物51在所述第二方向的偏移量成正比。

上述设置方式保证了连接孔与对应的隔垫物之间的交叠最大化，更好的避免了隔垫物的一部分悬空的过孔的上方，一部分抵在过孔的边缘，从而很好的保证了隔垫物的信赖性。

在一些实施例中，所述子像素包括像素电极45；所述多个子像素包括红色子像素，绿色子像素和蓝色子像素；所述阵列基板还包括：与所述红色子像素对应的隔垫物，与所述绿色子像素对应的隔垫物以及所述蓝色子像素对应的隔垫物，所述红色子像素对应的隔垫物在所述基底10上的正投影与所述红色子像素包括的像素电极45在所述基底10上的正投影之间具有第七距离d7；所述蓝色子像素对应的隔垫物在所述基底10上的正投影与所述蓝色子像素包括的像素电极45在所述基底10上的正投影之间具有第八距离d8；所述绿色子像素对应的隔垫物在所述基底10上的正投影与所述绿色子像素包括的像素电极45在所述基底10上的正投影之间具有第九距离d9；d8＞d7或者d8＞d9。

示例性的，与所述红色子像素对应的隔垫物位于该红色子像素所在区域。与所述蓝色子像素对应的隔垫物位于该蓝色子像素所在区域。与所述绿色子像素对应的隔垫物位于该绿色子像素所在区域。

示例性的，所述第七距离，所述第八距离和所述第九距离均为最小距离。

如图10所示，在一些实施例中，沿第一方向相邻的两个红色子像素对应的隔垫物RPS之间的距离，小于沿所述第一方向相邻的两个蓝色子像素对应的隔垫物BPS之间的距离。

示例性的，沿第一方向相邻的两个红色子像素对应的隔垫物之间的距离在390μm至410μm之间，可以包括端点值。示例性的，沿第一方向相邻的两个红色子像素对应的隔垫物之间的距离包括400μm。示例性的，沿所述第一方向相邻的两个蓝色子像素对应的隔垫物之间的距离在410μm至420μm之间，可以包括端点值。示例性的，沿所述第一方向相邻的两个蓝色子像素对应的隔垫物之间的距离包括415μm。

示例性的，沿所述第二方向相邻的蓝色子像素和红色子像素中，所述蓝色子像素对应的隔垫物和所述红色子像素对应的隔垫物沿所述第二方向的最小距离在80μm至100μm之间，可以包括端点值。示例性的，所述蓝色子像素对应的隔垫物和所述红色子像素对应的隔垫物沿所述第二方向的最小距离包括90μm。

示例性的，沿所述第二方向中间间隔一个绿色子像素的蓝色子像素和红色子像素中，所述蓝色子像素对应的隔垫物和所述红色子像素对应的隔垫物沿所述第二方向的最小距离在230μm至260μm之间，可以包括端点值。示例性的，所述蓝色子像素对应的隔垫物和所述红色子像素对应的隔垫物沿所述第二方向的最小距离包括240μm，250μm。

需要说明，图10中沿所述第二方向距离最近的两个隔垫物中，左侧的为BPS，右侧的为RPS。

在一些实施例中，所述阵列基板包括显示区域和包围所述显示区域的周边区域，所述阵列基板还包括位于所述显示区域的多个隔垫物和位于所述周边区域的多个隔垫物；所述显示区域中相邻的隔垫物之间距离大于所述周边区域中相邻的隔垫物之间距离。

所述阵列基板在应用于大尺寸液晶显示装置中时，液晶显示装置的显示区域承受的液晶重力小于周边区域承受的液晶重力，上述设置所述显示区域中相邻的隔垫物之间距离大于所述周边区域中相邻的隔垫物之间距离，有利于提升隔垫物支撑的稳定性。

如图11所示，在一些实施例中，所述第一触控信号线301与所述第二触控信号线302同层同材料设置；所述触控信号线组30还包括：第三触控信号线303，所述第三触控信号线303与所述第一触控信号线301异层设置；所述第三触控信号线303在所述基底10上的正投影和所述第一触控信号线301在所述基底10上的正投影，位于所述第一目标子像素在所述基底10上的正投影的同一侧；所述第三触控信号线303与所述第一目标触控电极201和/或所述第二目标触控电极203耦接。

示例性的，所述第三触控信号线303在所述基底10上的正投影与所述第一触控信号线301在所述基底10上的正投影至少部分交叠。

示例性的，在同一个触控信号线组30对应的多个目标子像素40中，所述多个目标子像素40在所述基底10上的正投影，位于该触控信号线组30中第三触控信号线303在所述基底10上的正投影和第二触控信号线302在所述基底10上的正投影之间。

将所述第一触控信号线301与所述第二触控信号线302同层同材料设置，使得所述第一触控信号线301与所述第二触控信号线302能够在同一次构图工艺中形成，能够有效简化阵列基板的制作流程和制作成本。

上述设置所述触控信号线组30还包括第三触控信号线303，使得所述触控感测块20能够与三条触控信号线（第一触控信号线301，第二触控信号线302和第三触控信号线303）耦接，有利于进一步降低触控感测块20和触控信号线的电阻，更好的改善触控灵敏度不高，以及由于触控信号传输延迟导致的信号不稳定的问题。

如图12和图13所示，在一些实施例中，设置所述多组触控信号线组包括多组第一触控信号线组31和多组第二触控信号线组32，所述第一触控信号线组31和所述第二触控信号线组32沿第一方向排列；

所述阵列基板还包括：第一控制单元61和第二控制单元62，所述第一控制单元61和所述第二控制单元62沿所述第一方向相对设置，所述第一控制单元61与所述第一触控信号线组31中包括的各触控信号线分别耦接，所述第二控制单元62与所述第二触控信号线组32中包括的各触控信号线分别耦接。

示例性的，所述多组第一触控信号线组31包括多条触控信号线，例如：第一触控信号线组31包括第一触控信号线301，第二触控信号线302；所述触控信号线沿第二方向排列；所述多组第二触控信号线组32包括多条触控信号线，例如：触控信号线组32第一触控信号线301，第二触控信号线302；所述触控信号线沿所述第二方向排列。

示例性的，多组第一触控信号线组31包括沿所述第二方向排列的多组触控信号线组。多组第二触控信号线组32包括沿所述第二方向排列的多组触控信号线组。

示例性的，所述阵列基板的多个触控感测块20划分为第一部分触控感测块20和第二部分触控感测块20，所述第一部分触控感测块20和所述第二部分感测块沿所述第一方向排列。所述第一部分触控感测块20阵列分布，且与所述多组第一触控信号线组31一一对应，所述第一部分触控感测块20中的各触控感测块20，均与对应的第一触控信号线组31中的各触控信号线分别耦接。所述第二部分触控感测块20阵列分布，且与所述多组第二触控信号线组32一一对应，所述第二部分触控感测块20中的各触控感测块20，均与对应的第二触控信号线组32中的各触控信号线分别耦接。

示例性的，所述第一控制单元61和所述第二控制单元62均包括多个覆晶薄膜（COF）。

示例性的，所述第一控制单元61与所述第一触控信号线组31中包括的各触控信号线分别耦接，能够与各触控信号线之间传输触控感测信号。所述第二控制单元62与所述第二触控信号线组32中包括的各触控信号线分别耦接，能够与各触控信号线之间传输触控感测信号。

上述设置方式不仅有效降低了触控感测块20和触控信号线的布局难度，还保证了控制单元与触控信号线之间传输触控感测信号的稳定性。

在一些实施例中，所述阵列基板还包括：第三控制单元和第四控制单元，所述第三控制单元和所述第四控制单元沿所述第一方向或所述第二方向排列相对设置；所述多组触控信号线组沿所述第一方向或所述第二方向排列，所述触控信号线组中包括的各触控信号线分别与所述第三控制单元和所述第四控制单元耦接。

需要说明的是，所述第一控制单元61和所述第二控制单元62，所述第三控制单元和所述第四控制单元均可以形成在阵列基板上。当然，所述第一控制单元61和所述第二控制单元62，所述第三控制单元和所述第四控制单元也可以绑定到阵列基板上，例如采用COF的方式绑定阵列基板。

示例性的，所述第三控制单元和所述第四控制单元均包括多个覆晶薄膜（COF）。

上述设置所述触控信号线组中包括的各触控信号线分别与所述第三控制单元和所述第四控制单元耦接，实现了对触控信号线的双边驱动，有利于提升控制单元与触控信号线之间传输触控感测信号的稳定性。

在一些实施例中，所述子像素包括公共电极和像素电极45，所述公共电极位于所述像素电极45与所述基底10之间。

如图1-4，5和图6所示，示例性的，所述阵列基板采用高级超维场转换技术（英文：Advanced Super Dimension Switch，简称ADS）显示模式。所述阵列基板包括层叠设置的第一导电层，第一栅金属层，第一栅极绝缘层GI，第一源漏金属层，第一钝化层PVX1，第二导电层，第二钝化层PVX2和第三导电层。

示例性的，所述第一导电层和所述第三导电层采用氧化铟锡（ITO）制作，所述第二导电层采用金属导电材料制作。

示例性的，所述第一导电层用于制作所述触控电极，所述第一栅金属层用于制作所述栅线71和所述电极连接线25，所述第一源漏金属层用于制作数据线70，所述第二导电层用于制作触控信号线，所述第三导电层用于制作像素电极45。

示例性的，请参见图6，黑矩阵BM的边界在所述基底10上的正投影，与其靠近的像素电极45的边界在所述基底10上的正投影之间具有最小间距H1，H1可选在12微米至16微米之间，具体可选为14微米。

示例性的，所述像素电极45在所述基底10上的正投影与所述栅线71在所述基底10上的正投影之间具有最小间距H2，H2可选在4微米至8微米之间，具体可选为6微米。

示例性的，黑矩阵BM的边界在所述基底10上的正投影，与所述第一目标触控电极201的边界在所述基底10上的正投影之间具有最小间距H3，H3可选在11微米至15微米之间，具体可选为13微米。

示例性的，所述第一目标触控电极201的边界在所述基底10上的正投影与所述栅线71在所述基底10上的正投影之间具有最小间距H4，H4可选在5微米至9微米之间，具体可选为7微米。

示例性的，所述栅线71在所述第一方向上的最大宽度H5在50微米至60微米之间，具体可选在50微米。

示例性的，所述电极连接线25与所述栅线71之间的最小间距H8可选在4微米至8微米之间，具体可选为6微米。

示例性的，所述电极连接线25靠近所述栅线71的边界在所述基底10上的正投影，与所述黑矩阵BM的边界在所述基底10上的正投影之间具有最小间距H9，H9可选在10微米至15微米之间，具体可选为12微米。

如图7所示，在一些实施例中，所述子像素包括公共电极和像素电极45，所述公共电极与所述像素电极45同层同材料设置，所述公共电极和所述像素电极45形成为插指状结构。

示例性的，所述阵列基板采用平面转换（英文：In-Plane Switching，简称IPS）显示模式。所述阵列基板包括层叠设置的第一栅金属层，第一栅极绝缘层，第一源漏金属层，层间绝缘层ILD，第四导电层，平坦层OC和第五导电层。需要说明，图7中还示意了公共电极线（com line）72。

示例性的，所述第四导电层采用金属导电材料制作，所述第五导电层采用金属导电材料或ITO制作。

示例性的，所述第一栅金属层用于制作屏蔽线46，电极连接线25和栅线71，所述第一源漏金属层用于制作数据线70，所述第四导电层用于制作触控信号线（如第一触控信号线301和第二触控信号线302），所述第五导电层用于制作公共电极线72，公共电极（公共电极复用为触控电极203）和像素电极45。

在一些实施例中，所述阵列基板还包括多条数据线70，所述数据线70的至少部分沿第一方向延伸，至少部分所述触控信号线在所述基底10上的正投影位于所述数据线70在所述基底10上的正投影与所述子像素的开口区在所述基底10上的正投影之间；所述数据线70与所述触控信号线同层设置或者异层设置。

将所述数据线70与所述触控信号线同层设置，使得所述数据线70与所述触控信号线能够在同一次构图工艺中同时形成，有利于简化阵列基板的制作流程，降低阵列基板的制作成本。

所述数据线70与所述触控信号线同层设置或者异层设置，能够更好的避免所述数据线70与所述触控信号线之间发生短路。而且，能够有效降低所述触控信号线和数据线70的布局难度。

如图14所示，在一些实施例中，所述阵列基板包括显示区域和包围所述显示区域的周边区域，所述周边区域包括第一边框区和第二边框区，所述第一边框区和所述第二边框区相对设置；

沿所述第一边框区指向所述第二边框区的方向，所述触控感测块20的面积逐渐增大。

示例性的，所述第一边框区设置有驱动芯片。

示例性的，参见图14，图14中的上边框位置对应于所述第一边框区，图14中的下边框位置对应于所述第二边框区。

示例性的，所述触控感测块20的面积逐渐增大，即所述触控感测块20对应的子像素的数量逐渐增多。

示例性的，沿第二方向位于同一行的触控感测块20的面积大致相同，即沿第二方向位于同一行的触控感测块20对应的子像素的数量相等。示例性的，所述第二方向与所述第一边框区指向所述第二边框区的方向相交。示例性的，所述第二方向与所述第一边框区指向所述第二边框区的方向垂直。

上述设置沿所述第一边框区指向所述第二边框区的方向，所述触控感测块20的面积逐渐增大，有利于降低所述触控感测块20整体的布局难度。

示例性的，沿所述第一边框区指向所述第二边框区的方向，所述触控感测块20的面积呈等差数列增大。

如图15所示，在一些实施例中，所述阵列基板包括显示区域和包围所述显示区域的周边区域，所述周边区域包括第一边框区和第二边框区，所述第一边框区和所述第二边框区相对设置；所述第一边框区和所述第二边框区均设置有驱动芯片；

沿所述第一边框区指向所述显示区域的中心区域的方向，所述触控感测块的面积逐渐增大；沿所述第二边框区指向所述显示区域的中心区域的方向，所述触控感测块的面积逐渐增大。

示例性的，参见图15，图15中的上边框位置对应于所述第一边框区，图15中的下边框位置对应于所述第二边框区。

示例性的，所述显示区域的中心区域包括：沿所述第一边框区指向所述第二边框区的方向，位于所述显示区域中间部分的区域。

上述设置沿所述第一边框区指向所述显示区域的中心区域的方向，所述触控感测块的面积逐渐增大；沿所述第二边框区指向所述显示区域的中心区域的方向，所述触控感测块的面积逐渐增大有利于降低所述触控感测块20整体的布局难度。

示意性的，参见图15，设置沿所述第一边框区指向所述显示区域的中心区域的方向，所述触控感测块的面积分布可以至少包括面积不同的多个分组部分。例如：至少3个面积不同分组部分。例如：包括2011，2012，2013面积不同的触控感测块。

示意性的，多个分组部分具有相同的列数不同的行数；或者相同的行数不同列数；或者不同列数不同行数。

示意性的，参见图15，2011触控感测块的面积包括4行子像素×10列子像素占用的面积，2012触控感测块的面积包括8行子像素×10列子像素占用的面积，2013触控感测块的面积包括12行子像素×10列子像素占用的面积。

示意性的，多个分组部分具有相同的列不同的行，或者相同的行不同列，或者不同列不同行。

如图16所示，在一些实施例中，所述阵列基板还包括：

多个公共连接线图形90，在所述触控感测块包括的多个触控电极中，沿第二方向相邻的公共电极（如触控电极200）之间通过所述公共连接线图形90耦接。

示例性的，所述公共连接线图形90呈类似或近似十字形状。

需要说明，图16中还示意了驱动晶体管TFT，所述驱动晶体管的栅极与相应的栅线71耦接，所述驱动晶体管的输入电极与相应的数据线70耦接，所述驱动晶体管的输出电极与相应的像素电极45耦接。另外，图16中的四个圆圈代表四个过孔，其中两个过孔用于实现所述电极连接线25和触控电极200之间的电连接。另外两个过孔用于实现触控信号线与相应的触控电极200之间的电连接。例如：过孔2601和过孔2604实现所述电极连接线25和触控电极200电性连接，过孔2602和过孔2603实现触控信号线与相应的触控电极200连接。

示例性的，所述公共连接线图形90包括交叉设置的第一子图形和第二子图形，所述第一子图形沿所述第一方向延伸，所述第二子图形沿所述第二方向延伸。

示例性的，所述第一子图形在垂直于其自身的延伸方向上的宽度，大于所述第二子图形在垂直于其自身的延伸方向上的宽度。

示例性的，所述第一子图形在所述第一方向的长度，大于所述第二子图形在所述第二方向上的长度。

示例性的，所述第一子图形与所述第二子图形形成为一体结构。示例性的，所述第一子图形，所述第二子图形与其耦接的触控电极200形成为一体结构。

上述实施例提供的阵列基板中，通过设置沿第二方向相邻的公共电极（如触控电极200）之间通过所述公共连接线图形90耦接，不仅保证了同一个触控感测块20中包括的各触控电极200之间良好的电连接性能；而且，有效降低了所述触控感测块20的阻值，有利于提升触控的灵敏度。

如图17所示，在一些实施例中，所述阵列基板还包括：

多条栅线71，所述栅线71的至少部分沿第二方向延伸；所述多个子像素划分为多行子像素行，所述多行子像素行与所述多条栅线71一一对应，所述多行子像素行划分为多组子像素行，每组子像素行包括相邻的两行子像素行；

每组子像素行对应的两条栅线71，位于该组子像素行包括的两行子像素行之间。

示例性的，所述多条栅线71沿所述第一方向排列，每条所述栅线71均包括沿所述第二方向延伸的至少部分。

示例性的，所述多个子像素呈阵列分布，所述多个子像素能够划分为沿所述第一方向排列的多行子像素行，每行子像素行均包括沿所述第二方向排列的多个所述子像素。

示例性的，所述多行子像素行与所述多条栅线71一一对应，所述栅线71能够与其对应的一行子像素行中的多个驱动晶体管的栅极分别耦接，所述栅线71传输的扫描信号能够控制其对应耦接的多个驱动晶体管是否导通。

示例性的，所述多行子像素行划分为多组子像素行，所述多组子像素行沿所述第一方向排列，每组子像素行包括相邻的两行子像素行。每行子像素行仅能够属于一组子像素行。

示例性的，子像素中驱动晶体管对应耦接的栅线71，与该子像素对应的触控电极200耦接的电极连接线25沿所述第一方向相对设置。示例性的，所述栅线71位于该子像素的第一侧，所述电极连接线25位于该子像素的第二侧，所述第一侧和所述第二侧沿所述第一方向相对。

上述实施例提供的阵列基板中，通过设置每组子像素行对应的两条栅线71，位于该组子像素行包括的两行子像素行之间，以及设置子像素中驱动晶体管对应耦接的栅线71，与该子像素对应的触控电极200耦接的电极连接线25沿所述第一方向相对设置，避免了所述栅线71与所述电极连接线25之间发生短路，有效降低了所述阵列基板的布局难度。

需要说明，图17中示意的四个圆圈代表四个过孔，该过孔用于实现触控电极200与对应的电极连接线25之间的电连接。

示例性的，过孔2601和过孔2604实现所述电极连接线25和触控电极200电性连接，过孔2602和过孔2603实现触控信号线与相应的触控电极200连接。

示例性的，过孔2601和过孔2604的连接线，可以不平行于栅线71；过孔2602和过孔2603连接线，可以不平行于栅线71。

示例性的，过孔2601和过孔2604与对应的电极连接线25存在交叠，过孔2602和过孔2603与对应的电极连接线25存在交叠。

示例性的，相邻两行的电极连接线25之间的距离大于相邻两行像素电极边界的距离。

示例性的，相邻两行的电极连接线25之间的距离大于相邻两行像素对应栅线的距离。

示例性的，电极连接线25还可以靠近所述两条栅线71的位置设置，电极连接线25与对应像素的驱动晶体管与像素电极连接过孔处有交叠。

如图18和图20所示，在一些实施例中，所述第三过孔43在所述基底10上的正投影，位于对应的所述第一触控信号线301在所述基底10上的正投影的内部；所述第一触控信号线301通过第五过孔47与对应的电极连接线25耦接；所述第五过孔47在所述基底上的正投影与所述第三过孔43在所述基底10上的正投影至少部分交叠。

示例性的，所述阵列基板包括沿远离所述基底的方向依次层叠设置的栅极绝缘层GI，层间绝缘层ILD和平坦层OC。示例性的，所述第三过孔43贯穿所述平坦层OC，所述第五过孔47贯穿所述栅极绝缘层GI和所述层间绝缘层ILD。

上述实施例提供的阵列基板中，设置所述第二目标触控电极（如图20中的触控电极200）通过第三过孔43与对应的所述第一触控信号线301耦接，设置所述第一触控信号线301通过所述第五过孔47与对应的电极连接线25耦接，这样所述第三过孔43和所述第五过孔47的深度均较浅，有利于提升所述第二目标触控电极与对应的所述第一触控信号线301之间电连接的信赖性，同时有利于提升所述第一触控信号线301与对应的电极连接线25之间电连接的信赖性。

如图18和图21所示，在一些实施例中，所述第三过孔43包括第一子过孔431和第二子过孔432，所述第一子过孔431在所述基底10上的正投影，与对应的所述第一触控信号线301在所述基底10上的正投影至少部分交叠，所述第二子过孔432在所述基底10上的正投影与对应的电极连接线25在所述基底10上的正投影至少部分交叠；

所述第二目标触控电极（如图21中的触控电极200）通过所述第一子过孔431与对应的所述第一触控信号线301耦接，所述第二目标触控电极通过所述第二子过孔432与对应的所述电极连接线25耦接。

示例性的，所述第一子过孔431贯穿所述平坦层OC，所述第二子过孔432能够同时贯穿所述平坦层OC，所述层间绝缘层ILD和所述栅极绝缘层GI。

上述设置方式使得可以通过一次构图工艺就能够形成所述第一子过孔431和所述第二子过孔432，从而实现了所述第二目标触控电极能够分别与对应的所述第一触控信号线301和对应的所述电极连接线25耦接，有效简化了阵列基板的制作工艺流程，降低了阵列基板的制作成本。当然，所述第一子过孔431和所述第二子过孔432也可以在两次工艺中形成。

示例性的，所述第一子过孔431和所述第二子过孔432可以连接在一起，也可以间隔分开设置。

如图23所示，在一些实施例中，所述阵列基板还包括：

多个第一导电连接部91，所述第一导电连接部91与对应的所述触控感测块20中的触控电极200形成为一体结构；所述第一导电连接部91在所述基底10上的正投影与对应的第一触控信号线301在所述基底10上的正投影具有交叠区域，在该交叠区域，所述第一导电连接部91通过第六过孔46与对应的第一触控信号线301耦接；所述第六过孔46在所述基底10上的正投影与所述第三过孔43在所述基底上的正投影不交叠。

示例性的，所述第一导电连接部91包括沿所述第一方向延伸的部分。

上述实施例提供的阵列基板中，通过设置所述第一导电连接部91与对应的所述触控感测块20中的触控电极200形成为一体结构，不仅使得所述第一导电连接部91与所述触控感测块20能够在同一次构图工艺中形成，有效简化了阵列基板的制作工艺流程，降低了阵列基板的制作成本；而且，保证了所述第一导电连接部91与所述触控感测块20之间电连接的稳定性。

上述实施例提供的阵列基板中，通过设置所述第一触控信号线301通过所述第六过孔46与所述第一导电连接部91耦接，使得所述第一触控信号线301能够分别通过所述第六过孔46和所述第三过孔43与所述触控电极实现电连接，从而有效提升了所述第一触控信号线301与所述触控电极之间的电连接性能。

如图19，图21至图24所示，在一些实施例中，所述三过孔43包括第一部分孔壁和第二部分孔壁，所述第一部分孔壁延伸至对应的电极连接线25，所述第二部分孔壁延伸至对应的第一触控信号线301；

所述子像素还包括驱动晶体管，所述驱动晶体管与该子像素中的像素电极45通过第七过孔耦接；

所述第六过孔46的孔壁对应的坡度角X2小于所述第七过孔的孔壁对应的坡度角，所述第七过孔的孔壁对应的坡度角小于所述第一部分孔壁对应的坡度角X2。

示例性的，所述第七过孔的孔壁对应的坡度角的范围在45度至50度之间，可以包括端点值。所述第七过孔的孔壁对应的坡度角包括46度。示例性的，所述第七过孔在垂直于所述基底10的方向上的深度在3微米至5微米之间，可以包括端点值。所述第七过孔在垂直于所述基底10的方向上的深度包括4微米。

示例性的，所述第六过孔的孔壁对应的坡度角X2的范围在40度至45度之间，可以包括端点值。所述第六过孔的孔壁对应的坡度角包括43度。示例性的，所述第六过孔在垂直于所述基底10的方向上的深度在1微米至3微米之间。所述第六过孔在垂直于所述基底10的方向上的深度包括1.5微米。

示例性的，所述第一部分孔壁对应的坡度角X2的范围在60度至70度之间，可以包括端点值。所述第一部分孔壁对应的坡度角X2包括65度。示例性的，所述第一部分孔壁在垂直于所述基底10的方向上的长度在5微米至6微米之间。所述第一部分孔壁在垂直于所述基底10的方向上的长度包括5.5微米。

示例性的，所述第三过孔，所述第六过孔和所述第七过孔的横截面均为圆形或梯形。

示例性的，所述第七过孔远离所述基底的一端的直径在25微米至30微米之间，可以包括端点值。所述第七过孔远离所述基底的一端的直径包括27微米。所述第七过孔靠近所述基底的一端的直径在12微米至16微米之间，可以包括端点值。所述第七过孔靠近所述基底的一端的直径包括15微米。

示例性的，所述第六过孔远离所述基底的一端的直径在18微米至25微米之间，可以包括端点值。所述第六过孔远离所述基底的一端的直径包括20微米。所述第六过孔靠近所述基底的一端的直径在12微米至18微米之间，可以包括端点值。所述第六过孔靠近所述基底的一端的直径包括15微米。

示例性的，在所述阵列基板采用IPS显示模式的情况下，阵列基板中的源漏金属层和有源层可以不在同一次构图工艺（mask工艺）中形成.

示例性的，彩色滤光片色阻图形可以不设置在阵列基板上，彩色滤光片色阻图形可以设置在对向基板上。彩色滤光片色阻图形包括RGB或RGBW等。

示例性的，触控信号线可以形成在平坦层背向所述基底的一侧；隔垫物可以形成在所述阵列基板上。

示例性的，在所述阵列基板采用IPS显示模式的情况下，阵列基板的制作工艺流程如下：

形成栅极层。如图25所示，在基底10上制作栅金属层92，所述栅金属层92可以采用金属合金或金属材料制作。如：金属Cu，所述栅金属层92的厚度包括4000-8000埃。

如图26所示，形成栅极绝缘层。制作栅极绝缘层GI，所述栅极绝缘层GI可以采用SiN_x材料制作，所述栅极绝缘层GI的厚度包括2000-5000埃。

然后形成有源层93。所述有源层93可以采用非晶硅材料或氧化物制作，所述有源层93的厚度包括1000-2500埃。

接着制作源漏金属层94，所述源漏金属层94可以采用合金或金属材料制作。如：金属Cu，所述源漏金属层94的厚度包括4000-8000埃。

示例性的，还可以在源漏金属层94和有源层93之间形成层间绝缘层ILD。例如有源层为氧化物材料。

然后制作钝化层PVX。所述钝化层可以采用SiNx或SIO_X，或SiNO_x等材料制作. 例如：所述钝化层的厚度包括800-1500埃。

示例性的，如图27所示，制作RGB色阻层95。示例性的，R色阻层的厚度包括1.5-2.5微米，G色阻层的厚度包括1.5-2.5微米。B色阻层的厚度包括1.5-2.5微米。

示例性的，触控信号线层97（包括：第一触控信号线301和第二触控信号线302），所示触控信号线层可以采用合金或金属材料制作，如：金属Cu，所述触控信号线层的厚度包括4000-6000埃。

如图28所示，继续制作绝缘层。例如平坦层OC，所述平坦层OC可以采用透明有机材料制作，所述平坦层OC的厚度在1.2微米至3微米之间，可以包括端点值。

如图29所示，制作导电层96，所述导电层96包括像素电极45和公共电极，公共电极连接线等。所述导电层96的厚度包括1000-1500埃。所述导电层96可以采用金属材料或金属氧化物材料制作。示例性的，所述导电层96采用氧化铟锡材料制作。

需要说明的是，导电层96可以通过第三过孔43，第四过孔44分别于触控触控信号线层，电极连接线25进行电性连接。其中过孔43贯穿OC层，第四过孔44贯穿OC以及PVX，栅极绝缘层等。

需要说明的是，触控信号线层可以和源漏金属层94同层；或者，也可以形成在源漏金属层94和色阻层之间。

需要说明，隔垫物可以制作在所述阵列基板上，或者也可以制作在对向基板上。如图30所示，对向基板上设置有主隔垫物M-PS和辅隔垫物Sub PS。

如图5，图6和图8所示，本发明实施例还提供了一种显示装置，所述显示装置包括上述实施例提供的阵列基板；

所述显示装置还包括：对向基板80，所述对向基板80与所述阵列基板相对设置，所述对向基板80上设置有黑矩阵BM，所述黑矩阵BM在所述阵列基板上的正投影覆盖所述阵列基板上的隔垫物。

示例性的，所述阵列基板中子像素的开口区是指：所述阵列基板与对向基板对盒后，子像素未被对向基板中黑矩阵遮挡的区域。示例性的，所述子像素包括的像素电极45的至少部分和公共电极的至少部分位于所述开口区。

示例性的，所述阵列基板中触控感测块20在所述基底10上的正投影，与其对应的各子像素的开口区在所述基底10上的正投影至少部分交叠。

示例性的，所述阵列基板中触控信号线的至少部分沿第一方向延伸。所述触控信号线组30包括至少两条触控信号线沿第二方向排列，所述第二方向与所述第一方向相交。示例性的，所述第一方向包括竖直方向，所述第二方向包括水平方向。

示例性的，所述阵列基板包括多条栅线71和多条数据线70，所述栅线71与所述数据线70交叉设置，所述栅线71的至少部分沿所述第二方向延伸，所述数据线70的至少部分沿所述第一方向延伸。

示例性的，所述阵列基板中触控信号线组30与所述触控感测块20一一对应，所述触控感测块20与对应的所述触控信号线组30中的各触控信号线分别耦接。所述触控信号线组30中的各触控信号线能够传输其对应耦接的触控感测块20上的触控感测信号。

示例性的，所述显示装置还包括液晶层，所述液晶层位于所述阵列基板和所述对向基板80之间。

示例性的，所述对向基板80包括彩膜基板，所述对向基板80上设置有多个色阻图形和黑矩阵BM。所述多个色阻图形包括多个红色色阻图形，多个绿色色阻图形和多个蓝色色阻图形。所述多个红色色阻图形划分为多列红色色阻列，所述多个绿色色阻图形划分为多列绿色色阻列，所述多个蓝色色阻图形划分为多列蓝色色阻列。每列色阻列均包括沿所述第一方向排列的多个色阻图形。所述红色色阻列，所述绿色色阻列和所述蓝色色阻列沿第二方向依次排列。

示例性的，在同一列绿色色阻列中相邻的绿色色阻图形之间的黑矩阵BM在所述第一方向的宽度包括80-100微米。在同一列蓝色色阻列中相邻的蓝色色阻图形之间的黑矩阵BM在所述第一方向的宽度包括80-100微米。在同一列红色色阻列中相邻的红色色阻图形之间的黑矩阵BM在所述第一方向的宽度包括80-100微米。

示例性的，所述显示装置包括大尺寸的显示产品。需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。

上述实施例提供的阵列基板中，包括多组触控信号线组，每组所述触控信号线组包括至少两条触控信号线，所述触控感测块20能够与对应的所述触控信号线组中的各触控信号线分别耦接。因此，上述实施例提供的阵列基板中，每个触控感测块20能够与至少两条触控信号线耦接，即使出现一条触控信号线断开的情况，所述触控感测块20仍然能够通过其他触控信号线传输触控感测信号，提高了触控功能的稳定性。而且，设置每个触控感测块20能够与至少两条触控信号线耦接，有效降低了触控感测块20和触控信号线的电阻，从而改善了触控灵敏度不高，以及由于触控信号传输延迟导致的信号不稳定的问题。

因此，本发明实施例提供的显示装置在包括上述阵列基板时同样具有上述有益效果，此处不再赘述。

需要说明的是，本发明实施例的“同层”可以指的是处于相同结构层上的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。

在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。

需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件 “上”或“下”，或者可以存在中间元件。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (36)

1.一种阵列基板，其特征在于，包括：基底和呈阵列分布于所述基底上的多个子像素；所述阵列基板还包括：

多个触控感测块，所述触控感测块对应的子像素中包括沿第一方向排列的第一目标子像素和第二目标子像素，所述触控感测块包括第一目标触控电极和第二目标触控电极；

多组触控信号线组，所述触控信号线组至少包括第一触控信号线和第二触控信号线；所述第一触控信号线通过第一过孔与对应的触控感测块包括的第一目标触控电极耦接；所述第一触控信号线通过第三过孔与对应的触控感测块包括的第二目标触控电极耦接；所述第二触控信号线通过第二过孔与该第一目标触控电极耦接；所述第二触控信号线通过第四过孔与该第二目标触控电极耦接；

所述第一过孔在所述基底上的正投影的中心点与所述第二过孔在所述基底上的正投影的中心点之间的第一连线，与第二方向之间具有第一夹角；所述第二方向与所述第一方向相交；所述第三过孔在所述基底上的正投影的中心点与所述第四过孔在所述基底上的正投影的中心点之间的第二连线，与所述第二方向之间具有第二夹角；所述第二夹角与所述第一夹角之间的差值b满足：0°≤b≤5°；

所述阵列基板还包括：

第一隔垫物，所述第一隔垫物在所述基底上的正投影与对应的所述第一目标触控电极在所述基底上的正投影至少部分交叠；

第二隔垫物，所述第二隔垫物在所述基底上的正投影，与对应的第一非目标触控电极在所述基底上的正投影至少部分交叠，第一非目标子像素与所述第一目标子像素沿第二方向相邻；

所述第一隔垫物在所述基底上的正投影的中心点与所述第二隔垫物在所述基底上的正投影的中心点之间的第三连线的延伸方向，与所述第一连线的延伸方向大致相同。

2.根据权利要求1所述的阵列基板，其特征在于，所述第二夹角a2满足0.5°≤a2≤6.5°，所述第一夹角a1满足0.5°≤a1≤4°；所述第二夹角与所述第一夹角之间的差值b满足：0.5°≤b≤3°。

3.根据权利要求2所述的阵列基板，其特征在于，所述第二夹角与所述第一夹角之间的差值b满足：0.8°≤b≤2.5°或者满足1°≤b≤2°。

4.根据权利要求1或2所述的阵列基板，其特征在于，所述第二夹角a2满足3°≤a2≤5°；所述第一夹角a1满足0.5°≤a1≤2.5°。

5.根据权利要求1或2所述的阵列基板，其特征在于，tan(a1)-tan(a2)的差值的绝对值在0.02至0.04之间。

6.根据权利要求2或3所述的阵列基板，其特征在于，所述第一目标子像素的开口区在所述基底上的正投影的至少部分，位于所述第一触控信号线在所述基底上的正投影与所述第二触控信号线在所述基底上的正投影之间；

所述第二目标子像素的开口区在所述基底上的正投影的至少部分，位于所述第一触控信号线在所述基底上的正投影与所述第二触控信号线在所述基底上的正投影之间。

7.根据权利要求1所述的阵列基板，其特征在于，所述触控感测块包括彼此电连接且彼此间隔开的多个触控电极，所述多个触控电极包括所述第一目标触控电极，所述第二目标触控电极和非目标触控电极；

所述非目标触控电极与该触控感测块对应的子像素中的非目标子像素一一对应；所述非目标触控电极在所述基底上的正投影与对应的非目标子像素的开口区在所述基底上的正投影至少部分交叠。

8.根据权利要求1所述的阵列基板，其特征在于，所述子像素包括公共电极，所述公共电极复用为该子像素对应的触控电极。

9.根据权利要求1所述的阵列基板，其特征在于，所述触控感测块对应的多个子像素中包括多个第一目标子像素和多个第二目标子像素，沿所述第一方向，所述第一目标子像素与所述第二目标子像素交替设置；和/或，所述触控感测块对应的多个子像素中包括多个第一目标子像素和多个第二目标子像素，沿所述第二方向，所述第一目标子像素与所述第二目标子像素交替设置。

10.根据权利要求1所述的阵列基板，其特征在于，

所述第一过孔和所述第二过孔均位于对应的第一目标子像素的第一侧，所述第一过孔相对于所述第二过孔更靠近所述第一目标子像素的开口区；

所述第三过孔和所述第四过孔均位于对应的第二目标子像素的第一侧，所述第四过孔相对于所述第三过孔更靠近所述第二目标子像素的开口区。

11.根据权利要求10所述的阵列基板，其特征在于，所述第一过孔在所述基底上的正投影，与对应的目标子像素的像素电极在所述基底上的正投影之间的距离为S1，所述第三过孔在所述基底上的正投影，与对应的目标子像素的像素电极在所述基底上的正投影之间的距离为S2，S1与S2的差值的绝对值在5μm至15μm之间。

12.根据权利要求10所述的阵列基板，其特征在于，所述第二过孔在所述基底上的正投影，与对应的目标子像素的像素电极在所述基底上的正投影之间的距离为S3，所述第四过孔在所述基底上的正投影，与对应的目标子像素的像素电极在所述基底上的正投影之间的距离为S4，S3与S4的差值的绝对值在3μm至10μm之间。

13.根据权利要求1所述的阵列基板，其特征在于，所述第一目标子像素包括第一目标像素电极，所述第一目标像素电极包括第一部分狭缝和第二部分狭缝；所述第一部分狭缝靠近该第一目标子像素对应的第一过孔和第二过孔，所述第二部分狭缝靠近相邻的第二目标子像素对应的第三过孔和第四过孔；

所述第一部分狭缝的延伸方向与所述第一连线的延伸方向大致相同；

所述第二部分狭缝的延伸方向与所述第二连线的延伸方向大致相同。

14.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：

第三隔垫物，所述第三隔垫物在所述基底上的正投影与对应的所述第二目标触控电极在所述基底上的正投影至少部分交叠；

第四隔垫物，所述第四隔垫物在所述基底上的正投影，与对应的第二非目标触控电极在所述基底上的正投影至少部分交叠，第二非目标子像素与所述第二目标子像素沿第二方向相邻；

所述第三隔垫物在所述基底上的正投影的中心点与所述第四隔垫物在所述基底上的正投影的中心点之间的第四连线的延伸方向，与所述第二连线的延伸方向大致相同。

15.根据权利要求14所述的阵列基板，其特征在于，

所述第一过孔在所述基底上的正投影的中心点与所述第三过孔在所述基底上的正投影的中心点之间在所述第一方向具有第一距离d1；

所述第二过孔在所述基底上的正投影的中心点与所述第四过孔在所述基底上的正投影的中心点之间在所述第一方向具有第二距离d2；

所述第一隔垫物在所述基底上的正投影的中心点与所述第三隔垫物在所述基底上的正投影的中心点之间在所述第一方向具有第三距离d3；

所述第二隔垫物在所述基底上的正投影的中心点与所述第四隔垫物在所述基底上的正投影的中心点之间在第一方向具有第四距离d4；|d2-d1|≤|d4-d3|。

16.根据权利要求14所述的阵列基板，其特征在于，所述触控感测块还包括：

至少一条电极连接线，所述电极连接线的至少部分沿所述第二方向延伸，所述触控感测块包括的多个触控电极中，沿所述第二方向位于同一行的所述触控电极分别与对应的所述电极连接线耦接。

17.根据权利要求16所述的阵列基板，其特征在于，

所述第一触控信号线和/或所述第二触控信号线，与对应的触控感测块中的至少一条所述电极连接线通过连接孔耦接，所述阵列基板中的至少部分隔垫物在所述基底上的正投影，与所述连接孔在所述基底上的正投影交叠。

18.根据权利要求16所述的阵列基板，其特征在于，

所述第一触控信号线通过第一连接孔与所述第二目标触控电极耦接的所述电极连接线耦接；所述第二触控信号线通过第二连接孔与所述第一目标触控电极耦接的所述电极连接线耦接；

所述第一连接孔在所述基底上的正投影的中心点与所述第二连接孔在所述基底上的正投影的中心点在所述第二方向上具有第五距离d5；所述第一隔垫物在所述基底上的正投影的中心点，与沿所述第一方向相邻的所述第三隔垫物在所述基底上的正投影的中心点之间，在所述第二方向上具有第六距离d6；d5＝d6*K，0.8≤K≤1.6。

19.根据权利要求14所述的阵列基板，其特征在于，所述子像素包括像素电极；所述多个子像素包括红色子像素，绿色子像素和蓝色子像素；所述阵列基板还包括：与所述红色子像素对应的隔垫物，与所述绿色子像素对应的隔垫物以及所述蓝色子像素对应的隔垫物；

所述红色子像素对应的隔垫物在所述基底上的正投影与所述红色子像素包括的像素电极在所述基底上的正投影之间具有第七距离d7；所述蓝色子像素对应的隔垫物在所述基底上的正投影与所述蓝色子像素包括的像素电极在所述基底上的正投影之间具有第八距离d8；所述绿色子像素对应的隔垫物在所述基底上的正投影与所述绿色子像素包括的像素电极在所述基底上的正投影之间具有第九距离d9；d8＞d7或者d8＞d9。

20.根据权利要求19所述的阵列基板，其特征在于，

沿第一方向相邻的两个红色子像素对应的隔垫物之间的距离，小于沿所述第一方向相邻的两个蓝色子像素对应的隔垫物之间的距离。

21.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区域和包围所述显示区域的周边区域，所述阵列基板还包括位于所述显示区域的多个隔垫物和位于所述周边区域的多个隔垫物；

所述显示区域中相邻的隔垫物之间距离大于所述周边区域中相邻的隔垫物之间距离。

22.根据权利要求1所述的阵列基板，其特征在于，所述第一触控信号线与所述第二触控信号线同层同材料设置；

所述触控信号线组还包括：第三触控信号线，所述第三触控信号线与所述第一触控信号线异层设置；所述第三触控信号线在所述基底上的正投影和所述第一触控信号线在所述基底上的正投影，位于所述第一目标子像素在所述基底上的正投影的同一侧；所述第三触控信号线与所述第一目标触控电极和/或所述第二目标触控电极耦接。

23.根据权利要求1所述的阵列基板，其特征在于，所述多组触控信号线组包括多组第一触控信号线组和多组第二触控信号线组，所述第一触控信号线组和所述第二触控信号线组沿第一方向排列；

所述阵列基板还包括：第一控制单元和第二控制单元，所述第一控制单元和所述第二控制单元沿所述第一方向相对设置，所述第一控制单元与所述第一触控信号线组中包括的各触控信号线分别耦接，所述第二控制单元与所述第二触控信号线组中包括的各触控信号线分别耦接。

24.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：第三控制单元和第四控制单元，所述第三控制单元和所述第四控制单元沿第一方向或第二方向相对设置；

所述多组触控信号线组沿所述第一方向或所述第二方向排列，所述触控信号线组中包括的各触控信号线分别与所述第三控制单元和所述第四控制单元耦接。

25.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区域和包围所述显示区域的周边区域，所述周边区域包括第一边框区和第二边框区，所述第一边框区和所述第二边框区相对设置；

沿所述第一边框区指向所述第二边框区的方向，所述触控感测块的面积逐渐增大。

26.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区域和包围所述显示区域的周边区域，所述周边区域包括第一边框区和第二边框区，所述第一边框区和所述第二边框区相对设置；所述第一边框区和所述第二边框区均设置有驱动芯片；

沿所述第一边框区指向所述显示区域的中心区域的方向，所述触控感测块的面积逐渐增大；沿所述第二边框区指向所述显示区域的中心区域的方向，所述触控感测块的面积逐渐增大。

27.根据权利要求1所述的阵列基板，其特征在于，所述子像素包括公共电极和像素电极，所述公共电极与所述像素电极同层同材料设置，所述公共电极和所述像素电极形成为插指状结构。

28.根据权利要求27所述的阵列基板，其特征在于，所述阵列基板还包括：

多个公共连接线图形；在所述触控感测块包括的多个触控电极中，沿第二方向相邻的触控电极之间通过所述公共连接线图形耦接。

29.根据权利要求28所述的阵列基板，其特征在于，所述阵列基板还包括：

多个第一导电连接部，所述第一导电连接部与对应的所述触控感测块中的触控电极形成为一体结构；所述第一导电连接部在所述基底上的正投影与对应的第一触控信号线在所述基底上的正投影具有交叠区域，在该交叠区域，所述第一导电连接部通过第六过孔与对应的第一触控信号线耦接；所述第六过孔在所述基底上的正投影与所述第三过孔在所述基底上的正投影不交叠。

30.根据权利要求28所述的阵列基板，其特征在于，所述第三过孔在所述基底上的正投影，位于对应的所述第一触控信号线在所述基底上的正投影的内部；所述第一触控信号线通过第五过孔与对应的电极连接线耦接；所述第五过孔在所述基底上的正投影与所述第三过孔在所述基底上的正投影至少部分交叠。

31.根据权利要求28所述的阵列基板，其特征在于，

所述第三过孔包括第一子过孔和第二子过孔，所述第一子过孔在所述基底上的正投影，与对应的所述第一触控信号线在所述基底上的正投影至少部分交叠，所述第二子过孔在所述基底上的正投影与对应的电极连接线在所述基底上的正投影至少部分交叠；

所述第二目标触控电极通过所述第一子过孔，与对应的所述第一触控信号线耦接，所述第二目标触控电极通过所述第二子过孔与对应的所述电极连接线耦接。

32.根据权利要求29所述的阵列基板，其特征在于，所述三过孔包括第一部分孔壁和第二部分孔壁，所述第一部分孔壁延伸至对应的电极连接线，所述第二部分孔壁延伸至对应的第一触控信号线；

所述子像素还包括驱动晶体管，所述驱动晶体管与该子像素中的像素电极通过第七过孔耦接；

所述第六过孔的孔壁对应的坡度角小于所述第七过孔的孔壁对应的坡度角，所述第七过孔的孔壁对应的坡度角小于所述第一部分孔壁对应的坡度角。

33.根据权利要求1所述的阵列基板，其特征在于，所述子像素包括公共电极和像素电极，所述公共电极位于所述像素电极与所述基底之间。

34.根据权利要求33所述的阵列基板，其特征在于，所述阵列基板还包括多条数据线，所述数据线的至少部分沿第一方向延伸，所述触控信号线组中包括的至少部分触控信号线在所述基底上的正投影位于所述数据线在所述基底上的正投影与所述子像素的开口区在所述基底上的正投影之间；

所述数据线与所述触控信号线同层设置或者异层设置。

35.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：

多条栅线，所述栅线的至少部分沿第二方向延伸；所述多个子像素划分为多行子像素行，所述多行子像素行与所述多条栅线一一对应，所述多行子像素行划分为多组子像素行，每组子像素行包括相邻的两行子像素行；

每组子像素行对应的两条栅线，位于该组子像素行包括的两行子像素行之间。

36.一种显示装置，其特征在于，所述显示装置包括如权利要求1至35中任一项所述的阵列基板，所述显示装置还包括：

对向基板，所述对向基板与所述阵列基板相对设置，所述对向基板上设置有黑矩阵，所述黑矩阵在所述阵列基板上的正投影覆盖所述阵列基板上的隔垫物。

Images