CN116171467A - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN116171467A
CN116171467A CN202180002636.8A CN202180002636A CN116171467A CN 116171467 A CN116171467 A CN 116171467A CN 202180002636 A CN202180002636 A CN 202180002636A CN 116171467 A CN116171467 A CN 116171467A
Authority
CN
China
Prior art keywords
layer
conductive
sub
transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180002636.8A
Other languages
English (en)
Inventor
王刚
张锴
施昆雁
宋二龙
颜海龙
吴董杰
陈亚菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116171467A publication Critical patent/CN116171467A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供一种显示基板和显示装置。所述显示基板包括：基底和设置于所述基底上的信号线膜层；所述信号线膜层包括：第一导电层，第二导电层和导电连接层，所述导电连接层与所述第一导电层和所述第二导电层均异层设置，所述导电连接层在所述基底上的正投影与所述第一导电层在所述基底上的正投影至少部分交叠，所述导电连接层在所述基底上的正投影与所述第二导电层在所述基底上的正投影至少部分交叠，所述导电连接层分别与所述第一导电层和所述第二导电连接层耦接。

Description

显示基板和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种显示基板和显示装置。
背景技术
有源矩阵有机发光二极管显示面板在显示领域的应用越来越广泛。随着其在高端市场的普及，屏幕的品质需求越来越高，例如实现更高亮度的显示，为用户在室外带来更好的体验等。因此需要对显示面板的设计提出更精细化的要求。
发明内容
本公开的目的在于提供一种显示基板和显示装置。
为了实现上述目的，本公开提供如下技术方案：
本公开的第一方面提供一种显示基板，包括：基底和设置于所述基底上的信号线膜层；所述信号线膜层包括：
层叠设置的第一导电层和第二导电层；以及，
导电连接层，所述导电连接层与所述第一导电层和所述第二导电层均异层设置，所述导电连接层在所述基底上的正投影与所述第一导电层在所述基底上的正投影至少部分交叠，所述导电连接层在所述基底上的正投影与所述第二导电层在所述基底上的正投影至少部分交叠，所述导电连接层分别与所述第一导电层和所述第二导电连接层耦接。
可选的，所述导电连接层包括多个导电连接图形；
所述第一导电层包括沿第一方向排列的多个第一导电图形；所述第一导电图形包括沿第二方向延伸的至少部分，所述第二方向与所述第一方向相交，所述第一导电图形包括多个第一镂空区；所述第一导电图形与对应的所述导电连接图形耦接。
可选的，所述第一导电图形包括多个第一部分和多个第二部分，所述第一部分和所述第二部分沿所述第二方向交替设置；
所述第一部分在垂直于所述第二方向上的宽度，小于所述第二部分在垂直于所述第二方向上相距最远的两个边界之间的距离；所述第二部分包括所述第一镂空区。
可选的，所述多个第一部分包括多个第一目标部分和多个第二目标部分，所述第一目标部分与所述第二目标部分交替设置，所述第一目标部分在垂直于所述第二方向上的宽度，大于所述第二目标部分在垂直于所述第二方向上的宽度；
所述第一目标部分与对应的所述导电连接图形耦接。
可选的，所述第一目标部分与所述第二目标部分沿所述第一方向错开。
可选的，所述第一导电层还包括多个第二导电图形，相邻的所述第一导电图形之间通过至少一个所述第二导电图形耦接。
可选的，所述第二导电层包括沿第二方向排列的多个第三导电图形，所述第三导电图形包括沿第一方向延伸的至少部分，所述第二方向与所述第一方向相交；所述第三导电图形包括多个第二镂空区；所述第三导电图形与对应的所述导电连接图形耦接。
可选的，所述第三导电图形包括多个第三部分和多个第四部分，所述第三部分和所述第四部分沿所述第一方向交替设置；
所述第三部分在垂直于所述第一方向上的宽度，小于所述第四部分在垂直于所述第一方向上相距最远的两个边界之间的距离；所述第四部分包括所述第二镂空区。
可选的，所述第一镂空区和所述第二镂空区至少部分交叠。
可选的，所述第二导电层还包括多个第四导电图形，相邻的所述第三导电图形之间通过至少一个所述第四导电图形耦接。
可选的，所述导电连接图形包括主体部，所述主体部分别与对应的所述第一导电图形和所述第三导电图形耦接。
可选的，所述导电连接图形还包括由所述主体部延伸出的至少一个第一延伸部。
可选的，所述第一延伸部在所述基底上的正投影与所述第二导电层在所述基底上的正投影至少部分交叠。
可选的，所述第一延伸部通过过孔与所述第二导电层耦接。
可选的，所述显示基板还包括：
遮光层，所述遮光层形成为网格状结构，所述遮光层与所述信号线膜层耦接。
可选的，所述显示基板还包括周边信号线，所述周边信号线位于所述显示基板的周边区域，所述周边信号线与所述信号线膜层耦接；
所述遮光层包括位于所述周边区域的周边部分，所述周边部分与所述周边信号线耦接。
可选的，所述第一导电层采用第二栅金属层制作，所述第二导电层采用第二源漏金属层制作，所述导电连接层采用第一源漏金属层制作。
可选的，所述导电连接图形包括主体部和由所述主体部延伸出的第二延伸部，所述主体部包括沿第二方向延伸的至少部分，所述第二延伸部包括沿第一方向延伸的至少部分，所述第一方向与所述第二方向相交；
所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管和第五晶体管，所述第五晶体管第一极与对应的所述第二延伸部耦接，所述第五晶体管的第二极与所述驱动晶体管的第一极耦接。
可选的，所述多个子像素包括的多个子像素驱动电路划分为多行子像素驱动电路，每行子像素驱动电路均包括沿所述第二方向排列的多个所述子像素驱动电路；每行子像素驱动电路包括的多个子像素驱动电路划分为多个子像素驱动电路组，每个子像素驱动电路组包括相邻的两个子像素驱动电路；
所述子像素驱动电路组中包括的两个第五晶体管的第一极与对应的同一个所述导电连接图形的第二延伸部耦接。
可选的，所述子像素驱动电路还包括第一晶体管和第二晶体管；所述第一晶体管的第二极和所述第二晶体管的第二极分别通过第一导电部与所述驱动晶体管的栅极耦接；所述主体部位于对应的所述子像素驱动电路组包括的两个第一导电部之间。
可选的，所述主体部包括对称图形，所述对称图形的对称轴沿所述第一方向延伸，所述对称轴位于该主体部对应的子像素驱动电路组中包括的两个 子像素驱动电路之间。
可选的，相邻所述第三导电图形之间通过至少一个导电连接图形耦接。
可选的，至少部分导电连接图形分别与相邻的两个所述第三导电图形包括的第四部分耦接。
可选的，所述显示基板还包括多条复位线，多条第一扫描线和多条第二扫描线，所述复位线的至少部分，所述第一扫描线的至少部分和所述第二扫描线的至少部分均沿第二方向延伸；
所述第三部分在所述基底上的正投影，与对应的所述复位线在所述基底上的正投影部分交叠，与对应的所述第一扫描线在所述基底上的正投影部分交叠，与对应的所述第二扫描线在所述基底上的正投影部分交叠。
可选的，所述显示基板还包括多条发光控制线，多条第三扫描线，第一初始化信号传输层，第二初始化信号传输层和第三初始化信号传输层；
所述第四部分在所述基底上的正投影，与对应的所述发光控制线在所述基底上的正投影部分交叠，与对应的所述第三扫描线在所述基底上的正投影部分交叠，与第一初始化信号传输层在所述基底上的正投影部分交叠，与第二初始化信号传输层在所述基底上的正投影部分交叠，与第三初始化信号传输层在所述基底上的正投影部分交叠。
可选的，所述显示基板还包括多条数据线，所述数据线包括沿所述第一方向延伸的至少部分；
所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管，第四晶体管和第五晶体管，所述第四晶体管分别与所述第一晶体管的第一极和对应的数据线耦接，所述第五晶体管分别与所述驱动晶体管的第一极和对应的导电连接图形耦接；
所述第四晶体管包括第四有源层，所述第五晶体管包括第五有源层，所述第四部分在所述基底上的正投影，与所述第四有源层在所述基底上的正投影不交叠，与所述第五有源层在所述基底上的正投影不交叠。
可选的，所述显示基板还包括第二初始化信号传输层；
所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管，第六晶体管，第七晶体管和发光元件， 所述第六晶体管分别与所述驱动晶体管的第二极和所述发光元件耦接，所述第七晶体管分别与所述发光元件和所述第二初始化信号传输层耦接；
所述第六晶体管包括第六有源层，所述第七晶体管包括第七有源层，所述第四部分在所述基底上的正投影，包围所述第七有源层在所述基底上的正投影的至少部分，还包围所述第六有源层在所述基底上的正投影。
可选的，所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管，所述驱动晶体管的栅极在所述基底上的正投影，与所述第四部分在所述基底上的正投影部分交叠。
可选的，所述显示基板还包括第三初始化信号传输层；
所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管和第八晶体管，所述第八晶体管的第一极与所述第三初始化信号传输层耦接，所述第八晶体管的第二极与所述驱动晶体管的第一极或第二极耦接；
所述第八晶体管包括第八有源层，所述第八有源层在所述基底上的正投影与所述第四部分在所述基底上的正投影至少部分交叠。
可选的，所述显示基板还包括多条数据线，所述数据线包括沿所述第一方向延伸的至少部分；
相邻的所述第三导电图形之间具有两条数据线。
可选的，所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管和存储电容，所述驱动晶体管的栅极复用为所述存储电容的第一基板，所述第二部分复用为所述存储电容的第二极板。
基于上述显示基板的技术方案，本公开的第二方面提供一种显示装置，包括上述显示基板。
附图说明
此处所说明的附图用来提供对本公开的进一步理解，构成本公开的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
图1为本公开实施例提供的子像素驱动电路的第一电路示意图；
图2为本公开实施例提供的显示基板的第一结构示意图；
图3为本公开实施例提供的目标传输部和非目标传输部的示意图；
图4为本公开实施例提供的子像素驱动电路的第二电路示意图；
图5为本公开实施例提供的显示基板的第二结构示意图；
图6为本公开实施例提供的显示基板的第三结构示意图；
图7为本公开实施例提供的子像素驱动电路的第三电路示意图；
图8为本公开实施例提供的显示基板的第四结构示意图；
图9为本公开实施例提供的第一初始化信号传输层为N1节点充电的时序示意图；
图10为本公开实施例提供的网格状初始化信号传输层和现有初始化信号传输层为阳极复位的复位速度示意图；
图11为本公开实施例提供的子像素的第一布局示意图；
图12为本公开实施例提供的子像素的第二布局示意图；
图13为本公开实施例提供的相邻两个子像素的布局示意图；
图14为图13中的遮光层的布局示意图；
图15为图13中的poly有源层的布局示意图；
图16为图13中第一栅金属层的布局示意图；
图17为图13中第二栅金属层的布局示意图；
图18为图13中的第一连接孔的布局示意图；
图19为图13中的第二连接孔的布局示意图；
图20为图13中第三栅金属层的布局示意图；
图21为图13中氧化物有源层的布局示意图；
图22为图13中第一源漏金属层的布局示意图；
图23为图13中第一平坦层形成的过孔的布局示意图；
图24为图13中第二源漏金属层的布局示意图；
图25为图13中第二平坦层形成的过孔的布局示意图。
图26为本公开实施例提供的第二源漏金属层与阳极层的布局示意图；
图27为本公开实施例提供的阳极层的布局示意图；
图28为本公开实施例提供的像素开口的布局示意图；
图29a为本公开实施例提供的子像素的一种布局方式；
图29b为本公开实施例提供的子像素的另一种布局方式；
图30为本公开实施例提供的子像素驱动电路的驱动时序图；
图31a为图13中poly有源层和第一栅金属层的布局示意图；
图31b为图13中氧化物有源层以及第二栅金属层和第三栅金属层的布局示意图；
图32为本公开实施例提供的信号线膜层的第一示意图；
图33为本公开实施例提供的信号线膜层的第二示意图；
图34为本公开实施例提供的信号线膜层的第三示意图；
图35为本公开实施例提供的信号线膜层的第四示意图；
图36为图35中遮光层的布局示意图；
图37为本公开实施例提供的信号线膜层的第五示意图；
图38为图37中导电连接图形的布局示意图；
图39为本公开实施例提供的显示基板的布局示意图；
图40为图39中遮光层的布局示意图；
图41为图39中poly有源层的布局示意图；
图42为图39中第一栅金属层的布局示意图；
图43为图39中第二栅金属层的布局示意图；
图44为图39中的第一连接孔的布局示意图；
图45为图39中的氧化物有源层的布局示意图；
图46为图39中的第二连接孔的布局示意图；
图47为图39中的第三栅金属层的布局示意图；
图48为图39中的第一源漏金属层的布局示意图；
图49为图39中的第一平坦层形成的过孔的布局示意图；
图50为图39中的第二源漏金属层的布局示意图；
图51为图39中的第一源漏金属层和第二源漏金属层的布局示意图；
图52为本公开实施例提供的显示基板的截面示意图；
图53为本公开实施例提供的显示基板的另一个布局示意图；
图54为本公开实施例提供的导电连接图形的一种示意图。
具体实施方式
为了进一步说明本公开实施例提供的显示基板和显示装置，下面结合说明书附图进行详细描述。
相关技术中，一些信号线膜层在传输信号时压降较大，导致显示产品在高亮度显示模式下，无法满足屏体性能要求，导致显示的均一性较差。
请参阅图32至图37，本公开实施例提供了一种显示基板，包括：基底和设置于所述基底上的信号线膜层；所述信号线膜层包括：
层叠设置的第一导电层(包括第一导电图形70和第二导电图形71)和第二导电层(包括第三导电图形72)；以及，
导电连接层(包括导电连接图形74)，所述导电连接层与所述第一导电层和所述第二导电层均异层设置，所述导电连接层在所述基底上的正投影与所述第一导电层在所述基底上的正投影至少部分交叠，所述导电连接层在所述基底上的正投影与所述第二导电层在所述基底上的正投影至少部分交叠，所述导电连接层分别与所述第一导电层和所述第二导电连接层耦接。
示例性的，所述信号线膜层用于传输具有固定电位的直流信号。
示例性的，所述信号线膜层包括正电源信号线膜层(即电源线VDD)，所述正电源信号线膜层用于传输正电源信号。
示例性的，所述导电连接层的至少部分位于所述第一导电层和所述第二导电层之间。
示例性的，所述第一导电层，所述第二导电层和所述导电连接层均采用金属材料制作。
示例性的，所述第一导电层和所述第二导电层均形成为网格状结构。
示例性的，所述导电连接层在所述基底上的正投影与所述第一导电层在所述基底上的正投影具有交叠区，在该交叠区，所述导电连接层与所述第一导电层通过至少一个过孔耦接。
示例性的，所述导电连接层在所述基底上的正投影与所述第二导电层在 所述基底上的正投影具有交叠区，在该交叠区，所述导电连接层与所述第二导电层通过至少一个过孔耦接。
根据本公开实施例提供的显示基板的具体结构可知，本公开实施例提供的显示基板中，设置信号线膜层包括层叠设置的第一导电层，导电连接层和第二导电层。这种设置方式使得所述信号线膜层形成为多层网络层叠结构，有效降低了所述信号线膜层传输信号时产生的压降。在将所述显示基板应用于显示产品时，保证了显示产品在高亮度显示模式下显示的均一性。而且，将所述信号线膜层形成为多层网络层叠结构，有助于高亮度显示模式下显示产品的散热。
请参阅图32至图38，在一些实施例中，所述导电连接层包括多个导电连接图形74；
所述第一导电层包括沿第一方向排列的多个第一导电图形70；所述第一导电图形70包括沿第二方向延伸的至少部分，所述第二方向与所述第一方向相交，所述第一导电图形70包括多个第一镂空区703；所述第一导电图形70与对应的所述导电连接图形74耦接。
示例性的，所述导电连接层包括多个导电连接图形74，所述多个导电连接图形74相互独立。
示例性的，所述多个导电连接图形74呈阵列分布。
示例性的，所述多个导电连接图形74的结构完全相同。
示例性的，所述多个导电连接图形74中，至少部分导电连接图形74形状不同。
示例性的，所述显示基板包括显示区域和包围所述显示区域的周边区域。所述显示区域被划分为多个显示子区域，所述多个显示子区域与所述多个导电连接图形74一一对应，所述导电连接图形74位于对应的显示子区域内。
示例性的，所述第一方向包括纵向，所述第二方向包括横向。
如图39和图52所示，示例性的，所述显示基板包括多条栅线和多条数据线D1，所述栅线包括沿所述第二方向延伸的至少部分，所述数据线D1包括沿所述第一方向延伸的至少部分。
示例性的，所述显示基板包括多个子像素，所述子像素包括子像素驱动 电路。所述多个子像素包括的多个子像素驱动电路划分为沿第一方向排列的多行子像素驱动电路行。所述第一导电层包括沿第一方向排列的多个第一导电图形70。所述多个第一导电图形70与所述多行子像素驱动电路行一一对应。
示例性的，所述第一导电图形70布局在对应的子像素驱动电路行所在的布局区内。
示例性的，每个所述第一导电图形70对应至少一个导电连接图形74，所述第一导电图形70与对应的所述导电连接图形74耦接。
示例性的，每个所述第一导电图形70对应多个导电连接图形74，所述第一导电图形70分别与对应的多个导电连接图形74耦接。示例性的，该多个导电连接图形74沿所述第二方向间隔排列。
示例性的，所述第一导电图形70包括多个第一镂空区703。所述子像素驱动电路包括第一节点。所述第一节点位于所述第一镂空区703。
示例性的，所述第一镂空区703的边界在所述基底60上的正投影，包围所述第一节点在所述基底60上的正投影。所述第一节点能够穿过所述镂空区与其他导电结构耦接。
上述实施例提供的显示基板中，通过设置所述第一导电层包括沿第一方向排列的多个第一导电图形70，所述第一导电图形70与对应的所述导电连接图形74耦接，所述第一导电图形70包括多个第一镂空区703；使得所述第一导电层形成为网格状结构，从而有效降低了所述信号线膜层传输信号时产生的压降。在将所述显示基板应用于显示产品时，保证了显示产品在高亮度显示模式下显示的均一性。而且，将所述第一导电层形成为网格状结构，有助于高亮度显示模式下显示产品的散热。
请参阅图32至图38，图52，在一些实施例中，所述第一导电图形70包括多个第一部分701和多个第二部分702，所述第一部分701和所述第二部分702沿所述第二方向交替设置；
所述第一部分701在垂直于所述第二方向上的宽度，小于所述第二部分702在垂直于所述第二方向上相距最远的两个边界之间的距离；所述第二部分702包括所述第一镂空区703。
示例性的，所述第一部分701和所述第二部分702形成为一体结构。
示例性的，所述第一部分701包括沿所述第二方向延伸的条状图形。
示例性的，所述第二部分702包括块状图形。
示例性的，所述第一部分701在所述基底60上的正投影与所述第二导电层在所述基底60上的正投影不交叠。
示例性的，所述第一部分701在所述基底60上的正投影与所述第二导电层在所述基底60上的正投影至少部分交叠。
示例性的，所述第二部分702在所述基底60上的正投影与所述第二导电层在所述基底60上的正投影至少部分交叠。
示例性的，所述第一部分701在所述基底60上的正投影与对应的导电连接图形74在所述基底60上的正投影具有交叠区，在该交叠区，所述第一部分701与对应的所述导电连接图形74耦接。
示例性的，所述第二部分702在所述基底60上的正投影与对应的导电连接图形74在所述基底60上的正投影具有交叠区，在该交叠区，所述第二部分702与对应的所述导电连接图形74耦接。
示例性的，所述第一部分701在垂直于所述第二方向上的宽度，小于所述第二部分702在垂直于所述第二方向上相距最远的两个边界之间的最小距离。
示例性的，所述第一部分701在垂直于所述第二方向上的宽度，小于所述第二部分702在垂直于所述第二方向上相距最远的两个边界之间的最大距离。
上述实施例提供的显示基板中，通过设置所述第一导电图形70包括多个第一部分701和多个第二部分702，所述第一部分701和所述第二部分702沿所述第二方向交替设置；以及设置所述第一部分701在垂直于所述第二方向上的宽度，小于所述第二部分702在垂直于所述第二方向上相距最远的两个边界之间的距离；使得所述第一导电层在避免与周边导电结构发生短路的情况下，有效利用了有限的布局空间，更好的实现了第一导电层的网格化，很好的降低了第一导电层传输信号时产生的压降。
上述实施例提供的显示基板中，通过设置所述第一部分701在垂直于所 述第二方向上的宽度，小于所述第二部分702在垂直于所述第二方向上相距最远的两个边界之间的距离；所述第二部分702包括所述第一镂空区703；不仅能够形成较大面积的镂空区域，还能够有效降低所述镂空区的形成的难度。
请参阅图32至图38，在一些实施例中，所述多个第一部分701包括多个第一目标部分7011和多个第二目标部分7012，所述第一目标部分7011与所述第二目标部分7012交替设置，所述第一目标部分7011在垂直于所述第二方向上的宽度，大于所述第二目标部分7012在垂直于所述第二方向上的宽度；所述第一目标部分7011与对应的所述导电连接图形74耦接。
示例性的，所述第二导电层包括沿第二方向排列的多个第三导电图形72，所述第三导电图形72包括沿第一方向延伸的至少部分，所述第三导电图形72包括多个第二镂空区721。所述第二镂空区721的边界在所述基底60上的正投影，包围所述第二目标部分7012在所述基底60上的正投影。
示例性的，所述第二镂空区721在所述基底60上的正投影与所述第一目标部分7011在所述基底60上的正投影不交叠。
示例性的，所述第二镂空区721在所述基底60上的正投影与所述第二目标部分7012在所述基底60上的正投影至少部分交叠。
示例性的，所述第一镂空区703与所述第二镂空区721至少部分重叠。
示例性的，相邻的所述第二部分702之间设置有所述第一目标部分7011或所述第二目标部分7012。
示例性的，相邻的所述第一目标部分7011和所述第二目标部分7012之间设置有所述第二部分702。
示例性的，在同一个第一导电图形70中，依次排列的第一目标部分7011，第二部分702，第二目标部分7012和第二部分702构成一个重复单元，所述第一导电图形70中包括多个所述重复单元。
示例性的，所述第一目标部分7011在所述基底60上的正投影，与对应的所述导电连接图形74在所述基底60上的正投影具有交叠区，在该交叠区，所述第一目标部分7011与对应的所述导电连接图形74通过过孔耦接。
上述实施例提供的显示基板中，通过设置所述多个第一部分701包括多 个第一目标部分7011和多个第二目标部分7012，所述第一目标部分7011与所述第二目标部分7012交替设置，所述第一目标部分7011在垂直于所述第二方向上的宽度，大于所述第二目标部分7012在垂直于所述第二方向上的宽度；使得所述第一导电层在避免与周边导电结构发生短路的情况下，有效利用了有限的布局空间，更好的实现了第一导电层的网格化，很好的降低了第一导电层传输信号时产生的压降。
上述实施例提供的显示基板中，通过设置所述第一目标部分7011与对应的所述导电连接图形74耦接，能够很好的保证所述第一导电层与所述导电连接图形74之间电连接性能的稳定性和信赖性。
请参阅图32至图38，在一些实施例中，设置所述第一目标部分7011与所述第二目标部分7012沿所述第一方向错开。
上述设置方式使得所述第一导电层在避免与周边导电结构发生短路的情况下，有效利用了有限的布局空间，更好的实现了第一导电层的网格化，很好的降低了第一导电层传输信号时产生的压降。
请参阅图33，在一些实施例中，设置所述第一导电层还包括多个第二导电图形71，相邻的所述第一导电图形70之间通过至少一个所述第二导电图形71耦接。
示例性的，所述第二导电图形71包括沿所述第一方向延伸的至少部分。
示例性的，所述第二导电图形71形成为条状结构。
示例性的，所述第二导电图形71与所述第一导电图形70形成为一体结构。
示例性的，沿所述第一方向位于同一列的第二导电图形71依次耦接，形成为一体结构。
示例性的，相邻的所述第一导电图形70之间通过多个所述第二导电图形71耦接。
示例性的，所述第二导电图形71在所述基底60上的正投影，与所述导电连接图形74在所述基底60上的正投影至少部分交叠。
示例性的，所述第二导电图形71在所述基底60上的正投影，与所述第一部分701在所述基底60上的正投影至少部分交叠。
示例性的，所述第二导电图形71在所述基底60上的正投影，与所述第一目标部分7011在所述基底60上的正投影至少部分交叠。
示例性的，所述第二导电图形71在所述基底60上的正投影，与所述第二目标部分7012在所述基底60上的正投影不交叠。
示例性的，所述第二导电图形71在所述基底60上的正投影，与所述第二部分702在所述基底60上的正投影不交叠。
示例性的，所述第二导电图形71可以选用氧化物有源层(如IGZO膜层)制作，可以通过导体化工艺使氧化物有源层形成为导体，从而进行正电源信号的传输。
上述实施例提供的显示基板中，通过设置所述第一导电层还包括多个第二导电图形71，相邻的所述第一导电图形70之间通过至少一个所述第二导电图形71耦接，进一步扩大了所述第一导电层的网格脉络。有效降低了所述信号线膜层传输信号时产生的压降。在将所述显示基板应用于显示产品时，保证了显示产品在高亮度显示模式下显示的均一性。而且，将所述信号线膜层形成为多层网络层叠结构，有助于高亮度显示模式下显示产品的散热。
请参阅图32至图38，在一些实施例中，所述导电连接层包括多个导电连接图形74；
所述第二导电层包括沿第二方向排列的多个第三导电图形72，所述第三导电图形72包括沿第一方向延伸的至少部分，所述第二方向与所述第一方向相交；所述第三导电图形72包括多个第二镂空区721；所述第三导电图形72与对应的所述导电连接图形74耦接。
示例性的，所述导电连接层包括多个导电连接图形74，所述多个导电连接图形74相互独立。
示例性的，所述多个导电连接图形74呈阵列分布。
示例性的，所述多个导电连接图形74的结构完全相同。
示例性的，所述多个导电连接图形74中，至少部分导电连接图形74形状不同。
示例性的，所述显示基板包括显示区域和包围所述显示区域的周边区域。所述显示区域被划分为多个显示子区域，所述多个显示子区域与所述多个导 电连接图形74一一对应，所述导电连接图形74位于对应的显示子区域内。
示例性的，所述第一方向包括纵向，所述第二方向包括横向。
示例性的，所述显示基板包括多条栅线和多条数据线D1，所述栅线包括沿所述第二方向延伸的至少部分，所述数据线D1包括沿所述第一方向延伸的至少部分。
示例性的，所述显示基板包括多个子像素，所述子像素包括子像素驱动电路。所述多个子像素包括的多个子像素驱动电路划分为沿第二方向排列的多列子像素驱动电路列。所述第二导电层包括沿第二方向排列的多个第三导电图形72。所述多个第三导电图形72与所述多列子像素驱动电路列一一对应。
示例性的，所述第三导电图形72的至少部分布局在对应的子像素驱动电路列所在的布局区内。
示例性的，每个所述第三导电图形72对应至少一个导电连接图形74，所述第三导电图形72与对应的所述导电连接图形74耦接。
示例性的，每个所述第三导电图形72对应多个导电连接图形74，所述第三导电图形72分别与对应的多个导电连接图形74耦接。示例性的，所述第三导电图形72分别与对应的多个导电连接图形74通过过孔耦接。示例性的，该多个导电连接图形74沿所述第一方向间隔排列。
示例性的，相邻的所述第三导电图形72之间通过至少一个所述导电连接图形74电连接。
示例性的，相邻的所述第三导电图形72之间通过多个所述导电连接图形74电连接。该多个所述导电连接图形74沿所述第一方向间隔排列。
上述实施例提供的显示基板中，通过设置所述第二导电层包括沿第二方向排列的多个第三导电图形72，所述第三导电图形72包括多个第二镂空区721；所述第三导电图形72与对应的所述导电连接图形74耦接；使得所述第二导电层形成为网格状结构，从而有效降低了所述信号线膜层传输信号时产生的压降。在将所述显示基板应用于显示产品时，保证了显示产品在高亮度显示模式下显示的均一性。而且，将所述第一导电层形成为网格状结构，有助于高亮度显示模式下显示产品的散热。
在一些实施例中，设置所述第一镂空区703和所述第二镂空区721至少部分交叠。
上述设置方式有利于提升所述显示基板的透过率。
请参阅图32至图38，在一些实施例中，所述第三导电图形72包括多个第三部分722和多个第四部分723，所述第三部分722和所述第四部分723沿所述第一方向交替设置；
所述第三部分722在垂直于所述第一方向上的宽度，小于所述第四部分723在垂直于所述第一方向上相距最远的两个边界之间的距离；所述第四部分723包括所述第二镂空区721。
示例性的，所述第三部分722和所述第四部分723形成为一体结构。
示例性的，所述第四部分723包括至少部分沿所述第一方向延伸的条状图形。
示例性的，所述第三部分722包括块状图形。
示例性的，所述第三部分722在所述基底60上的正投影与所述第一导电层在所述基底60上的正投影不交叠。
示例性的，所述第三部分722在所述基底60上的正投影与所述第一导电层在所述基底60上的正投影至少部分交叠。
示例性的，所述第四部分723在所述基底60上的正投影与所述第二导电层在所述基底60上的正投影至少部分交叠。
示例性的，所述第三部分722在所述基底60上的正投影与对应的导电连接图形74在所述基底60上的正投影具有交叠区，在该交叠区，所述第三部分722与对应的所述导电连接图形74耦接。
示例性的，所述第四部分723在所述基底60上的正投影与对应的导电连接图形74在所述基底60上的正投影具有交叠区，在该交叠区，所述第四部分723与对应的所述导电连接图形74耦接。
示例性的，所述第三部分722在垂直于所述第一方向上的宽度，小于所述第四部分723在垂直于所述第一方向上相距最远的两个边界之间的最小距离。
示例性的，所述第三部分722在垂直于所述第一方向上的宽度，小于所 述第四部分723在垂直于所述第一方向上相距最远的两个边界之间的最大距离。
上述实施例提供的显示基板中，通过设置所述第三导电图形72包括多个第三部分722和多个第四部分723，所述第三部分722和所述第四部分723沿所述第一方向交替设置；以及设置所述第三部分722在垂直于所述第一方向上的宽度，小于所述第四部分723在垂直于所述第一方向上相距最远的两个边界之间的距离；使得所述第二导电层在避免与周边导电结构发生短路的情况下，有效利用了有限的布局空间，更好的实现了第二导电层的网格化，很好的降低了第二导电层传输信号时产生的压降。
上述实施例提供的显示基板中，通过设置所述第三部分722在垂直于所述第一方向上的宽度，小于所述第四部分723在垂直于所述第一方向上相距最远的两个边界之间的距离；所述第四部分723包括所述第二镂空区721；不仅能够形成较大面积的镂空区域，还能够有效降低所述镂空区的形成的难度。
如图34所示，在一些实施例中，所述第二导电层还包括多个第四导电图形73，相邻的所述第三导电图形72之间通过至少一个所述第四导电图形73耦接。
示例性的，所述第四导电图形73与所述第三导电图形72之间形成为一体结构。
示例性的，所述第四导电图形73包括沿所述第二方向延伸的条状图形。
示例性的，相邻的所述第三导电图形72之间通过多个所述第四导电图形73耦接，该多个所述第四导电图形73沿所述第一方向间隔排列。
示例性的，所述第四导电图形73与所述导电连接图形74沿所述第一方向交替设置。
示例性的，所述第四导电图形73在所述基底60上的正投影与所述导电连接图形74在所述基底60上的正投影至少部分交叠。
示例性的，所述第四导电图形73在所述基底60上的正投影与所述导电连接图形74在所述基底60上的正投影不交叠。
示例性的，所述第四导电图形73在所述基底60上的正投影与所述第二 导电图形71在所述基底60上的正投影至少部分交叠。
示例性的，所述第四导电图形73在所述基底60上的正投影与所述第一导电图形70在所述基底60上的正投影不交叠。
上述实施例提供的显示基板中，通过设置所述第二导电层还包括多个第四导电图形73，相邻的所述第三导电图形72之间通过至少一个所述第四导电图形73耦接；进一步扩大了所述第二导电层的网格脉络。有效降低了所述信号线膜层传输信号时产生的压降。在将所述显示基板应用于显示产品时，保证了显示产品在高亮度显示模式下显示的均一性。而且，将所述信号线膜层形成为多层网络层叠结构，有助于高亮度显示模式下显示产品的散热。
请参阅图32至图36，在一些实施例中，所述导电连接图形74包括主体部741，所述主体部741分别与对应的所述第一导电图形70和所述第三导电图形72耦接。
示例性的，所述主体部741包括块状图形。
示例性的，所述主体部741在所述基底60上的正投影，与所述第一导电图形70在所述基底60上的正投影至少部分交叠。所述主体部741在所述基底60上的正投影，与所述第三导电图形72在所述基底60上的正投影至少部分交叠。
示例性的，所述主体部741通过过孔分别与对应的所述第一导电图形70和所述第三导电图形72耦接。
如图37和图38所示，在一些实施例中，所述导电连接图形74还包括由所述主体部741延伸出的至少一个第一延伸部742。
示例性的，所述主体部741与所述第一延伸部742形成为一体结构。
示例性的，所述第一延伸部742包括沿所述第一方向延伸的至少部分。
示例性的，所述导电连接图形74包括四个第一延伸部742。
上述实施例提供的显示基板中，通过设置所述导电连接图形74还包括由所述主体部741延伸出的至少一个第一延伸部742，使得所述导电连接图形74具有多个支线脉络，有助于所述导电连接图形74散热。
如图54所示，在一些实施例中，所述导电连接图形74还包括第一延伸部742，所述第一延伸部742采用氧化物有源层(如IGZO膜层)制作。可以 通过导体化工艺使氧化物有源层形成为导体。采用导体化的氧化物有源层形成的第一延伸部的两端可以通过过孔分别与主体部(采用第一源漏金属层制作)和第三导电图形72(采用第二源漏金属层制作)电连接，实现对正电源信号的传输。
如图51和图54所示，示例性的，所述导电连接图形74还包括连接部744，第一延伸部742通过过孔Via与连接部744耦接。
示例性的，连接部744与主体部741同层同材料设置。
上述采用导体化的氧化物有源层形成第一延伸部，能够很好的避开第一导电部81和第七导电部87，有利于提升显示基板的良率。
如图37和图38所示，在一些实施例中，所述第一延伸部742在所述基底60上的正投影与所述第二导电层在所述基底60上的正投影至少部分交叠。
示例性的，所述第一延伸部742在所述基底60上的正投影，位于所述第二导电层在所述基底60上的正投影的内部。
示例性的，所述第一延伸部742在所述基底60上的正投影，与所述第二导电图形71在所述基底60上的正投影不交叠。
示例性的，部分所述第一延伸部742在所述基底60上的正投影与所述第一导电图形70在所述基底60上的正投影至少部分交叠。
上述实施例提供的显示基板中，通过设置所述第一延伸部742在所述基底60上的正投影与所述第二导电层在所述基底60上的正投影至少部分交叠，有效降低了所述第一延伸部742的布局难度。
如图37和图38所示，在一些实施例中，所述第一延伸部742通过过孔与所述第二导电层耦接。
示例性的，所述第一延伸部742在所述基底60上的正投影，与所述第二导电层在所述基底60上的正投影具有交叠区域，在该交叠区域，所述第一延伸部742与所述第二导电层通过过孔耦接。
上述设置所述第一延伸部742通过过孔与所述第二导电层耦接，增加了所述第二导电层在过孔处的面积，从而有效降低了信号线膜层的压降。
如图35和图36所示，在一些实施例中，所述显示基板还包括：
遮光层LS，所述遮光层LS形成为网格状结构，所述遮光层LS与所述信 号线膜层耦接。
示例性的，所述遮光层位于所述子像素驱动电路与所述基底60之间。所述子像素驱动电路包括驱动晶体管(如第三晶体管T3)，所述遮光层在所述基底60上的正投影，与所述驱动晶体管的沟道部分在所述基底60上的正投影至少部分交叠。这种设置方式使得所述遮光层能够阻挡光线从所述基底60侧射向所述沟道部分，保证所述驱动晶体管的特性稳定。
通过设置所述遮光层与所述信号线膜层耦接，使得所述遮光层具有稳定的电位，这样所述遮光层能够正好的屏蔽周边电荷对所述沟道部分的影响，保证所述驱动晶体管的特性稳定。
通过设置所述遮光层与所述信号线膜层耦接，相当于在另外一个空间层级上进一步扩展了所述信号线膜层的网格状结构，有效降低了所述信号线膜层传输信号时产生的压降。在将所述显示基板应用于显示产品时，保证了显示产品在高亮度显示模式下显示的均一性。而且，将所述信号线膜层形成为多层网络层叠结构，有助于高亮度显示模式下显示产品的散热。
在一些实施例中，所述显示基板还包括周边信号线，所述周边信号线位于所述显示基板的周边区域，所述周边信号线与所述信号线膜层耦接；
所述遮光层包括位于所述周边区域的周边部分，所述周边部分与所述周边信号线耦接。
示例性的，所述显示基板还包括驱动芯片，所述周边信号线与所述驱动芯片耦接，所述周边信号线还与所述信号线膜层耦接，所述周边信号线用于将所述驱动芯片提供的信号传输至所述信号线膜层。
示例性的，所述周边信号线在所述基底60上的正投影，与所述遮光层的周边部分在所述基底60上的正投影具有交叠区，在该交叠区，所述周边信号线与所述遮光层的周边部分通过过孔耦接。所述遮光层LS通过周边信号线在周边区域与所述信号线膜层耦接。
在一些实施例中，设置所述第一导电层采用第二栅金属层制作，所述第二导电层采用第二源漏金属层制作，所述导电连接层采用第一源漏金属层制作。
如图52所示，示例性的，所述显示基板包括沿远离所述基底60的方向 层叠设置于所述基底60(如聚酰亚胺基底)上的：第一缓冲层Buf，遮光层LS，隔离层Bar，poly有源层POL，第一栅极绝缘层GI1，第一栅金属层Gate1，第二栅极绝缘层GI2，第二栅金属层Gate2，第一层间绝缘层ILD，第二缓冲层，氧化物有源层(如IGZO)，第三栅极绝缘层，第三栅金属层，第二层间绝缘层，第一源漏金属层SD1，钝化层PVX，第一平坦层PLN1，第二源漏金属层SD2，第二平坦层PLN2，阳极层50，像素界定层PDL，隔垫物层PS，发光功能层，阴极层和封装层。
上述实施例提供的显示基板中，通过设置所述第一导电层采用第二栅金属层制作，所述第二导电层采用第二源漏金属层制作，所述导电连接层采用第一源漏金属层制作，能够实现利用显示基板中现有的膜层实现制作所述信号线膜层，不需要增加额外的构图工艺，从而有效简化了显示基板的制作流程，降低显示基板的制作成本。
上述实施例提供的显示基板中，设置所述第一导电层采用第二栅金属层制作，所述第二导电层采用第二源漏金属层制作，所述导电连接层采用第一源漏金属层制作，所述导电连接层作为桥梁，通过贯穿钝化层和第一平坦层的过孔与所述第二导电层耦接，通过贯穿第一层间绝缘层，第二缓冲层，第三栅极绝缘层和第二层间绝缘层的过孔与所述第一导电层耦接。
示例性的，所述显示基板经历13mask工艺，工艺流程顺序包括：
选用刚性或柔性基底；
采用SiOx和SiNx等材料在基底上形成缓冲层；
通过1mask工艺，采用Mo金属材料，形成遮光层LS；
通过2mask工艺，采用P-Si材料，形成poly有源层；
采用SiO x材料，形成第一栅极绝缘层GI1；
通过3mask工艺，采用Mo金属材料，形成第一栅金属层Gate1，
采用SiOx和SiNx等材料形成第二栅极绝缘层GI2；
通过4mask工艺，采用Mo金属材料，形成第二栅金属层Gate2；
通过5mask工艺，采用SiOx和SiNx等材料形成层间绝缘层ILD；
通过6mask工艺，形成第一源漏金属层SD1与遮光层LS之间的过孔；
通过7mask工艺，形成Ti-Al-Ti层叠结构的第一源漏金属层SD1；
通过8mask工艺，采用SiOx或SiNx形成钝化层PVX；
通过9mask工艺，采用有机材料形成第一平坦层PLN1；
通过10mask工艺，形成Ti-Al-Ti层叠结构的第二源漏金属层SD2；
通过11mask工艺，采用有机材料形成第二平坦层PLN2；
通过12mask工艺，采用氧化铟锡形成阳极层50；
通过13mask工艺，采用有机材料形成像素界定层PDL和隔垫物层PS。
如图39至图53所示，在一些实施例中，所述导电连接图形74包括主体部741和由所述主体部741延伸出的第二延伸部743，所述主体部741包括沿第二方向延伸的至少部分，所述第二延伸部743包括沿第一方向延伸的至少部分，所述第一方向与所述第二方向相交；
所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管和第五晶体管T5，所述第五晶体管T5第一极与对应的所述第二延伸部743耦接，所述第五晶体管T5的第二极与所述驱动晶体管的第一极耦接。
示例性的，所述主体部741与所述第二延伸部743形成为一体结构。
示例性的，所述第二延伸部743包括沿所述第一方向延伸的条形结构。
示例性的，所述显示基板还包括多条发光控制线E1，所述发光控制线E1包括沿所述第二方向延伸的至少部分。
示例性的，所述显示基板中的多个子像素驱动电路划分为多行子像素驱动电路，所述多行子像素驱动电路与所述多条发光控制线E1一一对应。
示例性的，每行所述子像素驱动电路包括的各第五晶体管T5的栅极，分别与对应的发光控制线E1耦接。所述第五晶体管T5的第一极与对应的第二延伸部743耦接，所述第五晶体管T5的第二极与驱动晶体管的第一极耦接。
上述将所述第五晶体管T5的第一极与对应的第二延伸部743耦接，能够在降低显示基板布局难度的同时，实现将所述第五晶体管T5的第一极接入电源信号，
如图39至图53所示，在一些实施例中，所述多个子像素包括的多个子像素驱动电路划分为多行子像素驱动电路，每行子像素驱动电路均包括沿所述第二方向排列的多个所述子像素驱动电路；每行子像素驱动电路包括的多 个子像素驱动电路划分为多个子像素驱动电路组，每个子像素驱动电路组包括相邻的两个子像素驱动电路；
所述子像素驱动电路组中包括的两个第五晶体管T5的第一极与对应的同一个所述导电连接图形74的第二延伸部743耦接。
示例性的，所述显示基板中包括的多个导电连接图形74划分为多行导电连接图形74，每行导电连接图形74均包括沿所述第二方向排列的多个导电连接图形74，所述多行导电连接图形74与所述多行子像素驱动电路一一对应。
示例性的，所述显示基板中包括的多个导电连接图形74划分为多列导电连接图形74列，每列导电连接图形74列均包括沿所述第一方向排列的多个导电连接图形74，所述导电连接图形74列与所述第三导电图形72交替布局。
示例性的，每行子像素驱动电路包括的多个子像素驱动电路划分为多个子像素驱动电路组，每个子像素驱动电路组包括相邻的两个子像素驱动电路，每个子像素驱动电路仅属于一个子像素驱动电路组。
示例性的，显示基板中的所述多个子像素驱动电路组与多个导电连接图形74一一对应。
上述设置所述子像素驱动电路组中包括的两个第五晶体管T5的第一极与对应的同一个所述导电连接图形74的第二延伸部743耦接，有效降低了显示基板的布局难度。
如图39至图53所示，在一些实施例中，所述子像素驱动电路还包括第一晶体管T1和第二晶体管T2；所述第一晶体管T1的第二极和所述第二晶体管T2的第二极分别通过第一导电部81与所述驱动晶体管的栅极(即所述第三晶体管T3的栅极T3-g)耦接；所述主体部741位于对应的所述子像素驱动电路组包括的两个第一导电部81之间。
示例性的，所述显示基板还包括多条第二扫描线S2和多条复位线R1，所述第二扫描线S2的至少部分和所述复位线R1的至少部分均沿所述第二方向延伸。
示例性的，所述显示基板中的多行子像素驱动电路与所述多条第二扫描线S2一一对应。所述显示基板中的多行子像素驱动电路与所述多条复位线 R1一一对应。
示例性的，每行子像素驱动电路包括的各第一晶体管T1的栅极分别与对应的所述第二扫描线S2耦接，每行子像素驱动电路包括的各第二晶体管T2的栅极分别与对应的复位线R1耦接。
示例性的，每个子像素驱动电路中包括一个第一导电部81。
上述设置所述主体部741位于对应的所述子像素驱动电路组包括的两个第一导电部81之间，不仅能够降低显示基板的布局难度，还有利于子像素驱动电路的工作稳定性。
如图39至图53所示，在一些实施例中，设置所述主体部741包括对称图形，所述对称图形的对称轴沿所述第一方向延伸，所述对称轴位于该主体部741对应的子像素驱动电路组中包括的两个子像素驱动电路之间。
示例性的，所述第二延伸部743也关于所述对称轴对称。
上述设置方式不仅能够降低显示基板的布局难度，还有利于子像素驱动电路的工作稳定性。
如图39至图53所示，在一些实施例中，设置相邻所述第三导电图形72之间通过至少一个导电连接图形74耦接。
在一些实施例中，至少部分导电连接图形74分别与相邻的两个所述第三导电图形72包括的第四部分723耦接。
示例性的，相邻所述第三导电图形72之间通过多个导电连接图形74耦接。
上述设置方式降低了显示基板的布局难度，优化了信号线膜层的网格结构，有利于降低信号线膜层的压降，提升信号线膜层的散热性能。
如图39至图53所示，在一些实施例中，所述显示基板还包括多条复位线R1，多条第一扫描线S1和多条第二扫描线S2，所述复位线R1的至少部分，所述第一扫描线S1的至少部分和所述第二扫描线S2的至少部分均沿第二方向延伸；
设置所述第三部分722在所述基底60上的正投影，与对应的所述复位线R1在所述基底60上的正投影部分交叠，与对应的所述第一扫描线S1在所述基底60上的正投影部分交叠，与对应的所述第二扫描线S2在所述基底60上 的正投影部分交叠。
示例性的，所述显示基板中的多行子像素驱动电路与所述多条第一扫描线S1一一对应。
示例性的，所述显示基板中包括的全部所述第三部分722划分为多行第三部分722，每行第三部分722包括沿所述第二方向排列的多个第三部分722。
示例性的，所述多行第三部分722与所述多条复位线R1一一对应；所述多行第三部分722与所述多条第一扫描线S1一一对应；所述多行第三部分722与所述多条第二扫描线S2一一对应。
上述设置方式降低了显示基板的布局难度，优化了信号线膜层的网格结构，有利于降低信号线膜层的压降，提升信号线膜层的散热性能。
如图39至图53所示，在一些实施例中，所述显示基板还包括多条发光控制线E1，多条第三扫描线S3，第一初始化信号传输层Vinit1，第二初始化信号传输层Vinit2和第三初始化信号传输层Vinit3；
所述第四部分723在所述基底60上的正投影，与对应的所述发光控制线E1在所述基底60上的正投影部分交叠，与对应的所述第三扫描线S3在所述基底60上的正投影部分交叠，与第一初始化信号传输层Vinit1在所述基底60上的正投影部分交叠，与第二初始化信号传输层Vinit2在所述基底60上的正投影部分交叠，与第三初始化信号传输层Vinit3在所述基底60上的正投影部分交叠。
示例性的，所述显示基板中的多行子像素驱动电路与所述多条第三扫描线S3一一对应。
示例性的，所述第一初始化信号传输层Vinit1，第二初始化信号传输层Vinit2和第三初始化信号传输层Vinit3均包括第一传输部，所述第一传输部包括沿所述第二方向延伸的至少部分。
示例性的，所述显示基板中包括的全部所述第四部分723划分为多行第四部分723，每行第四部分723包括沿所述第二方向排列的多个第四部分723。多行第四部分723与所述显示基板中的多行子像素驱动电路一一对应。
示例性的，所述多行第四部分723与所述多条第三扫描线S3一一对应。所述多行第四部分723与所述第一初始化信号传输层Vinit1包括的多个第一 传输部一一对应。所述多行第四部分723与所述第二初始化信号传输层Vinit2包括的多个第一传输部一一对应。所述多行第四部分723与所述第三初始化信号传输层Vinit3包括的多个第一传输部一一对应。
上述设置方式降低了显示基板的布局难度，优化了信号线膜层的网格结构，有利于降低信号线膜层的压降，提升信号线膜层的散热性能。
如图39至图53所示，在一些实施例中，所述显示基板还包括多条数据线D1，所述数据线D1包括沿所述第一方向延伸的至少部分；
所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管，第四晶体管T4和第五晶体管T5，所述第四晶体管T4分别与所述第一晶体管T1的第一极和对应的数据线D1耦接，所述第五晶体管T5分别与所述驱动晶体管的第一极和对应的导电连接图形74耦接；
所述第四晶体管T4包括第四有源层34，所述第五晶体管T5包括第五有源层35，所述第四部分723在所述基底60上的正投影，与所述第四有源层34在所述基底60上的正投影不交叠，与所述第五有源层35在所述基底60上的正投影不交叠。
示例性的，所述显示基板包括的多个子像素驱动电路划分为多列子像素驱动电路，所述多列子像素驱动电路与所述多条数据线D1一一对应，每列子像素驱动电路中的各第四晶体管T4的第一极分别与对应的数据线D1耦接。
示例性的，所述显示基板包括多条第一扫描线S1，每行子像素驱动电路中的各第四晶体管T4的栅极分别与对应的第一扫描线S1耦接。
示例性的，所述第四晶体管T4包括第四有源层34，所述第四有源层34能够形成所述第四晶体管T4的沟道区。
示例性的，所述第五晶体管T5包括第五有源层35，所述第五有源层35能够形成所述第五晶体管T5的沟道区。
上述设置所述第四部分723在所述基底60上的正投影，与所述第四有源层34在所述基底60上的正投影不交叠，与所述第五有源层35在所述基底60上的正投影不交叠；降低了显示基板的布局难度，优化了信号线膜层的网格结构，有利于降低信号线膜层的压降，提升信号线膜层的散热性能。
如图39至图53所示，在一些实施例中，所述显示基板还包括第二初始化信号传输层Vinit2；
所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管，第六晶体管T6，第七晶体管T7和发光元件O1，所述第六晶体管T6分别与所述驱动晶体管的第二极和所述发光元件O1耦接，所述第七晶体管T7分别与所述发光元件O1和所述第二初始化信号传输层Vinit2耦接；
所述第六晶体管T6包括第六有源层36，所述第七晶体管T7包括第七有源层37，所述第四部分723在所述基底60上的正投影，包围所述第七有源层37在所述基底60上的正投影的至少部分，还包围所述第六有源层36在所述基底60上的正投影。
示例性的，每行子像素驱动电路中的各第六晶体管T6的栅极分别与对应的发光控制线E1耦接。
示例性的，每行子像素驱动电路中的各第七晶体管T7的栅极分别与对应的第三扫描线S3耦接。
上述设置所述第四部分723在所述基底60上的正投影，包围所述第七有源层37在所述基底60上的正投影的至少部分，还包围所述第六有源层36在所述基底60上的正投影；降低了显示基板的布局难度，优化了信号线膜层的网格结构，有利于降低信号线膜层的压降，提升信号线膜层的散热性能。
如图39至图53所示，在一些实施例中，设置所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管，所述驱动晶体管的栅极在所述基底60上的正投影，与所述第四部分723在所述基底60上的正投影部分交叠。
上述设置方式降低了显示基板的布局难度，优化了信号线膜层的网格结构，有利于降低信号线膜层的压降，提升信号线膜层的散热性能。
如图39至图53所示，在一些实施例中，所述显示基板还包括第三初始化信号传输层Vinit3；
所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管和第八晶体管T8，所述第八晶体管T8的 第一极与所述第三初始化信号传输层Vinit3耦接，所述第八晶体管T8的第二极与所述驱动晶体管的第一极或第二极耦接；所述第八晶体管T8包括第八有源层38，所述第八有源层38在所述基底60上的正投影与所述第四部分723在所述基底60上的正投影至少部分交叠。
示例性的，所述第三初始化信号传输层Vinit3传输的第三初始化信号可以为高电平信号，例如：可以是正电源信号，或者为正电源信号电压值的0.5到1.5倍。
示例性的，当所述第三初始化信号为正电源信号时，可以在显示基板的周边区域，将所述第三初始化信号传输层Vinit3与信号线膜层耦接；也可以在显示区域内，在所述第三初始化信号传输层Vinit3与所述第二导电层交叠的区域，通过过孔将所述第三初始化信号传输层Vinit3与所述第二导电层耦接。
如图53所示，在显示区域内，在所述第三初始化信号传输层Vinit3与所述第二导电层交叠的区域，通过过孔90将所述第三初始化信号传输层Vinit3与所述第二导电层耦接，但不仅限于此。
示例性的，每行子像素驱动电路中的各第八晶体管T8的栅极分别与对应的所述第三扫描线S3耦接。
示例性的，每行子像素驱动电路中的各第八晶体管T8的第一极分别与所述第三初始化信号传输层Vinit3中对应的第一传输部耦接。
上述设置所述第八有源层38在所述基底60上的正投影与所述第四部分723在所述基底60上的正投影至少部分交叠，降低了显示基板的布局难度，优化了信号线膜层的网格结构，有利于降低信号线膜层的压降，提升信号线膜层的散热性能。
如图39至图53所示，在一些实施例中，所述显示基板还包括多条数据线D1，所述数据线D1包括沿所述第一方向延伸的至少部分；相邻的所述第三导电图形72之间具有两条数据线D1。
示例性的，位于相邻的所述第三导电图形72之间的两条数据线D1关于所述对称轴对称设置。
如图39至图53所示，在一些实施例中，设置所述显示基板还包括多个 子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管和存储电容，所述驱动晶体管的栅极复用为所述存储电容的第一基板，所述第二部分702复用为所述存储电容的第二极板。
上述设置方式降低了显示基板的布局难度，优化了信号线膜层的网格结构，有利于降低信号线膜层的压降，提升信号线膜层的散热性能。
本公开实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
上述实施例提供的显示基板中，设置信号线膜层包括层叠设置的第一导电层，导电连接层和第二导电层。这种设置方式使得所述信号线膜层形成为多层网络层叠结构，有效降低了所述信号线膜层传输信号时产生的压降。在将所述显示基板应用于显示产品时，保证了显示产品在高亮度显示模式下显示的均一性。而且，将所述信号线膜层形成为多层网络层叠结构，有助于高亮度显示模式下显示产品的散热。
本公开实施例提供的显示装置包括上述显示基板，同样具有上述有益效果，此处不再赘述。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。
随着屏幕尺寸越来越大，刷新频率越来越高，面板面临的loading(负载)越来越大，充电时间不足等问题越来越严峻。因此，降低loading，减小充电时间是亟待解决的问题。
请参阅图2，图3，图5，图6和图8，本公开实施例提供了一种显示基板，包括：基底和设置于所述基底上的多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路在所述基底上的正投影沿第二方向具有最大的第一宽度；所述显示基板还包括：设置于所述基底上的初始化信号传输层(如：第一初始化信号传输层Vinit1，第二初始化信号传输层Vinit2和第三初始化信号传输层Vinit3)；所述初始化信号传输层包括多个第一传输部20和多个第二传输部21；所述多个第一传输部20沿第一方向排列，所述第一传输部20包括沿第二方向延伸的至少部分，所述第二方向与所述第一方向相交；所述第二传输部21包括沿所述第一方向延伸的至少部分，相邻的所述 第一传输部20之间通过至少一个所述第二传输部21耦接；
所述多个第一传输部20中包括目标传输部201，所述目标传输部201包括沿所述第二方向延伸的至少部分，位于所述目标传输部201和其相邻的上一个第一传输部20之间的所述第二传输部21，与位于所述目标传输部201和其相邻的下一个第一传输部20之间的所述第二传输部21在所述第二方向上错开第一距离，所述第一距离大于或等于所述第一宽度。
示例性的，所述第一距离等于所述第一宽度；或者所述第一距离是所述第一宽度的整数倍。
示例性的，沿所述第二方向错开的第二传输部21接入不同列的子像素驱动电路中。
需要说明，图3中较粗的线条为目标传输部201，较细的线条为非目标传输部202。图2，图5，图6和图8中还示意了扇出区F-O，栅极驱动电路GOA，负电源线VSS。
值得注意，图1，图4和图7中，复位线R1，第一扫描线S1，第二扫描线S2，第三扫描线S3和发光控制线E1传输的信号的时序可以根据实际需要设置。示例性的，在不包括第八晶体管T8的情况下，可以设置第一扫描线S1，第二扫描线S2和第三扫描线S3传输的信号的时序相同，但不仅限于此。
值得注意，本公开中的目标传输部201和非目标传输部202均用于传输初始化信号，不涉及作为或者不作为传输目标，仅是根据其耦接的第二传输部21的布局方式不同，定义的不同名称。
示例性的，所述初始化信号传输层用于传输初始化信号。
示例性的，所述显示基板包括显示区域AA和包围所述显示区域AA的周边区域40，所述第一传输部20能够从显示区域AA延伸至周边区域40，并能够与周边区域40相应的信号线耦接，接收相应的初始化信号。
示例性的，所述显示基板包括多个子像素，所述多个子像素包括多个子像素驱动电路，所述多个子像素驱动电路呈阵列分布，能够划分为沿第一方向排列的多行子像素驱动电路行，每行子像素驱动电路行均包括沿所述第二方向排列的多个子像素驱动电路。
示例性的，所述多个子像素的排布方式包括：RGBG，GGRB等。
图29a为本公开实施例的一种显示基板的平面结构示意图。如图29a所示，显示基板可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括一个出射第一颜色光线的第一颜色子像素P1、一个出射第二颜色光线的第二颜色子像素P2和两个出射第三颜色光线的第三颜色子像素P3，四个子像素可以均包括子像素驱动电路和发光元件，每个子像素中的子像素驱动电路分别与扫描线、数据线和发光控制线连接，子像素驱动电路被配置为在扫描线和发光控制线的控制下，接收数据线传输的数据电压，向所述发光元件输出相应的电流。每个子像素中的发光元件分别与所在子像素的子像素驱动电路连接，发光元件被配置为响应所在子像素的子像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，第一颜色子像素P1可以是出射红色光线的红色子像素(R)，该子像素P1的子像素驱动电路与出射红色光线的发光元件的第一电极(即阳极)电连接，第二颜色子像素P2可以是出射蓝色光线的蓝色子像素(B)，该子像素P2的子像素驱动电路与出射蓝色光线的发光元件的第一电极电连接，第三子像素P3可以是出射绿色光线的绿色子像素(G)，该子像素P3的子像素驱动电路与出射绿色光线的发光元件的第一电极电连接。在示例性实施方式中，子像素的第一电极的主体形状可以是矩形状、菱形、五边形或六边形。四个子像素的第一电极可以采用正方形(Square)方式排列，形成GGRB像素排布，如图29a所示；也可以采用钻石(Diamond)方式排列，形成RGBG像素排布，如图29b所示。在示例性实施方式中，四个子像素可以采用水平并列或竖直并列等方式排列，在示例性实施方式中，像素单元可以包括三个子像素，三个子像素的第一电极可以采用水平并列、竖直并列或品字等方式排列，本公开在此不做限定。
示例性的，所述多行子像素驱动电路行与所述多个第一传输部20一一对应，每行子像素驱动电路行中的各子像素驱动电路分别与对应的所述第一传输部20耦接。
示例性的，所述第一传输部20包括沿第二方向延伸的部分，还包括沿第一方向延伸的部分。
示例性的，所述第一传输部20包括沿第二方向延伸的部分，包括沿第一方向延伸的部分，还包括沿第三方向延伸的部分，所述第三方向与所述第一方向和所述第二方向均相交。
示例性的，相邻的所述第一传输部20之间通过多个所述第二传输部21耦接。该多个所述第二传输部21的数量，小于或等于一行子像素驱动电路行包括的子像素驱动电路的数量。
示例性的，部分所述第二传输部21能够从显示区域AA延伸至周边区域40。示例性的，该部分所述第二传输部21也能够与周边区域40相应的信号线耦接，接收相应的初始化信号。
示例性的，所述第一传输部20和所述第二传输部21同层设置或者异层设置。
示例性的，所述多个第一传输部20中包括至少一个目标传输部201，位于所述目标传输部201和其相邻的上一个第一传输部20之间的所述第二传输部21，与位于所述目标传输部201和其相邻的下一个第一传输部20之间的所述第二传输部21在所述第二方向上错开。
示例性的，上述错开的距离大于或等于一个子像素驱动电路在基底上的正投影在所述第二方向上的最大宽度。
示例性的，所述第一方向包括纵向，所述第二方向包括横向。
示例性的，所述显示基板包括多条栅线和多条数据线，所述栅线包括沿所述第二方向延伸的至少部分，所述数据线包括沿所述第一方向延伸的至少部分。
根据上述显示基板的具体结构可知，本公开实施例提供的显示基板中，设置所述初始化信号传输层包括多个第一传输部20和多个第二传输部21；所述第一传输部20包括沿第二方向延伸的至少部分，所述第二传输部21包括沿所述第一方向延伸的至少部分，相邻的所述第一传输部20之间通过至少一个所述第二传输部21耦接。上述设置方式使得所述初始化信号传输层形成为网格状，这种网格状的初始化信号传输层，相比于常规的仅包括横向部的初始化信号传输层，能够降低初始化信号loading约20％，使得初始化信号充电更快，为对应节点的复位效果更好。这种有益效果对于大屏幕高频率的 面板而言效果更显著。
更详细地说，如图9所示，是对初始化信号传输层采用网状设计进行的仿真。在复位端输入的复位信号处于有效的低电平期间，初始化信号传输层传输的初始化信号能够充分完成写入，实现对N1节点的复位。
如图10所示，采用网格状初始化信号传输层时的复位速度，快于采用仅包括横向部的初始化信号传输层时的复位速度。采用仅包括横向部的初始化信号传输层时，横向部边缘能够实现的复位速度，快于横向部中部能够实现的复位速度。
本公开实施例提供的显示基板中，设置所述多个第一传输部20中包括目标传输部201，位于所述目标传输部201和其相邻的上一个第一传输部20之间的所述第二传输部21，与位于所述目标传输部201和其相邻的下一个第一传输部20之间的所述第二传输部21在所述第二方向上错开。这种设置方式有利于加大沿第一方向相邻的第二传输部21之间的间距，降低所述第二传输部21的布局密度，克服布局空间不足的问题。
如图5和图6所示，在一些实施例中，设置所述显示基板包括第一初始化信号传输层Vinit1和第二初始化信号传输层Vinit2；
所述初始化信号传输层为所述第一初始化信号传输层Vinit1或所述第二初始化信号传输层Vinit2；或者，
所述显示基板包括至少两个初始化信号传输层，所述至少两个初始化信号传输层中的第一个为所述第一初始化信号传输层Vinit1，所述至少两个初始化信号传输层中的第二个为所述第二初始化信号传输层Vinit2。
示例性的，所述第一初始化信号传输层Vinit1用于传输第一初始化信号，所述第二初始化信号传输层Vinit2用于传输第二初始化信号。
示例性的，所述初始化信号传输层为所述第一初始化信号传输层Vinit1或所述第二初始化信号传输层Vinit2，使得所述第一初始化信号传输层Vinit1或所述第二初始化信号传输层Vinit2包括所述第一传输部20和所述第二传输部21，使所述第一初始化信号传输层Vinit1或所述第二初始化信号传输层Vinit2形成为网格状。
示例性的，所述显示基板包括至少两个初始化信号传输层，所述至少两 个初始化信号传输层中的第一个为所述第一初始化信号传输层Vinit1，所述至少两个初始化信号传输层中的第二个为所述第二初始化信号传输层Vinit2，使得所述第一初始化信号传输层Vinit1和所述第二初始化信号传输层Vinit2均包括所述第一传输部20和所述第二传输部21，使所述第一初始化信号传输层Vinit1和所述第二初始化信号传输层Vinit2均形成为网格状。
示例性的，所述第一初始化信号传输层Vinit1与所述第二初始化信号传输层Vinit2相互绝缘。
上述设置方式使得所述第一初始化信号传输层Vinit1和第二初始化信号传输层Vinit2中的至少一个能够形成为网格状结构，有利于降低所述第一初始化信号传输层Vinit1和所述第二初始化信号传输层Vinit2的loading。
如图8所示，在一些实施例中，设置所述显示基板还包括第三初始化信号传输层Vinit3。
示例性的，所述第三初始化信号传输层Vinit3用于传输第三初始化信号。
示例性的，所述第一初始化信号，所述第二初始化信号和所述第三初始化信号各不相同。
示例性的，所述第一初始化信号，所述第二初始化信号和所述第三初始化信号中的至少两个不同。
示例性的，所述第三初始化信号可以是高电平信号。
示例性的，所述第三初始化信号传输层Vinit3仅包括多个所述第一传输部20。这种设置方式使得在布局所述第一初始化信号传输层Vinit1，所述第二初始化信号传输层Vinit2和所述第三初始化信号传输层Vinit3时，能够减小所述第一初始化信号传输层Vinit1，所述第二初始化信号传输层Vinit2和所述第三初始化信号传输层Vinit3整体占用的布局空间，降低所述第一初始化信号传输层Vinit1，所述第二初始化信号传输层Vinit2和所述第三初始化信号传输层Vinit3的布局难度。
在一些实施例中，所述至少两个初始化信号传输层中的第三个为所述第三初始化信号传输层Vinit3。
示例性的，所述显示基板包括两个初始化信号传输层，所述两个初始化 信号传输层中的一个为所述第一初始化信号传输层Vinit1，所述两个初始化信号传输层中的另一个为所述第三初始化信号传输层Vinit3，所述第二初始化信号传输层Vinit2仅包括多个所述第一传输部20。
示例性的，所述显示基板包括两个初始化信号传输层，所述两个初始化信号传输层中的一个为所述第二初始化信号传输层Vinit2，所述两个初始化信号传输层中的另一个为所述第三初始化信号传输层Vinit3，所述第一初始化信号传输层Vinit1仅包括多个所述第一传输部20。
示例性的，所述显示基板包括三个初始化信号传输层，所述三个初始化信号传输层中的第一个为所述第一初始化信号传输层Vinit1，所述三个初始化信号传输层中的第二个为所述第二初始化信号传输层Vinit2，所述三个初始化信号传输层中的第三个为所述第三初始化信号传输层Vinit3。
上述实施例提供的显示基板中，所述第一初始化信号传输线，所述第二初始化信号传输线和所述第三初始化信号传输线中，至少两个初始化信号传输线采用网格状结构，有利于降低所述第一初始化信号传输层Vinit1，所述第二初始化信号传输层Vinit2和/或所述第三初始化信号传输层Vinit3的loading。
如图8所示，在一些实施例中，设置所述显示基板包括第一初始化信号传输层Vinit1，第二初始化信号传输层Vinit2和第三初始化信号传输层Vinit3；所述初始化信号传输层为所述第一初始化信号传输层Vinit1，所述第二初始化信号传输层Vinit2和所述第三初始化信号传输层Vinit3中的一个。
示例性的，所述初始化信号传输层为所述第一初始化信号传输层Vinit1，所述第二初始化信号传输层Vinit2和所述第三初始化信号传输层Vinit3中的一个，所述第一初始化信号传输层Vinit1，所述第二初始化信号传输层Vinit2和所述第三初始化信号传输层Vinit3中未被为的剩余两个均仅包括多个所述第一传输部20。
上述设置方式不仅有利于降低初始化信号传输线的loading，还能够克服布局空间不足的问题，降低布局难度。
如图2和图3所示，在一些实施例中，设置所述多个第一传输部20中包 括非目标传输部202，位于所述非目标传输部202和其相邻的上一个第一传输部20之间的所述第二传输部21，与位于所述非目标传输部202和其相邻的下一个第一传输部20之间的所述第二传输部21沿所述第一方向位于一列。
示例性的，所述多个第一传输部20中包括多个非目标传输部202，所述多个非目标传输部202中包括相邻的至少两个所述非目标传输部202，即该相邻的至少两个所述非目标传输部202之间没有目标传输部201。
示例性的，不错开的第二传输部21沿所述第一方向可以跨越2～3个子像素驱动电路布局区，即不错开的第二传输部21可以接入两个在第一方向上位于同一列的子像素驱动电路，或接入三个位于同一列的子像素驱动电路。
以第二初始化信号传输层Vint2包括第一传输部20和第二传输部21为例，该第二传输部21可以同时电连接两个或三个在第一方向上位于同一列的子像素驱动电路。
示例性的，位于所述非目标传输部202和其相邻的上一个第一传输部20之间的所述第二传输部21，与位于所述非目标传输部202和其相邻的下一个第一传输部20之间的所述第二传输部21形成为一体结构。
示例性的，位于所述非目标传输部202和其相邻的上一个第一传输部20之间的所述第二传输部21，与位于所述非目标传输部202和其相邻的下一个第一传输部20之间的所述第二传输部21在所述第二方向上不错开。上述设置方式能够有效利用有限的布局空间，更好的实现初始化信号线的网格状，更有效的降低初始化信号线的loading。
如图6所示，在一些实施例中，设置所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上错开。
示例性的，所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上错开的距离，大于或等于一个子像素驱动电路在所述第二方向上占用的最大布局空间。
上述设置方式不仅能够降低上述第一初始化信号传输层Vinit1和第二初始化信号传输层Vinit2之间的相互干扰，还能够降低所述第一初始化信号 传输层Vinit1和第二初始化信号传输层Vinit2的布局难度。
在一些实施例中，设置所述第一初始化信号传输层Vinit1中的第二传输部21在基底上的正投影，和所述第二初始化信号传输层Vinit2中的第二传输部21在基底上的正投影至少部分交叠。
上述设置方式能够更好的利用有效的布局空间，使得第一初始化信号传输层Vinit1和第二初始化信号传输层Vinit2更好的实现网格状布局。
在一些实施例中，设置所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上错开；和/或，
所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开；和/或，
所述第二初始化信号传输层Vinit2中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开。
示例性的，所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上错开；所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开；所述第二初始化信号传输层Vinit2中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开。
示例性的，本公开中提到的两个第二传输部21“错开”指：两个第二传输部21各自所处的子像素驱动电路布局区不在同一列。
示例性的，所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上错开；或，所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开；或，所述第二初始化信号传输层Vinit2中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开。
示例性的，所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上错 开；所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开；所述第二初始化信号传输层Vinit2中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上不错开。
示例性的，所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上错开；所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上不错开；所述第二初始化信号传输层Vinit2中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开。
示例性的，所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上不错开；所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开；所述第二初始化信号传输层Vinit2中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开。
示例性的，所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上不错开；所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上不错开；所述第二初始化信号传输层Vinit2中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开。
示例性的，所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上不错开；所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上错开；所述第二初始化信号传输层Vinit2中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上不错开。
示例性的，所述第一初始化信号传输层Vinit1中的第二传输部21，和 所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上错开；所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上不错开；所述第二初始化信号传输层Vinit2中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上不错开。
示例性的，所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第二初始化信号传输层Vinit2中的第二传输部21在所述第二方向上不错开；所述第一初始化信号传输层Vinit1中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上不错开；所述第二初始化信号传输层Vinit2中的第二传输部21，和所述第三初始化信号传输层Vinit3中的第二传输部21在所述第二方向上不错开。
上述设置方式能够更好的利用有效的布局空间，使得第一初始化信号传输层Vinit1和第二初始化信号传输层Vinit2更好的实现网格状布局。
在一些实施例中，所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路；所述多个子像素包括的多个子像素驱动电路划分为多行子像素驱动电路，每行子像素驱动电路中的各子像素驱动电路分别与对应的所述第一传输部20耦接；
相邻的所述第一传输部20之间通过多个所述第二传输部21耦接，该多个所述第二传输部21中，相邻的所述第二传输部21之间的距离，大于或等于一个子像素驱动电路在所述基底上的正投影在所述第二方向上的最大宽度。
示例性的，所述子像素驱动电路包括7T1C(即7个晶体管和一个电容)或8T1C(即8个晶体管和一个电容)等结构，但不仅限于此。
示例性的，相邻的所述第一传输部20之间通过多个所述第二传输部21耦接，该多个所述第二传输部21中，相邻的所述第二传输部21之间的距离，等于两个子像素驱动电路在所述基底上的正投影在所述第二方向上的最大宽度。
示例性的，相邻的所述第一传输部20之间通过多个所述第二传输部21耦接，该多个所述第二传输部21中，相邻的所述第二传输部21之间的距离， 等于四个子像素驱动电路在所述基底上的正投影在所述第二方向上的最大宽度。
上述设置方式能够更好的利用有效的布局空间，使得第一初始化信号传输层Vinit1和第二初始化信号传输层Vinit2更好的实现网格状布局。
如图13至图26所示，在一些实施例中，设置位于同一行的子像素驱动电路中，相邻的子像素驱动电路之间整体上呈对称布局；所述子像素还包括多条数据线和多条电源线VDD，沿所述第二方向相邻的数据线对称布局，沿所述第二方向相邻的电源线VDD对称布局。
需要说明：整体上对称分布是指：晶体管沟道是对称分布，子像素驱动电路整体大致对称，但不要求每一膜层均完全对称。例如：采用第二源漏金属层制作的第二导电部82不对称。
示例性的，所述显示基板还包括：多条第一扫描线S1，多条第二扫描线S2，多条第三扫描线S3，多条复位线R1和多条发光控制线E1。所述显示基板包括多个驱动电路布局区，每个驱动电路布局区中布局对应的子像素驱动电路。所述第一扫描线S1位于沿第二方向相邻的两个驱动电路布局区中的部分对称，对称轴位于该相邻的两个驱动电路布局区的交界处，且沿所述第一方向延伸。
所述第二扫描线S2位于沿第二方向相邻的两个驱动电路布局区中的部分对称，对称轴位于该相邻的两个驱动电路布局区的交界处，且沿所述第一方向延伸。
所述第三扫描线S3位于沿第二方向相邻的两个驱动电路布局区中的部分对称，对称轴位于该相邻的两个驱动电路布局区的交界处，且沿所述第一方向延伸。
所述复位线R1位于沿第二方向相邻的两个驱动电路布局区中的部分对称，对称轴位于该相邻的两个驱动电路布局区的交界处，且沿所述第一方向延伸。
所述发光控制线E1位于沿第二方向相邻的两个驱动电路布局区中的部分对称，对称轴位于该相邻的两个驱动电路布局区的交界处，且沿所述第一方向延伸。
示例性的，所述子像素还包括发光元件，所述发光元件包括阳极，所述阳极对于子像素驱动电路背向所述基底的一侧。
上述设置方式使得所述阳极下方(即所述阳极与基底之间)的结构(如子像素驱动电路，第一扫描线S1，第二扫描线S2，第三扫描线S3，复位线R1，发光控制线E1，数据线和电源线VDD等)呈对称设置，能够很好的提升阳极50的平坦度。而且，能够提升像素的透过率。
需要说明，如图26至图28所示，显示基板包括像素界定层，像素界定层限定出像素开口51。
在一些实施例中，设置所述第一传输部20与所述第二传输部21形成为一体结构。
上述设置方式使得所述第一传输部20与所述第二传输部21能够在同一次构图工艺中同时形成，并实现连接，从而很好的简化了初始化信号传输层的制作工艺，降低了制作成本。
在一些实施例中，如图7所示，所述子像素驱动电路包括存储电容C，第一晶体管T1，第二晶体管T2，第三晶体管T3，第四晶体管T4，第五晶体管T5，第六晶体管T6，第七晶体管T7和第八晶体管T8。
存储电容C分别与电源线VDD和所述第三晶体管T3的栅极耦接。示例性的，所述第三晶体管T3的栅极复用为存储电容C的第一极板，存储电容C的第二极板C-2与电源线VDD耦接。
所述第一晶体管T1的栅极与所述第二扫描线S2耦接，所述第一晶体管T1的第一极与所述第三晶体管T3的第二极耦接，所述第一晶体管T1的第二极与所述第三晶体管T3的栅极耦接；
所述第二晶体管T2的栅极与所述复位线R1耦接，所述第二晶体管T2的第一极与所述第一初始化信号传输层Vinit1耦接，所述第二晶体管T2的第二极与所述第三晶体管T3的栅极耦接；
所述第四晶体管T4的栅极与所述第一扫描线S1耦接，所述第四晶体管T4的第一极与所述发光控制线E1耦接，所述第四晶体管T4的第二极与所述第三晶体管T3的第一极耦接；
所述第五晶体管T5的栅极与所述发光控制线E1耦接，所述第五晶体管 T5的第一极与所述电源线VDD耦接，所述第五晶体管T5的第二极与所述第三晶体管T3的第一极耦接；
所述第六晶体管T6的栅极与所述发光控制线E1耦接，所述第六晶体管T6的第一极与所述第三晶体管T3的第二极耦接，所述第六晶体管T6的第二极与所述发光元件O1耦接。
所述第七晶体管T7的栅极与所述第三扫描线S3耦接，所述第七晶体管T7的第一极与所述第二初始化信号传输层Vinit2耦接，所述第七晶体管T7的第二极与所述发光元件O1耦接。
所述第八晶体管T8的栅极与所述第三扫描线S3耦接，所述第八晶体管T8的第一极与所述第三初始化信号传输层Vinit3耦接，所述第八晶体管T8的第二极与所述第三晶体管T3的第一极或第二极耦接。
需要说明，图7中还示意了N1节点，N1节点为第三晶体管T3栅极所连接的节点，第三晶体管T3为驱动晶体管。
在一些实施例中，所述第一晶体管T1和所述第二晶体管T2为氧化物薄膜晶体管。
示例性的，所述第一晶体管T1和所述第二晶体管T2包括氧化物晶体管，即，像素驱动电路中可以同时包括低温多晶硅晶体管(Low Temperature Poly-Silicon，简称LTPS)和氧化物晶体管(Oxide)即，采用了LTPO技术。
通过设置所述第一晶体管T1和所述第二晶体管T2为氧化物薄膜晶体管，有利于降低所述驱动晶体管的栅极漏电，保证驱动晶体管的栅极电位稳定。
如图30所示，为图7中子像素驱动电路的驱动方法对应的时序图，驱动方法可以包括四个阶段：复位阶段t1、阈值补偿阶段t2、缓冲阶段t3、发光阶段t4。
在复位阶段t1：发光控制线E1、复位线R1、第一扫描线S1输出高电平信号，第二扫描线S2、第三扫描线S3输出低电平信号，第二晶体管T2、第七晶体管T7、第八晶体管T8导通，第一初始化信号传输层Vinit1输入第一初始化信号，电源线VDD输入电源信号，第二初始化信号传输层Vinit2输入第二初始信号，第一初始化信号和第二初始化信号的电压可以相同或不同。
在阈值补偿阶段t2：发光控制线E1、第二扫描线S2、第三扫描线S3输出高电平信号，复位线R1、第一扫描线S1输出低电平信号，第一晶体管T1、第四晶体管T4导通，数据线D1向第一节点N1写入补偿电压Vdata+Vth，其中，Vdata为数据信号对应的电压值，Vth为驱动晶体管的阈值电压。
在缓冲阶段t3：发光控制线E1、第三扫描线S3、第一扫描线S1输出高电平信号，第二扫描线S2、复位线R1输出低电平信号，所有晶体管均关断。
在发光阶段t4：第三扫描线S3、第一扫描线S1输出高电平信号，发光控制线E1、第二扫描线S2、复位线R1输出低电平信号，第五晶体管T5、第六晶体管T6导通，驱动晶体管在存储电容C存储的电压Vdata+Vth作用下发光。
应该理解的是，在其他示例性实施例中，该驱动方法还可以不包括缓冲阶段；第二晶体管T2和第七晶体管T7还可以在不同阶段导通。在阈值补偿阶段t2，第一扫描线S1对应的有效电平(低电平)时长可以小于第二扫描线S2对应的有效电平(高电平)时长，在该阈值补偿阶段t2，第一扫描线S1可以扫描一行子像素驱动电路，第二扫描线S2可以逐行扫描多行子像素驱动电路，例如两行子像素驱动电路。
通过T8向驱动晶体管的源极提供高电位，可以有效改善子像素驱动电路由于不同数据信号下驱动晶体管栅源电压差不同而造成的残像问题。
示例性的，复位线R1包括两层，其中一层采用第二栅金属层制作，另一层采用第三栅金属层制作。
示例性的，第二扫描线S2包括两层，其中一层采用第二栅金属层制作，另一层采用第三栅金属层制作。
如图11至图25所示，在一些实施例中，所述显示基板还包括多个子像素；所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管(即第三晶体管T3)；
所述第二传输部21在所述基底上的正投影，与对应的所述驱动晶体管的栅极(即第三晶体管T3的栅极T3-g)在所述基底上的正投影部分交叠。
需要说明，图15中示意了第三有源层33和第七有源层37。图21中示意了第二有源层32。
如图12至图25所示，在一些实施例中，所述显示基板包括多条数据线D1，所述数据线D1包括沿所述第一方向延伸的至少部分；
所述子像素驱动电路还包括：第一晶体管T1和第四晶体管T4，所述第一晶体管T1分别与所述驱动晶体管的第一极和第二极耦接，所述第四晶体管T4分别与驱动晶体管的第一极和对应的数据线耦接；所述第一晶体管T1包括第一有源层31，所述第四晶体管T4包括第四有源层34；
所述第二传输部21在所述基底上的正投影的至少部分，位于所述第一有源层31在所述基底上的正投影与所述第四有源层34在所述基底上的正投影之间。
如图12至图25所示，在一些实施例中，所述显示基板还包括电源线VDD；所述子像素还包括发光元件O1；所述子像素驱动电路还包括第五晶体管T5和第六晶体管T6，所述第五晶体管T5分别与所述驱动晶体管的第一极和对应的电源线VDD耦接，所述第六晶体管T6分别与所述驱动晶体管的第二极和所述发光元件O1耦接；所述第五晶体管T5包括第五有源层35，所述第六晶体管T6包括第六有源层36；
所述第二传输部21在所述基底上的正投影的至少部分，位于所述第五有源层35在所述基底上的正投影与所述第六有源层36在所述基底上的正投影之间。
如图12至图25所示，在一些实施例中，所述多个子像素划分为多组子像素组，每组子像素组包括第一子像素和第二子像素；
所述第一子像素和所述第二子像素均包括第二导电部82，所述第一子像素中的第二导电部82与所述第二子像素中的第二导电部82耦接；
所述第一子像素中所述第五晶体管T5与所述第二导电部82耦接；所述第二子像素中所述第五晶体管T5与所述第二导电部82耦接，所述第二子像素中的第二导电部82与对应的所述电源线VDD耦接；
所述第二传输部21的至少部分位于所述第一子像素中的子像素驱动电路布局区，所述第二传输部21在所述基底上的正投影，与所述第一子像素中的第二导电部82在所述基底上的正投影不交叠。
如图13，图22，图31a和图31b所示，第一晶体管T1和第二晶体管T2 通过第一导电部81与第三晶体管T3的栅极耦接。第五晶体管T5通过第二导电部82与电源线VDD耦接。第四晶体管T4通过第三导电部83与对应的数据线耦接。第二晶体管T2通过第四导电部84与第一初始化信号传输层Vinit1耦接。第一晶体管T1通过第五导电部85与第三晶体管T3耦接。第六晶体管T6和第七晶体管T7通过第六导电部86与阳极耦接。第八晶体管T8通过第七导电部87与第三晶体管T3耦接。第八晶体管T8通过第八导电部88与第三初始化信号传输层Vinit3耦接。
示例性的，所述第二传输部21的至少部分位于所述第一子像素中的子像素驱动电路布局区，所述第二传输部21不位于所述第二子像素中的子像素驱动电路布局区。
示例性的，所述第一子像素中的第二导电部82与所述第二子像素中的第二导电部82形成为一体结构。
示例性的，所述第一子像素中的第二导电部82的面积小于所述第二子像素中的第二导电部82的面积。
示例性的，所述第二传输部21在所述基底上的正投影，与所述第一子像素中的第二导电部82在所述基底上的正投影不交叠。示例性的，所述第二传输部21在所述基底上的正投影，与所述第一子像素中的第二导电部82在所述基底上的正投影沿的第二方向排列。
上述设置方式有利于补偿所述第一子像素和所述第二子像素中第二导电部82的对称性。
如图12至图25所示，在一些实施例中，所述子像素驱动电路还包括第八晶体管T8，所述第八晶体管T8与所述驱动晶体管的第一极或第二极耦接，所述第八晶体管T8用于对所述第一极或所述第二极复位；
所述第八晶体管T8包括第八有源层38，所述第二传输部21在所述基底上的正投影的至少部分，与所述第八有源层38在所述基底上的正投影沿所述第二方向排列。
示例性的，在同一个子像素中，所述第二传输部21在基底的正投影位于第七有源层37在基底上的投影和第八有源层38在基底上正投影之间。
在一些实施例中，所述第二传输部21在所述基底上的正投影，与所述复 位线R1在所述基底上的正投影部分交叠。
在一些实施例中，所述第二传输部21在所述基底上的正投影，与所述第一扫描线S1在所述基底上的正投影部分交叠。
在一些实施例中，所述第二传输部21在所述基底上的正投影，与所述第二扫描线S2在所述基底上的正投影部分交叠。
在一些实施例中，所述第二传输部21在所述基底上的正投影，与所述第三扫描线S3在所述基底上的正投影部分交叠。
上述实施例提供的显示基板中，将所述第二传输部21布局在上述位置，有利于降低所述第二传输部21的布局难度，同时有利于所述子像素驱动电路整体的工作稳定性。
如图1所示，在一些实施例中，所述显示基板包括多个子像素，所述子像素包括发光元件O1和子像素驱动电路；所述子像素驱动电路包括驱动晶体管，还包括：
第二晶体管T2，所述第二晶体管T2分别与所述驱动晶体管的栅极和所述初始化信号传输层耦接；
第七晶体管T7，所述第七晶体管T7分别与所述发光元件O1和所述初始化信号传输层耦接。
示例性的，所述第二晶体管T2分别与所述驱动晶体管的栅极和所述第一初始化信号传输层Vinit1耦接；所述第七晶体管T7分别与所述发光元件O1和所述第一初始化信号传输层Vinit1耦接。
如图4所示，在一些实施例中，所述显示基板包括多个子像素，所述子像素包括发光元件O1和子像素驱动电路；所述子像素驱动电路包括驱动晶体管，还包括：
第二晶体管T2，所述第二晶体管T2分别与所述驱动晶体管的栅极和所述第一初始化信号传输层Vinit1耦接；
第七晶体管T7，所述第七晶体管T7分别与所述发光元件O1和所述第二初始化信号传输层Vinit2耦接。
如图7所示，在一些实施例中，所述显示基板包括多个子像素，所述子像素包括发光元件O1和子像素驱动电路；所述子像素驱动电路包括驱动晶体 管，还包括：
第二晶体管T2，所述第二晶体管T2分别与所述驱动晶体管的栅极和所述第一初始化信号传输层Vinit1耦接；
第七晶体管T7，所述第七晶体管T7分别与所述发光元件O1和所述第二初始化信号传输层Vinit2耦接；
第八晶体管T8，所述第八晶体管T8分别与所述驱动晶体管的第一极和所述第三初始化信号传输层Vinit3耦接。
如图2所示，在一些实施例中，所述显示基板还包括显示区域AA和包围所述显示区域AA的周边区域40，所述显示基板还包括：
第一信号线11，所述第一信号线11位于所述显示基板的周边区域40，所述第一信号线11包括沿所述第一方向延伸的至少部分，所述第一信号线11与所述第一初始化信号传输层Vinit1耦接；
所述第一信号线11采用第二源漏金属层制作，所述第一初始化信号传输层Vinit1包括的第一传输部20采用第一栅金属层制作。
示例性的，所述第一信号线11位于所述显示区域AA的左侧和右侧，所述左侧和所述右侧沿所述第二方向排列，所述显示区域AA位于所述第一信号线11之间。
示例性的，所述第一信号线11与所述第一初始化信号传输层Vinit1的第一传输部20耦接。
示例性的，所述显示基板包括沿远离所述基底的方向层叠设置于所述基底上的：遮光层LS，隔离层，第一缓冲层，poly有源层，第一栅极绝缘层，第一栅金属层，第二栅极绝缘层，第二栅金属层，第一层间绝缘层，第二缓冲层，氧化物有源层(如IGZO)，第三栅极绝缘层，第三栅金属层，第二层间绝缘层，第一源漏金属层，钝化层，第一平坦层，第二源漏金属层，第二平坦层，阳极层，像素界定层，隔垫物层，发光功能层，阴极层和封装层。
示例性的，所述遮光层在所述基底上的正投影与所述第三晶体管T3的沟道部分在所述基底上的正投影至少部分交叠，能够遮挡光线对所述沟道部分的影响，同时能够屏蔽附近电荷对所述沟道部分的影响。示例性的，所述遮光层具有稳定的电位，如电源电位。示例性的，所述遮光层形成为一整层结 构。
示例性的，所述第一信号线11与所述第一初始化信号传输层Vinit1通过导电连接部耦接，所述导电连接部分别通过过孔与所述第一信号线11和所述第一初始化信号传输层Vinit1的第一传输部20耦接。示例性的，所述导电连接部采用所述第一源漏金属层制作。
如图5和图6所示，在一些实施例中，所述显示基板还包括：
第二信号线12，所述第二信号线12位于所述显示基板的周边区域40，所述第二信号线12包括沿所述第一方向延伸的至少部分，所述第一信号线11在所述基底上的正投影位于所述显示区域AA和所述第二信号线12在所述基底上的正投影之间，所述第二信号线12与所述第二初始化信号传输层Vinit2耦接；
所述第二信号线12和所述第二初始化信号传输层Vinit2包括的第一传输部20均采用第一源漏金属层制作。
示例性的，所述第二信号线12位于所述显示区域AA的左侧和右侧，所述左侧和所述右侧沿所述第二方向排列，所述显示区域AA位于所述第二信号线12之间。
示例性的，所述第二信号线12与所述第二初始化信号传输层Vinit2的第一传输部20耦接。
示例性的，所述第二信号线12与所述第二初始化信号传输层Vinit2的第一传输部20形成为一体结构。
如图8所示，在一些实施例中，所述显示基板还包括：
第三信号线13，所述第三信号线13在所述基底上的正投影，位于所述第一信号线11在所述基底上的正投影和所述第二信号线12在所述基底上的正投影之间，所述第三信号线13与所述第三初始化信号传输层Vinit3耦接；
所述第三信号线13采用第一源漏金属层制作，所述第三初始化信号传输层Vinit3采用第三栅金属层制作。
示例性的，所述第三信号线13位于所述显示区域AA的左侧和右侧，所述左侧和所述右侧沿所述第二方向排列，所述显示区域AA位于所述第三信号线13之间。
示例性的，所述第三信号线13与所述第三初始化信号传输层Vinit3的第一传输部20耦接。
示例性的，所述第三信号线13与所述第三初始化信号传输层Vinit3的第一传输部20通过过孔耦接。
示例性的，所述第一信号线，所述第二信号线和所述第三信号线可以仅设置在显示基板的一侧边框区，如：设置于左边框，右边框，上边框或者下边框。
本公开实施例还提供了一种显示装置，包括上述实施例提供的显示基板。
示例性的，所述显示装置包括有源矩阵有机发光二极管显示装置。
需要说明的是，所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板等。
上述实施例提供的显示基板中，设置所述初始化信号传输层包括多个第一传输部20和多个第二传输部21；所述第一传输部20包括沿第二方向延伸的至少部分，所述第二传输部21包括沿所述第一方向延伸的至少部分，相邻的所述第一传输部20之间通过至少一个所述第二传输部21耦接。上述设置方式使得所述初始化信号传输层形成为网格状，这种网格状的初始化信号传输层，相比于常规的仅包括横向部的初始化信号传输层，能够降低初始化信号loading约20％，使得始化信号充电更快，为对应节点的复位效果更好。这种有益效果对于大屏幕高频率的面板而言效果更显著。
上述实施例提供的显示基板中，设置所述多个第一传输部20中包括目标传输部201，位于所述目标传输部201和其相邻的上一个第一传输部20之间的所述第二传输部21，与位于所述目标传输部201和其相邻的下一个第一传输部20之间的所述第二传输部21在所述第二方向上错开。这种设置方式有利于加大沿第一方向相邻的第二传输部21之间的间距，降低所述第二传输部21的布局密度，克服布局空间不足的问题。
因此，本公开实施例提供的显示装置在包括上述显示基板时同样具有上述有益效果，此处不再赘述。
需要说明的是，本公开实施例的“同层”可以指的是处于相同结构层上 的膜层。或者例如，处于同层的膜层可以是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺对该膜层图案化所形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的。这些特定图形还可能处于不同的高度或者具有不同的厚度。
在本公开各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本公开的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于方法实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护 范围应以所述权利要求的保护范围为准。

Claims (27)

  1. 一种显示基板，包括：基底和设置于所述基底上的信号线膜层；所述信号线膜层包括：
    层叠设置的第一导电层和第二导电层；以及，
    导电连接层，所述导电连接层与所述第一导电层和所述第二导电层均异层设置，所述导电连接层在所述基底上的正投影与所述第一导电层在所述基底上的正投影至少部分交叠，所述导电连接层在所述基底上的正投影与所述第二导电层在所述基底上的正投影至少部分交叠，所述导电连接层分别与所述第一导电层和所述第二导电连接层耦接。
  2. 根据权利要求1所述的显示基板，其中，
    所述导电连接层包括多个导电连接图形；
    所述第一导电层包括沿第一方向排列的多个第一导电图形；所述第一导电图形包括沿第二方向延伸的至少部分，所述第二方向与所述第一方向相交，所述第一导电图形包括多个第一镂空区；所述第一导电图形与对应的所述导电连接图形耦接。
  3. 根据权利要求2所述的显示基板，其中，
    所述第一导电图形包括多个第一部分和多个第二部分，所述第一部分和所述第二部分沿所述第二方向交替设置；
    所述第一部分在垂直于所述第二方向上的宽度，小于所述第二部分在垂直于所述第二方向上相距最远的两个边界之间的距离；所述第二部分包括所述第一镂空区。
  4. 根据权利要求3所述的显示基板，其中，所述多个第一部分包括多个第一目标部分和多个第二目标部分，所述第一目标部分与所述第二目标部分交替设置，所述第一目标部分在垂直于所述第二方向上的宽度，大于所述第二目标部分在垂直于所述第二方向上的宽度；
    所述第一目标部分与对应的所述导电连接图形耦接。
  5. 根据权利要求3所述的显示基板，其中，所述第一目标部分与所述第二目标部分沿所述第一方向错开。
  6. 根据权利要求2至5中任一项所述的显示基板，其中，
    所述第二导电层包括沿第二方向排列的多个第三导电图形，所述第三导电图形包括沿第一方向延伸的至少部分，所述第二方向与所述第一方向相交；所述第三导电图形包括多个第二镂空区；所述第三导电图形与对应的所述导电连接图形耦接。
  7. 根据权利要求6所述的显示基板，其中，所述第三导电图形包括多个第三部分和多个第四部分，所述第三部分和所述第四部分沿所述第一方向交替设置；
    所述第三部分在垂直于所述第一方向上的宽度，小于所述第四部分在垂直于所述第一方向上相距最远的两个边界之间的距离；所述第四部分包括所述第二镂空区。
  8. 根据权利要求6所述的显示基板，其中，所述第一镂空区和所述第二镂空区至少部分交叠。
  9. 根据权利要求6所述的显示基板，其中，所述第二导电层还包括多个第四导电图形，相邻的所述第三导电图形之间通过至少一个所述第四导电图形耦接。
  10. 根据权利要求6所述的显示基板，其中，所述导电连接图形包括主体部，所述主体部分别与对应的所述第一导电图形和所述第三导电图形耦接。
  11. 根据权利要求10所述的显示基板，其中，所述导电连接图形还包括由所述主体部延伸出的至少一个第一延伸部。
  12. 根据权利要求11所述的显示基板，其中，所述第一延伸部在所述基底上的正投影与所述第二导电层在所述基底上的正投影至少部分交叠。
  13. 根据权利要求11所述的显示基板，其中，所述第一延伸部通过过孔与所述第二导电层耦接。
  14. 根据权利要求1所述的显示基板，其中，所述导电连接图形包括主体部和由所述主体部延伸出的第二延伸部，所述主体部包括沿第二方向延伸的至少部分，所述第二延伸部包括沿第一方向延伸的至少部分，所述第一方向与所述第二方向相交；
    所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所 述子像素驱动电路包括驱动晶体管和第五晶体管，所述第五晶体管第一极与对应的所述第二延伸部耦接，所述第五晶体管的第二极与所述驱动晶体管的第一极耦接。
  15. 根据权利要求14所述的显示基板，其中，所述多个子像素包括的多个子像素驱动电路划分为多行子像素驱动电路，每行子像素驱动电路均包括沿所述第二方向排列的多个所述子像素驱动电路；每行子像素驱动电路包括的多个子像素驱动电路划分为多个子像素驱动电路组，每个子像素驱动电路组包括相邻的两个子像素驱动电路；
    所述子像素驱动电路组中包括的两个第五晶体管的第一极与对应的同一个所述导电连接图形的第二延伸部耦接。
  16. 根据权利要求15所述的显示基板，其中，所述子像素驱动电路还包括第一晶体管和第二晶体管；所述第一晶体管的第二极和所述第二晶体管的第二极分别通过第一导电部与所述驱动晶体管的栅极耦接；所述主体部位于对应的所述子像素驱动电路组包括的两个第一导电部之间。
  17. 根据权利要求14所述的显示基板，其中，所述主体部包括对称图形，所述对称图形的对称轴沿所述第一方向延伸，所述对称轴位于该主体部对应的子像素驱动电路组中包括的两个子像素驱动电路之间。
  18. 根据权利要求7所述的显示基板，其中，相邻所述第三导电图形之间通过至少一个导电连接图形耦接。
  19. 根据权利要求18所述的显示基板，其中，至少部分导电连接图形分别与相邻的两个所述第三导电图形包括的第四部分耦接。
  20. 根据权利要求7所述的显示基板，其中，所述显示基板还包括多条复位线，多条第一扫描线和多条第二扫描线，所述复位线的至少部分，所述第一扫描线的至少部分和所述第二扫描线的至少部分均沿第二方向延伸；
    所述第三部分在所述基底上的正投影，与对应的所述复位线在所述基底上的正投影部分交叠，与对应的所述第一扫描线在所述基底上的正投影部分交叠，与对应的所述第二扫描线在所述基底上的正投影部分交叠。
  21. 根据权利要求7所述的显示基板，其中，所述显示基板还包括多条发光控制线，多条第三扫描线，第一初始化信号传输层，第二初始化信号传 输层和第三初始化信号传输层；
    所述第四部分在所述基底上的正投影，与对应的所述发光控制线在所述基底上的正投影部分交叠，与对应的所述第三扫描线在所述基底上的正投影部分交叠，与第一初始化信号传输层在所述基底上的正投影部分交叠，与第二初始化信号传输层在所述基底上的正投影部分交叠，与第三初始化信号传输层在所述基底上的正投影部分交叠。
  22. 根据权利要求7所述的显示基板，其中，所述显示基板还包括多条数据线，所述数据线包括沿所述第一方向延伸的至少部分；
    所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管，第四晶体管和第五晶体管，所述第四晶体管分别与所述第一晶体管的第一极和对应的数据线耦接，所述第五晶体管分别与所述驱动晶体管的第一极和对应的导电连接图形耦接；
    所述第四晶体管包括第四有源层，所述第五晶体管包括第五有源层，所述第四部分在所述基底上的正投影，与所述第四有源层在所述基底上的正投影不交叠，与所述第五有源层在所述基底上的正投影不交叠。
  23. 根据权利要求7所述的显示基板，其中，所述显示基板还包括第二初始化信号传输层；
    所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管，第六晶体管，第七晶体管和发光元件，所述第六晶体管分别与所述驱动晶体管的第二极和所述发光元件耦接，所述第七晶体管分别与所述发光元件和所述第二初始化信号传输层耦接；
    所述第六晶体管包括第六有源层，所述第七晶体管包括第七有源层，所述第四部分在所述基底上的正投影，包围所述第七有源层在所述基底上的正投影的至少部分，还包围所述第六有源层在所述基底上的正投影。
  24. 根据权利要求7所述的显示基板，其中，所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管，所述驱动晶体管的栅极在所述基底上的正投影，与所述第四部分在所述基底上的正投影部分交叠。
  25. 根据权利要求7所述的显示基板，其中，所述显示基板还包括第三 初始化信号传输层；
    所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管和第八晶体管，所述第八晶体管的第一极与所述第三初始化信号传输层耦接，所述第八晶体管的第二极与所述驱动晶体管的第一极或第二极耦接；
    所述第八晶体管包括第八有源层，所述第八有源层在所述基底上的正投影与所述第四部分在所述基底上的正投影至少部分交叠。
  26. 根据权利要求3所述的显示基板，其中，所述显示基板还包括多个子像素，所述子像素包括子像素驱动电路，所述子像素驱动电路包括驱动晶体管和存储电容，所述驱动晶体管的栅极复用为所述存储电容的第一基板，所述第二部分复用为所述存储电容的第二极板。
  27. 一种显示装置，包括如权利要求1至26中任一项所述的显示基板。
CN202180002636.8A 2021-09-23 2021-09-23 显示基板和显示装置 Pending CN116171467A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/119996 WO2023044679A1 (zh) 2021-09-23 2021-09-23 显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN116171467A true CN116171467A (zh) 2023-05-26

Family

ID=85719166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180002636.8A Pending CN116171467A (zh) 2021-09-23 2021-09-23 显示基板和显示装置

Country Status (3)

Country Link
CN (1) CN116171467A (zh)
GB (1) GB2620046A (zh)
WO (1) WO2023044679A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723806B2 (en) * 2006-03-28 2010-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cells and semiconductor memory device using the same
CN108694890B (zh) * 2017-04-05 2021-05-25 上海和辉光电股份有限公司 一种显示面板及显示装置
CN110571242B (zh) * 2019-08-12 2021-12-28 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板
CN111584757B (zh) * 2020-05-27 2022-12-06 京东方科技集团股份有限公司 显示母板和显示基板的制作方法
CN112928195B (zh) * 2021-01-29 2022-12-02 京东方科技集团股份有限公司 发光基板和制备发光基板的方法、显示装置
CN112885850B (zh) * 2021-01-29 2024-04-05 合肥京东方卓印科技有限公司 显示面板、显示装置
CN113205773B (zh) * 2021-04-28 2023-08-08 京东方科技集团股份有限公司 显示面板及显示装置
CN113204292B (zh) * 2021-07-05 2021-11-19 北京京东方技术开发有限公司 阵列基板和显示装置

Also Published As

Publication number Publication date
WO2023044679A1 (zh) 2023-03-30
GB2620046A (en) 2023-12-27
GB202314766D0 (en) 2023-11-08

Similar Documents

Publication Publication Date Title
CN111463255B (zh) 一种显示面板及其制作方法、显示装置
WO2021227761A1 (zh) 一种显示面板及其制作方法、显示装置
CN110767829B (zh) 显示装置及其显示面板、oled透明基板、oled基板
CN111834395A (zh) 透明显示面板、显示装置及其显示面板
US20210335989A1 (en) Display substrate, method of forming display substrate, and display device
WO2023071560A1 (zh) 显示模组和显示设备
CN216818344U (zh) 显示面板和显示装置
CN114566519A (zh) 显示基板以及显示装置
CN113920934A (zh) 显示基板和显示装置
CN114550652A (zh) 显示基板以及显示装置
CN113272963B (zh) 显示基板及其制作方法、驱动方法、显示装置
CN114586163A (zh) 显示基板及其制作方法、显示装置
CN115152030A (zh) 显示面板及显示装置
CN114902320A (zh) 显示基板及其驱动方法、显示装置
CN115398640B (zh) 显示基板和显示装置
US20230306904A1 (en) Display panel and display device
WO2023044679A1 (zh) 显示基板和显示装置
CN115104186A (zh) 显示基板、显示面板、显示装置
WO2023092607A1 (zh) 显示基板和显示装置
WO2023279374A1 (zh) 显示基板和显示装置
WO2023230870A1 (zh) 显示基板及显示装置
US11910678B1 (en) Display panel and display device
US20240179968A1 (en) Display substrate and display device
WO2023240465A1 (zh) 显示面板及显示装置
US20240078978A1 (en) Display substrate, method for manufacturing the same, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination