CN114550652A - 显示基板以及显示装置 - Google Patents

显示基板以及显示装置 Download PDF

Info

Publication number
CN114550652A
CN114550652A CN202011356201.7A CN202011356201A CN114550652A CN 114550652 A CN114550652 A CN 114550652A CN 202011356201 A CN202011356201 A CN 202011356201A CN 114550652 A CN114550652 A CN 114550652A
Authority
CN
China
Prior art keywords
light emitting
pixel circuit
display area
transistor
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011356201.7A
Other languages
English (en)
Other versions
CN114550652B (zh
Inventor
杜丽丽
黄炜赟
黄耀
邱远游
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202311088865.3A priority Critical patent/CN117037712A/zh
Priority to CN202011356201.7A priority patent/CN114550652B/zh
Priority to PCT/CN2021/097284 priority patent/WO2022110739A1/zh
Priority to CN202180001352.7A priority patent/CN114830220A/zh
Priority to PCT/CN2021/097268 priority patent/WO2022110736A1/zh
Priority to CN202180001376.2A priority patent/CN114830221A/zh
Priority to US17/915,333 priority patent/US11991910B2/en
Priority to PCT/CN2021/124082 priority patent/WO2022111115A1/zh
Publication of CN114550652A publication Critical patent/CN114550652A/zh
Priority to US17/828,194 priority patent/US20220293715A1/en
Priority to US17/847,270 priority patent/US12022701B2/en
Application granted granted Critical
Publication of CN114550652B publication Critical patent/CN114550652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种显示基板以及显示装置。显示基板包括：第一显示区和第二显示区，第一显示区包括第一发光单元组和与第一发光单元组连接的第一像素电路组，第二显示区包括第二发光单元组和与第二发光单元组连接的第二像素电路组，第二发光单元组的密度小于第一发光单元组的密度，发光单元组包括发光单元，发光单元包括第一电极、发光层以及第二电极。第二像素电路组包括第一像素电路单元，第一像素电路单元至少包括第一像素电路和第二像素电路，第一像素电路单元中的至少两个像素电路被配置为与同一个发光单元的第二电极电连接。显示基板中的第二显示区内的至少两个像素电路驱动一个发光单元发光可以实现更加均匀的全面屏的视觉显示效果。

Description

显示基板以及显示装置
技术领域
本公开至少一个实施例涉及一种显示基板以及显示装置。
背景技术
随着人们对显示产品视觉效果的不断追求，窄边框甚至全屏显示成为当前有机发光二极管(OLED)显示产品发展的新趋势。随着许多手机的屏占比逐步稳定提高，全面屏已经成为了当下的潮流趋势。前置摄像头是设计全面屏的关键，为了达到更高的屏占比，陆续出现了具有刘海屏、水滴屏、挖孔屏等屏幕的显示产品，这几种全面屏形态通过牺牲手机外观而提高了屏占比。由此，屏下摄像头的设计既能保证手机外观，又可以提高屏占比。屏下摄像头指前置摄像头位于屏幕下方但并不影响屏幕显示功能，不使用前置摄像头的时候，相机上方的屏幕仍可以正常显示图像。从外观上看，屏下摄像头不会有任何相机孔，真正的达到了全面屏显示效果。
发明内容
本公开的至少一实施例提供一种显示基板以及显示装置。
本公开的至少一实施例提供一种显示基板，包括：衬底基板，包括第一显示区和第二显示区，所述第一显示区包括多个第一发光单元组和与所述多个第一发光单元组分别连接的多个第一像素电路组，所述第二显示区包括多个第二发光单元组和与所述多个第二发光单元组分别连接的多个第二像素电路组，所述多个第二发光单元组的密度小于所述多个第一发光单元组的密度，各所述发光单元组包括多个发光单元，各所述发光单元包括沿垂直于所述衬底基板的方向设置的第一电极、发光层以及第二电极，所述第二电极位于所述发光层面向所述衬底基板的一侧；多条复位电源信号线，沿第一方向延伸，且位于所述第二电极与所述衬底基板之间；多条数据线，位于所述多条复位电源信号线远离所述衬底基板的一侧，且沿第二方向延伸，所述第二方向与所述第一方向相交。各所述像素电路组包括多个像素电路，所述第二像素电路组包括多个第一像素电路单元，各所述第一像素电路单元至少包括第一像素电路和第二像素电路，且所述第一像素电路单元中的至少两个像素电路被配置为与同一个发光单元的第二电极电连接，各所述像素电路包括数据写入晶体管、驱动晶体管以及第一复位控制晶体管，所述第一复位控制晶体管的第一极与所述复位电源信号线连接，所述第一复位控制晶体管的第二极与所述第二电极连接，所述数据写入晶体管的第一极与所述驱动晶体管的第二极连接，所述显示基板还包括多个第一连接部，至少部分第一连接部的第一端与所述第一像素电路的所述数据写入晶体管的第二极连接，所述至少部分第一连接部的第二端与所述第二像素电路的所述数据写入晶体管的第二极连接以使所述第一像素电路单元的至少两个数据写入晶体管与同一条数据线连接，所述第一连接部的至少部分位于所述第一像素电路中的所述数据写入晶体管的第二极与所述第一复位控制晶体管的第一极之间。
例如，在本公开的实施例中，所述衬底基板还包括第三显示区，所述第二显示区包括多个第三像素电路组，所述第三显示区包括多个第三发光单元组，所述多个第三发光单元组分别与所述多个第三像素电路组连接，且所述多个第三发光单元组的密度小于所述多个第一发光单元组的密度；所述第三像素电路组包括多个第二像素电路单元，各所述第二像素电路单元至少包括第三像素电路和第四像素电路，且所述第二像素电路单元中的至少两个像素电路被配置为与同一个发光单元的第二电极电连接；部分第一连接部的第一端与所述第三像素电路的所述数据写入晶体管的第二极连接，所述部分第一连接部的第二端与所述第四像素电路的所述数据写入晶体管的第二极连接以使所述第二像素电路单元的至少两个数据写入晶体管与同一条数据线连接，所述第一连接部位于所述第三像素电路中的所述数据写入晶体管的第二极与所述第一复位控制晶体管的第一极之间。
例如，在本公开的实施例中，各所述像素电路还包括阈值补偿晶体管，所述阈值补偿晶体管的第一极与所述驱动晶体管的第一极连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极连接，所述第一连接部位于所述第一像素电路中的所述阈值补偿晶体管的第二极与所述第一复位控制晶体管的第一极之间。
例如，在本公开的实施例中，各所述像素电路还包括：与所述数据线同层设置的第二连接部和第三连接部，所述第二连接部被配置为连接所述阈值补偿晶体管的第二极和所述驱动晶体管的栅极，所述第三连接部被配置为连接所述第一复位控制晶体管的第一极和所述复位电源信号线，所述第一像素电路中，所述第二连接部与所述第三连接部的彼此靠近的边缘之间的在所述第二方向的距离为7～12微米以在所述第二连接部与所述第三连接部之间设置所述第一连接部。
例如，在本公开的实施例中，显示基板还包括：多条电源信号线，与所述数据线同层设置，且沿所述第二方向延伸。所述第一连接部与所述数据线位于不同层，且沿垂直于所述衬底基板的第三方向，各所述第一连接部与所述数据线和所述电源信号线有交叠。
例如，在本公开的实施例中，所述第一连接部与所述复位电源信号线位于同层。
例如，在本公开的实施例中，各所述像素电路还包括：与所述数据线同层设置的第四连接部，所述第四连接部被配置为连接所述第一连接部和所述数据写入晶体管的第二极，所述第一像素电路单元和所述第二像素电路单元的至少之一的像素电路单元中，一个像素电路的所述第四连接部与紧邻的所述数据线之间具有间隔，另一个像素电路的所述第四连接部与所述数据线为一体结构。
例如，在本公开的实施例中，显示基板还包括：多个覆盖部，与所述第一连接部同层设置，各所述阈值补偿晶体管包括两个栅极以及位于所述两个栅极之间的有源半导体层，沿所述第三方向，所述覆盖部与所述两个栅极之间的有源半导体层、所述数据线以及所述电源信号线均有交叠。与所述有源半导体层交叠的所述覆盖部在沿所述第一方向延伸的第一直线上的正投影与所述第一连接部在所述第一直线上的正投影有交叠，所述第四连接部在沿所述第二方向延伸的第二直线上的正投影与所述覆盖部在所述第二直线上的正投影有交叠。
例如，在本公开的实施例中，所述第一连接部包括沿所述第一方向延伸的主体连接部和位于所述主体连接部两端的且沿所述第二方向延伸的两个端部，所述两个端部分别与所述第一像素电路单元和所述第二像素电路单元的至少之一的像素电路单元中的两个第四连接部连接，所述两个端部在所述第二直线上的正投影与所述覆盖部在所述第二直线上的正投影有交叠。
例如，在本公开的实施例中，沿所述第二方向，所述主体连接部与所述第一像素电路中的所述阈值补偿晶体管的第一极之间的距离大于所述主体连接部与所述第一像素电路中的所述第一复位控制晶体管的第一极之间的距离。
例如，在本公开的实施例中，各所述像素电路还包括第一发光控制晶体管以及与所述数据线同层设置的第五连接部，所述第一发光控制晶体管的第一极与所述驱动晶体管的第一极电连接，位于所述第一显示区和所述第二显示区的所述发光单元的第二电极通过所述第五连接部与第一发光控制晶体管的第二极电连接。
例如，在本公开的实施例中，所述第二发光单元组的各所述发光单元的第二电极包括主体电极以及连接电极，所述连接电极被配置为直接与所述第五连接部电连接以与所述第一像素电路单元的至少两个第一发光控制晶体管的第二极电连接。
例如，在本公开的实施例中，显示基板还包括：多条透明走线，位于所述第二电极与所述数据线所在膜层之间，各所述透明走线沿所述第一方向延伸。所述透明走线被配置为连接所述第三发光单元组中的所述发光单元的第二电极和所述第五连接部以使所述第三发光单元组的各所述发光单元的第二电极与所述第三像素电路组的所述第二像素电路单元的至少两个第一发光控制晶体管的第二极电连接。
例如，在本公开的实施例中，所述多个第一像素电路组沿所述第一方向和所述第二方向呈阵列排布；沿所述第一方向，所述多个第二像素电路组和所述多个第三像素电路组交替设置，沿所述第二方向，所述多个第二像素电路组和所述多个第三像素电路组交替设置，且沿所述第二方向排列的一列所述第二像素电路组和所述第三像素电路组与不同的数据线连接。
例如，在本公开的实施例中，显示基板还包括：扫描信号线，沿所述第一方向延伸，且位于所述复位电源信号线与所述衬底基板之间；复位控制信号线，沿所述第一方向延伸，且与所述扫描信号线同层设置；以及发光控制信号线，沿所述第一方向延伸，且与所述扫描信号线同层设置。各所述子像素的所述像素电路还包括存储电容、第二发光控制晶体管和第二复位晶体管，所述数据写入晶体管的栅极与所述扫描信号线电连接；所述存储电容的第一极与所述电源信号线电连接，所述存储电容的第二极与所述驱动晶体管的栅极电连接；所述阈值补偿晶体管的栅极与所述扫描信号线电连接；所述第一复位晶体管的栅极与所述复位控制信号线电连接；所述第二复位晶体管的第一极与所述复位电源信号线电连接，所述第二复位晶体管的第二极与所述驱动晶体管的栅极电连接，所述第二复位晶体管的栅极与所述复位控制信号线电连接；所述第一发光控制晶体管的栅极与所述发光控制信号线电连接；所述第二发光控制晶体管的第一极与所述电源信号线电连接，所述第二发光控制晶体管的第二极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的栅极与所述发光控制信号线电连接。
例如，在本公开的实施例中，各所述发光单元组包括一个第一颜色发光单元、一个第二颜色发光单元对以及一个第三颜色发光单元，所述第一颜色发光单元和所述第三颜色发光单元沿所述第二方向排列，所述第二颜色发光单元对包括沿所述第二方向排列的两个第二颜色发光单元，所述第一颜色发光单元和所述第二颜色发光单元对沿所述第一方向排列。
本公开另一实施例提供一种显示装置，包括上述显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为根据本公开实施例提供的一种显示基板的局部平面结构示意图；
图2为图1所示的第二像素电路组和第三像素电路组至少之一的像素电路等效图；
图3A为根据本公开实施例提供的第二显示区内的像素电路的有源半导体层的局部平面结构示意图；
图3B为根据本公开实施例提供的第二显示区内的有源半导体层和第一导电层叠示意图；
图3C为根据本公开实施例提供的第二显示区内的第二导电层的局部平面结构示意图；
图3D为根据本公开实施例提供的第二显示区内的有源半导体层、第一导电层以及第二导电层的叠示意图；
图3E为根据本公开实施例提供的第二显示区的源漏金属层的局部平面结构示意图；
图3F为根据本公开实施例提供的第二显示区内的有源半导体层、第一导电层、第二导电层以及源漏金属层的叠示意图；
图4A为根据本公开实施例提供的第二显示区的第二发光单元组与第二像素电路组的连接关系示意图；
图4B为图4A中一个发光单元的示意性层结构图；
图4C为图4A所示第二显示区的第二发光单元组和过孔位置关系示意图；
图5A为根据本公开实施例提供的第一显示区和第二显示区交界处的部分像素电路结构示意图；
图5B为图5A所示位置的数据线连接部所在膜层结构示意图；
图5C为图5A所示位置的数据线所在膜层结构示意图；
图5D为图1所示的显示基板中的第一显示区和第二显示区的部分平面图；
图5E为根据本公开实施例的另一示例提供的显示基板中的第一显示区和第二显示区的部分平面图；
图6为根据本公开实施例提供的第一显示区和第三显示区的边缘区交界处的部分像素电路结构示意图；
图7为根据本公开实施例提供的位于第一显示区的发光单元组的第二电极的示意图；
图8为根据本公开实施例提供的位于第二显示区非边缘的发光单元组的第二电极的示意图；
图9为根据本公开实施例提供的位于第三显示区的发光单元组的第二电极的示意图；
图10为根据本公开实施例提供的第二显示区的与第一显示区交界的两行发光单元组中的各发光单元的第二电极的示意图；以及
图11为根据本公开实施例提供的第二显示区的与第一显示区交界的两列发光单元组中的各发光单元的第二电极的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
在研究中，本申请的发明人发现：目前，采用屏下摄像头设计的有机发光二极管显示装置中，低密度显示区(L区)的显示亮度和电流比高密度显示区(H区)低至少一倍，会影响显示效果。
本公开的实施例提供一种显示基板以及显示装置。显示基板包括衬底基板，包括第一显示区和第二显示区，第一显示区包括多个第一发光单元组和与多个第一发光单元组分别连接的多个第一像素电路组，第二显示区包括多个第二发光单元组和与多个第二发光单元组分别连接的多个第二像素电路组，多个第二发光单元组的密度小于多个第一发光单元组的密度，各发光单元组包括多个发光单元，各发光单元包括沿垂直于衬底基板的方向设置的第一电极、发光层以及第二电极，第二电极位于发光层面向衬底基板的一侧；多条复位电源信号线，沿第一方向延伸，且位于第二电极与衬底基板之间；多条数据线，位于多条复位电源信号线远离衬底基板的一侧，且沿第二方向延伸，第二方向与第一方向相交。各像素电路组包括多个像素电路，第二像素电路组包括多个第一像素电路单元，各第一像素电路单元至少包括第一像素电路和第二像素电路，且第一像素电路单元中的至少两个像素电路被配置为与同一个发光单元的第二电极电连接，各像素电路包括数据写入晶体管、驱动晶体管以及第一复位控制晶体管，第一复位控制晶体管的第一极与复位电源信号线连接，第一复位控制晶体管的第二极与第二电极连接，数据写入晶体管的第一极与驱动晶体管的第二极连接，显示基板还包括多个第一连接部，至少部分第一连接部的第一端与第一像素电路的数据写入晶体管的第二极连接，至少部分第一连接部的第二端与第二像素电路的数据写入晶体管的第二极连接以使第一像素电路单元的至少两个数据写入晶体管与同一条数据线连接，第一连接部的至少部分位于第一像素电路中的数据写入晶体管的第二极与第一复位控制晶体管的第一极之间。本公开实施例提供的显示基板中，第二显示区内的至少两个像素电路驱动同一个发光单元发光，可以增加第二显示区的发光单元的电流和亮度，实现更加均匀的全面屏的视觉显示效果。
下面结合附图对本公开实施例提供的显示基板以及显示装置进行描述。
图1为根据本公开实施例提供的一种显示基板的局部平面结构示意图。如图1所示，显示基板包括衬底基板10。显示基板包括第一显示区100和第二显示区200。例如，显示基板还包括第三显示区300。例如，第二显示区200位于第三显示区300的周围，例如位于第三显示区300的沿X方向的两侧，第一显示区100位于第二显示区200和第三显示区300的周围。例如，第二显示区200和第三显示区300位于显示区的边缘，即显示基板包括显示区以及围绕显示区的周边区，第二显示区200和第三显示区300远离第一显示区100的边缘与周边区相接。也就是，第一显示区100仅位于第三显示区300沿Y方向的一侧。例如，第三显示区300的形状可以为矩形，该矩形沿Y方向延伸的两个边缘分别与位于其两侧的第二显示区200相接，该矩形沿X方向延伸的一个边缘与周边区相接，另一个边缘与第一显示区100相接。例如，第二显示区200位于沿X方向排列的第一显示区100和第三显示区300之间，且第二显示区200的沿X方向延伸的两个边缘之一与周边区相接，另一个边缘与第一显示区100相接。
如图1所示，第一显示区100包括多个第一发光单元组110和与多个第一发光单元组110分别连接的多个第一像素电路组120。例如，一个第一发光单元组110可以与一个第一像素电路组120连接以驱动第一发光单元组110发光，第一发光单元组110以及驱动第一发光单元组110发光的第一像素电路组120均位于第一显示区100。
如图1所示，第二显示区200包括多个第二发光单元组210和多个第二像素电路组220，多个第二发光单元组210分别与多个第二像素电路组220连接。例如，第二显示区200还包括多个第三像素电路组230。例如，一个第二发光单元组210可以与一个第二像素电路组220连接以驱动第二发光单元组210发光，第二发光单元组210以及驱动第二发光单元组210发光的第二像素电路组220均位于第二显示区200。例如，第三显示区300包括多个第三发光单元组310，多个第三发光单元组310分别与多个第三像素电路组230连接，也就是，位于第三显示区300的第三发光单元组310和位于第二显示区200的第三像素电路组230连接，第三发光单元组310与驱动第三发光单元组310发光的第三像素电路组230位于不同的显示区。例如，如图1所示，第三显示区300的中心区301仅设置透明的第三发光单元组310，而没有设置非透明的像素电路组，该中心区301可以作为屏下摄像区，既可以具有较高的光透过率以实现摄像功能，又可以通过与其他区域的像素电路组连接而实现发光，不影响屏幕的显示功能。
如图1所示，多个第二发光单元组210的密度小于多个第一发光单元组110的密度。例如，多个第三发光单元组310的密度小于多个第一发光单元组110的密度。屏下摄像区(第三显示区的中心区)的发光单元组的密度(即像素密度)低于正常显示区(第一显示区)的发光单元组的密度，则摄像头可以设置在能够允许更多光透过的低像素密度区域的下方。上述“多个第二发光单元组210的密度和多个第三发光单元组310的密度均小于多个第一发光单元组110的密度”指相同面积下第二发光单元组的数量小于第一发光单元组的数量。
例如，第一显示区100为主要的显示区域，具有较高的分辨率(PPI，Pixel PerInch)，即第一显示区100内排布有密度较高的用于显示的子像素。每个子像素包括发光单元以及驱动发光单元的像素电路。第三显示区300可以允许从显示基板显示侧射入的光透过显示基板而到达显示基板的背侧，从而使位于显示基板背侧的传感器等部件的正常工作。本公开实施例不限于此，例如，第三显示区300也可以允许从显示基板的背侧发出的光通过显示基板而到达显示基板的显示侧。第三显示区300和第二显示区200也包括多个子像素，以用于显示。但是，由于子像素的像素电路通常不透光，为了提高第三显示区300的中心区301的透光性，可以将第三显示区300的子像素的发光单元与驱动该发光单元的像素电路从物理位置上分离。例如，与第三显示区300中的发光单元组(例如图1中第三显示区300内的方框所示)连接的像素电路可以设置在第二显示区200，因此占据了第二显示区200的部分空间；而第二显示区200的剩余空间用于设置第二显示区200的像素(包括第二像素电路组220和第二发光单元组210)，例如第二显示区200中的每一个点填充方框代表一个像素。此时，第二显示区200中的像素以及与第三显示区300中的第三发光单元组310连接的第三像素电路组230在第二显示区200中阵列排布。由此，第三显示区300和第二显示区200的分辨率低于第一显示区100的分辨率，即第三显示区300和第二显示区200内排布的用于显示的像素的密度小于第一显示区100的像素密度。
图2为图1所示的第二像素电路组和第三像素电路组中的像素电路对的等效图。如图2所示，各像素电路组包括多个像素电路600。第二像素电路组220包括多个第一像素电路单元610，第一像素电路单元610至少包括第一像素电路611和第二像素电路612。例如，第一像素电路单元610可以包括两个像素电路，则第一像素电路单元610可以称为像素电路对610。本公开实施例示意性的示出第一像素电路单元包括两个像素电路，但不限于此，还可以包括三个像素电路或更多个像素电路。例如，各发光单元组包括多个发光单元，第一像素电路组210包括多个像素电路，各像素电路被配置为与一个发光单元连接以驱动该发光单元发光；第二像素电路组220包括多个像素电路对610，第二像素电路组220的各像素电路对610被配置为与一个发光单元连接以驱动该发光单元发光。
例如，第三像素电路组230多个第二像素电路单元，各第二像素电路单元至少包括第三像素电路和第四像素电路，且第二像素电路单元中的至少两个像素电路被配置为与同一个发光单元连接以驱动该发光单元发光。例如，第二像素电路单元可以包括两个像素电路，则第二像素电路单元也可以称为像素电路对610。本公开实施例示意性的示出第二像素电路单元包括两个像素电路，但不限于此，还可以包括三个像素电路或更多个像素电路。
例如，显示基板还包括位于衬底基板上的复位电源信号线、数据线、扫描信号线、电源信号线、复位控制信号线以及发光控制信号线。如图2所示，各像素电路600包括数据写入晶体管T4、驱动晶体管T3、阈值补偿晶体管T2以及第一复位控制晶体管T7，阈值补偿晶体管T2的第一极与驱动晶体管T3的第一极连接，阈值补偿晶体管T2的第二极与驱动晶体管T3的栅极连接，第一复位控制晶体管T7的第一极与复位电源信号线连接以接收复位信号Vinit，第一复位控制晶体管T7的第二极与发光单元连接，数据写入晶体管T4的第一极与驱动晶体管T3的第二极连接。例如，如图2所示，各子像素的像素电路还包括存储电容C、第一发光控制晶体管T6、第二发光控制晶体管T5和第二复位晶体管T1。数据写入晶体管T4的栅极与扫描信号线电连接以接收扫描信号Gate；存储电容C的第一极与电源信号线电连接，存储电容C的第二极与驱动晶体管T3的栅极电连接；阈值补偿晶体管T2的栅极与扫描信号线电连接以接收补偿控制信号；第一复位晶体管T7的栅极与复位控制信号线电连接以接收复位控制信号Reset；第二复位晶体管T1的第一极与复位电源信号线电连接以接收复位信号Vinit，第二复位晶体管T1的第二极与驱动晶体管T3的栅极电连接，第二复位晶体管T1的栅极与复位控制信号线电连接以接收复位控制信号Reset；第一发光控制晶体管T6的栅极与发光控制信号线电连接以接收发光控制信号EM；第二发光控制晶体管T5的第一极与电源信号线电连接，第二发光控制晶体管T5的第二极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T5的栅极与发光控制信号线电连接以接收发光控制信号EM。上述电源信号线指输出电压信号VDD的信号线，可以与电压源连接以输出恒定的电压信号，例如正电压信号。
例如，扫描信号和补偿控制信号可以相同，即，数据写入晶体管T3的栅极和阈值补偿晶体管T2的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。例如，数据写入晶体管T3的栅极和阈值补偿晶体管T2的栅极也可以分别电连接至不同的信号线，即数据写入晶体管T3的栅极电连接到第一扫描信号线，阈值补偿晶体管T2的栅极电连接到第二扫描信号线，而第一扫描信号线和第二扫描信号线传输的信号可以相同，也可以不同，从而使得数据写入晶体管T3的栅极和阈值补偿晶体管T2可以被分开单独控制，增加控制像素电路的灵活性。
例如，第一发光控制晶体管T6和第二发光控制晶体管T5被输入的发光控制信号可以相同，即，第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。例如，第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极也可以分别电连接至不同的发光控制信号线，而不同的发光控制信号线传输的信号可以相同，也可以不同。
例如，第一复位晶体管T7和第二复位晶体管T1被输入的复位控制信号可以相同，即，第一复位晶体管T7的栅极和第二复位晶体管T1的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。例如，第一复位晶体管T7的栅极和第二复位晶体管T1的栅极也可以分别电连接至不同的复位控制信号线，此时，不同复位控制信号线上的信号可以相同也可以不相同。
例如，如图2所示，显示基板工作时，画面显示的第一阶段，第二复位晶体管T1打开，使N1节点的电压初始化；第二阶段，同一个数据信号Data通过两个相连的数据写入晶体管T4，以及与两个相连的数据写入晶体管T4分别连接的两个驱动晶体管T3以及两个阈值补偿晶体管T2存储在两个像素电路600的两个N1节点；在第三发光阶段，两个像素电路600(即第一像素电路611和第二像素电路612组成的像素电路对610)中的第二发光控制晶体管T5、驱动晶体管T3以及第一发光控制晶体管T6均打开，以将同样的数据信号传输到两个N4节点，此时，两个像素电路600的N4节点相连，共同驱动同一个发光单元20发光，可以达到增加电流和亮度的目的。
需要说明的是，在本公开实施例中，子像素的像素电路除了可以为图2所示的7T1C(即七个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。只要将两个像素电路的数据写入晶体管T4相连，并将两个像素电路的N4节点相连以实现共同驱动同一个发光单元发光即可。
图3A为根据本公开实施例提供的第二显示区内的像素电路的有源半导体层的局部平面结构示意图。如图3A所示，有源半导体层3100可采用半导体材料图案化形成。有源半导体层3100可用于制作上述的第二复位晶体管T1、阈值补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一复位控制晶体管T7的有源层。有源半导体层3100包括各子像素的各晶体管的有源层图案(沟道区)和掺杂区图案(源漏掺杂区)，且同一像素电路中的各晶体管的有源层图案和掺杂区图案一体设置。
需要说明的是，有源层可以包括一体形成的低温多晶硅层，源极区域和漏极区域可以通过掺杂等进行导体化实现各结构的电连接。也就是每个子像素的各晶体管的有源半导体层为由p-硅形成的整体图案，且同一像素电路中的各晶体管包括掺杂区图案(即源极区域和漏极区域)和有源层图案，不同晶体管的有源层之间由掺杂结构隔开。
例如，有源半导体层3100可采用非晶硅、多晶硅、氧化物半导体材料等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。
图3B为根据本公开实施例提供的第二显示区内的有源半导体层和第一导电层叠示意图。显示基板包括位于有源半导体层远离衬底基板一侧的栅极绝缘层，用于将上述的有源半导体层3100与后续形成的第一导电层3200(即栅极金属层)绝缘。图3B示出了该显示基板包括的第一导电层3200，第一导电层3200设置在栅极绝缘层上，从而与有源半导体层3100绝缘。第一导电层320可以包括电容C的第二极CC2、沿第一方向(图中的X方向)延伸的多条扫描信号线430、多条复位控制信号线440、多条发光控制信号线450以及第二复位晶体管T1、阈值补偿晶体管T2、驱动晶体管T3、数据写入晶体管T4、第二发光控制晶体管T5、第一发光控制晶体管T6和第一复位控制晶体管T7的栅极。
例如，如图3B所示，数据写入晶体管T3的栅极可以为扫描信号线430与有源半导体层3100交叠的部分；第一发光控制晶体管T6的栅极可以为发光控制信号线450与有源半导体层3100交叠的第一部分，第二发光控制晶体管T5的栅极可以为发光控制信号线450与有源半导体层3100交叠的第二部分。第二复位晶体管T1的栅极为复位控制信号线440与有源半导体层3100交叠的第一部分，第一复位控制晶体管T7的栅极为复位控制信号线440与有源半导体层3100交叠的第二部分。阈值补偿晶体管T2可为双栅结构的薄膜晶体管，阈值补偿晶体管T2的第一个栅极可为扫描信号线430与有源半导体层3100交叠的部分，阈值补偿晶体管T2的第二个栅极可为从扫描信号线430突出的突出结构P与有源半导体层3100交叠的部分。如图3B所示，驱动晶体管T1的栅极可为电容C的第二极CC2。
需要说明的是，图3B中的各虚线矩形框示出了第一导电层3200与有源半导体层3100交叠的各个部分。作为各个晶体管的沟道区，在每个沟道区两侧的有源半导体层通过离子掺杂等工艺导体化作为各个晶体管的第一极和第二极。晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在物理结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本公开的实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。
例如，如图3B所示，扫描信号线430、复位控制信号线440和发光控制信号线450沿第二方向(Y方向)排布。扫描信号线430位于复位控制信号线440和发光控制信号线450之间。本公开实施例中的第一方向和第二方向为彼此相交的方向，例如第一方向与第二方向垂直。本公开实施例中的第一方向和第二方向可以互换。
例如，在第二方向上，电容C的第二极CC2(即驱动晶体管T1的栅极)位于扫描信号线430和发光控制信号线450之间。从扫描信号线430突出的突出结构P位于扫描信号线430的远离发光控制信号线450的一侧。
例如，在上述的第一导电层3200上形成有第一绝缘层，用于将上述的第一导电层3200与后续形成的第二导电层3300绝缘。
图3C为根据本公开实施例提供的第二显示区内的第二导电层的局部平面结构示意图，图3D为根据本公开实施例提供的第二显示区内的有源半导体层、第一导电层以及第二导电层的叠示意图。如图3C至图3D所示，第二导电层330包括电容C的第一极CC1以及沿第一方向延伸多条复位电源信号线410。电容C的第一极CC1与电容C的第二极CC2至少部分重叠以形成电容C。
如图3C至图3D所示，本公开实施例提供的显示基板还包括多个第一连接部510，至少部分第一连接部510的第一端与第一像素电路单元中的第一像素电路611的数据写入晶体管T4的第二极连接(例如，第一连接部510的第一端与第一像素电路单元中的第一像素电路611的数据写入晶体管T4的第二极可以直接连接，也可以通过导电层转接层电连接)，第一连接部510的第二端与第一像素电路单元中的第二像素电路612的数据写入晶体管T4的第二极连接以使第一像素电路单元的至少两个数据写入晶体管T4与同一条数据线连接，且沿第二方向，第一连接部510的至少部分位于第一像素电路611中的数据写入晶体管T2的第二极与第一复位控制晶体管T7的第一极之间。
本公开实施例中，第二显示区内的至少两个像素电路的数据写入晶体管的第二极通过第一连接部连接以驱动一个发光单元发光，可以增加第二显示区的发光单元的电流和亮度，例如可使第二显示区的发光单元的电流和亮度增加到采用一个像素电路驱动情况下的1.8到2倍，解决了第二显示区中电流和亮度偏小的问题，实现更加均匀的全面屏的视觉显示效果。
例如，部分第一连接部510的第一端与第二像素电路单元中的第三像素电路的数据写入晶体管T4的第二极连接，第一连接部510的第二端与第二像素电路单元中的第四像素电路的数据写入晶体管T4的第二极连接以使第二像素电路单元的至少两个数据写入晶体管T4与同一条数据线连接，且沿第二方向，第一连接部510位于第三像素电路中的数据写入晶体管T2的第二极与第一复位控制晶体管T7的第一极之间。为了方便后续描述，本公开说明书中的第一像素电路单元和第二像素电路单元同一称为像素电路对，则各像素电路单元包括的两个像素电路均称为第一像素电路和第二像素电路，即第二像素电路单元中的第三像素电路可以称为第一像素电路，第二像素电路单元中的第四像素电路可以称为第二像素电路。
例如，沿第二方向，第一连接部510位于第一像素电路611中的阈值补偿晶体管T3的第二极与第一复位控制晶体管T7的第一极之间。
例如，第一连接部510与复位电源信号线410同层设置。
例如，在上述的第二导电层3300上形成有第二绝缘层，用于将上述的第二导电层3300与后续形成的源漏极金属层3400绝缘。
例如，图3E为根据本公开实施例提供的第二显示区的源漏金属层的局部平面结构示意图，图3F为根据本公开实施例提供的第二显示区内的有源半导体层、第一导电层、第二导电层以及源漏金属层的叠示意图。如图3E至图3F所示，源漏金属层3400包括沿第二方向延伸的数据线420以及电源信号线460。数据线420通过贯穿栅极绝缘层、第一绝缘层和第二绝缘层的过孔与数据写入晶体管T2的第二极电连接。电源信号线460通过贯穿栅极绝缘层、第一绝缘层和第二绝缘层的过孔与第二发光控制晶体管T5的第一极电连接。电源信号线460和数据线420沿第一方向交替设置。电源信号线460通过贯穿第二绝缘层的过孔与电容C的第一极CC1电连接。
例如，在上述的源漏极金属层3400远离衬底基板的一侧可以设置钝化层以及平坦层用于保护上述的源漏极金属层3400。
例如，图3D至图3F示意性的示出第二像素电路组220中的部分像素电路以及第三像素电路组230中的部分像素电路。本公开实施例示意性的示出第二像素电路组220和第三像素电路组230均包括像素电路对，像素电路对包括沿第一方向排列的第一像素电路611和第二像素电路612，且各像素电路对中的两个像素电路的数据写入晶体管T4的第二极均通过第一连接部510连接以驱动同一个发光单元发光。本公开实施例不限于此，例如，还可以仅第二像素电路组包括上述像素电路对，或者仅第三像素电路组包括上述像素电路对。
例如，如图3D至图3F所示，第二像素电路组220和第三像素电路组230可以包括排列为两行的八个像素电路，即二维阵列排布的四个像素电路对。而第一像素电路组不包括上述像素电路对(未示出)，仅包括二维阵列排布的四个像素电路，第一像素电路组中沿第一方向排列的相邻的两个像素电路各驱动一个发光单元发光，且该相邻的两个像素电路中的两个数据写入晶体管彼此独立，且分别连接不同的数据线。本公开实施例中的第一像素电路组与第二像素电路组的版图区别主要在于是否设置了第一连接部，以及与第一连接部连接的数据写入晶体管的第二极的位置的设置。
例如，如图3D至图3F所示，在本公开实施例提供的显示基板可以采用四分之一全高屏分辨率(Quarter High Definition,QHD)，但是由于以该分辨率设计的各个像素电路的阈值补偿晶体管的第二极与第一复位控制晶体管的第一极之间沿第二方向的距离很小，例如小于2微米，例如为1.4～1.8微米，由此，阈值补偿晶体管的第二极与第一复位控制晶体管的第一极之间很难设置连接像素电路对的两个数据写入晶体管的第二极(data输入节点)的第一连接部。由于QHD分辨率产品中像素的大小一般小于全屏分辨率(Full HighDefinition,FHD)产品中像素的大小，本公开实施例中，将具有QHD分辨率的像素电路设计到具有FHD分辨率的像素间距(pixel pitch)里，从而增加各像素电路中阈值补偿晶体管T2的第二极与第一复位控制晶体管T7的第一极之间在沿第二方向上的距离，以保证像素电路对的两个像素电路的data输入节点通过第一连接部实现打孔连接。
例如，如图3D至图3F所示，相对于一种显示基板，其第二显示区中包括多个发光单元以及与多个发光单元一一对应连接的多个像素电路，相邻像素电路之间设置不与任何发光单元连接的虚设像素电路的情况，本公开实施例中，采用第一连接部连接虚设像素电路与连接第二显示区中的发光单元的像素电路，可以在尽量少改变像素电路整体结构的基础上，有效利用虚设像素电路，从而可以增加第二显示区(和第三显示区至少之一)的发光单元的电流和亮度，实现更加均匀的全面屏的视觉显示效果。
例如，阈值补偿晶体管T2的第二极与第一复位控制晶体管T7的第一极之间在沿第二方向上的距离为7～12微米以在阈值补偿晶体管T2的第二极与第一复位控制晶体管T7的第一极之间设置第一连接部510。
例如，如图3A至图3F所示，各像素电路还包括：与数据线420同层设置的第二连接部520和第三连接部530，第二连接部520被配置为连接阈值补偿晶体管T2的第二极和驱动晶体管T3的栅极，第三连接部530被配置为连接第一复位控制晶体管T7的第一极和复位电源信号线410。例如，第二连接部520的一端通过贯穿栅极绝缘层、第一绝缘层和第二绝缘层中的过孔与阈值补偿晶体管T2的第二极电连接，第二连接部520的另一端通过贯穿第一绝缘层和第二绝缘层中的过孔与驱动晶体管T3的栅极(即电容C的第二极CC2)电连接。第三连接部530的一端通过贯穿第二绝缘层中的过孔与复位电源信号线410电连接，第三连接部530的另一端通过贯穿栅极绝缘层、第一绝缘层和第二绝缘层中的过孔与第一复位控制晶体管T7的第一极电连接。
例如，如图3A至图3F所示，第一像素电路611中，第二连接部520与第三连接部530的彼此靠近的边缘之间的在第二方向的距离为7～12微米以在第二连接部520与第三连接部530之间设置第一连接部510。例如，第一像素电路611中，第二连接部520与第三连接部530的彼此靠近的边缘之间的在第二方向的距离可以为8～11微米。
例如，如图3A至图3F所示，第一连接部510与数据线420位于不同层，且沿垂直于衬底基板的第三方向，各第一连接部510与数据线420和电源信号线460有交叠。例如，像素电路对610包括的两个数据写入晶体管T4之间设置有一条数据线410和一条电源信号线460，连接上述两个数据写入晶体管T4的第一连接部510与数据线410和电源信号线460均有交叠。
例如，如图3A至图3F所示，各像素电路还包括与数据线420同层设置的第四连接部540，第四连接部540被配置为连接第一连接部510和数据写入晶体管T4的第二极，像素电路对610之一(例如第二像素电路612)的第四连接部540与紧邻的数据线420之间具有间隔，像素电路对610的另一个(例如第一像素电路611)的第四连接部540与数据线420为一体结构以实现像素电路对610仅与一条数据线420连接。上述“第四连接部540与紧邻的数据线420之间具有间隔”中“紧邻的数据线”指第四连接部540和该数据线420之间没有其他数据线。
例如，如图1、图3A至图3F所示，多个第一像素电路组210沿第一方向和第二方向呈阵列排布。沿第一方向，多个第二像素电路组220和多个第三像素电路组230交替设置，沿第二方向，多个第二像素电路组220和多个第三像素电路组230交替设置，且第二像素电路组220和第三像素电路组230与不同的数据线420连接。
例如，沿第一方向延伸的直线经过像素电路对中的两个数据写入晶体管的第二极，第一连接部的整体沿第一方向延伸。例如，不同像素电路组连接不同的数据线，因此不同像素电路组中的第一连接部沿第一方向的长度可以不同。例如，同一像素电路组中，不同像素电路对中的第一连接部沿第一方向的长度也可以不同。
例如，如图3E所示，以与数据线420为一体的第四连接部540为第一子部541，与紧邻数据线420具有间隔的第四连接部540为第二子部542，以第二像素电路组包括八个阵列排布的像素电路(沿行方向排列四个像素电路，沿列方向排列的两个像素电路)为例，则第二像素电路组中，两个第一子部541沿第二方向排列(例如位于一列)，两个第二子部542沿第二方向排列(例如位于一列)，且第一子部541与第二子部542在第一方向(例如在行方向)上交替排列。同理，第三像素电路组中的第一子部和第二子部的排列方式与第二像素电路组中的第一子部和第二子部的排列方式相同。对于沿第二方向交替排列的第二像素电路组和第三像素电路组，第二像素电路组中的第一子部和第三像素电路组中的第二子部位于不同列以使第二像素电路组与第三像素电路组连接至不同的数据线。
由于第一像素电路组中没有像素电路对的设计，所以第一像素电路组中沿第一方向或第二方向排列的相邻两个像素电路中的第四连接部均与数据线为一体结构以实现各像素电路与相应数据线的电连接。
例如，如图3A至图3F所示，显示基板还包括与第一连接部510同层设置的多个覆盖部S，各阈值补偿晶体管T2包括两个栅极T2-g1和T2-g2以及位于两个栅极之间的有源半导体层3100。沿第三方向，覆盖部S与两个栅极之间的有源半导体层3100、数据线420以及电源信号线460均有交叠。
例如，双栅型阈值补偿晶体管T2的两段沟道之间的有源半导体层在阈值补偿晶体管T2关闭时处于浮置(floating)状态，易受周围线路电压的影响而跳变，从而会影响阈值补偿晶体管T2的漏电流，进而影响发光亮度。为了保持阈值补偿晶体管T2的两段沟道之间的有源半导体层电压稳定，设计覆盖部S与阈值补偿晶体管T2的两段沟道之间的有源半导体层形成电容，覆盖部S可以连接至电源信号线460以获得恒定电压，因此处于浮置状态的有源半导体层的电压可以保持稳定。覆盖部S与双栅型阈值补偿晶体管T2的两段沟道之间的有源半导体层交叠，还可以防止两个栅极之间的有源半导体层被光照而改变特性，例如防止该部分有源半导体层的电压发生变化，以防止产生串扰。例如，电源信号线460可以通过贯穿第二绝缘层的过孔与覆盖部S电连接以为覆盖部S提供恒定电压。
例如，与有源半导体层交叠的覆盖部S在沿第一方向延伸的第一直线上的正投影与第一连接部510在第一直线上的正投影有交叠，第四连接部540在沿第二方向延伸的第二直线上的正投影与覆盖部S在第二直线上的正投影有交叠，由此，为了与同层设置的覆盖部S保持距离，第一连接部510的整体设置为非直线型，例如折线形。
例如，如图3A至图3F所示，第一连接部510包括沿第一方向延伸的主体连接部511和位于主体连接部511两端的且沿第二方向延伸的两个端部512，两个端部512分别与像素电路对610的两个第四连接部540连接，两个端部512在第二直线上的正投影与覆盖部S在第二直线上的正投影有交叠。由此，主体连接部和两个端部形成了折线形以与覆盖部保持距离。
例如，在第二方向上，覆盖部S与阈值补偿晶体管T2的第二极之间的距离小于覆盖部S与第一复位控制晶体管T7的第一极之间的距离，即覆盖部S更靠近阈值补偿晶体管T2。由此，为了方便设计，且使得第一连接部510与覆盖部S之间保持一定间隔，第一连接部510设置为更靠近第一复位晶体管T7的第一极，即，在Y方向上，主体连接部511与第一像素电路611中的阈值补偿晶体管T2的第二极之间的距离大于主体连接部511与第一像素电路611中的第一复位控制晶体管T7的第一极之间的距离。
例如，图4A为根据本公开实施例提供的第二显示区的第二发光单元组与第二像素电路组的连接关系示意图，图4B为图4A中一个发光单元的示意性层结构图。如图1至图4B所示，各发光单元组包括多个发光单元20。例如，各发光单元组包括一个第一颜色发光单元201、一个第二颜色发光单元对202以及一个第三颜色发光单元203，第一颜色发光单元201和第三颜色发光单元203沿第二方向排列，第二颜色发光单元对202包括沿第二方向排列的两个第二颜色发光单元，第一发光单元块202-1和第二发光单元块202-2，第一颜色发光单元201和第二颜色发光单元对202沿第一方向排列。例如，第一颜色发光单元201的第二电极在沿Y方向延伸的直线上的正投影与第一发光单元块202-1的第二电极在该直线上的正投影有交叠；第三颜色发光单元203的第二电极在该方向延伸的直线上的正投影与两个第二颜色发光单元的第二电极之间的间隔在该直线上的正投影交叠。例如，第三颜色发光单元203的主体电极(后续描述)在该方向延伸的直线上的正投影与两个第二颜色发光单元的主体电极在该直线上的正投影没有交叠。
例如，各发光单元20包括沿垂直于衬底基板10的方向依次设置的第一电极21、发光层23以及第二电极22，第二电极12位于发光层13面向衬底基板10的一侧。显示基板还包括像素限定层24，像素限定层24包括用于限定子像素的发光区的开口，该开口暴露发光单元20的第二电极22，当后续的发光单元20的发光层23形成在上述像素限定层24的开口中时，发光层23与第二电极22接触，从而这部分能够驱动发光层23进行发光以形成有效发光区。这里的“有效发光区”可以指二维的平面区域，该平面区域平行于衬底基板。需要说明的是，像素限定层的开口由于工艺原因，远离衬底基板的部分尺寸略大于靠近衬底基板部分的尺寸，或者从靠近衬底基板一侧到远离衬底基板一侧的方向上呈现尺寸逐渐增加的形态，因此有效发光区的尺寸与像素限定层开口的不同位置的尺寸可能略有不同，但整体区域形状和尺寸基本相当。例如，有效发光区在衬底基板上的正投影与对应的像素限定层的开口在衬底基板上的正投影大致重合。例如，有效发光区在衬底基板上的正投影完全落在对应的像素限定层的开口在衬底基板上的正投影内，且二者形状相似，有效发光区在衬底基板上的投影面积相比对应的像素限定层的开口在衬底基板上的投影面积略小。
例如，第一颜色发光单元可以为红色发光单元和蓝色发光单元之一，第三颜色发光单元为红色发光单元和蓝色发光单元的另一个，第二颜色发光单元对为绿色发光单元对。本公开示意性的示出第一颜色发光单元为红色发光单元，第二颜色发光单元为绿色发光单元。
例如，如图1至图4B所示，各像素电路还包括与数据线420同层设置的第五连接部550，位于第一显示区100和第二显示区200的发光单元20的第二电极22可以直接通过第五连接部550与第一发光控制晶体管T6的第二极电连接。例如，第一显示区100中，第一发光单元组110中的各发光单元20的第二极可以直接通过第一像素电路组120中相应的像素电路600的第五连接部550与第一发光控制晶体管T6的第二极电连接。第二显示区200中，第二发光单元组210中的各发光单元20的第二极可以直接通过第二像素电路组220中相应的像素电路600的第五连接部550与第一发光控制晶体管T6的第二极电连接。例如，第二显示区200中，第二发光单元组210中的各发光单元20的第二极可以通过钝化层以及平坦层中的第一过孔561与第五连接部550连接。
例如，如图1至图4B所示，第二像素电路组220包括多个像素电路对610，第二发光单元组210的各发光单元20的第二电极22包括主体电极以及连接电极，主体电极的形状与各发光单元20的有效发光区的形状基本相同，连接电极被配置为直接与第五连接部550电连接以与像素电路对610的两个第一发光控制晶体管T6的第二极电连接。
例如，如图1至图4B所示，显示基板还包括位于第二电极22与数据线420所在膜层之间多条透明走线700，各透明走线700沿第一方向延伸。例如，第三像素电路组230包括多个像素电路对610，透明走线700被配置为连接第三发光单元组310中的发光单元20的第二电极22以及第五连接部550以使第三发光单元组310的各发光单元20的第二电极22与第三像素电路组230的像素电路对610的两个第一发光控制晶体管T6的第二极电连接。
例如，第二显示区200中，透明走线700通过钝化层以及平坦层中的第二过孔562与第三像素电路组310中的第五连接部550电连接；第三显示区300中，发光单元20的第二电极22通过位于透明走线700与第二电极22之间的第三绝缘层与透明走线700连接，进而实现与第二显示区200中的像素电路600的连接。
例如，图4C为图4A所示第二显示区的第二发光单元组和过孔位置关系示意图。如图4A和图4C所示，连接一个第二发光单元组210和一个第二像素电路组220的多个第一过孔561组成的一个第一过孔组5610，连接一个第三发光单元组310和一个第三像素电路组230的多个第二过孔562组成一个第二过孔组5620。沿第一方向，多个第一过孔组5610和多个第二过孔组5620交替排列；沿第二方向，多个第一过孔组5610和多个第二过孔组5620交替排列。相对于第二发光单元组和第三发光单元组均通过透明走线所在膜层与第五连接部连接的情况，本公开实施例中，第二发光单元组的发光单元的第二电极直接与第五连接部连接，而第三发光单元组的发光单元的第二电极通过透明走线与第五连接部连接，可以将更多空间留给透明走线，防止信号发生串扰。
例如，图5D为图1所示的显示基板中的第一显示区和第二显示区的部分平面图。如图1和图5D所示，本公开一实施例中，显示基板中的第一显示区100和第二显示区200包括沿第一方向和第二方向排列的多个像素电路030以形成多个像素电路列32和多个像素电路行31。位于第一显示区100的多个像素电路030包括多个第一子像素电路031，位于第二显示区200的多个像素电路030包括多个第二子像素电路032，第一显示区100的多个第一发光单元(即第一发光单元组110中包括的三种颜色的发光单元，例如图中所示的R、G1、G2、B)与多个第一子像素电路031一一对应连接，第二显示区200的各第二发光单元(即第二发光单元组210中包括的三种颜色的发光单元，例如图中所示的R、G1、G2、B)与至少两个第二子像素电路032连接。
例如，如图1所示，第一显示区100和第二显示区200在Y方向(即数据线的延伸方向)上相接。第三显示区300包括中心区301以及围绕中心区301的边缘区302，且第三显示区300的边缘区302与第一显示区100在Y方向上相接。例如，图1示意性的示出第三显示区300的形状为矩形，第三显示区300的中心区301的形状为圆形，则边缘区302为位于矩形中除圆形中心区以外的区域。本公开实施例不限于此，第三显示区的中心区和边缘区的形状可以根据实际产品需求进行设置。
例如，如图1所示，第三显示区300的中心区301和边缘区302均设置有第三发光单元组310，且位于第三显示区300的多个第三发光单元组310通过透明走线700分别与第二显示区200中的多个第三像素电路组230电连接以驱动第三发光单元组310发光。第三显示区300的中心区301仅设置发光单元组，不设置像素电路组从而可以减少金属覆盖面积，以实现较高的透光率，而第三显示区300的边缘区302除设置发光单元组外还设置有挡光结构以使得第三显示区300形成具有预设形状的透光区(即中心区301)。例如，本公开实施例中设置在第三显示区300的周边区302的挡光结构可以为多个虚设像素电路组320，多个虚设像素电路组320包括位于第三发光单元组310与衬底基板之间的部分，以及位于相邻第三发光单元组310之间的间隔的部分，各虚设像素电路组320不与任何发光单元组连接，仅为悬空的像素电路。例如，边缘区302为环形走线区。例如，连接第三像素电路组的数据线、扫描信号线、电源信号线、复位控制线、发光控制信号线、复位电源信号线等走线均位于环形走线区。
例如，如图1所示，第三显示区300中的第三发光单元组310可以采用左右对半控制的方式，有关于第三显示区300的沿Y方向延伸的中心线轴对称的两个第二显示区200中的第三像素电路组230分别进行控制。例如，位于上述中心线左侧的第三发光单元组310由位于中心线左侧的第二显示区200内的第三像素电路组230控制，位于上述中心线右侧的第三发光单元组310由位于中心线右侧的第二显示区200内的第三像素电路组230控制。用于驱动圆形中心区301中的发光单元的走线以密集排布的方式布置在边缘区302中，可以使作为屏下显示区的圆形中心区301具有尽量大的面积。
例如，如图1所示，第一显示区100和第二显示区200包括沿第一方向和第二方向排列的多个像素电路以形成多个像素电路列32和多个像素电路行31。例如，第三显示区300的边缘区302包括沿第一方向和第二方向排列的多个虚设像素电路034以形成多个虚设像素电路列和多个虚设像素电路行。这里将第三显示区300中的虚设像素电路也称为像素电路，虽然虚设像素电路不与任何发光单元连接，但是其结构可以与其他区域的像素电路结构大致相同，例如，均包括7T1C(即七个晶体管和一个电容)结构。例如，多条沿Y方向延伸的数据线420分别与多个像素电路列32相连。
例如，如图1至图4A所示，各像素电路列32包括相邻四列组成的像素电路列组，每个像素电路列组包括沿X方向(即与数据线420的延伸方向相交的方向)依次排列的第一像素电路列321、第二像素电路列322、第三像素电路列323和第四像素电路列324。第一显示区100内的第一像素电路列321、第二像素电路列322、第三像素电路列323以及第四像素电路列324分别与沿第X方向依次排列的第一数据线421、第二数据线422、第三数据线423和第四数据线424相连。第二显示区200内的第一像素电路列321中的至少部分像素电路、第二像素电路列322中的至少部分像素电路、第三像素电路列323中的至少部分像素电路以及第四像素电路列324中的至少部分像素电路分别与沿第X方向依次排列的第一数据线421、第二数据线422、第三数据线423和第四数据线424相连。
例如，如图1至图4A所示，在第二显示区200内，在至少一个像素电路列组中，位于同一像素电路行31且位于第一像素电路列321和第二像素电路列322的两个像素电路的数据输出端(即第四连接部540)电连接以形成第一像素电路对601，位于同一像素电路行31且位于第三像素电路列323和第四像素电路列324的两个像素电路600的数据输出端(即第四连接部540)电连接以形成第二像素电路对602。本公开实施例示意性的示出第二显示区内的各像素电路列组均包括第一像素电路对和第二像素电路对为例进行描述，但不限于此，可以根据实际产品需求进行设置。
例如，如图1至图4A，第一显示区100、第二显示区200和第三显示区300均包括多个发光单元20，第一显示区100内的多个发光单元20分别与第一显示区100的多个像素电路600连接。第二显示区200的多个发光单元20分别与第二显示区200的一部分像素电路600连接，第三显示区300的多个发光单元20分别与第二显示区200的另一部分像素电路600连接。即，第二显示区200中，第二发光单元组210中的发光单元20与第二像素电路组220中的像素电路600连接；第三显示区300中的第三发光单元组310中的发光单元20与第二显示区200中的第三像素电路组230中的像素电路600连接。本公开实施例示意性的示出第二显示区仅包括第二像素电路组和第三像素电路组，但不限于此，根据产品中空间设计需求等因素，第二显示区还可以包括其他像素电路组，例如虚设像素电路组(不与发光单元连接的)等。
例如，如图1至图4A所示，第二显示区200内的第二像素电路组220和第三像素电路组230均包括第一像素电路对601和第二像素电路对602，则第二显示区200和第三显示区300中，多个发光单元20分别与第二显示区200内的多个第一像素电路对601和多个第二像素电路对602连接。
例如，本公开实施例中第一显示区设置的发光单元可以称为第一发光单元，第二显示区设置的发光单元可以称为第二发光单元，第三显示区设置的发光单元可以称为第三发光单元。
由于第二像素电路组220和第三像素电路组230在X方向和Y方向均交替排列，且沿Y方向排列的同一列第二像素电路组220和第三像素电路组230与不同的数据线420连接。因此，位于第二显示区200内的第一像素电路列321中的部分像素电路与第一数据线421相连，例如位于第一像素电路列321中的第二像素电路组220中的像素电路与第一数据线421相连，而位于第一像素电路列321中的第三像素电路组230中的像素电路与第一数据线421不相连。同理，位于第二显示区200内的第二像素电路列322中的部分像素电路与第二数据线422相连，例如位于第二像素电路列322中的第三像素电路组230中的像素电路与第二数据线422相连，而位于第二像素电路列322中的第二像素电路组220中的像素电路与第二数据线422不相连。位于第二显示区200内的第三像素电路列323中的部分像素电路与第三数据线423相连，例如位于第三像素电路列323中的第三像素电路组230中的像素电路与第三数据线423相连，而位于第三像素电路列323中的第二像素电路组220中的像素电路与第三数据线423不相连。位于第二显示区200内的第四像素电路列324中的部分像素电路与第四数据线424相连，例如位于第四像素电路列324中的第二像素电路组220中的像素电路与第四数据线422相连，而位于第四像素电路列324中的第三像素电路组230中的像素电路与第四数据线424不相连。
例如，如图1至图4A所示，与第二显示区200的多个发光单元20连接的多个第一像素电路对601与第一数据线421相连，与第二显示区200的多个发光单元20连接的多个第二像素电路对602与第四数据线424相连，与第三显示区300的多个发光单元20连接的多个第一像素电路对601与第二数据线422相连，与第三显示区300的多个发光单元20连接的多个第二像素电路对601与第三数据线423相连。
例如，第二像素电路组220中，第一像素电路对601中的两个像素电路与第一数据线421相连，第二像素电路对602中的两个像素电路与第四数据线424相连。第三像素电路组230中，第一像素电路对601中的两个像素电路与第二数据线422相连，第二像素电路对602中的两个像素电路与第三数据线423相连。
例如，如图1至图4A所示，与第二发光单元组210中的第一颜色发光单元201和第三颜色发光单元203连接的第一像素电路对601与第一数据线421相连，与第二发光单元组210中的第二颜色发光单元对202连接的第二像素电路对602与第四数据线424相连。
图5A为根据本公开实施例提供的第一显示区和第二显示区交界处的部分像素电路结构示意图，图5B为图5A所示位置的数据线连接部所在膜层结构示意图，图5C为图5A所示位置的数据线所在膜层结构示意图。如图1至图5D所示，在第一显示区100和第二显示区200的交界处，即第一子像素电路031和第二子像素电路032之间的间隔处，与至少一个像素电路列组连接的第二数据线422、第三数据线423以及第四数据线424断开以形成第一断口4201，第一数据线421保持连续，没有断口。也就是，第二数据线422中位于第二显示区200的部分与位于第一显示区100的部分在第一显示区100和第二显示区200交界处不连接。同理，第三数据线423中位于第二显示区200的部分与位于第一显示区100的部分在第一显示区100和第二显示区200交界处不连接；第四数据线424中位于第二显示区200的部分与位于第一显示区100的部分在第一显示区100和第二显示区200交界处不连接。第二数据线422位于第一显示区100的部分靠近第二显示区200的端点4220通过数据线连接部560连接到第四数据线424位于第二显示区200靠近第一显示区100的端点4240，数据线连接部560穿过第三数据线423的第一断口4201。这里的第一数据线421、第二数据线422、第三数据线423和第四数据线424可以指一条连续的数据线，如第一数据线421为连续的数据线；也可以指与同一列像素电路连接且不连续的数据线，如第二数据线422、第三数据线423以及第四数据线424，由此，与第一子像素电路连接的第二数据线422和与第二子像素电路连接的第二数据线422被配置为传输不同的信号；与第一子像素电路连接的第三数据线423和与第二子像素电路连接的第三数据线423被配置为传输不同的信号；与第一子像素电路连接的第四数据线424和与第二子像素电路连接的第四数据线424被配置为传输不同的信号。
例如，与第一子像素电路031连接的第二数据线422和与第二子像素电路032连接的第二数据线422被配置为传输不同的信号；与第一子像素电路031连接的第三数据线423和与第二子像素电路032连接的第三数据线423被配置为传输不同的信号；与第一子像素电路031连接的第四数据线424和与第二子像素电路032连接的第四数据线424被配置为传输不同的信号。本申请中虽然将位于第一显示区和第二显示区中位于同一直线的数据线均称为第二数据线、第三数据线或第四数据线，但是位于不同显示区的第二数据线(第三数据线或第四数据线)被配置为传输不同的信号。
例如，本公开实施例示意性的示出第一显示区中的第二数据线靠近第二显示区的端点通过数据线连接部与第二显示区中的第四数据线靠近第一显示区的端点连接，但不限于此，第一显示区中的第二数据线靠近第二显示区的端点还可以通过数据线连接部与第二显示区中的第三数据线靠近第一显示区的端点连接。
本公开实施例中，位于第一显示区中的像素电路称为第一子像素电路，与位于第二显示区中的发光单元连接的像素电路称为第二子像素电路，与位于第三显示区中的发光单元连接的像素电路称为第三子像素电路。
例如，如图5A所示，本公开实施例以与第一显示区100中的第一像素电路列321连接的多个发光单元20包括第一颜色发光单元和第三颜色发光单元，与第一显示区100中的第二像素电路列322连接的多个发光单元20包括第二颜色发光单元对，与第一显示区100中的第三像素电路列323连接的多个发光单元20包括第一颜色发光单元和第三颜色发光单元，与第一显示区100中的第四像素电路列324连接的多个发光单元20包括第二颜色发光单元对为例。
本公开实施例中，数据信号从位于第一显示区远离第二显示区一侧的源极驱动集成电路经数据线传输给第一显示区和第二显示区中的像素电路，传输给与第二显示区中一种颜色发光单元连接的像素电路的数据信号应与传输给与第一显示区中的上述相同颜色发光单元连接的像素电路的数据信号相同。由此，第一显示区中同一像素电路列连接至同一数据线，而第二显示区中的像素电路对连接至同一数据线时，容易出现传输至与第一显示区中第一颜色发光单元连接的像素电路的数据信号与传输至与第二显示区中第二颜色发光单元对连接的像素电路对的数据信号相同的问题，导致第一显示区和第二显示区的数据信号不匹配。
例如，第一显示区100中，各第一发光单元组110包括一个第一颜色发光单元、一个第二颜色发光单元对以及一个第三颜色发光单元，各第二颜色发光单元对包括第一发光单元块和第二发光单元块。第一颜色发光单元和第三颜色发光单元沿平行于数据线延伸方向的方向(Y方向)排列，第一发光单元块和第二发光单元块沿Y方向排列，第一颜色发光单元和第二颜色发光单元对沿与Y方向相交的X方向排列，相邻两个第一发光单元组中第一颜色发光单元指向第三颜色发光单元的方向相反。也就是，与第一显示区中靠近第二显示区的一行像素电路且位于像素电路列组中的四个像素电路连接的发光单元依次为第一颜色发光单元、第一发光单元块、第三颜色发光单元以及第二发光单元块。而与上述像素电路列组中的且位于第一显示区靠近第二显示区的第二行像素电路连接的四个发光单元依次为第三颜色发光单元、第二发光单元块、第一颜色发光单元以及第一发光单元块。由此，与第一像素电路列和与第三像素电路列的像素电路连接的第一颜色发光单元和第三颜色发光单元的排列方式不同，与第二像素电路列和与第四像素电路列的像素电路连接的第一发光单元块和第二发光单元块的排列方式不同。数据线传输的数据信号与相应颜色发光单元的排列相关，且第一显示区和第二显示区均应按照上述发光单元排列方式传输匹配的数据信号。
例如，如图1至图5A所示，与第二显示区200中第一像素电路列321连接的多个发光单元20包括交替排列的第一颜色发光单元201和第三颜色发光单元203，与位于第二显示区200靠近第一显示区100的一行且为第一像素电路列321的像素电路连接的发光单元例如为第三颜色发光单元203。第一显示区100中与第一像素电路列321连接的多个发光单元20包括交替排列的第一颜色发光单元和第三颜色发光单元，与位于第一显示区100靠近第二显示区200的一行且为第一像素电路列321的像素电路连接的发光单元为第一颜色发光单元。由此，第一显示区的靠近第二显示区的一行像素电路行中且与第一数据线连接的像素电路与第一颜色发光单元连接，第二显示区的靠近第一显示区的一行像素电路行中且与同一条第一数据线连接的像素电路与第三颜色发光单元连接，该发光单元的排列方式与第一数据线传输的数据信号相匹配，则第一数据线可以在第一显示区和第二显示区的交界处保持连接，无需在两个显示区交界处断开。
例如，如图1至图5A所示，与第二显示区200中第四像素电路列324连接的多个第二颜色发光单元对202包括交替排列的第一发光单元块202-1和第二发光单元块202-2，与位于第二显示区200靠近第一显示区100的一行且为第四像素电路列324的像素电路连接的发光单元例如为第二发光单元块202-2。第一显示区100中与第四像素电路列324连接的多个第二颜色发光单元对包括交替排列的第一发光单元块和第二发光单元块，与位于第一显示区100靠近第二显示区200的一行且为第四像素电路列324的像素电路连接的发光单元也为第二发光单元块。由此，与第一显示区靠近第二显示区的一行像素电路行且为第四像素电路列的像素电路连接的发光单元和与第二显示区靠近第一显示区的一行像素电路行且为第四像素电路列的像素电路连接的发光单元为同一种发光单元，则与第一显示区的第四像素电路列连接的第四数据线的数据信号和与第二显示区的第四像素电路列连接的第四数据线的数据信号不匹配，因此，第四数据线在第一显示区和第二显示区的交界处应断开连接。
例如，如图1至图5A所示，第一显示区100中与第二像素电路列322连接的多个第二颜色发光单元对包括交替排列的第一发光单元块和第二发光单元块，且与位于第一显示区100靠近第二显示区200的一行且为第二像素电路列322的像素电路连接的发光单元为第一发光单元块。由此，与第二显示区的第四像素电路列连接的第四数据线的数据信号和与第一显示区的第二像素电路列连接的第二数据线的数据信号相匹配，则第二数据线中位于第一显示区的部分与位于第二显示区的部分在两个显示区交界位置处断开连接，且位于第一显示区的第二数据线通过数据线连接部与位于第二显示区的第四数据线连接，以满足集成电路(IC)在第一显示区和第二显示区统一的算法处理。
本公开实施例中，在第一显示区和第二显示区交界的位置，断开第二数据线、第三数据线以及第四数据线，并通过数据线连接部连接第二数据线位于第一显示区的部分靠近第二显示区的端点与第四数据线位于第二显示区靠近第一显示区的端点，从而可以保证从数据线传输至第一显示区中发光单元的数据信号与从数据线传输至第二显示区中发光单元的数据信号的匹配。
例如，如图5A至图5C所示，数据线连接部560与多条数据线420位于不同层。例如，沿垂直于衬底基板的方向，数据线连接部560与电源信号线460有交叠。由于，数据线连接部需要穿过第三数据线的第一断口以及两条电源信号线实现连接第二数据线的端点和第四数据线的端点，由此，数据线连接部需要与数据线设置在不同层。
例如，如图5A至图5C所示，数据线连接部560与复位电源信号线410位于同层以方便设计。
例如，如图5A至图5C所示，第一显示区100中与第二显示区200相邻的一行第一像素电路行31中的且位于第三像素电路列323和第四像素电路列324的两个像素电路中的阈值补偿晶体管T2的第二极与第一复位控制晶体管T7的第一极之间设置有数据线连接部560。
本公开实施例中，第一显示区100和第二显示区200交界处指与第一显示区100靠近第二显示区200的一行像素电路行31中像素电路的第一复位晶体管的第一极与数据写入晶体管的第二极之间的间隔。
例如，第一显示区100中与第二显示区200相邻的一行像素电路行31中，阈值补偿晶体管T2的第二极与第一复位控制晶体管T7的第二极之间的在第二方向的距离为7～12微米以在阈值补偿晶体管T2的第二极与第一复位控制晶体管T7的第一极之间设置数据线连接部560。
例如，第一显示区100中的像素电路中，第二连接部520与第三连接部530的彼此靠近的边缘之间的在第二方向的距离为7～12微米以在第二连接部520与第三连接部530之间设置数据线连接部560。本公开实施例中，第一连接部与数据线连接部虽然分别设置在第二显示区以及第一显示区和第二显示区的交界，但是通过调整像素电路的阈值补偿晶体管的第二极与第一复位控制晶体管的第一极之间的空间的距离，可以将第一连接部和数据线连接部均设置在像素电路的阈值补偿晶体管的第二极与第一复位控制晶体管的第一极之间的预留出的较大的空间，以防止对其他信号产生干扰。
例如，图6为根据本公开实施例提供的第一显示区和第三显示区的边缘区交界处的部分像素电路结构示意图。例如，如图6所示，第三显示区内的多个虚设像素电路列包括相邻四列组成的虚设像素电路列组，每个虚设像素电路列组包括沿第二方向依次排列的第一虚设像素电路列0341、第二虚设像素电路列0342、第三虚设像素电路列0343和第四虚设像素电路列0344，第一虚设像素电路列0341的至少部分虚设像素电路034、第二虚设像素电路列0342的至少部分虚设像素电路034、第三虚设像素电路列0343的至少部分虚设像素电路034以及第四虚设像素电路列0344的至少部分虚设像素电路034分别与沿第二方向依次排列的第一数据线421、第二数据线422、第三数据线423和第四数据线424相连，虚设像素电路034和第一像素电路031的间隔处(例如第三显示区300的边缘区302和第一显示区100的交界处)，第三数据线423和第四数据线424断开以形成第二断口4202。
例如，上述的第一虚设像素电路列0341、第二虚设像素电路列0342、第三虚设像素电路列0343和第四虚设像素电路列0344也可以分别称为第一像素电路列、第二像素电路列、第三像素电路列和第四像素电路列。
例如，如图1至图6所示，与第三发光单元组310中的第一颜色发光单元和第三颜色发光单元连接的像素电路对可以为第一像素电路对601和第二像素电路对602之一，与第三发光单元组310中的第二颜色发光单元对连接的像素电路对可以为第一像素电路对601和第二像素电路对602的另一个。
例如，与第三发光单元组310的第一颜色发光单元和第三颜色发光单元连接的像素电路对可以与第二数据线422和第三数据线423之一连接，与第三发光单元组310的第一发光单元块和第二发光单元块连接的像素电路对可以与第二数据线422和第三数据线423的另一个连接。例如，与第三发光单元组310的第一颜色发光单元和第三颜色发光单元连接的像素电路对可以与第三数据线423连接，与第三发光单元组310的第一发光单元块和第二发光单元块连接的像素电路对可以与第二数据线422连接。由于在第一显示区和第二显示区的交界，第二数据线和第三数据线均断开，与第三发光单元组连接的像素电路不能被与第二显示区相接的第一显示区中的数据线输入匹配的数据信号。因此，本公开实施例中采用第三显示区的边缘区和第一显示区的交界处连续的第一数据线和第二数据线分别连接与第三发光单元组310的第一发光单元块和第二发光单元块连接的像素电路对以及与第三发光单元组310的第一颜色发光单元和第三发光单元连接的像素电路对，以实现对与第三发光单元组连接的像素电路输入匹配的数据信号，满足集成电路在第一显示区和第三显示区统一的算法处理。
例如，第三显示区300中与第二显示区200的第三像素电路列323连接的多个发光单元包括交替排列的第一颜色发光单元和第三颜色发光单元，且与位于第二显示区200远离第一显示区100的第一行以及第三像素电路列323的像素电路连接的发光单元为第三颜色发光单元。第一显示区100中与第一像素电路列321连接的多个发光单元20包括交替排列的第一颜色发光单元和第三颜色发光单元，与位于第一显示区100靠近的第三显示区300一行且连接第一颜色发光单元的像素电路连接的数据线为第一数据线。
例如，第三显示区300中与第二显示区200的第二像素电路列322连接的多个发光单元包括交替排列的第一发光单元块和第二发光单元块，且与位于第二显示区200远离第一显示区100的第一行以及第二像素电路列322中的像素电路连接的发光单元为第二发光单元块。第一显示区100中与第二像素电路列322连接的多个发光单元20包括交替排列的第一发光单元块和第二发光单元块，与位于第一显示区100靠近的第三显示区300一行且连接第一发光单元块的像素电路连接的数据线为第二数据线。由此，第一显示区与第三显示区的边缘区相接的区域中的第一数据线和第二数据线上的数据信号分别与第二显示区中的第三数据线和第二数据线上的数据信号匹配，而第一显示区与第三显示区的边缘区相接的区域中的第三数据线和第四数据线传输的数据信号与第二显示区中的第三数据线和第二数据线上的数据信号不匹配，则第三显示区的边缘区和第一显示区的交界处，第一数据线和第二数据线保持连接，而第三数据线和第四数据线断开连接。
例如，如图1至图6所示，显示基板还包括位于第三显示区300远离第一显示区100一侧的周边区303，位于第三显示区300的边缘区302的第一数据线421绕过中心区301以在周边区303连接到第二显示区200的第二数据线422和第三数据线423之一，位于第三显示区300的边缘区302的第二数据线422绕过中心区301以在周边区303连接到第二显示区200的第二数据线422和第三数据线423的另一个。
例如，本公开实施例示意性的示出，位于第三显示区300的边缘区302的第一数据线421绕过中心区301以在周边区303连接到第二显示区200的第三数据线423，位于第三显示区300的边缘区302的第二数据线422绕过中心区301以在周边区303连接到第二显示区200的第二数据线422，从而方便第三显示区和第二显示区中数据线的走线。
例如，如图1-图6所示，本公开另一实施例提供一种显示基板包括第一显示区100和第二显示区200。第一显示区100包括多个第一发光单元110-1和多个第一子像素电路031，多个第一发光单元110-1包括相邻设置的第一发光单元列110-11和第二发光单元列110-12，各发光单元列与相应的一列第一子像素电路031连接，第二显示区120包括多个第二发光单元120-1和多个第二子像素电路032，多个第二发光单元120-1包括相邻设置的第三发光单元列120-11和第四发光单元列120-12，第二显示区200中的各发光单元列与一列第一子像素电路对032-1连接，各列第一子像素电路对032-1包括相邻两列第二子像素电路032。
例如，如图1-图6所示，显示基板还包括沿第二方向延伸的多条第一子数据线4210、多条第二子数据线4220、多条第三子数据线4230以及多条第四子数据线4240，各第一子数据线4210与各第一发光单元列110-11连接，各第二子数据线4220与各第二发光单元列110-12连接，各第三子数据线4230与各第三发光单元列120-11连接，各第四子数据线4240与各第四发光单元列120-12连接，第二方向与第一方向相交。
例如，如图1-图6所示，第一发光单元列110-11和第二发光单元列110-12的排列方向与第三发光单元列120-11和第四发光单元列120-12的排列方向相同，与第一发光单元列110-11连接的一列第一子像素电路031和与第三发光单元列120-11连接的一列第二子像素电路032位于同一列，第一子数据线4210和第三子数据线4230为沿第二方向延伸且连续的一条数据线；与第四发光单元列120-12连接的两列第二子像素电路032和与第二发光单元列110-12连接的一列第一子像素电路031均位于不同列，第二子数据线4220与第四子数据线4240通过数据线连接部560连接，且数据线连接部560的延伸方向与第二方向相交。
这里的第一子数据线4210、第二子数据线4220、第三子数据线4230和第四子数据线4240与上述实施例中的第一数据线421、第二数据线422、第三数据线423和第四数据线424指代的含义不同，这里的第一子数据线4210仅指上述实施例中的第一数据线421中连接第一显示区中像素电路的数据线，这里的第二子数据线4220指上述实施例中的第二数据线422中连接第一显示区中像素电路的数据线，这里的第三子数据线4230仅指上述实施例中的第一数据线421中连接第二显示区中像素电路的数据线，这里的第四子数据线4240仅指上述实施例中的第四数据线424中连接第二显示区中像素电路的数据线。
在第一显示区的像素电路和第二显示区的像素电路交界的位置，断开第二子数据线与第四子数据线，并通过数据线连接部连接第二子数据线与第四子数据线，从而可以保证从数据线传输至第一显示区中发光单元的数据信号与从数据线传输至第二显示区中发光单元的数据信号的匹配。
例如，如图1-图6所示，与第二发光单元列110-12连接的一列第一子像素电路031和与第三发光单元列120-11连接的另一列第二子像素电路032位于同一列。
例如，如图1-图6所示，第一显示区100还包括相邻设置第五发光单元列110-13和第六发光单元列110-14，第一发光单元列110-11、第二发光单元列110-12、第五发光单元列110-13和第六发光单元列110-14沿第一方向重复排列，第三发光单元列120-11和第四发光单元列120-12沿第一方向交替排列。
例如，如图1-图6所示，显示基板还包括沿第二方向延伸的多条第五子数据线4250和多条第六子数据线4260，各第五子数据线4250与各第五发光单元列110-13连接，各第六子数据线4260与各第六发光单元列110-14连接。
例如，如图1-图6所示，与第五发光单元列110-13连接的一列第一子像素电路031和与第四发光单元列120-12连接的一列第二子像素电路032位于同一列，与第六发光单元列110-14连接的一列第一子像素电路031和与第四发光单元列120-12连接的另一列第二子像素电路032位于同一列，第六子数据线4260或第五子数据线4250与第四子数据线4240之间设置有间隔。图5D示意性的示出与第六子数据线4260连接的像素电路和与第四子数据线4240连接的像素电路位于同一列，则第六子数据线4260和第四子数据线4240之间设置有间隔，但不限于此，在第四子数据线连接的像素电路与第五子数据线连接的像素电路位于同一列使，第四子数据线与第五子数据线之间设置有间隔。这里的第五子数据线4250仅指上述实施例中的第三数据线423中连接第一显示区中像素电路的数据线，这里的第六子数据线4260指上述实施例中的第四数据线424中连接第一显示区中像素电路的数据线。
例如，图5E为根据本公开实施例的另一示例提供的显示基板中的第一显示区和第二显示区的部分平面图。图5E所示示例与图5D所示示例不同之处在于像素的排列，图5D所示示例中像素排列为GGRB排列，图5E所示示例中像素排列为realRGB排列。如图5E所示，位于第一显示区100中的每六个RGB发光单元为一个重复周期。与第一显示区100的第一列R发光单元连接的数据线420和与第二显示区100的第一列R发光单元连接的数据线420为同一条连续的数据线；与第一显示区100第二列G发光单元连接的数据线420和与第二显示区100的第二列R发光单元连接的数据线420之间具有间隔，且与第一显示区100第二列G发光单元连接的数据线420通过数据线连接部560和与第二显示区100的第三列G(或第四列G)发光单元连接的数据线420连接；与第一显示区100第三列B发光单元连接的数据线420和与第二显示区100的第三列G发光单元连接的数据线420之间具有间隔，且与第一显示区100第三列B发光单元连接的数据线420通过数据线连接部560和与第二显示区100的第五列B(或第六列B)发光单元连接的数据线420连接；与第一显示区100第四列G发光单元连接的数据线420和与第二显示区100的第四列G发光单元连接的数据线420之间具有间隔；与第一显示区100第五列R发光单元连接的数据线420和与第二显示区100的第五列B发光单元连接的数据线420之间具有间隔；与第一显示区100第六列G发光单元连接的数据线420和与第二显示区100的第六列B发光单元连接的数据线420之间具有间隔。本公开实施例不限于上述连接，只要第一显示区中的一个R发光单元与第二显示区中的一个R发光单元连接至同一数据线，第一显示区中的一个B发光单元与第二显示区中的一个B发光单元连接至同一数据线，第一显示区中的一个G发光单元与第二显示区中的一个G发光单元连接至同一数据线即可。
例如，如图1-图6所示，第一显示区100包括沿第一方向和第二方向交替排列的多个第一子发光单元组1-1和多个第二子发光单元组1-2，第一子发光单元组1-1包括第一发光单元列110-11和第二发光单元列110-12中的发光单元，第二子发光单元组1-2包括第五发光单元列110-13和第六发光单元列110-14中的发光单元，第二显示区200包括多个第三子发光单元组1-3。
例如，如图1-图6所示，各子发光单元组包括一个第一颜色发光单元R、一个第二颜色发光单元对G1和G2以及一个第三颜色发光单元B，第一颜色发光单元R和第三颜色发光单元B沿第二方向排列，第二颜色发光单元对G1和G2包括沿第二方向排列的两个第二颜色发光单元，第一颜色发光单元R和第二颜色发光单元对G1和G2沿第一方向排列，且第一子发光单元组1-1中第一颜色发光单元R和第三颜色发光单元B的排列方向与第二子发光单元组1-2中第一颜色发光单元R和第三颜色发光单元B的排列方向相反，第一子发光单元组1-1中各发光单元的相对位置分布与第三子发光单元组1-3中各发光单元的相对位置分布相同。本公开实施例示意性的以第一颜色发光单元为红色发光单元，第二颜色发光单元对为绿色发光单元对且第三颜色发光单元为蓝色发光单元为例，但不限于此。例如，第一颜色发光单元可以为蓝色发光单元，第二颜色发光单元对为绿色发光单元对且第三颜色发光单元可以为红色发光单元。例如，第一颜色发光单元为绿色发光单元，第二颜色发光单元对为红色发光单元对且第三颜色发光单元为蓝色发光单元。
例如，如图1-图6所示，衬底基板还包括第三显示区300，第二显示区200还包括多个第三子像素电路033，第三显示区300包括多个第三发光单元130-1，多个第三发光单元130-1包括相邻设置的第七发光单元列130-11和第八发光单元列130-12，第一发光单元列110-11和第二发光单元列110-12的排列方向与第七发光单元列130-11和第八发光单元列130-12的排列方向相同，第三显示区300中的各发光单元列与一列第二子像素电路对033-1连接，各列第二子像素电路对033-1包括相邻两列第三子像素电路033。
例如，如图1-图6所示，显示基板还包括沿第二方向延伸的多条第七子数据线4270和多条第八子数据线4280，各第七子数据线4270与各第七发光单元列130-11连接，各第八子数据线4280与各第八发光单元列130-12连接。
例如，如图1-图6所示，第七子数据线4270和第八子数据线4280的至少之一设置在第三子数据线4230和第四子数据线4240之间。这里的第七子数据线4270仅指上述实施例中的第二数据线422中连接第二显示区中像素电路的数据线，这里的第八子数据线4280指上述实施例中的第三数据线423中连接第二显示区中像素电路的数据线。
例如，如图1-图6所示，第七子数据线4270和第八子数据线4280均设置在第三子数据线4230和第四子数据线4240之间，且第八子数据线4280与第五子数据线4250之间设置有间隔以设置数据线连接部560。
例如，第八子数据线4280与第五子数据线4250数据线在第一显示区像素电路和第二显示区像素电路之间间隔位置处有断口，连接部560设置在断口处。
例如，如图1-图6所示，多个第三子像素电路033被配置为与多个第四子发光单元组1-4，各第四子发光单元组1-4中各发光单元的相对位置分布与第三子发光单元组1-3中各发光单元的相对位置分布相同，与第三子发光单元组1-3连接的第一子像素电路对032-1和与第四发光单元组1-4连接的第二子像素电路对033-1沿第一方向和第二方向交替排列。
例如，如图1-图6所示，第三显示区300包括中心区301以及围绕中心区301的边缘区302，边缘区302包括沿第一方向和第二方向排列的多个虚设像素电路以形成多个虚设像素电路列320-1和多个虚设像素电路行320-2。
例如，如图1-图6所示，第三显示区300内的多个虚设像素电路列320-1包括相邻四列组成的虚设像素电路列组3201，每个虚设像素电路列组3201包括沿第一方向依次排列的第一虚设像素电路列0341、第二虚设像素电路列0342、第三虚设像素电路列0343和第四虚设像素电路列0343。
例如，如图1-图6所示，显示基板还包括第一虚设数据线431、第二虚设数据线432、第三虚设数据线433和第四虚设数据线434，第一虚设数据线431与第一虚设像素电路列0341连接，第二虚设数据线432与第二虚设像素电路列0342连接，第三虚设数据线433与第三虚设像素电路列0343连接，且第四虚设数据线434与第四虚设像素电路列0344连接。
例如，如图1-图6所示，与第一发光单元列110-11连接的一列第一子像素电路031和第一虚设像素电路列0341位于同一列，与第二发光单元列110-12连接的一列第一子像素电路031和第二虚设像素电路列0342位于同一列，与第五发光单元列110-13连接的一列第一子像素电路031与第三虚设像素电路列0343位于同一列，与第六发光单元列110-14连接的一列第一子像素电路031与第四虚设像素电路列0344位于同一列。与第一发光单元组1-1连接的两条数据线与相应的两条虚设数据线为连续的两条数据线，或者与第二发光单元组1-2连接的两条数据线与相应的两条虚设数据线为连续的两条数据线。图6示意性的示出与与第一发光单元组1-1连接的两条数据线与相应的两条虚设数据线为连续的两条数据线。
例如，如图1-图6所示，显示基板还包括位于第三显示区300远离第一显示区100一侧的周边区400，与第一发光单元组1-1或第二发光单元组1-2连接的两条虚设数据线绕过中心区301以在周边区400分别连接第七子数据线4270和第八子数据线4280。
例如，如图1-图6所示，第一虚设数据线431和第一子数据线4210为一条连续的数据线，第二虚设数据线432和第二子数据线4220为一条连续的数据线，第三虚设数据线433和第五子数据线4250之间设置有间隔，第四虚设数据线434和第六子数据线4260之间设置有间隔。
例如，如图1-图6所示，第一虚设数据线431绕过中心区301以在周边区400连接第七子数据线4270，第二虚设数据线绕过中心区以在周边区连接第八数据线。
例如，图7为根据本公开实施例提供的位于第一显示区的发光单元组的第二电极的示意图，图8为根据本公开实施例提供的位于第二显示区非边缘的发光单元组的第二电极的示意图，图9为根据本公开实施例提供的位于第三显示区的发光单元组的第二电极的示意图。如图1至图9所示，各发光单元20的第二电极22包括主体电极22-1以及连接电极22-2，主体电极22-1的形状与各发光单元20的有效发光区的形状基本相同，连接电极22-2被配置为通过与第五连接部550以与像素电路的第一发光控制晶体管T6的第二极电连接。位于显示区的各发光单元组包括多个不同颜色发光单元，例如，各发光单元组包括一个第一颜色发光单元201、第二颜色发光单元对202以及第三颜色发光单元203。
例如，如图1至图9所示，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的一种颜色发光单元的主体电极22-1的面积大于位于第一显示区100的且与上述一种颜色发光单元颜色相同的发光单元20的主体电极22-1的面积。各颜色发光单元的主体电极的面积与其有效发光区的面积相关，本公开实施例中，通过将位于第二显示区的非边缘区域和第三显示区的至少之一中的一种颜色发光单元的主体电极的面积设置为大于位于第一显示区的且与上述一种颜色发光单元颜色相同的发光单元的主体电极的面积，可以使得位于第二显示区的非边缘区域和第三显示区的至少之一中的一种颜色发光单元的有效发光区的面积设计为大于位于第一显示区的且与上述一种颜色发光单元颜色相同的发光单元的有效发光区的面积。
本公开实施例中，由于第二显示区和第三显示区的发光单元组的密度均小于第一显示区的发光单元组的密度，通过将第二显示区和第三显示区的至少之一的发光单元中主体电极的面积设置为大于第一显示区的发光单元中主体电极的面积以使位于第二显示区的非边缘区域和第三显示区的至少之一中的一种颜色发光单元的有效发光区的面积设计为大于位于第一显示区的且与上述一种颜色发光单元颜色相同的发光单元的有效发光区的面积，可以在保证发光单元发光材料寿命的基础上增加第二显示区和第三显示区至少之一的亮度，实现更加均匀的全面屏视觉显示效果。
例如，本公开实施例示意性的示出位于第二显示区200的非边缘区域和第三显示区300中，一种颜色发光单元的主体电极22-1的面积大于位于第一显示区100的且与上述一种颜色发光单元颜色相同的发光单元20的主体电极22-1的面积以使位于第二显示区的非边缘区域和第三显示区的一种颜色发光单元的有效发光区的面积设计为大于位于第一显示区的且与上述一种颜色发光单元颜色相同的发光单元的有效发光区的面积，由此，可以在保证发光单元发光材料寿命的基础上增加第二显示区和第三显示区的亮度，实现更加均匀的全面屏视觉显示效果。
例如，在本公开实施例的一示例中，第一显示区、第二显示区和第三显示区中的各发光单元均与一个像素电路连接，即第二显示区和第三显示区中各发光单元可以不与像素电路对连接，而仅是与一个像素电路连接。此时，第二显示区和第三显示区的发光单元组的密度均小于第一显示区的发光单元组的密度，通过将第二显示区和第三显示区的至少之一的发光单元中主体电极的面积设置为大于第一显示区的发光单元中主体电极的面积以使位于第二显示区的非边缘区域和第三显示区的至少之一中的一种颜色发光单元的有效发光区的面积设计为大于位于第一显示区的且与上述一种颜色发光单元颜色相同的发光单元的有效发光区的面积，可以尽量均匀各显示区的显示效果。
例如，在本公开实施例的另一示例中，各像素电路组包括多个像素电路，第二显示区中的第二像素电路组和第三像素电路组至少之一包括多个像素电路对，各像素电路对包括的两个像素电路被配置为与同一个发光单元的第二电极电连接。例如，第二显示区中的第二像素电路组和第三像素电路组均包括多个像素电路对，第二像素电路组中的各像素电路对与第二发光单元组中的各发光单元连接，第三像素电路组中的各像素电路对与第三发光单元组中的各发光单元连接。第二显示区和第三显示区的发光单元组的密度均小于第一显示区的发光单元组的密度，将与第二显示区和第三显示区的发光单元连接的像素电路设计为像素电路对的方案与将第二显示区和第三显示区的发光单元中主体电极的面积设置为大于第一显示区的发光单元中主体电极的面积的方案结合，可以在保证发光单元的发光材料寿命的基础上，将使第二显示区和第三显示区的发光单元的电流和亮度增加到一个像素电路驱动情况下的1.8到2倍，解决了第二显示区和第三显示区中电流和亮度偏小的问题，实现更加均匀的全面屏的视觉显示效果。
例如，如图1至图9所示，各发光单元组包括第一颜色发光单元201，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第一颜色发光单元201的主体电极2011的面积与位于第一显示区100的各第一颜色发光单元201的主体电极2011的面积比为1.5～2.5。例如，各发光单元组包括第一颜色发光单元201，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第一颜色发光单元201的主体电极2011的面积与位于第一显示区100的各第一颜色发光单元201的主体电极2011的面积比为1.9～2.1。
例如，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第一颜色发光单元201的有效发光区的面积与位于第一显示区100的各第一颜色发光单元201的有效发光区的面积比为2。
例如，如图1至图9所示，位于各显示区的第一颜色发光单元201的主体电极2011和有效发光区的形状均为六边形，位于第二显示区200的非边缘的第一颜色发光单元201的连接电极2012的面积可以大于位于第一显示区100的第一颜色发光单元201的连接电极2012的面积以实现与像素电路对的连接。
例如，如图1至图9所示，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第二颜色发光单元对202的主体电极2021的面积与位于第一显示区100的各第二颜色发光单元对202的主体电极2021的面积比为1.5～2.5。例如，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第二颜色发光单元对202的主体电极2021的面积与位于第一显示区100的各第二颜色发光单元对202的主体电极2021的面积比为1.9～2.1。
例如，位于第二显示区200的非边缘区域和第三显示区300的各第二颜色发光单元对202的有效发光区的面积与位于第一显示区100的各第二颜色发光单元对202的有效发光区的面积比为2。
例如，如图1至图9所示，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第一发光单元块202-1的主体电极2021-1的面积与位于第一显示区100的各第一发光单元块202-1的主体电极2021-1的面积比为1.5～2.5。例如，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第二发光单元块202-2的主体电极2021-2的面积与位于第一显示区100的各第二发光单元块202-2的主体电极2021-2的面积比为1.5～2.5。例如，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第一发光单元块202-1的主体电极2021-1的面积与位于第一显示区100的各第一发光单元块202-1的主体电极2021-1的面积比为1.9～2.1。例如，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第二发光单元块202-2的主体电极2021-2的面积与位于第一显示区100的各第二发光单元块202-2的主体电极2021-2的面积比为1.9～2.1。
例如，位于第二显示区200的非边缘区域的各第一发光单元块202-1的连接电极2022-1的面积大于位于第一显示区100的各第一发光单元块202-1的连接电极2022-1的面积。例如，位于第二显示区200的非边缘区域的各第二发光单元块202-2的连接电极2022-2的面积大于位于第一显示区100的各第二发光单元块202-2的连接电极2022-2的面积以方便与像素电路对连接。
例如，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第三颜色发光单元203的主体电极2031的面积与位于第一显示区100的各第三颜色发光单元203的主体电极2031的面积比为1.5～2.5。例如，位于第二显示区200的非边缘区域和第三显示区300的至少之一中的各第三颜色发光单元203的主体电极2031的面积与位于第一显示区100的各第三颜色发光单元203的主体电极2031的面积比为1.9～2.1。
例如，位于第二显示区200的非边缘区域和第三显示区300的各第三颜色发光单元203的主体电极2031的面积与位于第一显示区100的各第三颜色发光单元203的主体电极2031的面积比为2。例如，位于第二显示区200的非边缘区域和第三显示区300的各第三颜色发光单元203的有效发光区的面积与位于第一显示区100的各第三颜色发光单元203的有效发光区的面积比为2。
例如，位于第二显示区200的非边缘区域的各第三颜色发光单元203的连接电极2032的面积大于位于第一显示区100的各第三颜色发光单元203的连接电极2032的面积以实现与像素电路对的连接。
例如，各显示区的第三颜色发光单元的主体电极和有效发光区的形状均为六边形。
例如，如图8和图9所示，第二显示区的发光单元组的发光单元的第二电极直接与像素电路对连接，则第二显示区的发光单元的连接电极的面积较大，而第三显示区的发光单元组的发光单元的第二电极通过透明走线与第二显示区的像素电路对连接，则第三显示区的发光单元的连接电极的面积可以设置的较小。
例如，图10为根据本公开实施例提供的第二显示区的与第一显示区交界的两行发光单元组中的各发光单元的第二电极的示意图。如图1至图10所示，第二显示区200的与第一显示区100在Y方向上相邻的一行发光单元组中的各第一颜色发光单元201的主体电极2011的形状和面积与位于第一显示区100的各第一颜色发光单元201的主体电极的2011形状和面积均大致相同。本公开实施例将第二显示区的与第一显示区在Y方向上彼此相邻的两行发光单元组中的各第一颜色发光单元的主体电极的形状和面积设置为均大致相同，即位于第二显示区边缘的第一颜色发光单元的主体电极的面积与位于第二显示区非边缘区域的第一颜色发光单元的主体电极的面积设计为不同，可以在将第二显示区大部分第一颜色发光单元的亮度增加以均匀全面屏显示效果的同时，防止两行发光单元的主体电极在空间上出现冲突。
例如，如图1至图10所示，第二显示区200的与第一显示区100在第一方向上相邻的一行发光单元组中的各第二颜色发光单元对202的主体电极2021的面积与位于第一显示区100的各第二颜色发光单元对202的主体电极2021的面积比为0.9～1.1。本公开实施例将第二显示区的与第一显示区在Y方向上彼此相邻的两行发光单元组中的各第二颜色发光单元的主体电极的面积设置为大致相同，即位于第二显示区边缘的第二颜色发光单元的主体电极的面积与位于第二显示区非边缘区域的第二颜色发光单元的主体电极的面积设计为不同，可以在将第二显示区大部分第二颜色发光单元的亮度增加以均匀全面屏显示效果的同时，防止两行发光单元的主体电极在空间上出现冲突。
例如，如图1至图10所示，第一显示区100内的第二颜色子像素对202包括的两个第二颜色子像素的主体电极2021的形状与第二显示区200的与第一显示区100在第一方向上相邻的一行发光单元组的各第二颜色发光单元对202的两个主体电极2021的形状不同。
本公开实施例中，位于第二显示区非边缘区域中的相邻两个发光单元之间的像素限定层的间隙(PDL gap)的尺寸与位于第二显示区边缘区域中的相邻两个发光单元之间的PDL gap的尺寸大致相同，以使得第二显示区显示图像光的均一性。
例如，如图1至图10所示，第一显示区100内的第二颜色子像素对202包括的两个第二颜色子像素的主体电极2021的形状均为五边形，且各五边形包括沿X方向延伸的一条第一边1、沿Y方向延伸的两条第二边2以及与两条第二边2连接的两条第三边3，两条第三边3交叉形成尖角，两个第二颜色子像素的主体电极2021的两个尖角彼此靠近。第二显示区200的与第一显示区100在Y方向上相邻的一行发光单元组的各第二颜色发光单元对202的各主体电极2021包括沿X方向延伸的一条第四边4、沿Y方向延伸的两条第五边5、与两条第五边5连接的两条第六边6以及连接两条第六边6的第七边7，两个第二颜色子像素的主体电极2021的两条第七边7彼此靠近。
例如，如图7至图10所示，第一显示区100的第二颜色发光单元的主体电极2021的第二边2的长度小于第二显示区200边缘的第二颜色发光单元的主体电极2021的第五边5的长度以保证第一显示区的第二颜色发光单元的主体电极的面积与第二显示区边缘的第二颜色发光单元的主体电极的面积大致相等。
例如，如图7至图10所示，在第二显示区200的边缘的第二颜色发光单元的主体电极2021的面积设置为与第一显示区100的第二颜色发光单元的主体电极2021的面积相同时，为了保证第二显示区200边缘的第二颜色发光单元与第一颜色发光单元(或第三颜色发光单元)之间的PDL gap与第二显示区200非边缘区域的第二颜色发光单元与第一颜色发光单元(或第三颜色发光单元)之间的PDL gap，第二显示区200的与第一显示区100在第一方向上相邻的一行发光单元组中的各第二颜色发光单元对的两个主体电极的中心连线与第一显示区的各第二颜色发光单元对的两个主体电极的中心连线不平行。
在第二显示区200的边缘的第二颜色发光单元的主体电极2021的面积设置为与第一显示区100的第二颜色发光单元的主体电极2021的面积相同时，为了保证第二显示区200边缘的第二颜色发光单元与第一颜色发光单元(或第三颜色发光单元)之间的PDL gap与第二显示区200非边缘区域的第二颜色发光单元与第一颜色发光单元(或第三颜色发光单元)之间的PDL gap位于第二显示区200边缘的第二颜色发光单元的主体电极的形状如果为包括尖角的五边形，则会与第一颜色发光单元(或第三颜色发光单元)的连接电极在空间上存在冲突。因此第二显示区边缘的第二颜色发光单元的主体电极的形状不再包括尖角。此时，为了保证第二显示区边缘的第二颜色发光单元的主体电极的面积与第一显示区的第二颜色发光单元的主体电极的面积大致相同，则需要对第二显示区边缘的第二颜色发光单元的主体电极形状进行补偿，即增加两条第六边6以及连接两条第六边6的第七边7，从而在保证第二显示区边缘的第二颜色发光单元的主体电极在空间上没有冲突的情况下，实现其面积与第一显示区的第二颜色发光单元的面积相等。
例如，如图1至图10所示，第二显示区200的与第一显示区100在Y方向上的相邻的一行发光单元组中的各第三颜色发光单元203的主体电极2031的形状和面积与位于第一显示区100的各第三颜色发光单元203的主体电极2031的形状和面积均大致相同。本公开实施例将第二显示区的与第一显示区在Y方向上彼此相邻的两行发光单元组中的各第三颜色发光单元的主体电极的形状和面积设置为均大致相同，即位于第二显示区边缘的第三颜色发光单元的主体电极的面积与位于第二显示区非边缘区域的第三颜色发光单元的主体电极的面积设计为不同，可以在将第二显示区大部分第三颜色发光单元的亮度增加以均匀全面屏显示效果的同时，防止两行发光单元的主体电极在空间上出现冲突。
例如，图11为根据本公开实施例提供的第二显示区的与第一显示区交界的两列发光单元组中的各发光单元的第二电极的示意图。如图11所示，第二显示区200的与第一显示区100在X方向上相邻的一列发光单元组中，第二颜色发光单元对202位于第一颜色发光单元201和第三颜色发光单元203靠近第一显示区100的一侧，该列发光单元组中的各第二颜色发光单元对202的主体电极2021的面积和形状与位于第一显示区100的各第二颜色发光单元对202的主体电极2021的面积和形状均大致相同。本公开实施例将第二显示区的与第一显示区在X方向上彼此相邻的两列发光单元组中的各第二颜色发光单元对的主体电极的形状和面积设置为均大致相同，即位于第二显示区边缘的第二颜色发光单元对的主体电极的面积与位于第二显示区非边缘区域的第二颜色发光单元对的主体电极的面积设计为不同，可以在将第二显示区大部分第二颜色发光单元对的亮度增加以均匀全面屏显示效果的同时，防止两列发光单元的主体电极在空间上出现冲突。
例如，沿Y方向排列的相邻两个第二发光单元组之间设置有第三像素电路组，由此，沿Y方向排列的相邻的两个第二发光单元组之间的间隔处不设置发光单元组。第一显示区100在X方向靠近第二显示区200的一列多个第一发光单元组中的相邻两个第一发光单元组之间设置有间隔，该间隔区域包括不与发光单元组连接的一个第一像素电路组，且沿X方向，该第一像素电路组和与第一显示区100紧邻的一列第二发光单元组中的发光单元组位于同一直线上，由此，可以平衡在X方向上第一显示区与第二显示区的亮度分布。
例如，如图11所示，第二显示区200的与第一显示区100在X方向上相邻的一列发光单元组中，各第一颜色发光单元201的主体电极2011的面积与位于第一显示区100的各第一颜色发光单元201的主体电极2011的面积比为1.5～2.5。例如，第二显示区200的与第一显示区100在X方向上相邻的一列发光单元组中，各第一颜色发光单元201的有效发光区的面积与位于第一显示区100的各第一颜色发光单元201的有效发光区的面积比为2。本公开实施例中，在保证第二显示区的与第一显示区在X方向上相邻的一列发光单元组中的发光单元的主体电极在空间上不发生冲突的情况下，位于第二显示区边缘的第一颜色发光单元的主体电极的形状和面积与位于第二显示区非边缘区域的第一颜色发光单元的主体电极的形状和面积均大致相同，可以在将第二显示区大部分第一颜色发光单元的亮度增加以均匀全面屏显示效果的同时，防止两列发光单元的主体电极在空间上出现冲突。
例如，如图11所示，第二显示区200的与第一显示区100在X方向上相邻的一列发光单元组中，各第三颜色发光单元203的主体电极2031的面积与位于第一显示区100的各第三颜色发光单元203的主体电极2031的面积比为1.5～2.5。例如，第二显示区200的与第一显示区100在X方向上相邻的一列发光单元组中，各第三颜色发光单元203的主体电极2031的面积与位于第一显示区100的各第三颜色发光单元203的主体电极2031的面积比为1.9～2.1。
例如，第二显示区200的与第一显示区100在X方向上相邻的一列发光单元组中，各第三颜色发光单元203的有效发光区的面积与位于第一显示区100的各第三颜色发光单元203的有效发光区的面积比为2。本公开实施例中，在保证第二显示区的与第一显示区在X方向上相邻的一列发光单元组中的发光单元的主体电极在空间上不发生冲突的情况下，位于第二显示区边缘的第三颜色发光单元的主体电极的形状和面积与位于第二显示区非边缘区域的第三颜色发光单元的主体电极的形状和面积均大致相同，可以在将第二显示区大部分第三颜色发光单元的亮度增加以均匀全面屏显示效果的同时，防止两列发光单元的主体电极在空间上出现冲突。
本公开另一实施例提供一种显示装置，包括上述任一种显示基板。
本公开实施例的一示例提供的显示装置中，第二显示区内的两个像素电路驱动一个发光单元发光，可以增加第二显示区和第三显示区至少之一的发光单元的电流和亮度，实现更加均匀的全面屏的视觉显示效果。
本公开实施例的一示例提供的显示装置中，通过将第二显示区和第三显示区的至少之一的发光单元中主体电极的面积设置为大于第一显示区的发光单元中主体电极的面积以使位于第二显示区的非边缘区域和第三显示区的至少之一中的一种颜色发光单元的有效发光区的面积设计为大于位于第一显示区的且与上述一种颜色发光单元颜色相同的发光单元的有效发光区的面积，可以在保证发光单元发光材料寿命的基础上增加第二显示区和第三显示区至少之一的亮度，实现更加均匀的全面屏视觉显示效果。
本公开实施例的一示例提供的显示装置中，通过对第一显示区和第二显示区以及第一显示区和第三显示区交界处数据线的设计，可以满足集成电路(IC)在第一显示区和第二显示区统一的算法处理。
有以下几点需要说明：
(1)本公开的实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述仅是本公开的示范性实施方式，而非用于限制本公开的保护范围，本公开的保护范围由所附的权利要求确定。

Claims (17)

1.一种显示基板，包括：
衬底基板，包括第一显示区和第二显示区，所述第一显示区包括多个第一发光单元组和与所述多个第一发光单元组分别连接的多个第一像素电路组，所述第二显示区包括多个第二发光单元组和与所述多个第二发光单元组分别连接的多个第二像素电路组，所述多个第二发光单元组的密度小于所述多个第一发光单元组的密度，各所述发光单元组包括多个发光单元，各所述发光单元包括沿垂直于所述衬底基板的方向设置的第一电极、发光层以及第二电极，所述第二电极位于所述发光层面向所述衬底基板的一侧；
多条复位电源信号线，位于所述第二电极与所述衬底基板之间；
多条数据线，位于所述多条复位电源信号线远离所述衬底基板的一侧，且所述数据线的延伸方向与所述复位电源信号线的延伸方向相交；
其中，各所述像素电路组包括多个像素电路，所述第二像素电路组包括多个第一像素电路单元，各所述第一像素电路单元至少包括第一像素电路和第二像素电路，且所述第一像素电路单元中的至少两个像素电路被配置为与同一个发光单元的第二电极电连接，
各所述像素电路包括数据写入晶体管、驱动晶体管以及第一复位控制晶体管，所述第一复位控制晶体管的第一极与所述复位电源信号线连接，所述第一复位控制晶体管的第二极与所述第二电极连接，所述数据写入晶体管的第一极与所述驱动晶体管的第二极连接，
所述显示基板还包括多个第一连接部，至少部分第一连接部的第一端与所述第一像素电路的所述数据写入晶体管的第二极连接，所述至少部分第一连接部的第二端与所述第二像素电路的所述数据写入晶体管的第二极连接以使所述第一像素电路单元的至少两个数据写入晶体管与同一条数据线连接，所述第一连接部的至少部分位于所述第一像素电路中的所述数据写入晶体管的第二极与所述第一复位控制晶体管的第一极之间。
2.根据权利要求1所述的显示基板，其中，所述衬底基板还包括第三显示区，所述第二显示区包括多个第三像素电路组，所述第三显示区包括多个第三发光单元组，所述多个第三发光单元组分别与所述多个第三像素电路组连接，且所述多个第三发光单元组的密度小于所述多个第一发光单元组的密度；
所述第三像素电路组包括多个第二像素电路单元，各所述第二像素电路单元至少包括第三像素电路和第四像素电路，且所述第二像素电路单元中的至少两个像素电路被配置为与同一个发光单元的第二电极电连接；
部分第一连接部的第一端与所述第三像素电路的所述数据写入晶体管的第二极连接，所述部分第一连接部的第二端与所述第四像素电路的所述数据写入晶体管的第二极连接以使所述第二像素电路单元的至少两个数据写入晶体管与同一条数据线连接，所述第一连接部位于所述第三像素电路中的所述数据写入晶体管的第二极与所述第一复位控制晶体管的第一极之间。
3.根据权利要求2所述的显示基板，其中，各所述像素电路还包括阈值补偿晶体管，所述阈值补偿晶体管的第一极与所述驱动晶体管的第一极连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极连接，所述第一连接部位于所述第一像素电路中的所述阈值补偿晶体管的第二极与所述第一复位控制晶体管的第一极之间。
4.根据权利要求3所述的显示基板，其中，各所述像素电路还包括：与所述数据线同层设置的第二连接部和第三连接部，所述第二连接部被配置为连接所述阈值补偿晶体管的第二极和所述驱动晶体管的栅极，所述第三连接部被配置为连接所述第一复位控制晶体管的第一极和所述复位电源信号线，
所述第一像素电路中，所述第二连接部与所述第三连接部的彼此靠近的边缘之间的在所述第二方向的距离为7～12微米以在所述第二连接部与所述第三连接部之间设置所述第一连接部。
5.根据权利要求3所述的显示基板，还包括：
多条电源信号线，与所述数据线同层设置，且沿所述第二方向延伸，
其中，所述第一连接部与所述数据线位于不同层，且沿垂直于所述衬底基板的第三方向，各所述第一连接部与所述数据线和所述电源信号线有交叠。
6.根据权利要求5所述的显示基板，其中，所述第一连接部与所述复位电源信号线位于同层。
7.根据权利要求5所述的显示基板，其中，各所述像素电路还包括：与所述数据线同层设置的第四连接部，所述第四连接部被配置为连接所述第一连接部和所述数据写入晶体管的第二极，
所述第一像素电路单元和所述第二像素电路单元的至少之一的像素电路单元中，一个像素电路的所述第四连接部与紧邻的所述数据线之间具有间隔，另一个像素电路的所述第四连接部与所述数据线为一体结构。
8.根据权利要求7所述的显示基板，还包括：
多个覆盖部，与所述第一连接部同层设置，各所述阈值补偿晶体管包括两个栅极以及位于所述两个栅极之间的有源半导体层，沿所述第三方向，所述覆盖部与所述两个栅极之间的有源半导体层、所述数据线以及所述电源信号线均有交叠，
其中，所述复位电源信号线沿第一方向延伸，所述数据线沿第二方向延伸；
与所述有源半导体层交叠的所述覆盖部在沿所述第一方向延伸的第一直线上的正投影与所述第一连接部在所述第一直线上的正投影有交叠，所述第四连接部在沿所述第二方向延伸的第二直线上的正投影与所述覆盖部在所述第二直线上的正投影有交叠。
9.根据权利要求8所述的显示基板，其中，所述第一连接部包括沿所述第一方向延伸的主体连接部和位于所述主体连接部两端的且沿所述第二方向延伸的两个端部，所述两个端部分别与所述第一像素电路单元和所述第二像素电路单元的至少之一的像素电路单元中的两个第四连接部连接，所述两个端部在所述第二直线上的正投影与所述覆盖部在所述第二直线上的正投影有交叠。
10.根据权利要求9所述的显示基板，其中，沿所述第二方向，所述主体连接部与所述第一像素电路中的所述阈值补偿晶体管的第一极之间的距离大于所述主体连接部与所述第一像素电路中的所述第一复位控制晶体管的第一极之间的距离。
11.根据权利要求8-10任一项所述的显示基板，其中，各所述像素电路还包括第一发光控制晶体管以及与所述数据线同层设置的第五连接部，所述第一发光控制晶体管的第一极与所述驱动晶体管的第一极电连接，
位于所述第一显示区和所述第二显示区的所述发光单元的第二电极通过所述第五连接部与第一发光控制晶体管的第二极电连接。
12.根据权利要求11所述的显示基板，其中，所述第二发光单元组的各所述发光单元的第二电极包括主体电极以及连接电极，所述连接电极被配置为直接与所述第五连接部电连接以与所述第一像素电路单元的至少两个第一发光控制晶体管的第二极电连接。
13.根据权利要求11所述的显示基板，还包括：
多条透明走线，位于所述第二电极与所述数据线所在膜层之间，各所述透明走线沿所述第一方向延伸，
其中，所述透明走线被配置为连接所述第三发光单元组中的所述发光单元的第二电极和所述第五连接部以使所述第三发光单元组的各所述发光单元的第二电极与所述第三像素电路组的所述第二像素电路单元的至少两个第一发光控制晶体管的第二极电连接。
14.根据权利要求13所述的显示基板，其中，所述多个第一像素电路组沿所述第一方向和所述第二方向呈阵列排布；
沿所述第一方向，所述多个第二像素电路组和所述多个第三像素电路组交替设置，沿所述第二方向，所述多个第二像素电路组和所述多个第三像素电路组交替设置，且沿所述第二方向排列的一列所述第二像素电路组和所述第三像素电路组与不同的数据线连接。
15.根据权利要求11所述的显示基板，还包括：
扫描信号线，沿所述第一方向延伸，且位于所述复位电源信号线与所述衬底基板之间；
复位控制信号线，沿所述第一方向延伸，且与所述扫描信号线同层设置；以及
发光控制信号线，沿所述第一方向延伸，且与所述扫描信号线同层设置，
其中，各所述子像素的所述像素电路还包括存储电容、第二发光控制晶体管和第二复位晶体管；
所述数据写入晶体管的栅极与所述扫描信号线电连接；
所述存储电容的第一极与所述电源信号线电连接，所述存储电容的第二极与所述驱动晶体管的栅极电连接；
所述阈值补偿晶体管的栅极与所述扫描信号线电连接；
所述第一复位晶体管的栅极与所述复位控制信号线电连接；
所述第二复位晶体管的第一极与所述复位电源信号线电连接，所述第二复位晶体管的第二极与所述驱动晶体管的栅极电连接，所述第二复位晶体管的栅极与所述复位控制信号线电连接；
所述第一发光控制晶体管的栅极与所述发光控制信号线电连接；
所述第二发光控制晶体管的第一极与所述电源信号线电连接，所述第二发光控制晶体管的第二极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的栅极与所述发光控制信号线电连接。
16.根据权利要求2所述的显示基板，其中，各所述发光单元组包括一个第一颜色发光单元、一个第二颜色发光单元对以及一个第三颜色发光单元，所述第一颜色发光单元和所述第三颜色发光单元沿所述数据线的延伸方向排列，所述第二颜色发光单元对包括沿所述第二方向排列的两个第二颜色发光单元，所述第一颜色发光单元和所述第二颜色发光单元对沿所述复位电源信号线的延伸方向排列。
17.一种显示装置，包括权利要求1-16任一项所述的显示基板。
CN202011356201.7A 2020-11-27 2020-11-27 显示基板以及显示装置 Active CN114550652B (zh)

Priority Applications (10)

Application Number Priority Date Filing Date Title
CN202311088865.3A CN117037712A (zh) 2020-11-27 2020-11-27 显示基板以及显示装置
CN202011356201.7A CN114550652B (zh) 2020-11-27 2020-11-27 显示基板以及显示装置
CN202180001352.7A CN114830220A (zh) 2020-11-27 2021-05-31 显示面板及显示装置
PCT/CN2021/097268 WO2022110736A1 (zh) 2020-11-27 2021-05-31 显示面板及显示装置
CN202180001376.2A CN114830221A (zh) 2020-11-27 2021-05-31 显示面板及显示装置
PCT/CN2021/097284 WO2022110739A1 (zh) 2020-11-27 2021-05-31 显示面板及显示装置
US17/915,333 US11991910B2 (en) 2020-11-27 2021-10-15 Display substrate and display device
PCT/CN2021/124082 WO2022111115A1 (zh) 2020-11-27 2021-10-15 显示基板以及显示装置
US17/828,194 US20220293715A1 (en) 2020-11-27 2022-05-31 Display panel and display device
US17/847,270 US12022701B2 (en) 2020-11-27 2022-06-23 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011356201.7A CN114550652B (zh) 2020-11-27 2020-11-27 显示基板以及显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311088865.3A Division CN117037712A (zh) 2020-11-27 2020-11-27 显示基板以及显示装置

Publications (2)

Publication Number Publication Date
CN114550652A true CN114550652A (zh) 2022-05-27
CN114550652B CN114550652B (zh) 2023-10-27

Family

ID=81668407

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202011356201.7A Active CN114550652B (zh) 2020-11-27 2020-11-27 显示基板以及显示装置
CN202311088865.3A Pending CN117037712A (zh) 2020-11-27 2020-11-27 显示基板以及显示装置
CN202180001352.7A Pending CN114830220A (zh) 2020-11-27 2021-05-31 显示面板及显示装置
CN202180001376.2A Pending CN114830221A (zh) 2020-11-27 2021-05-31 显示面板及显示装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN202311088865.3A Pending CN117037712A (zh) 2020-11-27 2020-11-27 显示基板以及显示装置
CN202180001352.7A Pending CN114830220A (zh) 2020-11-27 2021-05-31 显示面板及显示装置
CN202180001376.2A Pending CN114830221A (zh) 2020-11-27 2021-05-31 显示面板及显示装置

Country Status (3)

Country Link
US (3) US11991910B2 (zh)
CN (4) CN114550652B (zh)
WO (3) WO2022110736A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115315812A (zh) * 2022-06-29 2022-11-08 京东方科技集团股份有限公司 显示基板以及显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566522A (zh) * 2020-11-27 2022-05-31 京东方科技集团股份有限公司 显示基板以及显示装置
WO2022134038A1 (zh) * 2020-12-25 2022-06-30 京东方科技集团股份有限公司 显示面板及显示装置
US20240321204A1 (en) * 2023-03-22 2024-09-26 Samsung Display Co., Ltd. Display device
CN117542292B (zh) * 2024-01-10 2024-04-02 长春希龙显示技术有限公司 一种具有左右视角颜色一致性显示模组及其加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591125A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种电致发光元件的驱动电路和驱动方法、显示装置
CN107886901A (zh) * 2017-12-04 2018-04-06 合肥鑫晟光电科技有限公司 像素驱动电路、显示面板及其驱动方法
CN110379356A (zh) * 2019-08-29 2019-10-25 武汉天马微电子有限公司 显示面板及显示装置
US20200066809A1 (en) * 2017-09-30 2020-02-27 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Display screen and display apparatus
CN111326560A (zh) * 2020-01-23 2020-06-23 京东方科技集团股份有限公司 显示基板和显示装置
CN111668278A (zh) * 2020-06-29 2020-09-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN111969027A (zh) * 2020-08-28 2020-11-20 合肥维信诺科技有限公司 显示面板以及显示装置

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007047668A (ja) 2005-08-12 2007-02-22 Princeton Technology Corp 有機発光ダイオードパネルの二段式駆動回路
JP5339972B2 (ja) * 2009-03-10 2013-11-13 株式会社ジャパンディスプレイ 画像表示装置
JP5440340B2 (ja) 2010-04-09 2014-03-12 ソニー株式会社 画像表示装置及び画像表示方法
US9747866B2 (en) 2011-11-22 2017-08-29 Dolby Laboratories Licensing Corporation Optimizing light output profile for dual-modulation display performance
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
KR102112611B1 (ko) 2013-12-27 2020-05-19 엘지디스플레이 주식회사 유기 발광 장치
KR102282943B1 (ko) 2015-05-13 2021-07-29 삼성디스플레이 주식회사 표시장치 및 그 리페어 방법
US11264430B2 (en) * 2016-02-18 2022-03-01 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel arrangement structure with misaligned repeating units, display substrate, display apparatus and method of fabrication thereof
CN108335668B (zh) 2017-01-20 2019-09-27 合肥鑫晟光电科技有限公司 像素电路、其驱动方法、电致发光显示面板及显示装置
CN107994054B (zh) 2017-11-07 2020-05-29 上海天马有机发光显示技术有限公司 一种有机电致发光显示面板、其制作方法及显示装置
CN108039149B (zh) 2017-12-07 2020-02-07 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN108717841B (zh) * 2018-05-29 2020-07-28 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、oled显示面板及其驱动电路和驱动方法
US11263968B2 (en) 2018-06-20 2022-03-01 Boe Technology Group Co., Ltd. Display substrate and driving method thereof, and display device
CN114613829A (zh) 2019-01-15 2022-06-10 武汉天马微电子有限公司 显示面板以及显示装置
US20200273940A1 (en) * 2019-02-25 2020-08-27 Samsung Display Co., Ltd. Organic light emitting diode display device
CN110767712B (zh) * 2019-02-28 2021-01-26 云谷（固安）科技有限公司 Oled阵列基板、显示面板和显示装置
CN110085646B (zh) * 2019-05-07 2021-06-08 上海天马有机发光显示技术有限公司 有机发光显示面板和显示装置
CN110265455B (zh) * 2019-06-25 2020-11-24 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN209947878U (zh) * 2019-07-08 2020-01-14 北京小米移动软件有限公司 显示面板、显示屏及电子设备
CN110490838B (zh) 2019-07-10 2023-06-30 昇显微电子(苏州)股份有限公司 显示面板不同分辨率区域边界处理的方法及装置
CN110504289B (zh) 2019-08-27 2022-08-16 武汉天马微电子有限公司 一种显示面板和显示装置
CN110415650B (zh) 2019-09-05 2021-08-17 京东方科技集团股份有限公司 显示面板、像素驱动电路及其控制方法
CN110580872B (zh) * 2019-09-29 2022-08-26 武汉天马微电子有限公司 一种显示面板和显示装置
CN110649080B (zh) 2019-09-30 2021-10-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN110610680A (zh) 2019-09-30 2019-12-24 武汉天马微电子有限公司 显示方法、显示面板及装置、亮度校正方法、存储介质
CN110599957B (zh) 2019-10-25 2020-10-02 武汉天马微电子有限公司 用于显示面板的伽马调试装置、伽马调试方法及显示方法
CN114550606A (zh) 2019-12-02 2022-05-27 武汉天马微电子有限公司 一种显示面板和显示装置
CN111192902B (zh) 2019-12-16 2021-05-07 昆山国显光电有限公司 显示面板及其驱动方法、显示装置
CN111028692A (zh) 2019-12-26 2020-04-17 武汉天马微电子有限公司 一种显示面板和显示装置
CN111180494B (zh) * 2020-01-03 2023-05-26 武汉天马微电子有限公司 一种显示面板及显示装置
CN111211150B (zh) 2020-01-10 2024-02-02 昆山国显光电有限公司 显示面板及显示装置
CN111834538B (zh) 2020-02-26 2021-07-06 昆山国显光电有限公司 显示面板、显示装置和显示面板的制造方法
CN111402743A (zh) 2020-03-24 2020-07-10 昆山国显光电有限公司 显示面板及显示装置
CN111834413A (zh) 2020-04-17 2020-10-27 昆山国显光电有限公司 显示面板以及显示装置
CN113744649A (zh) 2020-05-29 2021-12-03 京东方科技集团股份有限公司 一种显示面板及显示装置
CN111477676A (zh) * 2020-06-08 2020-07-31 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置
CN111710276B (zh) * 2020-06-24 2024-08-23 武汉天马微电子有限公司 显示面板及显示装置
CN115755451A (zh) 2020-06-29 2023-03-07 武汉天马微电子有限公司 一种显示面板和显示装置
KR20220001805A (ko) 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN111710708B (zh) 2020-07-01 2022-09-13 昆山国显光电有限公司 显示面板以及显示装置
CN111834425B (zh) 2020-07-02 2023-05-23 合肥维信诺科技有限公司 显示面板及显示装置
CN115116393B (zh) * 2020-07-20 2024-05-28 武汉天马微电子有限公司 一种显示面板及显示装置
KR20220011842A (ko) 2020-07-21 2022-02-03 삼성디스플레이 주식회사 전자 장치 및 전자 장치 제조 방법
CN115843201A (zh) 2020-08-07 2023-03-24 武汉天马微电子有限公司 一种显示面板及显示装置
CN117915689A (zh) * 2020-08-27 2024-04-19 武汉天马微电子有限公司 显示面板及显示装置
CN112151592B (zh) 2020-09-30 2022-10-04 武汉天马微电子有限公司 显示面板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200066809A1 (en) * 2017-09-30 2020-02-27 Kunshan Go-Visionox Opto-Electronics Co., Ltd. Display screen and display apparatus
CN107591125A (zh) * 2017-10-26 2018-01-16 京东方科技集团股份有限公司 一种电致发光元件的驱动电路和驱动方法、显示装置
CN107886901A (zh) * 2017-12-04 2018-04-06 合肥鑫晟光电科技有限公司 像素驱动电路、显示面板及其驱动方法
CN110379356A (zh) * 2019-08-29 2019-10-25 武汉天马微电子有限公司 显示面板及显示装置
CN111326560A (zh) * 2020-01-23 2020-06-23 京东方科技集团股份有限公司 显示基板和显示装置
CN111668278A (zh) * 2020-06-29 2020-09-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN111969027A (zh) * 2020-08-28 2020-11-20 合肥维信诺科技有限公司 显示面板以及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115315812A (zh) * 2022-06-29 2022-11-08 京东方科技集团股份有限公司 显示基板以及显示装置
CN115315812B (zh) * 2022-06-29 2023-09-01 京东方科技集团股份有限公司 显示基板以及显示装置

Also Published As

Publication number Publication date
US20220320260A1 (en) 2022-10-06
WO2022110739A9 (zh) 2022-08-04
WO2022110739A1 (zh) 2022-06-02
CN114830221A (zh) 2022-07-29
CN114830220A (zh) 2022-07-29
WO2022111115A1 (zh) 2022-06-02
US12022701B2 (en) 2024-06-25
WO2022110736A9 (zh) 2022-07-21
CN117037712A (zh) 2023-11-10
US11991910B2 (en) 2024-05-21
US20230144984A1 (en) 2023-05-11
CN114550652B (zh) 2023-10-27
WO2022110736A1 (zh) 2022-06-02
US20220293715A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
CN112585761B (zh) 显示基板以及显示装置
CN114566519A (zh) 显示基板以及显示装置
CN114550652B (zh) 显示基板以及显示装置
JP2023504942A (ja) 表示基板及び表示装置
US11847970B2 (en) Display substrate and display device
CN113692649B (zh) 显示基板以及显示装置
CN215451420U (zh) 显示基板以及显示装置
US11915634B2 (en) Display substrate and display device
WO2021184305A1 (zh) 显示基板以及显示装置
CN115104186B (zh) 显示基板、显示面板、显示装置
US12127454B2 (en) Display substrate including common initialization voltage signal line, display panel, and display apparatus
CN114175133A (zh) 一种显示面板及其制作方法、显示装置
US20240179945A1 (en) Display substrate, display panel and display device
US20240107804A1 (en) Display substrate and display device
WO2022252502A1 (zh) 显示基板以及显示装置
WO2024000472A1 (zh) 显示基板和显示装置
CN114171564A (zh) 显示基板、显示面板和显示装置
CN115835730A (zh) 显示基板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant