CN115315812A - 显示基板以及显示装置 - Google Patents
显示基板以及显示装置 Download PDFInfo
- Publication number
- CN115315812A CN115315812A CN202280002020.5A CN202280002020A CN115315812A CN 115315812 A CN115315812 A CN 115315812A CN 202280002020 A CN202280002020 A CN 202280002020A CN 115315812 A CN115315812 A CN 115315812A
- Authority
- CN
- China
- Prior art keywords
- area
- region
- light emitting
- display
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 93
- 230000005540 biological transmission Effects 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 description 10
- 230000009286 beneficial effect Effects 0.000 description 9
- 230000002349 favourable effect Effects 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Abstract
一种显示基板以及显示装置。显示基板包括第一显示区和第二显示区。第一显示区包括第一发光单元以及第一像素电路,第一像素电路与第一发光单元电连接;第二显示区包括第二发光单元以及第二像素电路,第二像素电路与第二发光单元电连接;第一发光单元通过第一连接走线与第一像素电路电连接;第一显示区包括第一区域和第二区域,第一区域位于第二区域与第二显示区之间,位于第二区域的至少一条第一连接走线的线宽小于位于第一区域的至少一条第一连接走线的线宽。通过将位于第二区域的第一连接走线的线宽设置为小于第一区域的第一连接走线的线宽,有利于降低显示mura。
Description
技术领域
本公开至少一个实施例涉及一种显示基板以及显示装置。
背景技术
随着人们对显示产品视觉效果的不断追求,窄边框以及显示全面屏逐渐成为当前有机发光二极管(OLED)显示产品发展的大趋势。
发明内容
本公开实施例提供一种显示基板以及显示装置。
本公开实施例提供的显示基板包括第一显示区和第二显示区,所述第一显示区位于所述第二显示区在第一方向上的至少一侧。所述第一显示区包括位于衬底基板上的多个第一发光单元以及多个第一像素电路,所述多个第一像素电路的至少一个与所述多个第一发光单元的至少一个电连接;所述第二显示区包括位于所述衬底基板上的多个第二发光单元以及多个第二像素电路,所述多个第二像素电路的至少一个与所述多个第二发光单元的至少一个电连接;至少部分第一发光单元通过第一连接走线与相应的第一像素电路电连接;所述第一显示区至少包括第一区域和第二区域,所述第一区域位于所述第二区域与所述第二显示区之间,位于所述第二区域的至少一条第一连接走线的至少部分位置处的线宽小于位于所述第一区域的至少一条第一连接走线的线宽。
例如,根据本公开的实施例,所述第一区域与所述第二区域邻接,所述第一区域与所述第二区域之间的分界线相对于经过所述分界线的中心且沿第二方向延伸的直线偏移的最大距离小于一个第一像素电路沿所述第一方向的尺寸,所述第一方向与所述第二方向相交。
例如,根据本公开的实施例,经过所述分界线的至少一条第一连接走线包括分别位于所述第一区域和所述第二区域的走线部,位于所述第二区域的所述走线部的线宽小于位于所述第一区域的所述走线部的线宽。
例如,根据本公开的实施例,所述第一显示区包括沿所述第一方向排列的多个第一像素电路行,每个第一像素电路行中的所述第一像素电路沿所述第二方向排列,所述第一区域与所述第二区域邻接,所述第一区域与所述第二区域之间的分界线包括平行于一个第一像素电路行的分界线;与位于所述第二区域的至少一个第一像素电路电连接的所述第一连接走线的线宽小于与位于所述第一区域的至少一个第一像素电路电连接的所述第一连接走线的线宽。
例如,根据本公开的实施例,与位于所述第二区域的至少一个第一像素电路电连接的所述第一连接走线的线宽均匀设置,且与位于所述第一区域的至少一个第一像素电路电连接的所述第一连接走线的线宽均匀设置。
例如,根据本公开的实施例,跨过所述分界线的所述第一连接走线的线宽均匀设置。
例如,根据本公开的实施例,所述第一显示区还包括第三区域,所述第三区域位于所述第二区域远离所述第一区域的一侧,位于所述第三区域的至少一条第一连接走线的至少部分线宽大于位于所述第二区域的至少一条第一连接走线的线宽。
例如,根据本公开的实施例,沿垂直于所述衬底基板的方向,位于所述第三区域的所述至少一条第一连接走线中线宽较大位置处与所述第一像素电路没有交叠。
例如,根据本公开的实施例,位于所述第三区域的所述至少一条第一连接走线中线宽较大位置处位于该第一连接走线的中点远离所述第二显示区的一侧。
例如,根据本公开的实施例,位于所述第三区域的所述至少一条第一连接走线中线宽较大位置处的部分在所述第一方向上的长度大于所述第一发光单元的发光区在所述第一方向上的最大尺寸。
例如,根据本公开的实施例,位于所述第三区域的所述至少一条第一连接走线中线宽较大位置处和与该第一连接走线相邻且位于其两侧的两条第一连接走线之间的间距不同。
例如,根据本公开的实施例,所述多个第一发光单元包括多个第一颜色发光单元、多个第二颜色发光单元以及多个第三颜色发光单元,所述多个第一发光单元包括沿第二方向交替排列的第一列和第二列,所述第一列包括沿所述第一方向交替排列的所述第一颜色发光单元和所述第三颜色发光单元,所述第二列包括沿所述第一方向排列的所述第二颜色发光单元,所述第一方向与所述第二方向相交,用于连接所述第一列中的至少一个所述第一发光单元的所述第一连接走线包括第一线宽分界线,用于连接所述第二列中的至少一个所述第一发光单元的所述第一连接走线包括第二线宽分界线;所述第一线宽分界线和所述第二线宽分界线不在同一直线上。
例如,根据本公开的实施例,所述第一线宽分界线位于所述第二线宽分界线远离所述第二显示区的一侧。
例如,根据本公开的实施例,所述多个第一发光单元通过多条第一连接走线与所述多个第一像素电路一一对应电连接,所述多条第一连接走线中的至少两条第一连接走线的长度不同,所述至少两条第一连接走线中长度最长的一条第一连接走线的至少部分位置的线宽小于长度最短的一条第一连接走线的线宽。
例如,根据本公开的实施例,所述多条第一连接走线包括两组第一连接走线,第一组的所述第一连接走线中长度最长的一条第一连接走线的长度小于第二组的所述第一连接走线中长度最短的一条第一连接走线的长度,所述第一组的所述第一连接走线中的每条第一连接走线的线宽均匀相等,且大于所述第二组的所述第一连接走线中的至少部分第一连接走线的线宽。
例如,根据本公开的实施例,沿垂直于所述衬底基板的方向,与至少部分所述第一像素电路电连接的所述第一发光单元和该至少部分第一像素电路不交叠。
例如,根据本公开的实施例,所述第一显示区包括沿所述第一方向排列的第四区域和第五区域,所述第四区域位于所述第五区域与所述第二显示区之间,所述第四区域包括所述第三区域的部分、所述第一区域以及所述第二区域,所述第五区域包括所述第三区域的另一部分;所述多个第一像素电路均位于所述第四区域,位于所述第五区域的所述第一发光单元与位于所述第四区域的所述第一像素电路电连接。
例如,根据本公开的实施例,显示基板还包括:多条信号线,与所述多个第一像素电路和所述多个第二像素电路的至少部分电连接;多条传输线;驱动芯片,位于所述第一显示区远离所述第二显示区的一侧。所述多条信号线的至少部分通过所述多条传输线的至少部分与所述驱动芯片电连接,所述多条信号线包括位于所述第二显示区和所述第四区域的部分;沿垂直于所述衬底基板的方向,所述多条传输线位于所述第五区域的部分与位于所述第五区域的所述第一发光单元交叠。
例如,根据本公开的实施例,至少部分第二发光单元通过第二连接走线与相应的第二像素电路电连接,至少一条第一连接走线的长度大于至少一条第二连接走线的长度。
例如,根据本公开的实施例,沿所述第一方向,所述第二区域的最大尺寸大于所述第一区域的最大尺寸。
例如,根据本公开的实施例,位于所述第一区域的相邻两条第一连接走线之间的最小距离与位于所述第二区域的相邻两条第一连接走线之间的最小距离之比为0.5~1.5。
例如,根据本公开的实施例,所述第一连接走线包括透明导线。
本公开另一实施例提供一种显示装置,包括上述任一显示基板。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例的附图作简单地介绍,显而易见地,下面描述中的附图仅仅涉及本公开的一些实施例,而非对本公开的限制。
图1为根据本公开实施例提供的显示基板的显示区的平面图;
图2和图3为图1所示局部区域A的放大图;
图4图1所示局部区域B的放大图;
图5为图4所示的局部区域C的放大图;
图6为第二显示区中部分交叠设置的第二像素电路、虚设像素电路以及第二发光单元的平面关系示意图;
图7为第一显示区中部分交叠设置的第一像素电路和第一发光单元的平面关系示意图;
图8为第一像素电路的等效图;
图9为根据本公开实施例的一示例提供的包括第一区域与第二区域的分界线的局部平面结构示意图;
图10为根据本公开实施例的另一示例提供的包括第一区域与第二区域的分界线的局部平面结构示意图;
图11为根据本公开实施例的另一示例提供的包括第一区域与第二区域的分界线的局部平面结构示意图;
图12为图1所示显示基板中的第一显示区的平面示意图;
图13为图12所示显示基板中的局部区域E的放大图;
图14为图13所示局部区域F的放大图;
图15为图1所示显示基板中的第一显示区的平面示意图;以及
图16为图15所示显示基板的局部结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例的附图,对本公开实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域普通技术人员在无需创造性劳动的前提下所获得的所有其它实施例,都属于本公开保护的范围。
除非另外定义,本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
本公开实施例中使用的“平行”、“垂直”以及“相同”等特征均包括严格意义的“平行”、“垂直”、“相同”等特征,以及“大致平行”、“大致垂直”、“大致相同”等包含一定误差的情况,考虑到测量和与特定量的测量相关的误差(例如,测量系统的限制),表示在本领域的普通技术人员所确定的对于特定值的可接受的偏差范围内。例如,“大致”能够表示在一个或多个标准偏差内,或者在所述值的10%或者5%内。在本公开实施例的下文中没有特别指出一个成分的数量时,意味着该成分可以是一个也可以是多个,或可理解为至少一个。“至少一个”指一个或多个,“多个”指至少两个。本公开实施例中的“同层”指同一材料在经过同一步骤(例如一步图案化工艺)后形成的多个膜层之间的关系。这里的“同层”并不总是指多个膜层的厚度相同或者多个膜层在截面图中的高度相同。
本公开实施例提供一种显示基板以及显示装置。显示基板包括第一显示区和第二显示区,第一显示区位于第二显示区在第一方向上的至少一侧。第一显示区包括位于衬底基板上的多个第一发光单元以及多个第一像素电路,多个第一像素电路的至少一个与多个第一发光单元的至少一个电连接;第二显示区包括位于衬底基板上的多个第二发光单元以及多个第二像素电路,多个第二像素电路的至少一个与多个第二发光单元的至少一个电连接;至少部分第一发光单元通过第一连接走线与相应的第一像素电路电连接;第一显示区至少包括第一区域和第二区域,第一区域位于第二区域与第二显示区之间,位于第二区域的至少一条第一连接走线的至少部分位置处的线宽小于位于第一区域的至少一条第一连接走线的线宽。本公开实施例提供的显示基板,通过将位于第二区域的至少一条第一连接走线的线宽设置为小于第一区域的至少一条第一连接走线的线宽,有利于降低位于第一区域和第二区域的子像素的寄生电容差异,减轻该显示基板应用于显示装置时发生的显示mura。
下面结合附图对本公开实施例提供的显示基板以及显示装置进行描述。
图1为根据本公开实施例提供的显示基板的显示区的平面图,图2和图3为图1所示局部区域A的放大图,图4图1所示局部区域B的放大图,图5为图4所示的局部区域C的放大图。如图1至图5所示,显示基板包括第一显示区10和第二显示区20,第一显示区10位于第二显示区20在第一方向上的至少一侧。例如,如图1所示,第一方向可以为图中所示的X方向,但不限于此,第一方向也可以为图中所示的Y方向。例如,图1示意性的示出第一显示区10位于第二显示区20在X方向上的一侧,但不限于此,第一显示区10可以位于第二显示区20在X方向上的两侧,或者第一显示区10可以位于第二显示区20在Y方向上的一侧,或者第一显示区10可以位于第二显示区20在Y方向上的两侧。
如图1至图5所示,第一显示区10包括位于衬底基板01上的多个第一发光单元110以及多个第一像素电路210,多个第一像素电路210的至少一个与多个第一发光单元110的至少一个电连接。至少部分第一发光单元110通过第一连接走线310与相应的第一像素电路210电连接。
如图1至图5所示,第二显示区20包括位于衬底基板01上的多个第二发光单元120以及多个第二像素电路220,多个第二像素电路220的至少一个与多个第二发光单元120的至少一个电连接。
例如,第二显示区20还包括多个虚设像素电路230。虚设像素电路230与第一发光单元110和第二发光单元120均绝缘设置。例如,虚设像素电路230与任一发光单元均不电连接。例如,沿垂直于衬底基板01的方向,虚设像素电路230与第二发光单元120交叠,该虚设像素电路230和与其交叠的第二发光单元120不电连接。为了清楚地示意出虚设像素电路230的位置,图3为图2所示像素电路中仅包括沟道区的示意图。
例如,如图1至图5所示,多个虚设像素电路230包括至少一个虚设像素电路行2300,虚设像素电路行2300中的虚设像素电路230沿第二方向排列,第一方向与第二方向相交。例如,如图2所示,第一显示区10和第二显示区20的排列方向与一个虚设像素电路行2300中的虚设像素电路230的排列方向相交。例如,本公开实施例示意性的示出第一方向为X方向,第二方向为Y方向。但不限于此,第一方向与第二方向可以互换,例如,第一方向与第二方向可以垂直,但不限于此,第一方向与第二方向之间的夹角可以为30~80度。
如图1至图5所示,第一显示区10至少包括第一区域11和第二区域12,第一区域11位于第二区域12与第二显示区20之间。例如,第一区域11和第二区域12沿第一方向排列。
如图1至图5所示,位于第二区域12的至少一条第一连接走线310的至少部分位置处的线宽L2小于位于第一区域11的至少一条第一连接走线310的线宽L1。本公开实施例提供的显示基板,通过将位于第二区域的至少一条第一连接走线的线宽设置为小于第一区域的至少一条第一连接走线的线宽,有利于降低位于第一区域和第二区域的子像素的寄生电容差异,减轻该显示基板应用于显示装置时发生的显示mura。
本公开实施例中的“线宽”可以指第一连接走线310的平均线宽,也可以指第一连接走线310的宽度最大位置处的最大线宽。例如,位于第二区域12的至少一条第一连接走线310的至少部分位置处的平均线宽L2小于位于第一区域11的至少一条第一连接走线310的平均线宽L1。例如,位于第二区域12的至少一条第一连接走线310的至少部分位置处的最大线宽L2小于位于第一区域11的至少一条第一连接走线310的最大线宽L1。
例如,线宽L1可以为2.5微米,线宽L2可以为2~2.4微米。本公开实施例不限于此,可以根据实际产品工艺极限调整线宽L1与线宽L2的数值。
例如,如图1至图5所示,第一显示区10和第二显示区20包括多个子像素,位于第一显示区10的子像素包括第一发光单元110和与第一发光单元110电连接的第一像素电路210,位于第二显示区20的子像素包括第二发光单元120和与第二发光单元120电连接的第二像素电路220。
例如,如图1至图5所示,至少部分第二发光单元120通过第二连接走线320与相应的第二像素电路220电连接。
例如,第一像素电路210和第二像素电路220可以均包括多个薄膜晶体管,第一发光单元110和第二发光单元120可以均包括层叠设置的第一电极、发光层以及第二电极,第一电极位于发光层与衬底基板之间。例如,第一电极可以为阳极,第二电极可以为阴极。例如,阴极可由高导电性和低功函数的材料形成,例如,阴极可采用金属材料制成。例如,阳极可由具有高功函数的透明导电材料形成。例如,第一连接走线310被配置为电连接第一像素电路210的薄膜晶体管的源极或漏极与第一发光单元110的第一电极,第二连接走线320被配置为连接第二像素电路220的薄膜晶体管的源极或漏极与第二发光单元120的第一电极。
图6为第二显示区中部分交叠设置的第二像素电路、虚设像素电路以及第二发光单元的平面关系示意图,图7为第一显示区中部分交叠设置的第一像素电路和第一发光单元的平面关系示意图。例如,图6示出了第二显示区20中的最小重复单元。例如,如图6所示,第二显示区20中,四行第二像素电路220和一个虚设像素电路行2300对应于四行第二发光单元120,例如沿X方向,每四行第二发光单元120构成第二显示区20中的发光单元的最小重复单元行;每四行第二像素电路220之间设置一个虚设像素电路行2300,每四行第二像素电路220以及一个虚设像素电路行2300构成第二显示区20中像素电路的最小重复单元行。由此,每四行第二像素电路220可以与相应四行第二发光单元120电连接,且沿垂直于衬底基板的方向,第二像素电路220和与其电连接的第二发光单元120交叠。通过在第二显示区中设置虚设像素电路行,可以使得彼此电连接的第二像素电路和第二发光单元之间的沿第一方向的距离较小,有利于减小电连接第二像素电路与第二发光单元的第二连接走线的长度。
例如,如图6所示,第二显示区20还包括多个虚设像素电路列2400,虚设像素电路列2400中包括的虚设像素电路的排列方向与虚设像素电路行2300中包括的虚设像素电路的排列方向相交,虚设像素电路列2400中包括的虚设像素电路的排列方向可以与第一显示区10和第二显示区20的排列方向相同。
例如,如图6所示,八列第二像素电路220和两个虚设像素电路列2400对应于八列第二发光单元120,例如沿Y方向,每八列第二发光单元120构成第二显示区20中的发光单元的最小重复单元列;每四列第二像素电路220之间设置一个虚设像素电路列2400,每八列第二像素电路220以及两个虚设像素电路列2400构成第二显示区20中像素电路的最小重复单元列。
例如,如图7所示,第一显示区10没有设置虚设像素电路行2300,四行第一发光单元110对应五行第一像素电路210,由于第一显示区10中设置的第一发光单元110的行数与第一像素电路210的行数相同,则在垂直于衬底基板的方向,第一显示区10中与第二显示区20距离较远部分行第一发光单元110和与其电连接的第一像素电路210没有交叠,即在沿第一方向且远离第二显示区的方向上,第一发光单元110和第一像素电路210逐渐错位排布,以使部分第一发光单元110与衬底基板之间的位置没有设置第一像素电路210,此时,通过在该部分与第一像素电路210没有交叠的第一发光单元110与衬底基板之间设置扇形(funout)布线或者其他走线(如VDD走线等),可以实现缩窄显示装置的边框的作用。
例如,图6和图7示意性的示出X方向为第一方向,则第一显示区10和第二显示区20沿X方向排列,且每个虚设像素电路行2300中的虚设像素电路沿Y方向排列,但不限于此,第一方向也可以为Y方向,则第一显示区10和第二显示区20沿Y方向排列,且每个虚设像素电路行2300中的虚设像素电路沿X方向排列,即虚设像素电路行2300与虚设像素电路列2400可以互换。例如,在第一方向为Y方向时,部分第一发光单元和与其电连接的第一像素电路没有交叠,该部分第一发光单元与衬底基板之间可以设置栅极行扫描驱动(Gate Driveron Array,GOA)电路,有利于实现显示屏栅极驱动侧窄边框设计。
图1至图3示出了第一显示区域10与第二显示区域20之间的分界线D0,第一显示区域10为没有设置虚设像素电路行的显示区,第二显示区20为设置了虚设像素电路行2300的显示区。
图8为第一像素电路的等效图。以图8所示的第一像素电路用于驱动第一发光单元110为例。如图8所示,第一像素电路210包括第二复位晶体管T1、第二发光控制晶体管T5、第一发光控制晶体管T6、数据写入晶体管T4、驱动晶体管T3、阈值补偿晶体管T2、第一复位控制晶体管T7以及存储电容C。例如,显示基板还包括复位电源信号线、扫描信号线、电源信号线、复位控制信号线、发光控制信号线以及数据线。
例如,阈值补偿晶体管T2的第一极与驱动晶体管T3的第一极电连接,阈值补偿晶体管T2的第二极与驱动晶体管T3的栅极电连接;第一复位控制晶体管T7的第一极与复位电源信号线电连接以接收复位信号Vinit,第一复位控制晶体管T7的第二极与第一发光单元110的第一电极电连接(即N4节点);数据写入晶体管T4的第一极与驱动晶体管T3的第二极电连接,数据写入晶体管T4的第二极与数据线电连接以接收数据信号Data,数据写入晶体管T4的栅极与扫描信号线电连接以接收扫描信号Gate;存储电容C的第一极与电源信号线电连接,存储电容C的第二极与驱动晶体管T3的栅极电连接;阈值补偿晶体管T2的栅极与扫描信号线电连接以接收补偿控制信号;第一复位晶体管T7的栅极与复位控制信号线电连接以接收复位控制信号Reset(N+1);第二复位晶体管T1的第一极与复位电源信号线电连接以接收复位信号Vinit,第二复位晶体管T1的第二极与驱动晶体管T3的栅极电连接,第二复位晶体管T1的栅极与复位控制信号线电连接以接收复位控制信号Reset(N);第一发光控制晶体管T6的栅极与发光控制信号线电连接以接收发光控制信号EM;第一发光控制晶体管T6的第一极与驱动晶体管T3的第一极电连接,第一发光控制晶体管T6的第二极与第一发光单元110的第一电极电连接;第二发光控制晶体管T5的第一极与电源信号线电连接以接收第一电源信号VDD,第二发光控制晶体管T5的第二极与驱动晶体管T3的第二极电连接,第二发光控制晶体管T5的栅极与发光控制信号线电连接以接收发光控制信号EM,第一发光单元110的第二电极与电压端VSS连接。上述电源信号线指输出电压信号VDD的信号线,可以与电压源连接以输出恒定的电压信号,例如正电压信号。
例如,扫描信号和补偿控制信号可以相同,即,数据写入晶体管T3的栅极和阈值补偿晶体管T2的栅极可以电连接到同一条信号线以接收相同的信号,减少信号线的数量。例如,数据写入晶体管T3的栅极和阈值补偿晶体管T2的栅极也可以分别电连接至不同的信号线,即数据写入晶体管T3的栅极电连接到第一扫描信号线,阈值补偿晶体管T2的栅极电连接到第二扫描信号线,而第一扫描信号线和第二扫描信号线传输的信号可以相同,也可以不同,从而使得数据写入晶体管T3的栅极和阈值补偿晶体管T2可以被分开单独控制,增加控制像素电路的灵活性。
例如,第一发光控制晶体管T6和第二发光控制晶体管T5被输入的发光控制信号可以相同,即,第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极可以电连接到同一条信号线以接收相同的信号,减少信号线的数量。例如,第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极也可以分别电连接至不同的发光控制信号线,而不同的发光控制信号线传输的信号可以相同,也可以不同。
例如,第一复位晶体管T7和第二复位晶体管T1被输入的复位控制信号可以相同,即,第一复位晶体管T7的栅极和第二复位晶体管T1的栅极可以电连接到同一条信号线以接收相同的信号,减少信号线的数量。例如,第一复位晶体管T7的栅极和第二复位晶体管T1的栅极也可以分别电连接至不同的复位控制信号线,此时,不同复位控制信号线上的信号可以相同也可以不相同。
例如,如图8所示,显示基板工作时,在画面显示的第一阶段,第二复位晶体管T1打开,使N1节点的电压初始化;在画面显示的第二阶段,data数据通过数据写入晶体管T4、驱动晶体管T3以及阈值补偿晶体管T2存储在N1节点;在第三发光阶段,第二发光控制晶体管T5、驱动晶体管T3以及第一发光控制晶体管T6均打开,第一发光单元110正向导通发光。
例如,第二像素电路220可以与第一像素电路210具有相同的结构。例如,虚设像素电路的结构可以与第一像素电路210具有相同的结构。
需要说明的是,在本公开实施例中,第一像素电路、第二像素电路以及虚设像素电路除了可以为图8所示的7T1C(即七个晶体管和一个电容)结构之外,还可以为包括其他数量的晶体管的结构,如7T2C结构、6T1C结构、6T2C结构或者9T2C结构,本公开实施例对此不作限定。
对于第二显示区,由于虚设像素电路行的存在,不同最小重复单元中的第二发光单元和第二像素电路的相对位置关系基本相同,则在N4节点处连接不同第二像素电路与第二发光单元的不同第二连接走线的长度相差较小,不同像素的N4节点处产生的寄生电容差异较小。
对于第一显示区,由于没有设置虚设像素电路行,与距离第二显示区距离越远的第一像素电路连接的第一连接走线的长度越长,则在N4节点处连接不同第一像素电路与第一发光单元的不同第一连接走线的长度会存在相差较大的情况,或者第二连接走线与部分长度较长的第一连接走线的长度差异可能会较大,从而导致不同像素的N4节点处产生的寄生电容差异较大。
本公开实施例通过对至少一条第一连接走线的线宽进行设置,有利于降低不同像素的N4节点处寄生电容的差异,进而减轻显示mura。
例如,如图1至图5所示,至少一条第一连接走线310的长度大于至少一条第二连接走线320的长度,至少一条第一连接走线310的长度大于至少一条第二连接走线320的长度。例如,至少一条第二连接走线320为线宽均匀的连接走线。
例如,长度大于第二连接走线320的第一连接走线310的至少部分位置处的线宽小于第二连接走线320的线宽。例如,长度大于第二连接走线320的第一连接走线310的各位置处的线宽均小于第二连接走线320的各位置处的线宽。在显示基板中,第一连接走线的长度与第二连接走线的长度相差太多时,会导致与长度相差太多的第一连接走线和第二连接走线分别电连接的子像素的寄生电容差异较大,从而造成显示mura。本公开实施例通过将第一连接走线和第二连接走线中长度较长的第一连接走线的至少部分位置处的线宽设置的较小,有利于降低与第一连接走线和第二连接走线分别电连接的子像素的寄生电容差异,有利于减轻显示mura。
例如,如图1至图5所示,多个第一发光单元110通过多条第一连接走线310与多个第一像素电路210一一对应连接,多条第一连接走线310中的至少两条第一连接走线310的长度不同,至少两条第一连接走线310中长度最长的一条第一连接走线310的至少部分位置的线宽小于长度最短的一条第一连接走线310的线宽。
例如,如图1至图5所示,与靠近第二显示区20的第一发光单元110电连接的第一连接走线310的长度小于与远离第二显示区20的第一发光单元110电连接的第一连接走线310的长度,长度较长的第一连接走线310的线宽可以设置为小于长度较短的第一连接走线320的线宽。
在显示基板中,不同第一连接走线的长度相差太多时,会导致与两条长度相差太多的第一连接走线电连接的子像素的寄生电容差异较大,从而造成显示mura。本公开实施例通过将不同第一连接走线中长度较长的第一连接走线的至少部分位置处的线宽设置的较小,有利于降低与不同长度的第一连接走线电连接的子像素的寄生电容差异,有利于减轻显示mura。
例如,如图1至图5所示,第一区域11与第二区域12邻接,第一区域11与第二区域12之间的分界线D2相对于经过分界线D2的中心且沿第二方向延伸的直线偏移的最大距离小于一个第一像素电路210沿第一方向的尺寸。
例如,如图4和图5所示,第一区域11与第二区域12之间的分界线D2可以为沿第二方向延伸的直线,位于该直线靠近第二显示区的一侧的至少部分第一连接走线310的线宽L1大于位于该直线远离第二显示区的一侧的至少部分第一连接走线310的线宽L2。本公开实施例的一示例以沿第二方向延伸的一直线作为第一区域和第二区域之间的分界线,可以快速方便地将第一显示区至少划分为靠近第二显示区的第一区域和远离第二显示区的第二区域。
例如,如图4所示,第一连接走线310通过连接垫313与相应的第一发光单元110电连接。例如,第一连接走线310与连接垫313可以为一体化设置的结构,但第一连接走线310的线宽不包括连接垫313的宽度。第一连接走线310可以设置为折线以绕过连接垫313的位置处,防止发生电连接。例如,在第一连接走线310包括两层连接走线时,至少一层连接走线中的至少一条第一连接走线设置为折线以绕过另一层连接走线中的连接垫,有利于提高显示基板的显示良率。
本示例中,第一区域11与第二区域12之间的分界线D2的位置的选取可以根据第一连接走线310的密度变化确定,如第二区域12中第一连接走线310的密度大于第一区域11中第一连接走线310的密度,可以在第一连接走线310密度发生变化的区域选取第一区域11与第二区域12之间的分界线D2。
例如,如图1至图5所示,经过分界线D2的第一连接走线310包括分别位于第一区域11和第二区域12的两部分走线部,位于第二区域12的走线部的线宽小于位于第一区域11的走线部的线宽。例如,经过分界线D2的同一条第一连接走线310可以包括线宽不同的两部分,有利于降低与该第一连接走线310连接的子像素的寄生电容。
例如,如图1至图5所示,多个第一像素电路210包括沿所述第二方向排列的多个第一像素电路列2101,每个第一像素电路列2101中的第一像素电路210沿所述第一方向排列。第一区域11与第二区域12邻接,第一区域11与第二区域12之间的分界线D2中位于相邻两个第一像素电路列2101之间的子分界线相对于经过子分界线的中心且沿第二方向延伸的直线偏移的最大距离小于一个第一像素电路210沿第一方向的尺寸。
例如,如图4所示,分界线D2可以与至少一个第一发光单元110的发光区没有交叠。例如,分界线D2可以与被配置为发出同一种颜色光的第一发光单元110的发光区均没有交叠。例如,分界线D2可以与所有第一发光单元110的发光区均没有交叠。
图9为根据本公开实施例的一示例提供的包括第一区域与第二区域的分界线的局部平面结构示意图。图9所示显示基板除第一区域与第二区域之间的分界线位置不同于图4所示分界线外,图9所示显示基板的其他特征可以与图4所示显示基板的其他特征相同,在此不再赘述。图9所示方框PC表示一个像素电路的区域。
例如,图9所示显示基板中第一区域11与第二区域12之间的分界线D2与图4所示第一区域11与第二区域12之间的分界线D2的不同之处在于图9所示分界线D2不是一条沿第二方向延伸的直线。
例如,如图9所示,第一区域11与第二区域12之间的分界线D2可以为整体延伸方向平行于第二方向的曲线或折线,该分界线D2相对于经过该分界线D2的中心且沿第二方向延伸的直线L10偏移的最大距离小于一个第一像素电路210沿第一方向的尺寸。例如,分界线D2的中心可以为分界线的中间区域。
例如,第一区域11与第二区域12之间的分界线D2可以为整体延伸方向平行于第二方向的曲线或折线,该分界线D2相对于经过该分界线D2的中心且沿第二方向延伸的直线L10偏移的最大距离小于一个第一像素电路210沿第一方向的尺寸的1/2。
例如,如图9所示,分界线D2可以与至少一个第一发光单元110的发光区没有交叠。例如,分界线D2可以与被配置为发出同一种颜色光的第一发光单元110的发光区均没有交叠。例如,多个第一发光单元110包括多个第一颜色发光单元111、多个第二颜色发光单元112以及多个第三颜色发光单元113,分界线D2可以与第一颜色发光单元111、第二颜色发光单元112以及第三颜色发光单元113的至少一种颜色发光单元的发光区交叠,且与第一颜色发光单元111、第二颜色发光单元112以及第三颜色发光单元113的至少一种颜色发光单元的发光区没有交叠。例如,分界线D2可以与第二颜色发光单元112的发光区没有交叠,且与第一颜色发光单元111的发光区有交叠。
例如,分界线D2可以与至少一种颜色发光单元的发光区交叠。例如,分界线D2可以和与至少一种颜色发光单元电连接的像素电路交叠。
例如,图4-5以及图9所示的分界线D2包括同一条第一连接走线的线宽发生变化的线宽分界线,可以是一条具体的分界线,该分界线可以为直线,也可以为曲线。
例如,第一颜色发光单元111和第三颜色发光单元113之一可以为蓝色发光单元,另一个可以为红色发光单元,第二颜色发光单元112可以为绿色发光单元,蓝色发光单元和红色发光单元沿第一方向交替排列为第一列,绿色发光单元沿第一方向排列为第二列,第一列和第二列沿第二方向交替排列。与第一列发光单元电连接的第一连接走线的密度发生变化的位置可能和与第二列发光单元电连接的第一连接走线的密度发生变化的位置不同,则与第一列发光单元电连接的第一连接走线对应的分界线的位置可能和与第二列发光单元电连接的第一连接走线对应的分界线的位置不在一条直线上。本示例根据不同颜色子像素的位置调节分界线的位置,可以使得分界线的位置更靠近第一连接走线密度变化的位置。
图10为根据本公开实施例的另一示例提供的包括第一区域与第二区域的分界线的局部平面结构示意图。图10所示显示基板除第一区域与第二区域之间的分界线位置不同于图4所示分界线外,图10所示显示基板的其他特征可以与图4所示显示基板的其他特征相同,在此不再赘述。
例如,图10所示显示基板中第一区域11与第二区域12之间的分界线D2与图4所示第一区域11与第二区域12之间的分界线D2的不同之处在于本示例中的分界线D2以某一行第一像素电路行2102为分界。
例如,如图10所示,第一显示区10包括沿第一方向排列的多个第一像素电路行2102,每个第一像素电路行2102中的第一像素电路210沿第二方向排列。第一区域11与第二区域12邻接,第一区域11与第二区域12之间的分界线D2包括一个第一像素电路行2102靠近第二显示区20的端点的连线,与位于第二区域12的至少一个第一像素电路210连接的第一连接走线310的线宽小于与位于第一区域11的至少一个第一像素电路210连接的第一连接走线310的线宽。
例如,如图10所示,分界线D2可以为位于第二区域12的第一个第一像素电路行2102靠近第二显示区20的端点的连线,但不限于此,分界线D2也可以为位于第一区域11的最后一个第一像素电路行远离第二显示区的端点的连线,或者分界线D2为两个第一像素电路行之间的任意位置的一条分界线。例如,分界线D2不与发光单元的发光区交叠。例如,图10所示示例中的分界线D2可以为一条虚设的线,该分界线位于两个第一像素电路行之间。
例如,如图10所示,第一连接走线310包括与位于第一区域11的第一像素电路310电连接的第一连接走线311以及与位于第二区域12的第一像素电路310电连接的第一连接走线312,至少一条第一连接走线312的线宽小于至少一条第一连接走线311的线宽。
例如,如图10所示,与位于第二区域12的至少一个第一像素电路210电连接的第一连接走线312的线宽均匀设置,且与位于第一区域11的至少一个第一像素电路210电连接的第一连接走线311的线宽均匀设置。例如,与位于第二区域12的所有第一像素电路210电连接的所有第一连接走线312的线宽均匀设置,和/或,与位于第一区域11的所有第一像素电路210电连接的所有第一连接走线311的线宽均匀设置。上述均匀设置指线宽不发生变化。
例如,如图10所示,经过分界线D2的第一连接走线310的线宽均匀设置。例如,经过分界线D2的第一连接走线310为与第一区域11内的第一像素电路210电连接的第一连接走线311,经过分界线D2的同一条第一连接走线311的线宽均匀设置。
本示例提供的显示基板中,以第一像素电路行划分第一区域和第二区域,经过第一区域和第二区域之间的分界线的同一条第一连接走线的线宽均匀设置,有利于简化对不同线宽的第一连接走线的图案化工艺。
例如,如图10所示,多条第一连接走线310包括两组第一连接走线310,如与位于第一区域11电连接的第一连接走线311以及与位于第二区域12电连接的第二连接走线312。例如,第一组的第一连接走线310(如第一连接走线311)中长度最长的一条第一连接走线310的长度小于第二组的第一连接走线310(如第一连接走线312)中长度最短的一条第一连接走线310的长度,第一组的第一连接走线310中的每条第一连接走线310的线宽均匀相等,且大于第二组的第一连接走线310中的至少部分第一连接走线310的线宽。
例如,第一区域11与第二区域12之间的分界线D2的位置的选取可以根据第一连接走线310的长度变化确定,如从第二显示区指向第一显示区的方向,第一区域11和第二区域12构成的区域中的第一连接走线310的长度逐渐增加,可以将与长度较长的第一连接走线310电连接的第一像素电路210所在区域选取为第二区域12,与长度较短的第一连接走线310连接的第一像素电路210所在区域选取为第一区域11。
例如,如图10所示,沿第二方向延伸的第一直线L20经过位于第一区域11的第一连接走线310,沿第二方向延伸的第二直线L30经过位于第二区域12的第一连接走线310,第一直线L20经过的第一连接走线310的数量小于第二直线L30经过的第一连接走线310的数量。例如,第一直线L20与第二直线L30的长度相同,且两条直线的起点连线平行于第一方向,两条直线的终点连线平行于第一方向。例如,第一直线L20的长度小于第一显示区在第二方向上的尺寸。例如,第一直线L20经过至少与两列发光单元电连接的第一连接走线。
例如,如图10所示,第二区域12的至少部分区域中第一连接走线310的密度大于第一区域11中第一连接走线310的最大密度。
本示例中,第一区域11与第二区域12之间的分界线D2的位置的选取可以根据第一连接走线310的密度变化确定,如第二区域12中第一连接走线310的密度大于第一区域11中第一连接走线310的密度,可以在第一连接走线310密度发生变化的区域选取第一区域11与第二区域12之间的分界线D2。
例如,如图10所示,位于第一区域11的相邻两条第一连接走线310之间的最小距离与位于第二区域12的相邻两条第一连接走线310之间的最小距离之比为0.5~1.5。例如,位于第一区域11的相邻两条第一连接走线310之间的最小距离与位于第二区域12的相邻两条第一连接走线310之间的最小距离之比为0.6~1.4。例如,位于第一区域11的相邻两条第一连接走线310之间的最小距离与位于第二区域12的相邻两条第一连接走线310之间的最小距离之比为0.7~1.3。例如,位于第一区域11的相邻两条第一连接走线310之间的最小距离与位于第二区域12的相邻两条第一连接走线310之间的最小距离之比为0.8~1.2。例如,位于第一区域11的相邻两条第一连接走线310之间的最小距离与位于第二区域12的相邻两条第一连接走线310之间的最小距离之比为0.9~1.1。
例如,位于第一区域11的相邻两条第一连接走线310之间的最小距离大于位于第二区域12的相邻两条第一连接走线310之间的最小距离。
在位于第一区域的第一连接走线的密度大于位于第二区域的第一连接走线的密度时,位于第二区域中相邻两条第一连接走线的之间的距离小于位于第一区域中相邻两条第一连接走线之间的距离,在相邻两条第一连接走线之间距离减小(如相邻两条第一连接走线之间的间距小于2.5微米)的情况下,通过将位于第二区域的至少一条第一连接走线的线宽减小,可以增加第二区域中相邻两条第一连接走线之间的距离,有利于提高显示基板的良率。
例如,位于第一区域11的相邻两条第一连接走线310之间的最小距离小于或等于位于第二区域12的相邻两条第一连接走线310之间的最小距离。通过调整第二区域的第一连接走线的线宽,可以使得第二区域的相邻两条第一连接走线之间的最小距离大于或者等于第一区域的相邻两条第一连接走线之间的最小距离。
上述相邻两条第一连接走线之间的距离在不同位置可能不同,以位于第一区域和第二区域的相邻两条第一连接走线之间的最小距离的值进行比较。
图11为根据本公开实施例的另一示例提供的包括第一区域与第二区域的分界线的局部平面结构示意图。图11所示显示基板除第一区域与第二区域之间的分界线位置不同于图4所示分界线外,图11所示显示基板的其他特征可以与图4所示显示基板的其他特征相同,在此不再赘述。
例如,如图3和图11所示,多个第一发光单元110包括多个第一颜色发光单元111、多个第二颜色发光单元112以及多个第三颜色发光单元113,多个第一发光单元110包括沿第二方向交替排列的第一列010和第二列020,第一列010包括沿第一方向交替排列的第一颜色发光单元111和第三颜色发光单元113,第二列020包括沿第一方向排列的第二颜色发光单元112。例如,相邻的第一列010和第二列020在第二方向上彼此错开。例如,第一颜色发光单元111和第三颜色发光单元113沿第二方向交替排列以形成第一行,两个第一行之间设置有第二行,第二行包括沿第二方向排列的第二颜色发光单元112,第一行和第二行沿第一方向交替排列。
例如,第一颜色发光单元111和第三颜色发光单元113之一发红光,另一个发蓝光;第二颜色发光单元112发绿光。
例如,如图11所示,分界线D2与第一列010的中心线的交点为第一交点P1,分界线D2与第二列020的中心线的交点为第二交点P2,第一交点P1与第二交点P2的连线不平行于第二方向。
例如,如图11所示,用于连接第一列010中的至少一个第一发光单元110的第一连接走线310包括第一线宽分界线D21,用于连接第二列020中的至少一个第一发光单元110的第一连接走线310包括第二线宽分界线D22;第一线宽分界线D21和第二线宽分界线D22不在同一直线上。例如,第一交点P1在第一线宽分界线D21上,第二交叠P2在第二线宽分界线D22上。
例如,如图11所示,第一交点P1所在分界线D2与第二交点P2所在分界线D2之间具有一定间隔,该间隔沿第一方向的尺寸与第一像素电路沿第一方向的尺寸之比可以为0.1~1.8。例如,该间隔沿第一方向的尺寸与第一像素电路沿第一方向的尺寸之比可以为0.2~1.7。例如,该间隔沿第一方向的尺寸与第一像素电路沿第一方向的尺寸之比可以为0.3~1.6。例如,该间隔沿第一方向的尺寸与第一像素电路沿第一方向的尺寸之比可以为0.4~1.5。例如,该间隔沿第一方向的尺寸与第一像素电路沿第一方向的尺寸之比可以为0.5~1.4。例如,该间隔沿第一方向的尺寸与第一像素电路沿第一方向的尺寸之比可以为0.6~1.3。例如,该间隔沿第一方向的尺寸与第一像素电路沿第一方向的尺寸之比可以为0.7~1.2。例如,该间隔沿第一方向的尺寸与第一像素电路沿第一方向的尺寸之比可以为0.8~1.1。例如,该间隔沿第一方向的尺寸与第一像素电路沿第一方向的尺寸之比可以为0.9~1。
例如,如图11所示,第一交点P1位于第二交点P2远离第二显示区20的一侧。
例如,如图11所示,第一线宽分界线D21位于第二线宽分界线D22远离第二显示区20的一侧。
例如,与第一列发光单元电连接的第一连接走线的密度发生变化的位置可能和与第二列发光单元电连接的第一连接走线的密度发生变化的位置不同,则与第一列发光单元电连接的第一连接走线对应的分界线的位置和与第二列发光单元电连接的第一连接走线对应的分界线的位置不在一条直线上。
例如,位于第一显示区中的第一列发光单元与第二列发光单元靠近第二显示区一侧的第一个发光单元的位置不同,如第二列发光单元可以相对于第一列发光单元落后一定距离,则第一列发光单元与第二列发光单元远离第二显示区一侧的最后一个发光单元的位置不同,与第二列发光单元电连接的第一连接走线密度较大的位置会比与第一列发光单元电连接的第一连接走线密度较大位置更靠近第二显示区。本示例根据不同颜色子像素的位置调节分界线的位置,可以使得分界线的位置更靠近第一连接走线密度变化的位置。
例如,如图11所示,分界线D2可以与至少一个第一发光单元110的发光区没有交叠。例如,分界线D2可以与被配置为发出同一种颜色光的第一发光单元110的发光区均没有交叠。例如,分界线D2可以与第一颜色发光单元111、第二颜色发光单元112以及第三颜色发光单元113的至少一种颜色发光单元的发光区交叠,且与第一颜色发光单元111、第二颜色发光单元112以及第三颜色发光单元113的至少一种颜色发光单元的发光区没有交叠。例如,分界线D2可以与第二颜色发光单元112的发光区没有交叠,且与第一颜色发光单元111的发光区有交叠。
例如,如图11所示,第一颜色发光单元111的发光区的顶角包括相对设置的第一角部C1和第二角部C2,构成第一角部C1的两条边的延长线或两条边的切线的交点到该子像素的中心的距离大于构成第二角部C2的两条边或其延长线或两条边的切线的交点到该子像素的中心的距离;第一颜色发光单元111包括第一类型子像素和第二类型子像素,不同类型子像素中,第一角部C1的顶点指向第二角部C2的顶点的方向不同,且第一类型子像素和第二类型子像素中,第一角部C1的顶点指向第二角部C2的顶点的方向分别为第一指向方向和第二指向方向,第一指向方向和第二指向方向相反。例如,第二指向方向可以为X方向的箭头所指的方向,第一指向方向可以为X方向的箭头所指的方向相反的方向,第一指向方向和第二指向方向可以互换;例如,第一指向方向也可以为Y方向的箭头所指的方向,第二指向方向也可以为Y方向的箭头所指的方向相反的方向,第一指向方向和第二指向方向可以互换。
例如,如图11所示,第一颜色发光单元111可以为发出蓝光的子像素。第一颜色发光单元111的发光区的第一角部C1可以为圆倒角。上述圆倒角可以指一段曲线形成的顶角,该曲线可以为圆弧,也可以为非规则的曲线,例如椭圆形中截取的曲线、波浪线等。本公开实施例示意性的示出该曲线具有相对于子像素的中心向外凸的形状,但不限于此,也可以为该曲线具有相对于子像素的中心向内凹的形状。例如,曲线为圆弧时,该圆弧的圆心角的范围可以为10°~150°。例如,该圆弧的圆心角的范围可以为60°~120°。例如,该圆弧的圆心角的范围可以为90°。例如,第一角部111包括的圆倒角的曲线长度可以为10~60微米。
例如,第二发光单元可以与第一发光单元具有相同的特征(包括形状以及排布规律等),在此不再赘述。
图12为图1所示显示基板中的第一显示区的平面示意图。例如,如图12所示,沿第一方向,第二区域12的最大尺寸大于第一区域11的最大尺寸。
图13为图12所示显示基板中的局部区域E的放大图,图14为图13所示局部区域F的放大图。例如,如图12至图14所示,第一显示区10还包括第三区域13,第三区域13位于第二区域12远离第一区域11的一侧。图12所示第一区域11与第二区域12之间的分界线D2可以为图4所示分界线D2,也可以为图9所示分界线D2,也可以为图10所示分界线D2,或者图11所示分界线D2。
例如,如图1至图14所示,位于第三区域13的至少一条第一连接走线310的至少部分线宽L3大于位于第二区域12的至少一条第一连接走线310的线宽L2。
例如,如图12至图14所示,位于第三区域13的同一条第一连接走线310包括线宽不同的两部分,这两部分中靠近第一区域11的部分的线宽L4小于远离第一区域11的部分的线宽L3。例如,位于第三区域13的第一连接走线310的线宽较小的位置处的线宽L4与位于第二区域12的第一连接走线310的线宽较小位置处的线宽L2的比值可以为0.98~1.02。例如,位于第三区域13的第一连接走线310的线宽较小的位置处的线宽L4与位于第二区域12的第一连接走线310的线宽较小位置处的线宽L2可以相等。
例如,位于第三区域13的第一连接走线310的线宽较大的位置处的线宽L3与位于第一区域11的第一连接走线310的线宽L1的比值可以为0.98~1.02。例如,位于第三区域13的第一连接走线310的线宽较大的位置处的线宽L3与位于第一区域11的第一连接走线310的线宽L1可以相等。
例如,如图12至图14所示,沿垂直于衬底基板的方向,第三区域13中的部分第一发光单元110与第一像素电路210没有交叠,即第三区域13包括如图7所示相对于第一像素电路210错开的第一发光单元110。例如,第三区域13中远离第一区域11的部分第一发光单元110与第一像素电路210没有交叠。例如,沿垂直于衬底基板的方向,与至少部分第一像素电路210电连接的第一发光单元110和该至少部分第一像素电路210不交叠。
例如,第三区域13与第二区域12邻接,第三区域13的第一行第一像素电路210可以为与不交叠于第一像素电路210的第一行第一发光单元110电连接的一行第一像素电路210,第二区域12的最后一行第一像素电路210可以为与交叠于第一像素电路210的最后第一行第一发光单元110电连接的一行第一像素电路210;第三区域13与第二区域12之间的分界线D3可以位于上述位于第三区域13的第一行第一像素电路210与位于第二区域12的最后一行第一像素电路210之间的任一分界线。
例如,如图12至图14所示,位于第三区域13的至少一条第一连接走线310中线宽较大位置处位于该第一连接走线310的中点远离第二显示区20的一侧。
例如,第三区域13中越靠近第二区域12的位置的第一连接走线310分布的越密集,第三区域13中越远离第二区域12的位置的第一连接走线310分布的越稀疏,位于第一连接走线310分布稀疏位置处的线宽L3设置的大于第一连接走线310分布密集位置处的线宽L4,有利于提高工艺良率,减少信号线过渡刻蚀导致的断线。
例如,如图12至图14所示,沿垂直于衬底基板的方向,位于第三区域13的至少一条第一连接走线310中线宽较大位置处与第一像素电路210没有交叠。例如,第三区域13中,第一发光单元110与第一像素电路210没有交叠的区域中第一连接走线310的分布较稀疏。
例如,如图12至图14所示,位于第三区域13的至少一条第一连接走线310中线宽较大位置处和与该第一连接走线310相邻且位于其两侧的两条第一连接走线310之间的间距不同。例如,第一连接走线310线宽较大位置处和位于其一侧的第一连接走线310之间的间距为S1,该第一连接走线310线宽较大位置处和位于其另一侧的第一连接走线310之间的间距为S2,S2大于S1。
例如,如图13所示,第一连接走线310通过连接垫313与相应的第一发光单元110电连接。例如,第一连接走线310的线宽较宽位置可以设置为靠近与该第一连接走线310相邻的连接垫313的位置处。
例如,如图13所示,与位于第三区域的连接垫313距离最近的第一连接走线310的靠近该连接垫313位置的线宽设置为较宽。
例如,在一些示例中,可以将与第三区域的至少一条第一连接走线电连接的连接垫313在第一方向和第二方向至少之一的方向上的尺寸增加。例如,连接垫313可以设置的较宽,和/或设置的较长。
图15为图1所示显示基板中的第一显示区的平面示意图,图13为图15所示显示基板中的局部区域E的放大图。例如,如图2、图7、图13和图15所示,第一显示区10包括沿第一方向排列的第四区域14和第五区域15,第四区域14位于第五区域15与第二显示区20之间,多个第一像素电路210均位于第四区域14,位于第五区域15的第一发光单元110与位于第四区域14的第一像素电路210电连接。图15所示的第四区域14包括图12所示的第一区域11、第二区域12以及第三区域13的一部分,第五区域15包括第三区域13的另一部分。
图16为图15所示显示基板的局部结构示意图。例如,如图2、图7、图15以及图16所示,显示基板还包括多条信号线40、多条传输线50以及驱动芯片60。例如,多条信号线40与多个第一像素电路210和多个第二像素电路220的至少部分电连接。例如,信号线40可以包括数据线或者栅线等,信号线40与第一像素电路210和第二像素电路220电连接,且被配置为向第一像素电路210和第二像素电路220传输信号,如数据信号或栅信号等。例如,传输线50可以为扇形(fanout)布线。
例如,如图2、图7、图15以及图16所示,驱动芯片60位于第一显示区10远离第二显示区20的一侧。例如,多条信号线40的至少部分通过多条传输线50的至少部分与驱动芯片60电连接。例如,驱动芯片60提供的信号可以通过传输线50和与其电连接的信号线40传输至相应的第一像素电路210和第二像素电路220。
例如,如图2、图7、图15以及图16所示,多条信号线40包括位于第二显示区20和第四区域14的部分。例如,信号线40还可以包括位于第五区域15的部分。
例如,如图2、图7、图15以及图16所示,沿垂直于衬底基板01的方向,多条传输线50位于第五区域15的部分与位于第五区域15的第一发光单元110交叠。本公开实施例通过将不与第一像素电路交叠的第一发光单元设置为与传输线交叠,可以将传输线设置在第一显示区,有利于实现窄边框。
例如,第一连接走线310位于第一像素电路210与第一发光单元110之间的膜层。例如,第一连接走线310位于第一发光单元110的第一电极所在膜层与第一发光控制晶体管T6的第二极所在膜层之间。
例如,第一连接走线310可以包括至少一层的走线。例如,第一连接走线310可以包括一层走线,或者两层走线,或者三层走线。
例如,第一连接走线310包括透明导线。
例如,第一连接走线310和第二连接走线320可以均为一层,且两者为同层设置的走线。
例如,第一连接走线310可以包括多层走线,第二连接走线320包括一层走线,第二连接走线320可以与第一连接走线310中的一层走线为同层设置的走线。
例如,第二连接走线320可以与第一连接走线310的材料相同。
本公开另一实施例提供一种显示装置,该显示装置包括上述任一显示基板。本公开实施例提供的显示装置,通过调节第一显示区中至少部分第一连接走线的线宽,有利于降低显示mura。
例如,本公开实施例提供的显示装置可以为有机发光二极管显示装置。
例如,显示装置还可以包括位于显示基板的显示侧的盖板。
例如,该显示装置可以为具有屏下摄像头的手机、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件,本实施例不限于此。
有以下几点需要说明:
(1)本公开的实施例附图中,只涉及到与本公开实施例涉及到的结构,其他结构可参考通常设计。
(2)在不冲突的情况下,本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述仅是本公开的示范性实施方式,而非用于限制本公开的保护范围,本公开的保护范围由所附的权利要求确定。
Claims (23)
1.一种显示基板,包括:
第一显示区和第二显示区,所述第一显示区位于所述第二显示区在第一方向上的至少一侧,
其中,所述第一显示区包括位于衬底基板上的多个第一发光单元以及多个第一像素电路,所述多个第一像素电路的至少一个与所述多个第一发光单元的至少一个电连接;
所述第二显示区包括位于所述衬底基板上的多个第二发光单元以及多个第二像素电路,所述多个第二像素电路的至少一个与所述多个第二发光单元的至少一个电连接;
至少部分第一发光单元通过第一连接走线与相应的第一像素电路电连接;
所述第一显示区至少包括第一区域和第二区域,所述第一区域位于所述第二区域与所述第二显示区之间,位于所述第二区域的至少一条第一连接走线的至少部分位置处的线宽小于位于所述第一区域的至少一条第一连接走线的线宽。
2.根据权利要求1所述的显示基板,其中,所述第一区域与所述第二区域邻接,所述第一区域与所述第二区域之间的分界线相对于经过所述分界线的中心且沿第二方向延伸的直线偏移的最大距离小于一个第一像素电路沿所述第一方向的尺寸,所述第一方向与所述第二方向相交。
3.根据权利要求2所述的显示基板,其中,经过所述分界线的至少一条第一连接走线包括分别位于所述第一区域和所述第二区域的走线部,位于所述第二区域的所述走线部的线宽小于位于所述第一区域的所述走线部的线宽。
4.根据权利要求1所述的显示基板,其中,所述第一显示区包括沿所述第一方向排列的多个第一像素电路行,每个第一像素电路行中的所述第一像素电路沿第二方向排列,所述第一方向与所述第二方向相交,
所述第一区域与所述第二区域邻接,所述第一区域与所述第二区域之间的分界线包括平行于一个第一像素电路行的分界线;
与位于所述第二区域的至少一个第一像素电路电连接的所述第一连接走线的线宽小于与位于所述第一区域的至少一个第一像素电路电连接的所述第一连接走线的线宽。
5.根据权利要求4所述的显示基板,其中,与位于所述第二区域的至少一个第一像素电路电连接的所述第一连接走线的线宽均匀设置,且与位于所述第一区域的至少一个第一像素电路电连接的所述第一连接走线的线宽均匀设置。
6.根据权利要求4或5所述的显示基板,其中,跨过所述分界线的所述第一连接走线的线宽均匀设置。
7.根据权利要求1-6任一项所述的显示基板,其中,所述第一显示区还包括第三区域,所述第三区域位于所述第二区域远离所述第一区域的一侧,位于所述第三区域的至少一条第一连接走线的至少部分线宽大于位于所述第二区域的至少一条第一连接走线的线宽。
8.根据权利要求7所述的显示基板,其中,沿垂直于所述衬底基板的方向,位于所述第三区域的所述至少一条第一连接走线中线宽较大位置处与所述第一像素电路没有交叠。
9.根据权利要求7或8所述的显示基板,其中,位于所述第三区域的所述至少一条第一连接走线中线宽较大位置处位于该第一连接走线的中点远离所述第二显示区的一侧。
10.根据权利要求7或8所述的显示基板,其中,位于所述第三区域的所述至少一条第一连接走线中线宽较大位置处的部分在所述第一方向上的长度大于所述第一发光单元的发光区在所述第一方向上的最大尺寸。
11.根据权利要求7-10任一项所述的显示基板,其中,位于所述第三区域的所述至少一条第一连接走线中线宽较大位置处和与该第一连接走线相邻且位于其两侧的两条第一连接走线之间的间距不同。
12.根据权利要求1所述的显示基板,其中,所述多个第一发光单元包括多个第一颜色发光单元、多个第二颜色发光单元以及多个第三颜色发光单元,所述多个第一发光单元包括沿第二方向交替排列的第一列和第二列,所述第一列包括沿所述第一方向交替排列的所述第一颜色发光单元和所述第三颜色发光单元,所述第二列包括沿所述第一方向排列的所述第二颜色发光单元,所述第一方向与所述第二方向相交,
用于连接所述第一列中的至少一个所述第一发光单元的所述第一连接走线包括第一线宽分界线,用于连接所述第二列中的至少一个所述第一发光单元的所述第一连接走线包括第二线宽分界线;所述第一线宽分界线和所述第二线宽分界线不在同一直线上。
13.根据权利要求12所述的显示基板,其中,所述第一线宽分界线位于所述第二线宽分界线远离所述第二显示区的一侧。
14.根据权利要求1所述的显示基板,其中,所述多个第一发光单元通过多条第一连接走线与所述多个第一像素电路一一对应电连接,所述多条第一连接走线中的至少两条第一连接走线的长度不同,所述至少两条第一连接走线中长度最长的一条第一连接走线的至少部分位置的线宽小于长度最短的一条第一连接走线的线宽。
15.根据权利要求14所述的显示基板,其中,所述多条第一连接走线包括两组第一连接走线,第一组的所述第一连接走线中长度最长的一条第一连接走线的长度小于第二组的所述第一连接走线中长度最短的一条第一连接走线的长度,所述第一组的所述第一连接走线中的每条第一连接走线的线宽均匀相等,且大于所述第二组的所述第一连接走线中的至少部分第一连接走线的线宽。
16.根据权利要求1-15任一项所述的显示基板,其中,沿垂直于所述衬底基板的方向,与至少部分所述第一像素电路电连接的所述第一发光单元和该至少部分第一像素电路不交叠。
17.根据权利要求7-11任一项所述的显示基板,其中,所述第一显示区包括沿所述第一方向排列的第四区域和第五区域,所述第四区域位于所述第五区域与所述第二显示区之间,所述第四区域包括所述第三区域的部分、所述第一区域以及所述第二区域,所述第五区域包括所述第三区域的另一部分;
所述多个第一像素电路均位于所述第四区域,位于所述第五区域的所述第一发光单元与位于所述第四区域的所述第一像素电路电连接。
18.根据权利要求17所述的显示基板,还包括:
多条信号线,与所述多个第一像素电路和所述多个第二像素电路的至少部分电连接;
多条传输线;
驱动芯片,位于所述第一显示区远离所述第二显示区的一侧;
其中,所述多条信号线的至少部分通过所述多条传输线的至少部分与所述驱动芯片电连接,所述多条信号线包括位于所述第二显示区和所述第四区域的部分;沿垂直于所述衬底基板的方向,所述多条传输线位于所述第五区域的部分与位于所述第五区域的所述第一发光单元交叠。
19.根据权利要求1-18任一项所述的显示基板,其中,至少部分第二发光单元通过第二连接走线与相应的第二像素电路电连接,至少一条第一连接走线的长度大于至少一条第二连接走线的长度。
20.根据权利要求1-19任一项所述的显示基板,其中,沿所述第一方向,所述第二区域的最大尺寸大于所述第一区域的最大尺寸。
21.根据权利要求1-20任一项所述的显示基板,其中,位于所述第一区域的相邻两条第一连接走线之间的最小距离与位于所述第二区域的相邻两条第一连接走线之间的最小距离之比为0.5~1.5。
22.根据权利要求1-21任一项所述的显示基板,其中,所述第一连接走线包括透明导线。
23.一种显示装置,包括权利要求1-22任一项所述的显示基板。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2022/102365 WO2024000269A1 (zh) | 2022-06-29 | 2022-06-29 | 显示基板以及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115315812A true CN115315812A (zh) | 2022-11-08 |
CN115315812B CN115315812B (zh) | 2023-09-01 |
Family
ID=83868170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202280002020.5A Active CN115315812B (zh) | 2022-06-29 | 2022-06-29 | 显示基板以及显示装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN115315812B (zh) |
WO (1) | WO2024000269A1 (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210320156A1 (en) * | 2019-07-31 | 2021-10-14 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
CN215451420U (zh) * | 2021-05-31 | 2022-01-07 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
WO2022057527A1 (zh) * | 2020-09-21 | 2022-03-24 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
CN114255666A (zh) * | 2020-09-24 | 2022-03-29 | 合肥鑫晟光电科技有限公司 | 一种驱动背板及显示装置 |
WO2022083348A1 (zh) * | 2020-10-19 | 2022-04-28 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN114550652A (zh) * | 2020-11-27 | 2022-05-27 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
CN114566522A (zh) * | 2020-11-27 | 2022-05-31 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008299145A (ja) * | 2007-05-31 | 2008-12-11 | Toshiba Corp | 表示装置および表示方法 |
CN113764462A (zh) * | 2020-06-04 | 2021-12-07 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN111952343B (zh) * | 2020-08-21 | 2022-09-13 | 昆山国显光电有限公司 | 阵列基板及显示面板 |
CN113488600B (zh) * | 2021-07-13 | 2024-04-12 | 合肥维信诺科技有限公司 | 显示模组及显示装置 |
-
2022
- 2022-06-29 WO PCT/CN2022/102365 patent/WO2024000269A1/zh unknown
- 2022-06-29 CN CN202280002020.5A patent/CN115315812B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20210320156A1 (en) * | 2019-07-31 | 2021-10-14 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
WO2022057527A1 (zh) * | 2020-09-21 | 2022-03-24 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
CN114255666A (zh) * | 2020-09-24 | 2022-03-29 | 合肥鑫晟光电科技有限公司 | 一种驱动背板及显示装置 |
WO2022083348A1 (zh) * | 2020-10-19 | 2022-04-28 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
CN114550652A (zh) * | 2020-11-27 | 2022-05-27 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
CN114566522A (zh) * | 2020-11-27 | 2022-05-31 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
CN215451420U (zh) * | 2021-05-31 | 2022-01-07 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2024000269A1 (zh) | 2024-01-04 |
CN115315812B (zh) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110190103B (zh) | 一种显示面板和显示装置 | |
CN111668278A (zh) | 一种显示面板及显示装置 | |
US20240078970A1 (en) | Display panel and display device | |
US20220181357A1 (en) | Array substrate, display panel and display device | |
US11903279B2 (en) | Display substrate including first reference voltage line being electrically coupled to first reference voltage auxiliary line through via holes penetrating through insulation layer therebetween, and display device having the same | |
JP2023531577A (ja) | 表示基板及び表示装置 | |
CN111948859B (zh) | 显示基板以及显示装置 | |
CN215266306U (zh) | 显示面板及显示装置 | |
US20230333590A1 (en) | Foldable display panel and method for preparing foldable display panel | |
CN114267283B (zh) | 一种显示面板及显示装置 | |
CN115315812B (zh) | 显示基板以及显示装置 | |
CN112864199B (zh) | 触控显示面板及显示装置 | |
CN115132811A (zh) | 显示面板和显示装置 | |
CN114464137B (zh) | 显示基板及显示装置 | |
WO2021184275A1 (zh) | 显示面板及显示装置 | |
CN115812346B (zh) | 显示面板和显示装置 | |
WO2023060520A1 (zh) | 显示面板及显示装置 | |
WO2023077269A1 (zh) | 显示基板、显示装置 | |
US20230186845A1 (en) | Display panel and display device | |
US20230178704A1 (en) | Display panel and display apparatus | |
US20230062966A1 (en) | Display panel and display device | |
US20220310770A1 (en) | Display substrate and display device | |
WO2023206138A1 (zh) | 显示基板和显示装置 | |
EP4336558A1 (en) | Display panel and display apparatus | |
US20230326402A1 (en) | Display panel and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |