CN113920934A - 显示基板和显示装置 - Google Patents

Abstract

本发明提供一种显示基板和显示装置。显示基板包括多个子像素，所述子像素包括子像素驱动电路；所述子像素驱动电路包括第一扫描线、第二扫描线、第一导电连接部、驱动晶体管、数据写入晶体管、第一发光控制晶体管和第一补偿控制晶体管；第一导电连接部复用为驱动晶体管的第一电极、数据写入晶体管的第二电极、以及第一发光控制晶体管的第二电极，第一导电连接部为连续的导电图形；第一导电连接部在基底上的正投影与预定导电图形在基底上的正投影的交叠面积与第一导电连接部在基底上的正投影面积之间的比值小于等于0.2；预定导电图形包括所述子像素驱动电路中的与所述第一导电连接部断开的导电图形。本发明减少奇偶行子像素亮度差异。

Description

显示基板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示基板和显示装置。

背景技术

在现有的OLED显示装置中，子像素包括发光元件和子像素驱动电路，所述子像素驱动电路用于根据数据线上的数据电压驱动所述发光元件发光。现有的OLED显示装置在工作时，在显示画面上存在奇偶行子像素亮度差异大的问题。

发明内容

本发明的主要目的在于提供一种显示基板和显示装置，解决现有技术中奇偶行子像素亮度差异大的问题。

为了达到上述目的，本发明实施例提供了一种显示基板，显示基板，包括基底和设置于所述基底上的多个子像素，所述子像素包括子像素驱动电路；所述子像素驱动电路包括第一扫描线、第二扫描线、第一导电连接部、驱动晶体管、数据写入晶体管、第一发光控制晶体管和第一补偿控制晶体管；

所述第一补偿晶体管的栅极与所述第一扫描线电连接；所述数据写入晶体管的栅极与所述第二扫描线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一电极电连接；所述第一发光控制晶体管的第二电极与所述驱动晶体管的第一电极电连接；

所述第一导电连接部复用为所述驱动晶体管的第一电极、所述数据写入晶体管的第二电极、以及所述第一发光控制晶体管的第二电极，所述第一导电连接部为连续的导电图形；

所述第一导电连接部在所述基底上的正投影与预定导电图形在所述基底上的正投影的交叠面积与所述第一导电连接部在所述基底上的正投影面积之间的比值小于等于0.2；

所述预定导电图形包括所述子像素驱动电路中的与所述第一导电连接部断开的导电图形。

可选的，所述显示基板包括设置于所述基底上的第一半导体层，所述第一导电连接部位于所述第一半导体层。

可选的，所述子像素驱动电路还包括电源电压线，所述第一发光控制晶体管的栅极与发光控制线形成为一体结构，所述第一发光控制晶体管的第一电极与所述电源电压线电连接；

所述预定导电图形包括所述电源电压线。

可选的，所述电源电压线在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影不交叠。

可选的，所述子像素驱动电路还包括存储电容；所述存储电容的第一极板与所述驱动晶体管的栅极电连接，所述存储电容的第二极板与电源电压线电连接；

所述预定导电图形包括所述存储电容的第二极板。

可选的，所述存储电容的第二极板在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影不交叠。

可选的，所述子像素驱动电路还包括数据线，所述数据写入晶体管的第一电极与所述数据线电连接；

所述预定导电图形包括所述数据线。

可选的，所述数据线在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影不交叠。

可选的，所述子像素还包括设置于所述第一半导体层与所述基底之间的遮挡图形，所述遮挡图形在所述基底上的正投影至少覆盖所述驱动晶体管的沟道部分在所述基底上的正投影；

所述预定导电图形还包括所述遮挡图形。

可选的，所述遮挡图形在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影不交叠。

可选的，所述子像素驱动第电路还包括第一初始化晶体管；

所述第一初始化晶体管的栅极与复位控制线电连接，所述第一初始化晶体管的第一电极与第一初始电压线电连接，所述第一初始化晶体管的第二电极与所述驱动晶体管的栅极电连接；

所述第一初始化晶体管和所述第一补偿控制晶体管都为氧化物薄膜晶体管。

可选的，所述子像素驱动电路还包括第二补偿控制晶体管；

所述第一补偿控制晶体管的第一电极与所述驱动晶体管的栅极电连接；所述第二补偿控制晶体管的栅极与所述第二扫描线电连接，所述第二补偿控制控制晶体管的第一电极与所述第一补偿控制晶体管的第二电极电连接，所述第二补偿控制晶体管的第二电极与所述驱动晶体管的第二电极电连接；或者，

所述第二补偿控制晶体管的栅极与所述第二扫描线电连接，所述第二补偿控制晶体管的第一电极与所述驱动晶体管的栅极电连接；所述第一补偿控制控制晶体管的第一电极与所述第二补偿控制晶体管的第二电极电连接，所述第一补偿控制晶体管的第二电极与所述驱动晶体管的第二电极电连接。

本发明实施例还提供一种显示装置，包括上述的显示基板。

本发明实施例所述的显示基板和显示装置可以通过减小第一导电连接部与预定导电图形的交叠面积，以减少第二节点的寄生电容，减少向第一节点的充电量，可以有效减少奇偶行子像素亮度差异。

附图说明

图1是相关的子像素驱动电路的电路图；

图2是在图1的基础上示出各晶体管的电极与存储电容的极板的示意图；

图3是图17中的遮挡层的布局图；

图4是图17中的第一半导体层的布局图；

图5是图17中的第一栅金属层的布局图；

图6是图17中的第二栅金属层的布局图；

图7是图17中的第二半导体层的布局图；

图8是图17中的第三栅金属层的布局图；

图9是图17中的第一源漏金属层的布局图；

图10是图17中的第二源漏金属层的布局图；

图11是图17中的遮挡层与第一半导体层叠加后的示意图；

图12是图17中的遮挡层、第一半导体层和第一栅金属层叠加后的示意图；

图13是图17中的遮挡层、第一半导体层、第一栅金属层和第二栅金属层叠加后的示意图；

图14是图17中的遮挡层、第一半导体层、第一栅金属层、第二栅金属层和第二半导体层叠加后的示意图；

图15是图17中的遮挡层、第一半导体层、第一栅金属层、第二栅金属层、第二半导体层和第三栅金属层叠加后的示意图；

图16是图17中的遮挡层、第一半导体层、第一栅金属层、第二栅金属层、第二半导体层、第三栅金属层和第一源漏金属层叠加后的示意图，并在图16中示意有过孔；

图17是遮挡层、第一半导体层、第一栅金属层、第二栅金属层、第二半导体层、第三栅金属层、第一源漏金属层和第二源漏金属层的叠加示意图；

图18是本发明至少一实施例所述的子像素的电路图；

图19是本发明如图18所示的子像素的至少一实施例的仿真工作时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一电极，另一极称为第二电极。

在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一电极可以为漏极，所述第二电极可以为源极；或者，所述第一电极可以为源极，所述第二电极可以为漏极。

在相关技术中，如图1所示，子像素包括子像素驱动电路和有机发光二极管O1；，所述子像素驱动电路用于驱动有机发光二极管O1；

所述子像素驱动电路还可以包括电源电压线VDD、数据线Data、复位控制线Reset、第一扫描线Gate_N、第二扫描线Gate_P、发光控制线EM和低电压线VSS；

所述子像素驱动电路还可以包括第一初始化晶体管T1、第一补偿控制晶体管T2、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二初始化晶体管T7和存储电容C1；

第一初始化晶体管T1的栅极与复位控制线Reset电连接，第一初始化晶体管T1的第一电极与第一初始电压线I1电连接，第一初始化晶体管T1的第二电极与第一节点N1电连接；

第一补偿控制晶体管T2的栅极与第一扫描线Gate_N电连接，第一补偿控制晶体管T2的第一电极与第一节点电连接，第一补偿控制晶体管T2的第二电极与第三节点N3电连接；

驱动晶体管T3的栅极与第一节点N1电连接，驱动晶体管T3的第一电极与第二节点N2电连接，驱动晶体管T3的第二电极与第三节点N3电连接；

数据写入晶体管T4的栅极与第二扫描线Gate_P电连接，数据写入晶体管T4的第一电极与数据线Data电连接，数据写入晶体管T4的第二电极与第二节点N2电连接；

第一发光控制晶体管T5的栅极与发光控制线EM电连接，第一发光控制晶体管T5的第一电极与电源电压线VDD电连接，第一发光控制晶体管T5的第二电极与第二节点N2电连接；

第二发光控制晶体管T6的栅极与发光控制线EM电连接，第二发光控制晶体管T6的第一电极与第三节点N3电连接，第二发光控制晶体管T6的第二电极与有机发光二极管O1的阳极电连接；

第二初始化晶体管T7的栅极与第二扫描线Gate_P电连接，第二初始化晶体管T7的第一电极与第二初始电压线I2电连接，第二初始化晶体管T7的第二电极与有机发光二极管O1的阳极电连接；

存储电容C1的第一极板与第一节点N1电连接，存储电容C1的第二极板与第一发光控制晶体管T5的第一电极电连接；

有机发光二极管O1的阴极与低电压线VSS电连接。在本发明至少一实施例中，第一初始化晶体管T1和第一补偿控制晶体管T2可以为n型晶体管，驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二初始化晶体管T7可以为p型晶体管；第一初始化晶体管T1和第一补偿控制晶体管T2可以为氧化物薄膜晶体管，驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和第二初始化晶体管T7可以为低温多晶硅薄膜晶体管，但不以此为限。

在具体实施时，第一扫描线Gate_N提供的第一扫描信号能够控制n型晶体管导通，第二扫描线Gate_P提供的第二扫描信号能够控制p型晶体管导通。

在本发明实施例中，为第一扫描线Gate_N提供信号的GOA电路(Gate On Array，设置于阵列基板上的栅极驱动电路)，一级GOA用于驱动两行第一扫描线，会存在在奇数行子像素驱动电路充完电后，奇数行子像素驱动电路中的Gate_N没有及时关闭，在偶数行子像素驱动电路充电时，奇数行子像素驱动电路中的第二节点N2还在持续的对第一节点N1进行充电，导致奇偶行子像素驱动电路中的第一节点N1的充电电压不一致，从而导致奇偶行子像素亮度不一致。

基于此，本发明实施例可以通过优化子像素驱动电路的layout(布局)，以减少第二节点N2的寄生电容，从而改善奇偶行子像素亮度不一致的情况。

如图2所示，在图1的基础上，示出了各晶体管的电极以及存储电容的极板。

如图2所示，第一初始化晶体管T1的栅极G1与复位控制线Reset电连接，第一初始化晶体管T1的第一电极S1与第一初始电压线I1电连接，第一初始化晶体管T1的第二电极D1与第一节点N1电连接；

第一补偿控制晶体管T2的栅极G2与第一扫描线Gate_N电连接，第一补偿控制晶体管T2的第一电极S2与第一节点N1电连接，第一补偿控制晶体管T2的第二电极D2与第三节点N3电连接；

驱动晶体管T3的栅极G3与第一节点N1电连接，驱动晶体管T3的第一电极S3与第二节点N2电连接，驱动晶体管T3的第二电极D3与第三节点N3电连接；

数据写入晶体管T4的栅极G4与第二扫描线Gate_P电连接，数据写入晶体管T4的第一电极S4与数据线Data电连接，数据写入晶体管T4的第二电极D4与第二节点N2电连接；

第一发光控制晶体管T5的栅极G5与发光控制线EM电连接，第一发光控制晶体管T5的第一电极S5与电源电压线VDD电连接，第一发光控制晶体管T5的第二电极D5与第二节点N2电连接；

第二发光控制晶体管T6的栅极G6与发光控制线EM电连接，第二发光控制晶体管T6的第一电极S6与第三节点N3电连接，第二发光控制晶体管T6的第二电极D6与有机发光二极管O1的阳极电连接；

第二初始化晶体管T7的栅极G7与第二扫描线Gate_P电连接，第二初始化晶体管T7的第一电极S7与第二初始电压线I2电连接，第二初始化晶体管T7的第二电极D7与有机发光二极管O1的阳极电连接；

存储电容C1的第一极板C1a与第一节点N1电连接，存储电容C1的第二极板C1b与第一发光控制晶体管T5的第一电极S5电连接。

本发明实施例所述的显示基板包括基底和设置于所述基底上的多个子像素，所述子像素包括子像素驱动电路；所述子像素驱动电路包括第一扫描线、第二扫描线、第一导电连接部、驱动晶体管、数据写入晶体管和第一发光控制晶体管；

如图4所示，所述第一导电连接部L1复用为所述驱动晶体管T3的第一电极、所述数据写入晶体管T4的第二电极，以及，所述第一发光控制晶体管T5的第二电极，所述第一导电连接部L1为连续的导电图形；

所述第一导电连接部L1在所述基底上的正投影与预定导电图形在所述基底上的正投影的交叠面积与所述第一导电连接部在所述基底上的正投影面积之间的比值小于等于0.2；

所述预定导电图形包括所述子像素驱动电路中的与所述第一导电连接部L1断开的导电图形。

在本发明实施例中，所述第一导电连接部L1对应的位置也即第二节点N2所在位置，本发明实施例可以通过减小第一导电连接部L1与预定导电图形的交叠面积，以减少第二节点N2的寄生电容，减少向第一节点N1的充电量，可以有效减少奇偶行子像素亮度差异。

经过仿真，当第二节点N2的寄生电容由100％Cz变为50％Cz后，对于红色子像素，奇偶行子像素的亮度差异由34.56％变为18.9％；对于绿色子像素，奇偶行子像素的亮度差异由99.6％变为48.2％；对于蓝色子像素，奇偶行子像素的亮度差异由33.45％变为18.3％。

在本发明实施例中，当存储电容的第二极板在基底上的正投影与所述第一导电连接部在所述基底上的正投影的交叠面积，和电源电压线在基底上的正投影与所述第一导电连接部在所述基底上的正投影的交叠面积的总和，与所述第一导电连接部在所述基底上的正投影面积之间的比值为0.6时，第二节点N2的寄生电容为100％Cz，通过减小存储电容的第二极板在基底上的正投影与所述第一导电连接部在所述基底上的正投影的交叠面积和电源电压线在基底上的正投影与所述第一导电连接部在所述基底上的正投影的交叠面积，可以使得所述第二节点N2的寄生电容变为50％Cz。

在具体实施时，所述显示基板可以包括设置于所述基底上的第一半导体层，所述第一导电连接部可以位于第一半导体层，所述第二节点N2的寄生电容可以包括第一半导体层与第二栅金属层之间的寄生电容、第一半导体层与第一源漏金属层之间的寄生电容、以及第一半导体层与第二源漏金属层之间的寄生电容；但不以此为限。

可选的，所述第一半导体层可以由P-Si(多晶硅)制成，但不以此为限。

在具体实施时，所述预定导电图形可以包括所述子像素驱动电路包括的与所述第一导电连接部L1断开的导电图形，例如可以包括信号线、存储电容的极板、晶体管的电极等，但不以此为限。

在实际操作时，当所述预定导电图形包括与所述第一导电连接部交叠的至少两个导电图形时，所述至少两个导电图形在所述基底上的正投影与第一导电连接部在所述基底上的正投影的交叠面积的总和小于预定面积，以保证第二节点的寄生电容较小。

所述预定面积与所述第一导电连接部在所述基底上的正投影之间的比值可以为0.2。

在具体实施时，如图5、图6所示，所述子像素还包括第一条第一扫描线Gate_N1、第二扫描线Gate_P和发光控制线EM；所述子像素驱动电路还包括第一补偿控制晶体管T2、第二初始化晶体管T7和第二发光控制晶体管T6；

所述第一补偿控制晶体管T2的第一栅极G21与所述第一条第一扫描线Gate_N1形成为一体结构；

数据写入晶体管T4的栅极G4、第二初始化晶体管T7的栅极G7和第二扫描线Gate_P形成为一体结构；

第一发光控制晶体管T5的栅极G5、第二发光控制晶体管T6的栅极G6与发光控制线EM形成为一体结构；所述第一导电连接部L1在所述基底上的正投影位于第二扫描线Gate_P在所述基底上的正投影与所述发光控制线EM在所述基底上的正投影之间。

如图3-图17所示，所述第一补偿控制晶体管T2为双栅晶体管，以能够减少第一节点N1的漏电，利于更好的维持第一节点N1的电位。

如图6所示，所述第一补偿控制晶体管T2的第一栅极标示为G21，如图8所示，所述第一补偿控制晶体管T2的第二栅极标示为G22；

如图6和图8所示，所述第一扫描线包括第一条第一扫描线Gate_N1和第二条第一扫描线Gate_N2；

Gate_N1与G21形成为一体结构，Gate_N2与G22形成为一体结构。

在本发明至少一实施例中，所述子像素可以包括电源电压线，所述第一发光控制晶体管的栅极与发光控制线形成为一体结构，所述第一发光控制晶体管的第一电极与所述电源电压线电连接；

所述预定导电图形包括所述电源电压线。

可选的，所述电源电压线在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影不交叠，从而使得电源电压线VDD与第一导电连接部L1之间不存在寄生电容。

如图9所示，所述子像素驱动电路包括电源电压线VDD，如图5所示，第一发光控制晶体管T5的栅极G5与发光控制线EM形成为一体结构，如图3-图17所示，第一发光控制晶体管T5的第一电极S5通过过孔与电源电压线VDD电连接。

如图16所示，所述电源电压线VDD在所述基底上的正投影与所述第一导电连接部L1在所述基底上的正投影之间的交叠处标示为第一交叠区域A1，A1的面积小于所述预定面积，以使得所述电源电压线VDD与所述第一导电连接部L1之间交叠形成的寄生电容较小，从而使得奇偶行子像素驱动电路中的第一节点N1的充电电压之间的差别较小，从而改善奇偶行子像素亮度不一致的情况。

在图3-图17所示的实施例中，也可以通过改变所述电源电压线VDD的结构，来使得VDD在基底上的正投影与L1在基底上的正投影不交叠。例如，在图9中，可以将电源电压线VDD下移，以使得VDD与L1不交叠。

在本发明至少一实施例中，如图3-图17所示，所述子像素驱动电路包括存储电容C1；如图6所示，所述预定导电图形包括所述存储电容C1的第二极板C1b。

可选的，所述存储电容的第二极板在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影不交叠，以使得所述存储电容的第二极板与第一导电连接部之间不存在寄生电容。

如图4、图6和图13所示，所述存储电容C1的第二极板C1b在基底上的正投影与第一导电连接部L1在基底上的正投影之间的交叠处标示为第二交叠区域A2，A2的面积小于所述预定面积，以使得所述存储电容C1的第二极板C1b与所述第一导电连接部L1之间交叠形成的寄生电容较小，从而使得奇偶行子像素驱动电路中的第一节点N1的充电电压之间的差别较小，从而改善奇偶行子像素亮度不一致的情况。

在图3-图17所示的实施例中，所述存储电容C1的第二极板C1b在所述基底上的正投影也可以与L1在所述基底上的正投影之间不交叠。

在图3-图17所示的实施例中，也可以通过改变C1的第二极板C1b的结构，来使得C1b在基底上的正投影与L1在基底上的正投影不交叠。例如，在图6中，可以将C1b向左延伸而穿过L1的部分下移，以使得C1b与L1不交叠。

在本发明至少一实施例中，如图10所示，所述子像素驱动电路可以包括数据线Data，如图4、图10和图17所示，所述数据写入晶体管T4的第一电极S1通过过孔与所述数据线Data电连接；所述预定导电图形可以包括所述数据线Data；

如图3-图17所示，所述数据线Data在所述基底上的正投影与所述第一导电连接部L1之间不交叠，以使得所述数据线Data与所述第一导电连接部L1之间不存在寄生电容。

在本发明至少一实施例中，如图3所示，所述子像素还包括遮挡图形LS1，所述预定导电图形还可以包括遮挡图形LS1，所述遮挡图形LS1在所述基底上的正投影覆盖所述驱动晶体管的沟道部分43在所述基底上的正投影。

当所述预定导电图形还包括遮挡图形LS1时，所述第二节点的寄生电容还可以包括第一半导体层与遮挡层之间的寄生电容。

如图3和图4所示，所述遮挡图形LS1在基底上的正投影覆盖所述驱动晶体管T3的沟道部分43在基底上的正投影，所述遮挡图形LS1可以接入固定电位，屏蔽周边杂散电荷对驱动晶体管T3的沟道部分43的影响。。

在具体实施时，当所述电源电压线、所述数据线、所述存储电容的第二极板、遮挡图形中的至少两个与所述第一导电连接部交叠时，交叠面积的总和所述第一导电连接部在所述基底上的正投影面积之间的比值可以小于0.2，以使得第二节点的寄生电容较小。

可选的，如图3-图17所示，所述遮挡图形LS1在所述基底上的正投影与所述第一导电连接部L1在所述基底上的正投影不交叠，以使得所述遮挡图形LS1与所述第一导电连接部L1之间不存在寄生电容。

图17是本发明至少一实施例所述的显示基板的layout(布局)图，图17为图2所示的子像素的布局图。

图3是图17中的遮挡层的布局图，图4是图17中的第一半导体层的布局图；图5是图17中的第一栅金属层的布局图，图6是图17中的第二栅金属层的布局图，图7是图17中的第二半导体层的布局图，图8是图17中的第三栅金属层的布局图，图9是图17中的第一源漏金属层的布局图，图10是图17中的第二源漏金属层的布局图。

图11是图17中的遮挡层与第一半导体层叠加后的示意图，图12是图17中的遮挡层、第一半导体层和第一栅金属层叠加后的示意图，图13是图17中的遮挡层、第一半导体层、第一栅金属层和第二栅金属层叠加后的示意图；

图14是图17中的遮挡层、第一半导体层、第一栅金属层、第二栅金属层和第二半导体层叠加后的示意图；图15是图17中的遮挡层、第一半导体层、第一栅金属层、第二栅金属层、第二半导体层和第三栅金属层叠加后的示意图；图16是图17中的遮挡层、第一半导体层、第一栅金属层、第二栅金属层、第二半导体层、第三栅金属层和第一源漏金属层叠加后的示意图，并在图16中示意有过孔；

图17是遮挡层、第一半导体层、第一栅金属层、第二栅金属层、第二半导体层、第三栅金属层、第一源漏金属层和第二源漏金属层的叠加示意图。

在图4中，标号为43的为驱动晶体管T3的沟道部分，标号为L1的为第一导电连接部。

在图5中，标号为Gate_P的为第二扫描线，标号为EM的为发光控制线，标号为C1a的为存储电容C1的第一极板，标号为G4的为数据写入晶体管T4的栅极，标号为G7的为第二初始化晶体管T7的栅极，标号为G5的为第一发光控制晶体管T5的栅极，标号为G6的为第二发光控制晶体管T6的栅极。

在图6中，标号为Reset1的为第一复位控制线，标号为Gate_N1的为第一条第一扫描线，标号为C1b的为存储电容C1的第二极板；标号为I1的为第一初始电压线，标号为G11的为第一初始化晶体管T1的第一栅极，第一初始化晶体管T1的第一栅极G11与第一复位控制线Reset1形成为一体结构；标号为G21的为第一补偿控制晶体管T2的第一栅极，第一补偿控制晶体管T2的第一栅极G21与Gate_N1形成为一体结构。

在图8中，标号为Reset2的为第二复位控制线，标号为Gate_N2的为第二条第二扫描线，标号为G12的为第一初始化晶体管T1的第二栅极，第一初始化晶体管T1的第二栅极G12与第二复位控制线Reset2形成为一体结构；标号为G22的为第一补偿控制晶体管T2的第二栅极，第一补偿控制晶体管T2的第二栅极G22与第一条第一扫描线Gate_N1形成为一体结构。

如图6和图8所示，所述复位控制线包括第一复位控制线Reset1和第二复位控制线Reset2，第一初始化晶体管T1的栅极包括第一初始化晶体管T1的第一栅极G11和第一初始化晶体管T1的第二栅极G12；

所述第一扫描线包括第一条第一扫描线Gate_N1和第二条第一扫描线Gate_N2，第一补偿控制晶体管T2的栅极包括第一补偿控制晶体管T2的第一栅极G21和第一补偿控制晶体管T2的第二栅极G22。

在本发明至少一实施例中，所述第二半导体层可以由IGZO(铟镓锌氧化物)制成，但不以此为限。

在本发明至少一实施例中，第一初始化晶体管T1和第一补偿控制晶体管T2可以为氧化物晶体管。在图7中，标号为71的为第一初始化晶体管T1的沟道部分，标号为72的为第一补偿控制晶体管T2的沟道部分。

在图9中，标号为VDD的为电源电压线，标号为I2的为第二初始电压线。在图10中，标号为Data的为数据线。

在制作本发明至少一实施例所述的显示基板时，可以在基底上设置遮挡层，对所述遮挡层进行构图工艺，以形成遮挡图形LS1；之后在所述遮挡层远离所述基底的一侧制作第一半导体层，对所述第一半导体层进行构图工艺，以形成第一导电连接部L1与所述驱动晶体管的沟道部分43；在所述第一半导体层远离所述基底的一侧制作第一栅金属层，对所述第一栅金属层进行构图工艺，以形成数据写入晶体管T4的栅极G4、第二初始化晶体管T7的栅极G7、存储电容C1的第一极板C1a、第一发光控制晶体管T5的栅极G5、第二发光控制晶体管T6的栅极G6、第二扫描线Gate_P和发光控制线EM；在所述第一栅金属层远离所述基底的一侧制作第二栅金属层，对所述第二栅金属层进行构图工艺，以形成第一初始电压线I1、第一复位控制线Reset1、第一初始化晶体管T1的第一栅极G11、第一补偿控制晶体管T2的第一栅极G21、第一条第一扫描线Gate_N1和存储电容C1的第二极板C1b；在所述第二栅金属层远离所述基底的一侧制作第二半导体层，对所述第二半导体层进行构图工艺，以形成T1的沟道部分71和T2的沟道部分72；在所述第二半导体层远离所述基底的一侧制作第三栅金属层，对所述第三栅金属层进行构图工艺，以形成第一初始化晶体管T1的第二栅极G12、第二复位控制线Reset2、第一补偿控制晶体管T2的第二栅极G22和第二条第二扫描线Gate_N2；在所述第三栅金属层远离所述基底的一侧制作第一源漏金属层，对所述第一源漏金属层进行构图工艺，以形成第二初始电压线I2和电源电压线VDD；在所述第一源漏金属层远离所述基底的一侧制作第二源漏金属层，对所述第二源漏金属层进行构图工艺，以形成数据线Data。

在具体实施时，本发明至少一实施例所述的子像素驱动电路可以包括补偿控制电路；

所述补偿控制电路分别与第一扫描线、第二扫描线、所述驱动晶体管的栅极和所述驱动晶体管的第二电极电连接，用于在所述第一扫描线提供的第一扫描信号和所述第二扫描线提供的第二扫描信号的控制下，控制所述驱动晶体管的栅极与所述驱动晶体管的第二电极之间连通。

在本发明至少一实施例中，补偿控制电路同时与第一扫描线和第二扫描线电连接，在第一扫描信号和第二扫描信号的控制下，控制第一节点与第三节点之间连通，当奇数行子像素充完电后，第一扫描线开启的情况下，通过控制第二扫描线关闭，从而使得奇数行子像素驱动电路中的第二节点无法对第一节点进行充电，使得奇偶行子像素驱动电路中的第一节点的充电电压一致，奇偶行子像素亮度一致。

可选的，所述补偿控制电路包括第一补偿控制晶体管和第二补偿控制晶体管；

所述第一补偿控制晶体管的栅极与所述第一扫描线电连接，所述第一补偿控制晶体管的第一电极与所述驱动晶体管的栅极电连接；所述第二补偿控制晶体管的栅极与所述第二扫描线电连接，所述第二补偿控制控制晶体管的第一电极与所述第一补偿控制晶体管的第二电极电连接，所述第二补偿控制晶体管的第二电极与所述驱动晶体管的第二电极电连接；或者，

所述第二补偿控制晶体管的栅极与所述第二扫描线电连接，所述第二补偿控制晶体管的第一电极与所述驱动晶体管的栅极电连接；所述第一补偿控制晶体管的栅极与所述第一扫描线电连接，所述第一补偿控制控制晶体管的第一电极与所述第二补偿控制晶体管的第二电极电连接，所述第一补偿控制晶体管的第二电极与所述驱动晶体管的第二电极电连接。

在本发明至少一实施例中，可以通过电路设计，增加第二补偿控制晶体管，保证当奇数行子像素充完电后，第一扫描线开启的情况下，通过控制第二扫描线关闭，从而使得奇数行子像素驱动电路中的第二节点无法对第一节点进行充电，使得奇偶行子像素驱动电路中的第一节点的充电电压一致，奇偶行子像素亮度一致。

如图18所示，在本发明至少一实施例所述的显示基板中，所述子像素包括子像素驱动电路和有机发光二极管O1，所述子像素驱动电路用于驱动有机发光二极管O1；

所述子像素驱动电路包括电源电压线VDD、数据线Data、复位控制线Reset、第一扫描线Gate_N、第二扫描线Gate_P、发光控制线EM和低电压线VSS；

所述子像素驱动电路还可以包括第一初始化晶体管T1、第一补偿控制晶体管T2、第二补偿控制晶体管T8、驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二初始化晶体管T7和存储电容C1；

第一初始化晶体管T1的栅极与复位控制线Reset电连接，第一初始化晶体管T1的第一电极与第一初始电压线I1电连接，第一初始化晶体管T1的第二电极与第一节点N1电连接；

第一补偿控制晶体管T2的栅极与第一扫描线Gate_N电连接，第一补偿控制晶体管T2的第一电极与第一节点电连接；

第二补偿控制晶体管T8的栅极与第二扫描线Gate_P电连接，第二补偿控制晶体管T8的第一电极与第一补偿控制晶体管T2的第二电极电连接，第二补偿控制晶体管T8的第二电极与第三节点N3电连接；

驱动晶体管T3的栅极与第一节点N1电连接，驱动晶体管T3的第一电极与第二节点N2电连接，驱动晶体管T3的第二电极与第三节点N3电连接；

数据写入晶体管T4的栅极与第二扫描线Gate_P电连接，数据写入晶体管T4的第一电极与数据线Data电连接，第一发光控制晶体管T4的第二电极与第二节点N2电连接；

第一发光控制晶体管T5的栅极与发光控制线EM电连接，第一发光控制晶体管T5的第一电极与电源电压线VDD电连接，第一发光控制晶体管T5的第二电极与第二节点N2电连接；

第二发光控制晶体管T6的栅极与发光控制线EM电连接，第二发光控制晶体管T6的第一电极与第三节点N3电连接，第二发光控制晶体管T6的第二电极与有机发光二极管O1的阳极电连接；

第二初始化晶体管T7的栅极与第二扫描线Gate_P电连接，第二初始化晶体管T7的第一电极与第二初始电压线I2电连接，第二初始化晶体管T7的第二电极与有机发光二极管O1的阳极电连接；

存储电容C1的第一极板与第一节点N1电连接，存储电容C1的第二极板与第一发光控制晶体管T5的第一电极电连接；

有机发光二极管O1的阴极与低电压线VSS电连接。

在图18所示的实施例中，第二补偿控制晶体管T8可以为p型晶体管，第一初始化晶体管T1和第一补偿控制晶体管T2可以为n型晶体管，驱动晶体管T3、数据写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6和第二初始化晶体管T7可以为p型晶体管，但不以此为限。

如图18所示的子像素的至少一实施例在工作时，在奇数行子像素充完电后，在第一扫描线Gate_N控制第一补偿控制晶体管T2导通时，通过Gate_P控制第二补偿控制晶体管T8关断，使得奇数行子像素驱动电路中的第二节点N2无法对第一节点N1进行充电，使得奇偶行子像素驱动电路中的第一节点N1的充电电压一致，奇偶行子像素亮度一致。

在图18所示的至少一实施例中，第一补偿控制晶体管T2和第二补偿控制晶体管T8包含于补偿控制电路180。

并且，在本发明至少一实施例中，第一补偿控制晶体管T2和第二补偿控制晶体管T8的位置可以互换。

经过仿真，本发明如图18所示的子像素的至少一实施例在工作时，如图19所示，Vn21为奇数行子像素中的第一节点的电位，Vn22为偶数行子像素中的第一节点的电位。

在图19中，Vn11是改善前奇数行子像素中的第一节点的电位，Vn12为改善前偶数行子像素中的第一节点的电位。

如图19所示，经过比较，奇数行子像素中的第一节点的电位Vn21与偶数行子像素中的第一节点的电位Vn22之间的差别不大，进而可以减小奇偶行子像素的亮度差异。

本发明实施例所述的显示装置包括上述的显示基板。

本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种显示基板，其特征在于，包括基底和设置于所述基底上的多个子像素，所述子像素包括子像素驱动电路；所述子像素驱动电路包括第一扫描线、第二扫描线、第一导电连接部、驱动晶体管、数据写入晶体管、第一发光控制晶体管和第一补偿控制晶体管；

所述第一补偿晶体管的栅极与所述第一扫描线电连接；所述数据写入晶体管的栅极与所述第二扫描线电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一电极电连接；所述第一发光控制晶体管的第二电极与所述驱动晶体管的第一电极电连接；

所述第一导电连接部复用为所述驱动晶体管的第一电极、所述数据写入晶体管的第二电极、以及所述第一发光控制晶体管的第二电极，所述第一导电连接部为连续的导电图形；

所述第一导电连接部在所述基底上的正投影与预定导电图形在所述基底上的正投影的交叠面积与所述第一导电连接部在所述基底上的正投影面积之间的比值小于等于0.2；

所述预定导电图形包括所述子像素驱动电路中的与所述第一导电连接部断开的导电图形。

2.如权利要求1所述的显示基板，其特征在于，所述显示基板包括设置于所述基底上的第一半导体层，所述第一导电连接部位于所述第一半导体层。

3.如权利要求1或2所述的显示基板，其特征在于，所述子像素驱动电路还包括电源电压线，所述第一发光控制晶体管的栅极与发光控制线形成为一体结构，所述第一发光控制晶体管的第一电极与所述电源电压线电连接；

所述预定导电图形包括所述电源电压线。

4.如权利要求3所述的显示基板，其特征在于，所述电源电压线在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影不交叠。

5.如权利要求1或2所述的显示基板，其特征在于，所述子像素驱动电路还包括存储电容；所述存储电容的第一极板与所述驱动晶体管的栅极电连接，所述存储电容的第二极板与电源电压线电连接；

所述预定导电图形包括所述存储电容的第二极板。

6.如权利要求5所述的显示基板，其特征在于，所述存储电容的第二极板在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影不交叠。

7.如权利要求1或2所述的显示基板，其特征在于，所述子像素驱动电路还包括数据线，所述数据写入晶体管的第一电极与所述数据线电连接；

所述预定导电图形包括所述数据线。

8.如权利要求7所述的显示基板，其特征在于，所述数据线在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影不交叠。

9.如权利要求1或2所述的显示基板，其特征在于，所述子像素还包括设置于所述第一半导体层与所述基底之间的遮挡图形，所述遮挡图形在所述基底上的正投影至少覆盖所述驱动晶体管的沟道部分在所述基底上的正投影；

所述预定导电图形还包括所述遮挡图形。

10.如权利要求9所述的显示基板，其特征在于，所述遮挡图形在所述基底上的正投影与所述第一导电连接部在所述基底上的正投影不交叠。

11.如权利要求1或2所述的显示基板，其特征在于，所述子像素驱动第电路还包括第一初始化晶体管；

所述第一初始化晶体管的栅极与复位控制线电连接，所述第一初始化晶体管的第一电极与第一初始电压线电连接，所述第一初始化晶体管的第二电极与所述驱动晶体管的栅极电连接；

所述第一初始化晶体管和所述第一补偿控制晶体管都为氧化物薄膜晶体管。

12.如权利要求1或2所述的显示基板，其特征在于，所述子像素驱动电路还包括第二补偿控制晶体管；

所述第一补偿控制晶体管的第一电极与所述驱动晶体管的栅极电连接；所述第二补偿控制晶体管的栅极与所述第二扫描线电连接，所述第二补偿控制控制晶体管的第一电极与所述第一补偿控制晶体管的第二电极电连接，所述第二补偿控制晶体管的第二电极与所述驱动晶体管的第二电极电连接；或者，

所述第二补偿控制晶体管的栅极与所述第二扫描线电连接，所述第二补偿控制晶体管的第一电极与所述驱动晶体管的栅极电连接；所述第一补偿控制控制晶体管的第一电极与所述第二补偿控制晶体管的第二电极电连接，所述第一补偿控制晶体管的第二电极与所述驱动晶体管的第二电极电连接。

13.一种显示装置，其特征在于，包括如权利要求1至12中任一权利要求所述的显示基板。

Images