CN114730800B - 像素阵列及显示装置 - Google Patents

像素阵列及显示装置 Download PDF

Info

Publication number
CN114730800B
CN114730800B CN202180000017.5A CN202180000017A CN114730800B CN 114730800 B CN114730800 B CN 114730800B CN 202180000017 A CN202180000017 A CN 202180000017A CN 114730800 B CN114730800 B CN 114730800B
Authority
CN
China
Prior art keywords
sub
pixel
virtual
pixels
same
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180000017.5A
Other languages
English (en)
Other versions
CN114730800A (zh
Inventor
刘月
白珊珊
王伟伟
关新兴
王本莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/CN2020/118991 external-priority patent/WO2022052192A1/zh
Priority claimed from PCT/CN2020/125469 external-priority patent/WO2022052254A1/zh
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114730800A publication Critical patent/CN114730800A/zh
Application granted granted Critical
Publication of CN114730800B publication Critical patent/CN114730800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种像素阵列及显示装置，像素阵列包括多个子像素；多个子像素中的每个均具有虚拟像素中心，多个子像素包括第一子像素(R)、第二子像素(G)和第三子像素(B)；其中，两个第一子像素(R)和两个第三子像素(B)的虚拟中心的依次连线构成第二虚拟四边形(100)；呈阵列排布的四个第二虚拟四边(100)形以共邻边的方式构成第一虚拟多边形(10)，且第一子像素(R)和第三子像素(B)位于第一虚拟多边形(10)的顶角或边上，且沿顺时针方向交替分布于该第一虚拟多边形(10)的顶角或边位置上；第一虚拟多边形(10)内具有第一虚拟点(P)，第一虚拟点(P)与第一虚拟多边形(10)上的四个第三子像素(B)的虚拟中心的连线，将第一虚拟多边形(10)分割为四个虚拟等腰梯形(300)。

Description

像素阵列及显示装置
技术领域
本发明属于显示技术领域，具体涉及一种像素阵列及显示装置。
背景技术
有机电致发光(Organic Light Emitting Diode，OLED)显示器件是当今平板显示器研究领域的热点之一，与液晶显示器相比，OLED显示器件具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、平板电脑、数码相机等平板显示领域，OLED显示器件已经开始取代传统的液晶显示屏(Liquid Crystal Display，LCD)。
OLED显示器件的结构主要包括：基底，制作在基底上呈矩阵排列的像素。其中，各像素一般都是通过有机材料利用蒸镀成膜技术透过高精细金属掩膜板，在阵列基板上的相应的像素位置形成有机电致发光器件。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种像素阵列及显示装置。
第一方面，本公开实施例提供一种像素阵列，其包括多个子像素；所述子像素具有虚拟像素中心，以所述子像素的宽度的延伸方向和长度的延伸方向分别作为一限定四边形的宽度延伸方向和长度延伸方向，且所述子像素的宽度和长度作为所述限定四边形的宽度和长度，所述限定四边形的对角线的交点作为所述虚拟像素中心；所述多个子像素包括第一子像素、第二子像素和第三子像素；所述第一子像素和第三子像素沿第一方向交替排布形成第一像素组；所述第二子像素沿第一方向并排设置形成第二像素组；所述第一子像素和第三子像素沿第二方向交替排布形成第三像素组；所述第二子像素沿第二方向并排设置形成第四像素组；所述第一像素组和第二像素组沿第二方向交替排布；所述第三像素组和第四像素组沿第一方向交替排布；其中，
位于相邻两个所述第一像素组和相邻两个所述第三像素组的两个所述第一子像素和两个所述第三子像素的虚拟中心的依次连线构成第二虚拟四边形；呈阵列排布的四个所述第二虚拟四边形以共邻边的方式构成一第一虚拟多边形，且所述第一子像素和所述第三子像素位于第一虚拟多边形的顶角或边上，且沿顺时针方向交替分布于该第一虚拟多边形的顶角或边位置上；
所述第一虚拟多边形内具有第一虚拟点，所述第一虚拟点与所述第一虚拟多边形上的四个所述第三子像素的虚拟中心的连线，将所述第一虚拟多边形分割为四个虚拟等腰梯形。
其中，所述第一虚拟多边形中的四个所述第三子像素的虚拟中心依次连线构成第三虚拟四边形；所述第一虚拟点位于所述第三虚拟四边形的对角线上；和/或，所述第一虚拟多边形内的所述第一子像素的虚拟中心位于所述第三虚拟四边形的对角线上。
其中，所述第一虚拟多边形内的所述第一子像素的虚拟中心位于所述第三虚拟四边形的中心上。
其中，所述第一虚拟多边形内的所述第一虚拟点和所述第一子像素的虚拟中心位于所述第三虚拟四边形的同一条对角线上。
其中，所述第三虚拟四边形包括正方形。
其中，所述第三虚拟四边形具有相对设置的第一边和第二边，以及相对设置的第三边和第四边；位于所述第一边和第二边所在所述虚拟等腰梯形内的两个所述第二子像素，以贯穿所述第三边的中心且平行于所述第一边的直线为对称轴对称设置；和/或，
位于所述第三边和第四边所在所述虚拟等腰梯形内的两个所述第二子像素，以贯穿所述第一边的中心且平行于所述第三边的直线为对称轴对称设置。
其中，所述第三虚拟四边形具有相对设置的第一边和第二边，以及相对设置的第三边和第四边；所述第三虚拟四边形具有第一对角线和第二对角线；位于所述第一边和第三边所在所述虚拟等腰梯形内的两个所述第二子像素，以所述第一对角线的延长线为对称轴对称设置；和/或，
位于所述第二边和第四边所在所述虚拟等腰梯形内的两个所述第二子像素，以所述第二对角线的延长线为对称轴对称设置
其中，位于同一第二像素组中的所述第二子像素的尺寸大小不同；和/或，位于同一第四像素组中所述第二子像的尺寸大小不同。
其中，同一所述第一虚拟多边形内的各所述第二子像素的尺寸大小相同。其中，所述第二子像素包括至少一个顶角的顶点到该第二子像素的虚拟中心的距离与其它顶角的顶点到该第二子像素的虚拟中心的距离不等。
其中，所述虚拟等腰梯形中的所述第二子像素的虚拟中心位于该虚拟等腰梯形上的两个所述第三子像素的虚拟中心连线的中垂线上。
其中，所述虚拟等腰梯形中的所述第二子像素的虚拟中心到该虚拟等腰梯形上的两个所述第三子像素的虚拟中心连线的中点的距离大致相等。
其中，位于第一像素组中的一个所述第一子像素和与之相邻的两个所述第三子像素之间的距离不等。
其中，所述第一虚拟点为所述第一虚拟多边形内的第一子像素的虚拟中心。
其中，所述第二子像素均包括第一角部；所述第二子像素的第一角部的顶点到该第二子像素的虚拟中心的距离小于该第二子像素的第一角部的对角的顶点到该第二子像素的虚拟中心的距离；位于同一所述第四像素组中的所述第二子像素的第一角部的顶点的连线与所述第二方向大致平行；
位于同一所述第二像素组中的相邻的所述第二子像素的第一角部朝向不同；位于同一所述第四像素组中的相邻的所述第二子像素的第一角部朝向不同；
所述第一虚拟多边形内的四个所述第二像素，以该第一虚拟多边形中、位于第三像素组的两个所述第三子像素的虚拟中心的连线为对称轴对称设置。
其中，位于同一所述第二像素组中的相邻的所述第二子像素的第一角部朝向大致相反；位于同一所述第四像素组中的相邻的所述第二子像素的第一角部朝向大致相反。
其中，所述第一子像素和所述第三子像素均包括第一角部；所述第一子像素的第一角部的顶点到该第一子像素的虚拟中心的距离小于该第一子像素的第一角部的对角的顶点到该第一子像素的虚拟中心的距离；所述第三子像素的第一角部的顶点到该第三子像素的虚拟中心的距离小于该第三子像素的第一角部的对角的顶点到该第三子像素的虚拟中心的距离；
所述像素阵列包括在第一方向或第二方向连续排列的多个第四虚拟四边形，所述第四虚拟四边形内包括位于其顶角位置的一个所述第一子像素、一个所述第三子像素和两个所述第二子像素，且所述第一子像素的第一角部和所述第三子像素的第一角部相对设置，两个所述第二子像素的第一角部相背设置。
其中，在同一所述第一像素组中，任一所述第一子像素的第一角部和与之相邻的两个第三子像素中的一者的第一角部相对设置，另一者相背设置，且第一角部相对设置的所述第一子像素和所述第三子像素之间的距离小于第一角部相背设置的所述第一子像素和所述第三子像素之间的距离。
其中，所述像素阵列包括衬底基板，以及设置在所述衬底基板上的像素限定层，所述像素限定层具有像素开口；所述子像素包括设置在所述衬底基板和所述像素限定层之间的第一电极，至少覆盖所述像素开口的发光层，以及覆盖所述发光层的第二电极；
位于同一所述第四虚拟四边形中的所述子像素的不同发光层的边界至少部分接触。
其中，所述像素阵列包括衬底基板，以及设置在所述衬底基板上的像素限定层，所述像素限定层具有像素开口；所述子像素包括设置在所述衬底基板和所述像素限定层之间的第一电极，至少覆盖所述像素开口的发光层，以及覆盖所述发光层的第二电极；
任一所述虚拟等腰梯形内的所述第二子像素的发光层位于该所述虚拟等腰梯形顶角位置处的两个所述第一子像素的发光层和两个所述第三子像素的发光层所限定的范围内。
其中，所述像素阵列包括衬底基板，以及设置在所述衬底基板上的像素限定层，所述像素限定层具有像素开口；所述子像素包括设置在所述衬底基板和所述像素限定层之间的第一电极，至少覆盖所述像素开口的发光层，以及覆盖所述发光层的第二电极；
任一所述虚拟等腰梯形内的所述第二子像素的发光层的边界与该所述虚拟等腰梯形顶角位置处的两个所述第三子像素的发光层的边界接触。
其中，相邻的所述第二子像素的像素开口之间的最近距离大于相邻的所述第一子像素和所述第三子像素的像素开口之间的最近距离。其中，所述虚拟等腰梯形的底角为θ，45°＜θ＜135°。
其中，所述等腰梯形的顶边和底边的比值为Pitch+Pitch*cotθ/Pitch-Pitch*cotθ；其中，Pitch为节距；其中，所述像素节距为位于同一所述第一像素组中相邻的所述第一子像素的虚拟中心之间距离的一半，或者，位于同一所述第一像素组中相邻的所述第三子像素的虚拟中心之间距离的一半，或者位于同一所述第二像素组中相邻的所述第二子像素的虚拟中心之间的距离。
其中，位于同一第一像素组中的所述第一子像素和所述第三子像素的虚拟中心的连线大致在同一条直线上；位于同一第三像素组中的所述第一子像素的虚拟中心的连线大致在同一条直线上，所述第三子像素的虚拟中心的连线大致在同一条直线上，且所述第一子像素的虚拟中心的连线和所述第三子像素的虚拟中心的连线不在同一条直线上；和/或，
位于同一第三像素组中的所述第一子像素和所述第三子像素的虚拟中心的连线大致在同一条直线上；位于同一第一像素组中的所述第一子像素的虚拟中心的连线大致在同一条直线上，所述第三子像素的虚拟中心的连线大致在同一条直线上，且所述第一子像素的虚拟中心的连线和所述第三子像素的虚拟中心的连线不在同一条直线上。
其中，所述第一虚拟多边形中的四个所述第二子像素到该第一虚拟多边形内的第一子像素之间的大致距离相等。
第二方面，本公开实施例提供一种显示装置，其包括上述的任一的所述像素阵列。
附图说明
图1a为一种示例性的像素阵列的膜层结构示意图。
图1b为另一种示例性的像素阵列的膜层结构示意图。
图2示意出一种示例性的像素阵列的示意图。
图3为本公开实施例的一种像素阵列的示意图。
图4为本公开实施例的一种第一虚拟多边形中各个子像素的排布示意图。
图5为图4的第一虚拟多边形中一个第二虚拟四边形中各个子像素的排布示意图。
图6为图4的第一虚拟多边形中一个第三虚拟四边形中各个子像素的排布示意图。
图7为图4的第一虚拟多边形中一个虚拟等腰梯形中各个子像素的排布示意图。
图8为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图9为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图10为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图11为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图12为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图13为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图14为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图15为图14的第一虚拟多边形中的各个子像素的发光区的示意图。
图16为图14的第一虚拟多边形中的第四虚拟四边形的各子像素的发光区的分布示意图。
图17为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图18为图17的第一虚拟多边形中的各个子像素的发光区的示意图。
图19为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图20为图19的第一虚拟多边形中的各个子像素的发光区的示意图。
图21为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图22为图21的第一虚拟多边形中的各个子像素的一种发光区的示意图。
图23为图21的第一虚拟多边形中的各个子像素的另一种发光区的示意图。
图24为本公开实施例的另一种第一虚拟多边形中各个子像素的排布示意图。
图25为图24的第一虚拟多边形中的各个子像素的发光区的示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在对本公开实施例的像素阵列、显示装置描述之前，对下述描述中所提及的子像素、第一子像素、第二子像素、第三子像素等概念进行说明。在本公开实施例中，像素阵列是指显示基板中不同样色的发光器件的排布结构，而并不限定用于驱动各发光器件的像素电路的排布结构。相应的，应当理解的是，本公开实施例中的子像素指代的是发光器件结构，第一子像素、第二子像素、第三子像素则代表三种不同颜色的子像素。其中，在本公开实施例中以第一子像素为红色子像素，第二子像素为绿色子像素，第三子像素为蓝色子像素为例进行说明。但第一子像素为红色子像素，第二子像素为绿色子像素、第三子像素为蓝色子像素并不构成对本公开实施例保护范围的限制。本公开实施例中所涉及的第一方向和第二方向二者中相交，例如，第一方向和第二方向中的一者为行方向，另一者为列方向，当然第一方向和第二方向也可以具有一定夹角的任何方向，在本公开实施例中以第一方向为行方向，第二方向为列方向为例进行说明。
通常决定各个子像素形状是像素限定层中的像素开口，发光层至少部分形成在像素开口中，也即在本公开实施例中所指的子像素的形状。而发光层的是通过FMM蒸镀形成的，也即FMM开口的形状则决定了发光层的形状，也就说在本公开实施例中发光层的形状、大小与FMM开口的形状、大小一致。因此，在本公开下述实施例的描述中，像素开口的则代表子像素的形状，发光区的形状则代表FMM开口的形状。当像素开口为四边形时，该子像素则为四边形。
对于任一子像素而言均具有显示中心(以下简称中心)，该中心是指该子像素的像素开口的平面几何中心。在本公开实施例中，各子像素还均具有虚拟中心，当子像素的形状为规整图形时，例如：子像素的形状为正多边形、圆形、椭圆形，该子像素的虚拟中心为该子像素的几何中心，也即该子像素的中心与虚拟中心重合。当子像素的形状并非为规整图形时，例如：子像素的形状相较于矩形而言至少一个顶角与其它顶角的形状不同等，此时该子像素的中心与其虚拟中心不再重合。对于这一类子像素的虚拟中心的确定可以采用如下方式，以该子像素的宽度的延伸方向和长度的延伸方向分别作为一限定四边形的宽度延伸方向和长度延伸方向，且该子像素的宽度和长度作为限定四边形的宽度和长度，该限定四边形的对角线的交点则可以作为该子像素的虚拟像素中心。其中，子像素的长度方向，例如多边形，长度方向可以为过其几何中心，与其中一边平行或垂直的最长尺寸，例如类似矩形为长边长度，类似六边形为过中心垂直一组平行边的连线长度；对于类似五边形，为垂直一边连接其对角的连线长度等；对于圆形或椭圆形，其长度方向分别为直径或长轴的方向，其他以此类推；子像素的宽度方向为垂直长度方向的方向。
另外，在本公开实施例中，以红色子像素、绿色子像素、蓝色子像素中至少一者的形状包括多边形，在本公开实施例中以红色子像素、绿色子像素、蓝色子像素均为多边形，且该多边形为四边形为例进行说明。多边形根据其形状可以三个以上的角部；其中，一对顶角是指，例如为多边形包括N个顶角，从同一个顶角作为起点，依次为各个顶角进行排序，第1个和N/2+1个顶角为对角，第2个和第N/2+1个顶角为对角，…，第N/2-1个顶角和第N个顶角为对角；例如四边形或者类似四边形的包括四个顶角。每个多边形包括四个顶角，分别为第一角部、第二角部、第三角部、第四角部；其中，第一角部和第三角部相对设置，第二角部和第四角部相对设置为例。当然，应当理解的是，若子像素为多边形时，其顶角的数量也可以为更多个，在本公开实施例中对此并不进行限制。但是在需要说明的是，在本公实施例中所谓的顶角并非一定为两条线之间的夹角，实际上还可以是某一顶角的两条边向其顶点延伸交汇的部分形成为一弧线段或直线段以使得该顶角成为圆倒角或者平倒角。为了清楚本公开实施例中像素阵列中的各个子像素的结构，以下结合像素阵列的制备方法，对本公开实施例的像素阵列的膜层结构进行说明。图1a为一种示例性的像素阵列的膜层结构示意图；如图1所示，该方法具体可以包括如下步骤：
(1)、在玻璃载板上制备衬底基板。
在一些示例性实施方式中，衬底基板10可以为柔性衬底基板，例如包括在玻璃载板上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一柔性材料层、第二柔性材料层的材料采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料。第一无机材料层、第二无机材料层的材料采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高衬底基板的抗水氧能力，第一无机材料层、第二无机材料层也称之为阻挡(Barrier)层。半导体层的材料采用非晶硅(a-si)。在一些示例性实施方式中，以叠层结构PI1/Barrier1/a-si/PI2/Barrier2为例，其制备过程包括：先在玻璃载板1上涂布一层聚酰亚胺，固化成膜后形成第一柔性(PI1)层；随后在第一柔性层上沉积一层阻挡薄膜，形成覆盖第一柔性层的第一阻挡(Barrier1)层；然后在第一阻挡层上沉积一层非晶硅薄膜，形成覆盖第一阻挡层的非晶硅(a-si)层；然后在非晶硅层上再涂布一层聚酰亚胺，固化成膜后形成第二柔性(PI2)层；然后在第二柔性层上沉积一层阻挡薄膜，形成覆盖第二柔性层的第二阻挡(Barrier2)层，完成衬底基板10的制备，如图6所示。
(2)、在衬底基板上制备驱动结构层。驱动结构层包括多个驱动电路，每个驱动电路包括多个晶体管和至少一个存储电容，例如2T1C、3T1C或7T1C设计。以三个子像素为例进行示意，且每个子像素的驱动电路仅以一个晶体管和一个存储电容为例进行示意。
在一些实施例中，驱动结构层的制备过程可以参照以下说明。以红色子像素的驱动电路的制备过程为例进行说明。
在衬底基板10上依次沉积第一绝缘薄膜和有源层薄膜，通过构图工艺对有源层薄膜进行构图，形成覆盖整个衬底基板010的第一绝缘层011，以及设置在第一绝缘层011上的有源层图案，有源层图案至少包括第一有源层。
随后，依次沉积第二绝缘薄膜和第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成覆盖有源层图案的第二绝缘层012，以及设置在第二绝缘层012上的第一栅金属层图案，第一栅金属层图案至少包括第一栅电极和第一电容电极。
随后，依次沉积第三绝缘薄膜和第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成覆盖第一栅金属层的第三绝缘层013，以及设置在第三绝缘层013上的第二栅金属层图案，第二栅金属层图案至少包括第二电容电极，第二电容电极的位置与第一电容电极的位置相对应。
随后，沉积第四绝缘薄膜，通过构图工艺对第四绝缘薄膜进行构图，形成覆盖第二栅金属层的第四绝缘层014图案，第四绝缘层014上开设有至少两个第一过孔，两个第一过孔内的第四绝缘层014、第三绝缘层013和第二绝缘层012被刻蚀掉，暴露出第一有源层的表面。
随后，沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，在第四绝缘层014上形成源漏金属层图案，源漏金属层至少包括位于显示区域的第一源电极和第一漏电极。第一源电极和第一漏电极可以分别通过第一过孔与第一有源层连接。
显示区域的红色子像素的驱动电路中，第一有源层、第一栅电极、第一源电极和第一漏电极可以组成第一晶体管210，第一电容电极和第二电容电极可以组成第一存储电容212。在上述制备过程中，可以同时形成绿色子像素的驱动电路以及蓝色子像素的驱动电路。
在一些示例性实施方式中，第一绝缘层011、第二绝缘层012、第三绝缘层013和第四绝缘层014采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层011称之为缓冲(Buffer)层，用于提高衬底基板的抗水氧能力；第二绝缘层012和第三绝缘层013称之为栅绝缘(GI，Gate Insulator)层；第四绝缘层014称之为层间绝缘(ILD，Interlayer Dielectric)层。第一金属薄膜、第二金属薄膜和第三金属薄膜采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。有源层薄膜采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等一种或多种材料，即本公开适用于基于氧化物(Oxide)技术、硅技术以及有机物技术制造的晶体管。
(3)、在形成前述图案的衬底基板上形成平坦层。
在一些示例性实施方式中，在形成前述图案的衬底基板010上涂覆有机材料的平坦薄膜，形成覆盖整个衬底基板010的平坦(PLN，Planarization)层015，并通过掩膜、曝光、显影工艺，在显示区域的平坦层015上形成多个第二过孔。多个第二过孔内的平坦层015被显影掉，分别暴露出红色子像素的驱动电路的第一晶体管210的第一漏电极的表面、绿色子像素的驱动电路的第一晶体管的第一漏电极的表面以及蓝色颜色子像素03的驱动电路的第一晶体管的第一漏电极的表面。
(4)、在形成前述图案的衬底基板上，形成第一电极图案。在一些示例中，第一电极为反射阳极。
在一些示例性实施方式中，在形成前述图案的衬底基板010上沉积导电薄膜，通过构图工艺对导电薄膜进行构图，形成第一电极图案。红色子像素的第一阳极213通过第二过孔与第一晶体管210的第一漏电极连接，绿色子像素2的第二阳极223通过第二过孔与绿色子像素的第一晶体管的第一漏电极连接，蓝色子像素23的第三阳极233通过第二过孔与蓝色子像素的第一晶体管的第一漏电极连接。
在一些示例中，第一电极可以采用金属材料，如镁(Mg)、银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等，或者，是金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO、Mo/AlNd/ITO等反射型材料。
(5)、在形成前述图案的衬底基板上，形成像素定义(PDL，Pixel DefinitionLayer)层图案。
在一些示例性实施例方式中，在形成前述图案的衬底基板010上涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，形成像素定义层图案。如图12所示，显示区域的像素定义层30包括多个子像素定义部302，相邻子像素定义部302之间形成有多个像素开口301，多个像素开口301内的像素定义层30被显影掉，分别暴露出红色子像素的第一阳极213的至少部分表面、绿色子像素的第二阳极223的至少部分表面以及蓝色子像素的第三阳极233的至少部分表面。
在一些示例中，像素定义层30可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。
(6)、在形成前述图案的衬底基板上，形成隔垫柱(PS，Post Spacer)图案。
在一些示例性实施方式中，在形成前述图案的衬底基板010上涂覆有机材料薄膜，通过掩膜、曝光、显影工艺，形成隔垫柱34图案。隔垫柱34可以作为支撑层，配置为在蒸镀过程中支撑FMM(高精度掩膜版)。在一些示例中，沿着子像素的行排布方向上，相邻两个隔垫柱34之间间隔一个重复单元，例如，隔垫柱34可以位于相邻的红色子像素和蓝色色子像素03之间。
(7)、在形成前述图案的衬底基板上，依次形成有机功能层以及第二电极。在一些示例中，第二电极为透明阴极。发光元件可以通过透明阴极从远离衬底基板010一侧出光，实现顶发射。在一些示例中，发光元件的有机功能层包括：空穴注入层、空穴传输层、发光层以及电子传输层。
在一些示例性实施方式中，在形成前述图案的衬底基板010上采用开放式掩膜版(Open Mask)依次蒸镀形成空穴注入层241和空穴传输层242，然后采用FMM依次蒸镀形成蓝色发光层236、绿色发光层216和红色发光层226，然后采用开放式掩膜版依次蒸镀形成电子传输层243、阴极244以及光耦合层245。空穴注入层241、空穴传输层242、电子传输层243以及阴极244均为多个子像素的共通层。在一些示例中，有机功能层还可以包括：位于空穴传输层和发光层之间的微腔调节层。例如，可以在形成空穴传输层之后，采用FMM依次蒸镀形成蓝色微腔调节层、蓝色发光层、绿色微腔调节层、绿色发光层、红色微腔调节层、红色发光层。
在一些示例性实施例中，如图1a所示，由于FMM开口的限制蒸镀所形成的相邻设置的蓝色发光层236、绿色发光层216和红色发光层226之间可以存在交叠。图1b为另一种示例性的像素阵列的膜层结构示意图，由图1b可以看出的是，相邻设置的蓝色发光层236、绿色发光层216和红色发光层226之间也可以无交叠，也就是说，通过选用不同的开口尺寸的FMM，所形成的发光层的尺寸也不同。在一些示例性实施方式中，有机功能层形成在子像素区域内，实现有机功能层与阳极连接。阴极形成在像素定义层上，并与有机功能层连接。
在一些示例性实施方式中，阴极可以采用镁(Mg)、银(Ag)、铝(Al)中的任意一种或更多种，或采用上述金属中任意一种或多种制成的合金，或者采用透明导电材料，例如，氧化铟锡(ITO)，或者，金属与透明导电材料的多层复合结构。
在一些示例性实施方式中，可以在阴极244远离衬底基板10的一侧形成光耦合层，光耦合层可以为多个子像素的共通层。光耦合层可以与透明阴极配合，起到增加光输出的作用。例如，光耦合层的材料可以采用半导体材料。然而，本实施例对此并不限定。
(8)、在形成前述图案的衬底基板上，形成封装层。
在一些示例性实施方式中，在形成前述图案的衬底基板010上形成封装层，封装层可以包括叠设的第一封装层41、第二封装层42和第三封装层43。第一封装层41采用无机材料，在显示区域覆盖阴极244。第二封装层42采用有机材料。第三封装层43采用无机材料，覆盖第一封装层41和第二封装层42。然而，本实施例对此并不限定。在一些示例中，封装层可以采用无机/有机/无机/有机/无机的五层结构。
图2示意出一种示例性的像素阵列的示意图，如图2所示，该像素阵列包括多行第一像素组1和多行第二像素组2，且第一像素组1和第二像素组2交替设置。第一像素组1由交替设置的红色子像素R和蓝色子像素B交替设置形成，且多行第一像素组1中位于同一列的红色子像素R和蓝色子像素B同样交替设置。第二像素组2由多个绿色子像素G并排设置形成，且绿色子像素G与相邻行中的红色子像素R和蓝色子像素B的交错设置。对于该种像素排布而言，可将该像素阵列划分为呈阵列排布的重复单元，每个重复单元包括两行四列子像素，也即每个重复单元中包括1个红色子像素R、1个蓝色子像素B和2个绿色子像素G，红色子像素R和蓝色子像素B为共用子像素，通过虚拟算法，可以使得4个子像素实现2个虚拟像素单元的显示。例如：第一行第二个重复单元中的红色子像素R与第一行第一个重复单元中的蓝色子像素B以及与之最靠近的绿色子像素G形成一个虚拟像素单元，同时第一行第二个重复单元中的红色子像素R与还与该重复单元中的蓝色子像素B以及与之最靠近的绿色子像素G形成一个虚拟像素单元；另外，第一行第二个重复单元中的蓝色子像素B还该重复单元中的另一个绿色子像素G以及第一行第三个重复单元中之最靠近的红色子像素R形成一个虚拟像素单元，从而可以有效的提高应用该像素阵列的显示面板的分辨率。
第一方面，图3为本公开实施例的一种像素阵列的示意图；图4为本公开实施例的一种第一虚拟多边形中各个子像素的排布示意图；图5为图4的第一虚拟多边形中一个第二虚拟四边形中各个子像素的排布示意图；图6为图4的第一虚拟多边形中一个第三虚拟四边形中各个子像素的排布示意图；图7为图4的第一虚拟多边形中一个虚拟等腰梯形300中各个子像素的排布示意图，如图3-7所示，本公开实施例提供一种像素阵列，其包括多个子像素，多个子像素包括红色子像素R、绿色子像素G和蓝色子像素B。
继续参照图3，该像素阵列中的红色子像素R和蓝色子像素B在行方向上交替设置形成第一像素组1；绿色子像素G在行方向间隔设置形成第二像素组2；红色子像素R和蓝色子像素B在列方向交替设置形成第三像素组3；绿色子像素G在列方向间隔设置形成第四像素组4。第一像素组1和第二像素组2在列方向上交替排布；第三像素组3和第四像素组4在行方向上交替排布。在本公开实施例中，位于相邻两个第一像素组1和相邻两个第三像素组2的中的两个红色子像素R和蓝色子像素B虚拟中心的依次连线，构成一第二虚拟四边形100，且任意两相邻设置的第二虚拟四边形100共邻边。其中，邻边可以为例如一个第一像素组1中相邻的红色子像素R和蓝色子像素B的虚拟中心连线，或者一个第三像素组3中相邻的红色子像素R和蓝色子像素B的虚拟中心连线。每个第二虚拟四边形100内设置一个绿色子像素G。呈阵列排布的四个第二虚拟四边形100以共邻边的方式构成一第一虚拟多边形10。例如：参照图5，本公开实施例中一个第一虚拟多边形10包括13个子像素，其中8个子像素位于第一虚拟多边形10的边上，分别为4个红色子像素R和4个蓝色子像素B；5个子像素位于第一虚拟多边形内，分别为1个红色子像素R和4个绿色子像素G。另外，由图5可以看出的是，第一虚拟多边形10可以是六边形，且为凹六边形，具有三组平行边，其中最长的一组平行边平行行方向或列方向。其中四个虚拟等腰梯形300相对该六边形最长边的一条直线对称，例如上下对称。
在本公开实施例中，在第一虚拟多边形10内存在一第一虚拟点P，且该第一虚拟点P与四个蓝色子像素B中的连线，将第一虚拟多边形10分割成四个虚拟等腰梯形300。
在此需要说明的是，本公开实施例中的虚拟等腰梯形300并非严格意义上的等腰梯形，只要是等腰梯形的两个底角相差10°以内的任何梯形均认为是本公开实施例中所谓的等腰梯形。
在本公开实施例中，通过设计红色子像素R、绿色子像素G和蓝色子像素B的排布方式，可以有效的应该本公开实施例的显示装置的显示效果，提高显示细腻度，降低边缘锯齿感和显示颗粒感。
在一些实施例中，红色子像素R和蓝色子像素B的面积均比绿色子像素G面积大，以此可以改善显示器件的寿命。
在一些实施例中，一个第一虚拟多边形10中的四个蓝色子像素B的虚拟中心所连接形成的第三虚拟四边形200包括但不限于正方形，例如还可以是菱形、平行四边形等。在本公开实施例中以第三虚拟四边形200为正方形为例进行说明。该第三虚拟四边形200的第一边201和第二边202相对设置，第三边203和第四边204相对设置，该第三虚拟四边形200的两条对角线分别为S1和S2。
在此需要说明的是，本公开实施例中，第三虚拟四边形200的四个边按照逆时针第一边201、第三边203、第二边202、第四边204、的顺序首尾连接为四边形或顺时针第一边201、第四边204、第二边202、第三边203的顺序首尾连接。
在一些示例中，像素阵列中的绿色子像素G具有两种尺寸；其中，位于奇数列(奇数个第四像素组4)中的绿色子像素G尺寸大小相同，位于偶数列(偶数个第四像素组4)中的绿色子像素G尺寸大小相同；或者，位于同一列(第四像素组)的中的各奇数行的绿色子像素G尺寸大小相同，位于偶数行的绿色子像素G尺寸大小相同。
在一些示例中，像素阵阵列中的两种尺寸的绿色子像素G尺寸大小为0.5-2，进一步的两种尺寸的绿色子像素G尺寸大小为0.7-1.5。
在一些示例中，同一所述第一虚拟多边形10内的四个绿色子像素G的尺寸大小均相等；当然在本公开实施例中，也可以是像素阵列中所有的绿色子像素G的尺寸大小均相等，该种情况便于绿色子像素G的制备。
在一些实施例中，如图4所示，第一虚拟多边形10内的红色子像素R的虚拟中心可以位于第三虚拟四边形200的中心，也即位于S1和S2的交点位置。在一些实施例中，第一虚拟多边形10内的红色子像素R的虚拟中心也可以不位于第三虚拟四边型的中心，例如位于除了S1和S2的中心点位置外，S1和S2上的任何位置。
在一些实施例中，当第一像素组1中的红色子像素R和蓝色子像素B的虚拟中心的连线大致在同一条直线上时，第一虚拟多边形10内的红色子像素R的虚拟中心和第一虚拟点P均位于S1上。当然，当第三像素组3中的红色子像素R和蓝色子像素B的虚拟中心连线大致在同一条直线上时，第一虚拟多边形10内的红色子像素R的虚拟中心和第一虚拟点P均位于S2上。
在一些实施例中，红色子像素R、绿色子像素G、蓝色子像素B中至少一者的第一角部的顶点到虚拟中心的距离与第一角部的对角到虚拟中心的距离不等，例如：红色子像素R、绿色子像素G、蓝色子像素B中至少一者的第一角部的顶点到虚拟中心的距离小于第一角部的对角到虚拟中心的距离。红色子像素R、绿色子像素G、蓝色子像素B的第一角部均可以为圆倒角或者平倒角。
在一些实施例中，位于第一像素组1中的红色子像素R和与之相邻的两个蓝色子像素B之间的距离不等，以此提高像素开口率。
在一些示例中，为了保证各个子像素更加紧凑，可以有效的提高开口率。将每个子像素的发光区和其像素开口之间的距离设置在5-20μm左右，进一步的在8-18μm左右；在一些是示例中，发光颜色相同的两个所述子像素的像素开口之间的距离在5-20μm左右，进一步的在8-18μm左右左右，例如位于同一行的两个红色子像素R之间的间距在10-20μm左右。相应的，在一些示例中，发光颜色相同的两个子像素的发光区的之间的距离为5-20μm左右，进一步的在8-18μm左右，进一步的在1-5μm左右。而对于各个子像素发光区之间的距离，像素开口之间的距离，以及发光区与像素开口之间的距离可以根据面板尺寸、分辨率、开口率的要求进行进一步的设定。在一些实施例中，如图7所示，虚拟等腰梯形300的顶边和底边分别为L1和L2，虚拟等腰梯形300的递交为θ，45°＜θ＜135°；L1＝Pitch+Pitch*cotθ；L2＝Pitch-Pitch*cotθ，也即L1/L2＝Pitch+Pitch*cotθ/Pitch-Pitch*cotθ；其中，Pitch为像素节距；像素节距为位于同一第一像素组1(或者第三像素组3)中相邻的红色子像素R的虚拟中心之间距离的一半，或者，位于同一所述第一像素组1(或者第三像素组3)中相邻的蓝色子像素B的虚拟中心之间距离的一半，或者位于同一第二像素组2(第四像素组4)中相邻的绿色子像素G的虚拟中心之间的距离。。其中，像素节距例如为沿行方向相邻两个红色子像素R中的像素开口的虚拟中心之间的距离的一半。在一些示例中，像素节距例如大概为2个子像素的像素驱动电路在行方向的尺寸。在一些示例中，节距大概为1个子像素的像素驱动电路在列方向的尺寸。在一些示例中，像素节距大致等于显示区行方向尺寸除以行方向像素数量，或者显示区列方向尺寸除以列方向像素数量。例如，对于QHD(Quarter HighDefinition)产品，分辨率为960x540，像素节距大致等于显示区行方向尺寸除以960，或者显示区列方向尺寸除以540；对于HD(High Definition)产品，像素节距大致等于显示区行方向尺寸除以1280，或者显示区列方向尺寸除以720；对于FHD(Full High Definition)产品，像素节距大致等于显示区行方向尺寸除以1920，或者显示区列方向尺寸除以1080；对于QHD(Quad High Definition)产品，像素节距大致等于显示区行方向尺寸除以2560，或者显示区列方向尺寸除以1440；对于UHD(Ultra High Definition)产品，像素节距大致等于显示区行方向尺寸除以3840，或者显示区列方向尺寸除以2160。
以下结合具体示例对第一虚拟多边形10中的各个子像素进行说明。
在一个示例中，如图4所示，红色子像素R、绿色子像素G、蓝色子像素B均为四边形(例如：正方形、矩形等)，此时，红色子像素R、绿色子像素G、蓝色子像素B的虚拟中心则为各自中心(对角线的交点)。呈阵列排布的两个红色子像素R和蓝色子像素B中心的依次连线，构成一第二虚拟四边形100，且任意两相邻设置的第二虚拟四边形100共边。每个第二虚拟四边形100内设置一个绿色子像素G。呈阵列排布的四个第二虚拟四边形100构成一第一虚拟多边形10。如图4所示，该第一虚拟多边形10上的、位于同一行的红色子像素R和蓝色子像素B的中心大致在同一条直线上，此时该第一虚拟多边形10为六边形。在第一虚拟多边形10内存在一第一虚拟点P，且该第一虚拟点P位于S1上，并与四个蓝色子像素B中心的连线，将第一虚拟多边形10分割成四个虚拟等腰梯形300。
继续参照图6，第一虚拟多边形10上的四个蓝色子像素B的中心的依次连线构成一第三虚拟四边形200，该第三虚拟四边形200包括但不限于正方形。在本公开实施例中以第三虚拟四边形200为正方形为例进行描述。其中，第三虚拟四边形200的两条对角线分别为S1和S2，第一虚拟点P位于S1上。第一虚拟多边形10内的红色子像素R位于第三虚拟四边形200的中心，也即位于S1和S2的交点位置。继续参照图6，一个虚拟等腰梯形300内设置有一个绿色子像素G，且位于同一列(第二像素组2)的绿色子像素G的尺寸大小相同，而位于同一行(第四像素组4)的绿色子像素G的尺寸大小不同。但这个四个绿色子像素G与第一虚拟多边形10内的红色子像素R之间距离相等，也即d1＝d2＝d3＝d4。当然，这个四个绿色子像素G与第一虚拟多边形10内的红色子像素R之间距离也可以不等。每个虚拟等腰梯形300内的蓝色子像素B的中心位于该虚拟等腰梯形300上的两个蓝色子像素B的中心的连线的中垂线上。也就是说，位于左上角位置处的虚拟等腰梯形300内的绿色子像素G的中心位于第一边201的中垂线上；位于右下角位置处的虚拟等腰梯形300内的绿色子像素G的中心位于第二边202的中垂线上；位于右上角位置处的虚拟等腰梯形300内的绿色子像素G的中心位于第三边203的中垂线上；位于左下角位置处的虚拟等腰梯形300内的绿色子像素G的中心位于第四边204的中垂线上。进一步的，该第一虚拟多边形10内的四个绿色子像素G以S1为对称轴呈镜像对称设置。
在一些实施例中，对于任一虚拟等腰梯形300内的绿色子像素G的中心与两个蓝色子像素B的中心的连线之间的距离大致相等。当然，根据像素阵列的尺寸不同，绿色子像素G的中心与两个蓝色子像素B的中心的连线之间的距离也可以不等。在需要说明的是，在本公开实施例中大致相等表示相等，或者二者之间的差值在预设范围内。
在另一个示例中，图8为本公开实施例的另一种第一虚拟多边形10的示意图；如图8所示，该第一虚拟多边形10与图8所示的第一虚拟多边形10上像素分布大致相同，区别仅在于绿色子像素G的分布方式不同。在图8中，四个绿色子像素G同样包括两种尺寸的绿色子像素G，其中，位于同一行(同一第二像素组2)中的绿色子像素G的尺寸大小不同，位于同一列(同一第四像素)中的绿色子像素G的尺寸大小也不同。对于第一虚拟多边形10中的红色子像素R和蓝色子像素B的形状、尺寸、排布方式均与图4中的排布方式相同，故在此不再重复赘述。
在另一个示例中，图9为本公开实施例的另一种第一虚拟多边形10的示意图；如图9所示，该第一虚拟多边形10与图9所示的第一虚拟多边形10上像素分布大致相同，区别仅在于绿色子像素G的尺寸不同。在图9所述的第一虚拟多边形10中，四个绿色子像素G的尺寸大小相同。对于第一虚拟多边形10中的红色子像素R和蓝色子像素B的形状、尺寸、排布方式均与图4中的排布方式相同，故在此不再重复赘述。
在另一个示例中，图10为本公开实施例的另一种第一虚拟多边形10的示意图；如图10所示，该第一虚拟多边形10与图9所示的第一虚拟多边形10上像素分布大致相同，区别仅在于绿色子像素G的形状不同，该种第一虚拟多边形10中的绿色子像素G的一个角部为圆倒角。当然，第一虚拟多边形10中的绿色子像素G的一个角部也可以为平倒角，当然，绿色子像素G的一条边也可以为弧形，也即绿色子像素G为扇形。进一步的，四个绿色子像素G以S2为对称轴呈镜像对称设置。例如：位于同一列的两个绿色子像素G的圆倒角的朝向不同，其中一行中的两个绿色子像素G的圆倒角相对设置，另一行中的两个绿色子像素G的圆倒角相背设置。可以理解的是，对于第一虚拟多边形10四个绿色子像素G也不局限于上述的排布方式，在本公开实施例中只要是位于同一第二像素组2中的相邻的绿色子像素G的第一角部朝向不同；位于同一第四像素组4中的相邻的绿色子像素G的第一角部朝向不同；且相邻的第四像素组4中的第二子像素G以列方向为对称轴相互为轴对称图形。例如：位于第二像素组2中的相邻的绿色子像素G中一者的第一角部朝左，另一者的第一角部朝右，与此同时，位于第四像素组4中的相邻的绿色子像素G中一者的第一角部朝左，另一者的第一角部朝右。进一步的，位于同一第二像素组2中的相邻的绿色子像素G的第一角部朝向大致相反；位于同一第四像素组4中的相邻的绿色子像素的第一角部朝向大致相反。需要说明的是，此处的大致相反是指该绿色子像素G的对应的限定四边形的相对的对角，其中的一个绿色子像素G为其中一个对角，另一个绿色子像素G对应的就是另一个对角；或者，该两个绿色子像素G的虚拟中心到第一角部的方向，大致为相反的方向，例如其中一个的从虚拟中心到第一角部的连线反向延长线，与另一个的虚拟中心到第一角部的连线大致平行，或夹角小于30°。
对于图10中的第一虚拟多边形10中的红色子像素R和蓝色子像素B的形状、尺寸、排布方式均与图9中的排布方式相同，故在此不再重复赘述。
在另一个示例中，图11为本公开实施例的另一种第一虚拟多边形10的示意图；如图11所示，该第一虚拟多边形10与图4所示的第一虚拟多边形10上像素分布大致相同，区别仅在于红色子像素R中心的位置不同，位于该第一虚拟多边形10内的红色中心并不位于第三虚拟四边形200的中心，该红色子像素R的中心位于S1上。若四个绿色子像素G到该红色子像素R的距离相等，此时相较于图4中的绿色子像素G的位置也会相应的调整，但对于红色子像素R、绿色子像素G、蓝色子像素B的尺寸、形状均与图4所示的第一虚拟多边形10相同，在此不再重复赘述。
在另一个示例中，图12为本公开实施例的另一种第一虚拟多边形10的示意图；如图12所示，该第一虚拟多边形10与图8所示的第一虚拟多边形10上像素分布大致相同，区别仅在于红色子像素R中心的位置不同，位于该第一虚拟多边形10内的红色中心并不位于第三虚拟四边形200的中心，该红色子像素R的中心位于S1上。若四个绿色子像素G到该红色子像素R的距离相等，此时相较于图8中的绿色子像素G的位置也会相应的调整，但对于红色子像素R、绿色子像素G、蓝色子像素B的尺寸、形状均与图8所示的第一虚拟多边形10中相同，在此不再重复赘述。
在另一个示例中，图13为本公开实施例的另一种第一虚拟多边形10的示意图；如图13所示，该第一虚拟多边形10与图9所示的第一虚拟多边形10上像素分布大致相同，区别仅在于红色子像素R中心的位置不同，位于该第一虚拟多边形10内的红色中心并不位于第三虚拟四边形200的中心，该红色子像素R的中心位于S1上。若四个绿色子像素G到该红色子像素R的距离相等，此时相较于图9中的绿色子像素G的位置也会相应的调整，但对于红色子像素R、绿色子像素G、蓝色子像素B的尺寸、形状均与图9所示的第一虚拟多边形10中相同，在此不再重复赘述。
在另一个示例中，图14为本公开实施例中的另一种第一虚拟多边形10的示意图，如图14所示，组成该第一虚拟多边形10的四个第二虚拟四边形100为虚拟等腰梯形300，也即第一虚拟点P位于第一虚拟多边形10内的红色子像素R的虚拟中心。具体的该第一虚拟多边形10中的红色子像素R、绿色子像素G、蓝色子像素B均具有第一角部；其中，红色子像素R的第一角部和蓝色子像素B的第一角部均为平倒角，而绿色子像素G为扇形。当然，红色子像素R和蓝色子像素B的第一角部也可以是圆倒角，绿色子像素G也可以具有第一角部的多边形，图14中仅以红色子像素R的第一角部和蓝色子像素B的第一角部均为平倒角，而绿色子像素G为扇形为例进行说明。本公开实施例中的像素阵列可以划分为多个第四虚拟四边形400，且任一虚拟四边形内包括位于同一列(第四像素组4)的两个相邻设置的绿色子像素G和位于同一行(第一像素组1)的两个相邻设置的红色子像素R和蓝色子像素B。第四虚拟四边形400内的两个绿色子像素G的弧的顶点的连线的延伸方向与列方向平行，且两个绿色子像素G以行方向为对称轴镜像对称设置，例如：一个绿色子像素G的第一角部朝上，另一个绿色子像素G的弧朝下突出。第四虚拟四边形400内的红色子像素R和蓝色子像素B第一角部相对设置。每个第四虚拟四边形400内的红色子像素R的第一角部和蓝色子像素B的第一角部相对设置，例如：红色子像素R的第一角部朝右，蓝色子像素B的第一角部朝左。在本公开实施例中将第四虚拟四边形400内的红色子像素R、绿色子像素G和蓝色子像素B按照方式排布方式设置，可以使得第四虚拟四边形400内的绿色子像素G尽量靠近红色子像素R和蓝色子像素B，可以提高像素的总开口率，同时绿色子像素G的分布也会更加均匀，该种排布方式可以有效的改善显示效果，提高显示细腻度，降低边缘锯齿感和显示颗粒感。
继续参照图14，位于同一行(第一像素组1)中的红色子像素R和蓝色子像素B的虚拟中心的连线大致在同一条直线上，且红色子像素R与其相邻的两个蓝色子像素B之间的间距不同，例如：一个红色子像素R的第一角部和一个蓝色子像素B的第一角部相对，则该红色子像素R的第一角部的对角则可以另一个蓝色子像素B的第一角部的对角相对，此时，第一角部相对的红色子像素R和蓝色子像素B之间的间距小于第一角部的对角相对的红色子像素R和蓝色子像素B之间的间距。当然，在像素阵列中，也可以是位于同一行的蓝色子像素B与其相邻的两个红色子像素R之间的间距不同。如图14所示，位于同一列的(第三像素组3)中的红色子像素R和蓝色子像素B的虚拟中心的连线不在同一条直线上，但是，位于同一列的红色子像素R的虚拟中心的连线可以大致在同一条直线上，位于同一列的蓝色子像素B的虚拟中心的连线可以大致在同一条直线上。应当理解的是，第一像素组1中的红色子像素R和蓝色子像素B的排布方式与第三像素组3中的红色子像素R和蓝色子像素B的排布方式可以互换，也即，位于同一列(第三像素组3)中的红色子像素R和蓝色子像素B的虚拟中心的连线大致在同一条直线上，且红色子像素R与其相邻的两个蓝色子像素B之间的间距不同；位于同一行的(第以像素组)中的红色子像素R和蓝色子像素B的虚拟中心的连线不在同一条直线上，但是，位于同一列的红色子像素R的虚拟中心的连线可以大致在同一条直线上，位于同一列的蓝色子像素B的虚拟中心的连线可以大致在同一条直线上。
在一些实施例中，相邻的绿色子像素G的像素开口之间的最近距离大于相邻的红色子像素R和蓝色子像素B的像素开口之间的最近距离。之所以如此设置是为了绿色子像素G与红色子像素R和蓝色子像素B更紧凑，以提高像素的整体开口率。
在一些实施例中，图15为图14的第一虚拟多边形10中的各个子像素的发光层的示意图；如图15所示，每个子像素均具有各自的发光层，且每个子像素的发光层的形状与每个子像素(或者说子像素的像素开口)的形状大致相同，或者完全相同。也即，红色子像素R的发光层01的形状与红色子像素R的形状相同；绿色子像素G的发光层01的形状与绿色子像素G的形状相同；蓝色子像素B的发光层03的形状与蓝色子像素B的形状相同。每个虚拟等腰梯形300内的绿色子像素G的发光层位于该第一虚拟等腰梯形的顶角位置处的两个红色子像素R的发光层和两个蓝色子像素B的发光层所限定的范围内。图16为图14的第一虚拟多边形10中的第四虚拟四边形400的各子像素的发光层的分布示意图；如图16所示，位于第四虚拟四边形400内的各个子像素的发光层的边界至少部分接触。进一步的，每个绿色子像素G的发光层02的边界和与之位于同一虚拟等腰梯形300，且位于同一第四虚拟四边形400内的红色子像素R的发光层01和蓝色子像素B的发光层03边界接触。这样一来，可以使得绿色子像素G尽量靠近红色子像素R和蓝色子像素B，从而可以提高像素总开口率，同时使得绿色子像素G的分布更加均匀。
在另一个示例中，图17为本公开实施例中的另一种第一虚拟多边形10的示意图，如图17所示，该第一虚拟多边形10中的红色子像素R和蓝色子像素B的形状为矩形(或者正方形)，绿色子像素G为具有第一角部的多边形，该绿色子像的第一角部可以为平倒角或者圆倒角，在图17中以绿色子像素G的第一角部为圆倒角为例。图17中的各子像素排布方式与图15一致，故在此不再重复赘述。
在一些实施例中，图18为图17的第一虚拟多边形10中的各个子像素的发光层的示意图；如图18所示，每个子像素均具有各自的发光层，且每个子像素的发光层的形状均相同，也即，红色子像素R的发光层01、绿色子像素G的发光层02和蓝色子像素的发光层03形状相同；例如每个发光层的形状均为矩形(或者正方形)。每个虚拟等腰梯形内的绿色子像素G的发光层02位于该第一虚拟等腰梯形的顶角位置处的两个红色子像素R的发光层01和两个蓝色子像素B的发光层03所限定的范围内。位于第四虚拟四边形400内的各个子像素的发光层的边界至少部分接触。进一步的，每个绿色子像素G的发光层02的边界和与之位于同一虚拟等腰梯形，且位于同一第四虚拟四边形400内的红色子像素R的发光层01和蓝色子像素B的发光层03的边界接触。这样一来，可以使得绿色子像素G尽量靠近红色子像素R和蓝色子像素B，从而可以提高像素总开口率，同时使得绿色子像素G的分布更加均匀。
在另一个示例中，图19为本公开实施例中的另一种第一虚拟多边形10的示意图，如图19所示，该第一虚拟多边形10中的各个子像素的排布方式与图17中的各子像素的排布方式相同，区别仅在于该第一虚拟多边形10中的红色子像素R和蓝色子像素B的形状为矩形(或者正方形)。图19中的各子像素排布方式与图17一致，故在此不再重复赘述。
在一些实施例中，图20为图19的第一虚拟多边形10中的一种各个子像素的发光层的示意图；如图20所示，各子像素的发光层的形状与各子像素(各个像素的像素开口)的形状大致相同或者完全相同；也即，红色子像素R的发光层01的形状与红色子像素R的形状相同；绿色子像素G的发光层01的形状与绿色子像素G的形状相同；蓝色子像素B的发光层03的形状与蓝色子像素B的形状相同。。各个子像素的发光层的排布方式与图18中的发光层排布方式相同，故在此不再重复赘述。
在另一个示例中，图21为本公开实施例中的另一种第一虚拟多边形10的示意图，如图21所示，该第一虚拟多边形10中的各个子像素的排布方式与图19中的各子像素的排布方式相同，区别仅在于该第一虚拟多边形10中的绿色子像素G的形状为扇形。图21中的各子像素排布方式与图19一致，故在此不再重复赘述。
在一些实施例中，图22为图21的第一虚拟多边形10中的一种各个子像素的发光层的示意图；如图22所示，各子像素的发光层的形状与各子像素(各个像素的像素开口)的形状大致相同或者完全相同；也即，红色子像素R的发光层01的形状与红色子像素R的形状相同；绿色子像素G的发光层01的形状与绿色子像素G的形状相同；蓝色子像素B的发光层03的形状与蓝色子像素B的形状相同。在该种情况下，每个虚拟等腰梯形内的绿色子像素G的发光层01位于该第一虚拟等腰梯形的顶角位置处的两个红色子像素R的发光层01和两个蓝色子像素B的发光层03所限定的范围内，且该第四虚拟四边型内各个子像素的边界相接触。
在一些实施例中，图23为图21的第一虚拟多边形10中的另一种各个子像素的发光层的示意图；如图23所示，各子像素的发光层的形状与各子像素(各个像素的像素开口)的形状大致相同或者完全相同，也即，红色子像素R的发光层01的形状与红色子像素R的形状相同；绿色子像素G的发光层01的形状与绿色子像素G的形状相同；蓝色子像素B的发光层03的形状与蓝色子像素B的形状相同。在该种情况下，每个虚拟等腰梯形内的绿色子像素G的发光层位于该第一虚拟等腰梯形的顶角位置处的两个红色子像素R的发光层01和两个蓝色子像素B的发光层03所限定的范围内，且该绿色子像素G的发光层02边界与两个蓝色子像素B的发光层03的边界相接触。
在另一个示例中，图24为本公开实施例中的另一种第一虚拟多边形10的示意图，如图24所示，该第一虚拟多边形10中的各个子像素的排布方式与图21中的各子像素的排布方式相同，区别仅在于该第一虚拟多边形10中的绿色子像素G为椭圆形，图24中的各子像素排布方式与图21一致，故在此不再重复赘述。
在一些实施例中，图25为图24的第一虚拟多边形10中的一种各个子像素的发光层的示意图；如图25所示，各个子像素的发光层的形状和与之对应的子像素的形状并不相同。例如：各个子像素的发光层的形状与图25中的发光层的中形状相同，同时各个子像素的发光层的排布方式与图15中的发光层的中排布方式也相同，故在此不再重复赘述。
在本公开实施例，通过调节红色子像素R、绿色子像素G、蓝色子像素B的三者之间的位置关系、以及调整红色子像素R、绿色子像素G、蓝色子像素B的形状、大小、以及发光层的形状、大小，从而使得应用本公开实施例的像素阵列的显示面板的显示效果更好、提高显示细腻度，并降低边缘锯齿感和显示颗粒感。
第二方面，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述任像素阵列。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (24)

1.一种像素阵列，其包括多个子像素；所述子像素具有虚拟像素中心，以所述子像素的宽度的延伸方向和长度的延伸方向分别作为一限定四边形的宽度延伸方向和长度延伸方向，且所述子像素的宽度和长度作为所述限定四边形的宽度和长度，所述限定四边形的对角线的交点作为所述虚拟像素中心；所述多个子像素包括第一子像素、第二子像素和第三子像素；所述第一子像素和第三子像素沿第一方向交替排布形成第一像素组；所述第二子像素沿第一方向并排设置形成第二像素组；所述第一子像素和第三子像素沿第二方向交替排布形成第三像素组；所述第二子像素沿第二方向并排设置形成第四像素组；所述第一像素组和第二像素组沿第二方向交替排布；所述第三像素组和第四像素组沿第一方向交替排布；其中，
位于相邻两个所述第一像素组和相邻两个所述第三像素组的两个所述第一子像素和两个所述第三子像素的虚拟中心的依次连线构成第二虚拟四边形；呈阵列排布的四个所述第二虚拟四边形以共邻边的方式构成一第一虚拟多边形，且所述第一子像素和所述第三子像素位于第一虚拟多边形的顶角或边上，且沿顺时针方向交替分布于该第一虚拟多边形的顶角或边位置上；
所述第一虚拟多边形内具有第一虚拟点，所述第一虚拟点与所述第一虚拟多边形上的四个所述第三子像素的虚拟中心的连线，将所述第一虚拟多边形分割为四个虚拟等腰梯形；
所述第一虚拟多边形中的四个所述第三子像素的虚拟中心依次连线构成第三虚拟四边形；所述第一虚拟点位于所述第三虚拟四边形的对角线上；和/或，所述第一虚拟多边形内的所述第一子像素的虚拟中心位于所述第三虚拟四边形的对角线上；
所述第一虚拟多边形内的所述第一子像素的虚拟中心位于所述第三虚拟四边形的中心上。
2.根据权利要求1所述的像素阵列，其中，所述第一虚拟多边形内的所述第一虚拟点和所述第一子像素的虚拟中心位于所述第三虚拟四边形的同一条对角线上。
3.根据权利要求1所述的像素阵列，其中，所述第三虚拟四边形包括正方形。
4.根据权利要求1中所述的像素阵列，其中，所述第三虚拟四边形具有相对设置的第一边和第二边，以及相对设置的第三边和第四边；位于所述第一边和第二边所在所述虚拟等腰梯形内的两个所述第二子像素，以贯穿所述第三边的中心且平行于所述第一边的直线为对称轴对称设置；和/或，
位于所述第三边和第四边所在所述虚拟等腰梯形内的两个所述第二子像素，以贯穿所述第一边的中心且平行于所述第三边的直线为对称轴对称设置。
5.根据权利要求1中所述的像素阵列，其中，所述第三虚拟四边形具有相对设置的第一边和第二边，以及相对设置的第三边和第四边；所述第三虚拟四边形具有第一对角线和第二对角线；位于所述第一边和第三边所在所述虚拟等腰梯形内的两个所述第二子像素，以所述第一对角线的延长线为对称轴对称设置；和/或，
位于所述第二边和第四边所在所述虚拟等腰梯形内的两个所述第二子像素，以所述第二对角线的延长线为对称轴对称设置
6.根据权利要求1中所述的像素阵列，其中，位于同一第二像素组中的所述第二子像素的尺寸大小不同；和/或，位于同一第四像素组中所述第二子像的尺寸大小不同。
7.根据权利要求1中所述的像素阵列，其中，同一所述第一虚拟多边形内的各所述第二子像素的尺寸大小相同。
8.根据权利要求1中所述的像素阵列，其中，所述第二子像素包括至少一个顶角的顶点到该第二子像素的虚拟中心的距离与其它顶角的顶点到该第二子像素的虚拟中心的距离不等。
9.根据权利要求1中所述的像素阵列，其中，所述虚拟等腰梯形中的所述第二子像素的虚拟中心位于该虚拟等腰梯形上的两个所述第三子像素的虚拟中心连线的中垂线上。
10.根据权利要求1中所述的像素阵列，其中，所述虚拟等腰梯形中的所述第二子像素的虚拟中心到该虚拟等腰梯形上的两个所述第三子像素的虚拟中心的距离大致相等。
11.根据权利要求1中所述的像素阵列，其中，位于第一像素组中的一个所述第一子像素和与之相邻的两个所述第三子像素之间的距离不等。
12.根据权利要求1中所述的像素阵列，其中，所述第二子像素均包括第一角部；所述第二子像素的第一角部的顶点到该第二子像素的虚拟中心的距离小于该第二子像素的第一角部的对角的顶点到该第二子像素的虚拟中心的距离；位于同一所述第四像素组中的所述第二子像素的第一角部的顶点的连线与所述第二方向大致平行；
位于同一所述第二像素组中的相邻的所述第二子像素的第一角部朝向不同；位于同一所述第四像素组中的相邻的所述第二子像素的第一角部朝向不同；
所述第一虚拟多边形内的四个所述第二像素，以该第一虚拟多边形中、位于第三像素组的两个所述第三子像素的虚拟中心的连线为对称轴对称设置。
13.根据权利要求12所述的像素阵列，其中，位于同一所述第二像素组中的相邻的所述第二子像素的第一角部朝向大致相反；位于同一所述第四像素组中的相邻的所述第二子像素的第一角部朝向大致相反。
14.根据权利要求12所述的像素阵列，其中，所述第一子像素和所述第三子像素均包括第一角部；所述第一子像素的第一角部的顶点到该第一子像素的虚拟中心的距离小于该第一子像素的第一角部的对角的顶点到该第一子像素的虚拟中心的距离；所述第三子像素的第一角部的顶点到该第三子像素的虚拟中心的距离小于该第三子像素的第一角部的对角的顶点到该第三子像素的虚拟中心的距离；
所述像素阵列包括在第一方向或第二方向连续排列的多个第四虚拟四边形，所述第四虚拟四边形内包括位于其顶角位置的一个所述第一子像素、一个所述第三子像素和两个所述第二子像素，且所述第一子像素的第一角部和所述第三子像素的第一角部相对设置，两个所述第二子像素的第一角部相背设置。
15.根据权利14所述的像素阵列，其中，在同一所述第一像素组中，任一所述第一子像素的第一角部和与之相邻的两个第三子像素中的一者的第一角部相对设置，另一者相背设置，且第一角部相对设置的所述第一子像素和所述第三子像素之间的距离小于第一角部相背设置的所述第一子像素和所述第三子像素之间的距离。
16.根据权利要求1中所述的像素阵列，其中，所述像素阵列包括衬底基板，以及设置在所述衬底基板上的像素限定层，所述像素限定层具有像素开口；所述子像素包括设置在所述衬底基板和所述像素限定层之间的第一电极，至少覆盖所述像素开口的发光层，以及覆盖所述发光层的第二电极；
位于同一所述第四虚拟四边形中的所述子像素的不同发光层的边界至少部分接触。
17.根据权利要求1中所述的像素阵列，其中，所述像素阵列包括衬底基板，以及设置在所述衬底基板上的像素限定层，所述像素限定层具有像素开口；所述子像素包括设置在所述衬底基板和所述像素限定层之间的第一电极，至少覆盖所述像素开口的发光层，以及覆盖所述发光层的第二电极；
任一所述虚拟等腰梯形内的所述第二子像素的发光层位于该所述虚拟等腰梯形顶角位置处的两个所述第一子像素的发光层和两个所述第三子像素的发光层所限定的范围内。
18.根据权利要求1中所述的像素阵列，其中，所述像素阵列包括衬底基板，以及设置在所述衬底基板上的像素限定层，所述像素限定层具有像素开口；所述子像素包括设置在所述衬底基板和所述像素限定层之间的第一电极，至少覆盖所述像素开口的发光层，以及覆盖所述发光层的第二电极；
任一所述虚拟等腰梯形内的所述第二子像素的发光层的边界与该所述虚拟等腰梯形顶角位置处的两个所述第三子像素的发光层的边界接触。
19.根据权利要求18所述的像素阵列，其中，相邻的所述第二子像素的像素开口之间的最近距离大于相邻的所述第一子像素和所述第三子像素的像素开口之间的最近距离。
20.根据权利要求1中所述的像素阵列，其中，所述虚拟等腰梯形的底角为θ，45°＜θ＜135°。
21.根据权利要求20中任一项所述的像素阵列，其中，所述等腰梯形的顶边和底边的比值为Pitch+Pitch*cotθ/Pitch-Pitch*cotθ；其中，Pitch为像素节距；其中，所述像素节距为位于同一所述第一像素组中相邻的所述第一子像素的虚拟中心之间距离的一半，或者，位于同一所述第一像素组中相邻的所述第三子像素的虚拟中心之间距离的一半，或者位于同一所述第二像素组中相邻的所述第二子像素的虚拟中心之间的距离。
22.根据权利要求1中所述的像素阵列，其中，位于同一第一像素组中的所述第一子像素和所述第三子像素的虚拟中心的连线大致在同一条直线上；位于同一第三像素组中的所述第一子像素的虚拟中心的连线大致在同一条直线上，所述第三子像素的虚拟中心的连线大致在同一条直线上，且所述第一子像素的虚拟中心的连线和所述第三子像素的虚拟中心的连线不在同一条直线上；和/或，
位于同一第三像素组中的所述第一子像素和所述第三子像素的虚拟中心的连线大致在同一条直线上；位于同一第一像素组中的所述第一子像素的虚拟中心的连线大致在同一条直线上，所述第三子像素的虚拟中心的连线大致在同一条直线上，且所述第一子像素的虚拟中心的连线和所述第三子像素的虚拟中心的连线不在同一条直线上。
23.根据权利要求1中所述的像素阵列，其中，位于所述第一虚拟多边形中的四个所述第二子像素到该第一虚拟多边形内的第一子像素的虚拟中心之间的大致距离相等。
24.一种显示装置，其包括权利要求1-23中任一项所述的像素阵列。
CN202180000017.5A 2020-09-10 2021-01-05 像素阵列及显示装置 Active CN114730800B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
CNPCT/CN2020/114619 2020-09-10
CN2020114619 2020-09-10
CNPCT/CN2020/118991 2020-09-29
PCT/CN2020/118991 WO2022052192A1 (zh) 2020-09-10 2020-09-29 像素阵列及显示装置
PCT/CN2020/125469 WO2022052254A1 (zh) 2020-09-10 2020-10-30 像素阵列及显示装置
CNPCT/CN2020/125469 2020-10-30
PCT/CN2021/070308 WO2022052390A1 (zh) 2020-09-10 2021-01-05 像素阵列及显示装置

Publications (2)

Publication Number Publication Date
CN114730800A CN114730800A (zh) 2022-07-08
CN114730800B true CN114730800B (zh) 2023-12-22

Family

ID=80630107

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080002587.3A Pending CN114467179A (zh) 2020-09-10 2020-10-30 像素阵列及显示装置
CN202180000017.5A Active CN114730800B (zh) 2020-09-10 2021-01-05 像素阵列及显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202080002587.3A Pending CN114467179A (zh) 2020-09-10 2020-10-30 像素阵列及显示装置

Country Status (5)

Country Link
US (2) US20220352259A1 (zh)
CN (2) CN114467179A (zh)
DE (2) DE112020007366T5 (zh)
MX (1) MX2021016051A (zh)
WO (1) WO2022052390A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112368840B (zh) * 2020-09-10 2021-12-10 京东方科技集团股份有限公司 像素阵列及显示装置
CN114937687B (zh) * 2022-07-25 2022-12-23 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN117939954A (zh) * 2022-10-10 2024-04-26 华为技术有限公司 像素排列结构、电子设备、显示面板和制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887404A (zh) * 2016-09-29 2018-04-06 昆山国显光电有限公司 Amoled像素结构及显示装置
CN207966983U (zh) * 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966995U (zh) * 2018-02-09 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN109860237A (zh) * 2018-12-13 2019-06-07 昆山国显光电有限公司 像素排列结构、显示面板及显示装置
CN110137206A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN110620135A (zh) * 2019-09-30 2019-12-27 武汉天马微电子有限公司 一种显示面板及显示装置
CN111341815A (zh) * 2020-03-11 2020-06-26 昆山国显光电有限公司 像素排布结构、显示面板及显示装置
CN111341817A (zh) * 2020-03-11 2020-06-26 昆山国显光电有限公司 像素排布结构、显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102345247B1 (ko) * 2014-12-10 2021-12-29 엘지디스플레이 주식회사 유기발광표시장치
US10854684B2 (en) * 2016-02-18 2020-12-01 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
CN109994505A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种像素排布结构及相关装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107887404A (zh) * 2016-09-29 2018-04-06 昆山国显光电有限公司 Amoled像素结构及显示装置
CN207966983U (zh) * 2018-01-02 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN207966995U (zh) * 2018-02-09 2018-10-12 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN110137206A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 一种像素排布结构及相关装置
CN109860237A (zh) * 2018-12-13 2019-06-07 昆山国显光电有限公司 像素排列结构、显示面板及显示装置
CN110620135A (zh) * 2019-09-30 2019-12-27 武汉天马微电子有限公司 一种显示面板及显示装置
CN111341815A (zh) * 2020-03-11 2020-06-26 昆山国显光电有限公司 像素排布结构、显示面板及显示装置
CN111341817A (zh) * 2020-03-11 2020-06-26 昆山国显光电有限公司 像素排布结构、显示面板及显示装置

Also Published As

Publication number Publication date
US20220310711A1 (en) 2022-09-29
DE112020007366T5 (de) 2023-05-17
WO2022052390A1 (zh) 2022-03-17
US20220352259A1 (en) 2022-11-03
DE112021002769T5 (de) 2023-03-02
MX2021016051A (es) 2022-04-07
CN114467179A (zh) 2022-05-10
CN114730800A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
US11812648B2 (en) Pixel array and display device
CN112470287B (zh) 一种显示基板及相关装置
CN114730800B (zh) 像素阵列及显示装置
US11864447B2 (en) Display substrate, display device and high-precision metal mask
WO2022110169A1 (zh) 一种显示基板及相关装置
WO2022052010A1 (zh) 一种显示基板及相关装置
CN114450802B (zh) 一种显示面板、掩膜组件和显示装置
US20230143544A1 (en) Display substrate, display device and high-precision metal mask
CN219087721U (zh) 一种显示面板和显示装置
WO2022052192A1 (zh) 像素阵列及显示装置
WO2022141628A1 (zh) 一种显示基板及相关装置
WO2022193152A1 (zh) 显示面板及其制作方法以及显示装置
WO2022052193A1 (zh) 显示基板、显示装置及高精度金属掩模板
US20240032376A1 (en) Pixel array and display device
RU2779136C1 (ru) Пиксельный массив и устройство отображения
CN118215352A (zh) 一种显示面板和显示装置
CN117193551A (zh) 触控结构、触控显示面板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant