CN114450802B - 一种显示面板、掩膜组件和显示装置 - Google Patents
一种显示面板、掩膜组件和显示装置 Download PDFInfo
- Publication number
- CN114450802B CN114450802B CN202180002382.XA CN202180002382A CN114450802B CN 114450802 B CN114450802 B CN 114450802B CN 202180002382 A CN202180002382 A CN 202180002382A CN 114450802 B CN114450802 B CN 114450802B
- Authority
- CN
- China
- Prior art keywords
- sub
- pixel
- subpixel
- display panel
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 53
- 230000001788 irregular Effects 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 142
- 238000000034 method Methods 0.000 description 30
- 230000008569 process Effects 0.000 description 30
- 239000010408 film Substances 0.000 description 29
- 230000000694 effects Effects 0.000 description 25
- 239000000463 material Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 19
- 239000011295 pitch Substances 0.000 description 16
- 238000009826 distribution Methods 0.000 description 12
- 238000005538 encapsulation Methods 0.000 description 12
- 238000001704 evaporation Methods 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 230000008020 evaporation Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 239000002346 layers by function Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000007740 vapor deposition Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000004680 force modulation microscopy Methods 0.000 description 5
- 230000005525 hole transport Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011777 magnesium Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910001257 Nb alloy Inorganic materials 0.000 description 2
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/042—Coating on selected surface areas, e.g. using masks using masks
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/24—Vacuum evaporation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
- H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示面板(10)包括呈阵列设置的多个像素单元(12),每个像素单元(12)包括位于虚拟六边形内的一个第一子像素(122)、一个第二子像素(124)和两个第三子像素(126);第一子像素(122)和第二子像素(124)相邻,两个第三子像素(126)均与第一子像素(122)和第二子像素(124)相邻;在列延伸方向上相邻的像素单元(12)共用第一子像素(122)和第二子像素(124),且在行延伸方向上相邻的像素单元(12)共用一个第三子像素(126)。本申请还公开了一种掩膜组件和显示装置。
Description
优先权信息
本申请请求2020年8月31日向中国国家知识产权局提交的、专利申请号为202010900933.1的专利申请的优先权和权益,并且通过参照将其全文并入此处。
技术领域
本申请涉及显示技术领域,特别涉及一种显示面板、掩膜组件和显示装置。
背景技术
在相关技术中,用户对移动终端设备的要求越来越高,更轻更薄更亮更节能依然成为大部分用户的要求,其中有机发光二极管(Organic light-emitting diode;OLED)显示器件凭借着其自主发光的特点,无需背光源即可实现显示功能,成为更轻,更薄的首选显示器件。OLED显示器件的结构主要包括:衬底基板,制作在衬底基板上呈矩阵排列的子像素。其中,各子像素一般都是将有机材料利用蒸镀成膜技术透过高精度金属掩模板,在阵列基板的相应子像素位置形成有机电致发光结构。目前传统的RGB像素排布结构很难得到高分辨率的显示器件。
发明内容
本申请的实施方式提供了一种显示面板、掩膜组件和显示装置。
本申请实施方式的显示面板包括呈阵列设置的多个像素单元,每个所述像素单元包括位于虚拟多边形内的一个第一子像素、一个第二子像素和两个第三子像素,所述虚拟多边形的边数量大于等于五;所述第一子像素和所述第二子像素相邻,两个所述第三子像素均与所述第一子像素和所述第二子像素相邻;在列延伸方向上相邻的所述像素单元共用所述第一子像素和所述第二子像素,且在行延伸方向上相邻的所述像素单元共用一个所述第三子像素。
在某些实施方式中,所述像素单元中每个所述第三子像素几何中心到所述第一子像素几何中心的距离与所述第三子像素几何中心到所述第二子像素几何中心的距离相等。
在某些实施方式中,所述虚拟多边形为虚拟六边形,所述虚拟六边形包括垂直列延伸方向且相对设置的两条短边,所述第一子像素和所述第二子像素分别贴合所述两条短边设置,两个所述第三子像素分别设置在所述虚拟六边形另外四条边形成的两个对角。
在某些实施方式中,两个所述第三子像素相对所述短边的中线呈镜像分布;或两个所述第三子像素相对所述虚拟六边形的中心对称分布。
在某些实施方式中,多个所述像素单元的所述第一子像素和所述第二子像素在行延伸方向上交替排列且相同行的所述第一子像素的中心和所述第二子像素的中心在同一直线上;和多个所述像素单元的所述第一子像素和所述第二子像素在列延伸方向上交替排列且相同列的所述第一子像素的中心和所述第二子像素的中心在同一直线上。
在某些实施方式中,所述第一子像素与所述第二子像素之间的间距和所述第一子像素与所述第三子像素之间的间距相等。
在某些实施方式中,所述第二子像素与所述第三子像素之间的间距和所述第一子像素与所述第三子像素之间的间距相等。
在某些实施方式中,所述第一子像素和所述第二子像素呈六边形,所述第三子像素呈四边形。
在某些实施方式中,所述第一子像素发射的光的颜色与所述第二子像素发射的光的颜色以及所述第三像素发射的光的颜色均互不相同。
在某些实施方式中,所述第一子像素发射红色光,所述第二子像素发射蓝色光和所述第三子像素发射绿色光;或所述第一子像素发射蓝色光,所述第二子像素发射红色光和所述第三子像素发射绿色光。
在某些实施方式中,所述像素单元成矩形点阵排列,所述显示面板内共用所述第一子像素或所述第二子像素的像素单元所在的虚拟多边形相交,相邻两列所述像素单元中同一行的所述像素单元的所述第一子像素和所述第二子像素沿列延伸方向排列顺序相反。
本申请另一实施方式的显示面板包括呈阵列设置的多个像素单元,每个所述像素单元包括位于虚拟多边形内的一个第一子像素、一个第二子像素和两个第三子像素,所述虚拟多边形的边数量大于等于五;所述第一子像素和所述第二子像素相邻,两个所述第三子像素均与所述第一子像素和所述第二子像素相邻;所述像素单元中的所述第一子像素的几何中心到两个所述第三子像素的几何中心具有相同的第一距离,且所述第二子像素的几何中心到两个所述第三子像素的几何中心具有相同的第二距离;所述像素单元的两个所述第三子像素的几何中心具有第一连线,所述第一子像素的中心到所述第一连线的距离与所述第二子像素的几何中心到所述第一连线的距离的比值为第一预设值,所述第一子像素在行延伸方向上的最大尺寸与所述第二子像素在所述行延伸方向上的最大尺寸的比值为第二预设值,所述第一预设值小于所述第二预设值;所述像素单元内所述第一子像素的几何中心和所述第二子像素的几何中心具有第二连线,沿平行于所述第二连线的方向穿过所述第一子像素和所述第二子像素但不穿过所述第三子像素的两条直线的最远距离为第三距离,所述像素单元内所述第一子像素的几何中心和所述第三子像素的几何中心具有第三连线,沿平行于所述第三连线的方向经过所述第一子像素和所述第三子像素但不经过所述第二子像素的两条直线的最远距离为第四距离,所述第三距离和所述第四距离的比值小于1.5。。
在某些实施方式中,所述第一距离和所述第二距离相等。
在某些实施方式中,所述像素单元中所述第一子像素与所述第二子像素之间的间距大于所述第一子像素与所述第三子像素之间的间距,和/或所述第一子像素与所述第二子像素之间的间距大于所述第二子像素与所述第三子像素之间的间距。
在某些实施方式中,所述像素单元中所述第一子像素与所述第三子像素之间的间距和所述第二子像素与所述第三子像素之间的间距相等。
在某些实施方式中,所述像素单元的形状呈轴对称设计。
在某些实施方式中,所述像素单元中的两个所述第三子像素相对所述第一子像素的几何中心和所述第二子像素的几何中心所在直线对称设计。
在某些实施方式中,所述像素单元中的两个所述第三子像素的形状和尺寸相同。
在某些实施方式中,所述第一子像素的形状呈轴对称设计。
在某些实施方式中,所述第二子像素的形状呈轴对称设计。
在某些实施方式中,所述像素单元中所述第一子像素包括与所述第三子像素相邻的侧边,所述侧边与邻近的所述第三子像素的延长方向形成夹角,所述夹角的角度范围大于等于0°且小于等于30°。
在某些实施方式中,所述像素单元中所述第一子像素靠近所述第二子像素的一侧在所述行延伸方向上的尺寸小于所述第一子像素远离所述第二子像素一侧在所述行延伸方向上的尺寸。
在某些实施方式中,所述像素单元中所述第一子像素靠近所述第二子像素的一侧在所述行延伸方向上的尺寸小于所述第一子像素在所述行延伸方向上的最大尺寸。
在某些实施方式中,所述像素单元内一个所述第三子像素的几何中心与所述第二子像素的几何中心连线和所述第二子像素的几何中心与另一个所述第三子像素的几何中心的连线呈第一角度,所述第一角度的范围为60°至150°。
在某些实施方式中,所述像素单元内一个所述第三子像素的几何中心与所述第一子像素的几何中心连线和所述第一子像素的几何中心与另一个所述第三子像素的几何中心的连线呈第二角度,所述第二角度大于所述第一角度。
在某些实施方式中,所述第一子像素的形状包括三角形、四边形、五边形、扇形或不规则图形,所述第二子像素的形状包括四边形、五边形、扇形或不规则图形,所述第三子像素的形状包括四边形或不规则图形。
在某些实施方式中,所述像素单元中所述第一子像素、所述第二子像素和两个所述第三子像素相互邻近的内角之和的范围为300°至400°。
在某些实施方式中,所述像素单元中所述第一子像素沿所述行延伸方向的投影与所述第三子像素沿所述行延伸方向的投影交叠,所述第一子像素沿所述行延伸方向的投影与所述第三子像素沿所述行延伸方向的投影交叠的部分大于所述第一子像素沿所述行延伸方向的投影未与所述第三子像素沿所述行延伸方向的投影交叠的部分。
在某些实施方式中,所述虚拟多边形为虚拟五边形,所述第一子像素的第一边沿虚拟五边形的第一边设置,所述第一子像素的第二边和第三边分别相对两个所述第三子像素的第一边设置,两个所述第三子像素的第二边分别沿虚拟五边形的第二边和第三边设置,两个所述第三子像素的第三边分别沿虚拟五边形的第四边和第五边设置,两个所述第三子像素的第四边相对所述第二子像素设置。
在某些实施方式中,所述第二子像素基本呈四边形,所述第二子像素相邻的第一边和第二边分别相对两个所述第三子像素的第四边设置,所述第二子像素相邻的第三边和第四边分别相对所述虚拟五边形的第四边和第五边设置。
在某些实施方式中,两个所述第三子像素的第四边长度相等或不相等。
在某些实施方式中,所述第二子像素基本呈扇形,所述第二子像素两直线边分别相对两个所述第三子像素的第四边设置。
在某些实施方式中,所述虚拟多边形为虚拟五边形,所述第一子像素的第一边沿虚拟五边形的第一边设置,所述第一子像素的第二边和第三边分别相对两个所述第三子像素的第一边设置,所述第一子像素的第四边相对所述第二子像素的第一边设置,两个所述第三子像素的第二边分别沿虚拟五边形的第二边和第三边设置,两个所述第三子像素的第三边分别沿虚拟五边形的第四边和第五边设置,两个所述第三子像素的第四边分别相对所述第二子像素的第二边和第三边设置,所述第二子像素的第四边和第五边分别沿所述虚拟五边形的第四边和第五边设置。
在某些实施方式中,所述虚拟多边形为虚拟六边形,所述第一子像素的第一边沿虚拟六边形的第一边设置,所述第一子像素的第二边和第三边分别相对两个所述第三子像素的第一边设置,两个所述第三子像素的第二边分别沿虚拟六边形的第二边和第三边设置,两个所述第三子像素的第三边分别沿虚拟六边形的第四边和第五边设置,两个所述第三子像素的第四边相对所述第二子像素的第一边和第二边设置,所述第二子像素的第三边和第四边分别沿所述虚拟六边形的第四边和第五边设置,所述第二子像素的第五边沿所述虚拟六边形的第六边设置。
在某些实施方式中,所述第三子像素基本呈矩形或梯形。
在某些实施方式中,所述第三子像素中的第二边与所述第三子像素的第四边的长度比范围为0.5-2。
在某些实施方式中,所述第三子像素中所述第二边的中点与所述第四边的中点的连线经过所述第三子像素的几何中心。
在某些实施方式中,所述第一子像素发射的光的颜色与所述第二子像素发射的光的颜色以及所述第三子像素发射的光的颜色均互不相同。
在某些实施方式中,所述第一子像素发射蓝色光,所述第二子像素发射红色光和所述第三子像素发射绿色光,所述第一子像素的面积大于所述第三子像素的面积,所述第三子像素的面积大于所述第二子像素的面积。
在某些实施方式中,所述像素单元成矩形点阵排列,所述显示面板内各个所述像素单元所在的虚拟多边形互不相交,所述像素单元中所述第一子像素和所述第二子像素沿列延伸方向的排列顺序相同。
在某些实施方式中,所述像素单元成矩形点阵排列,所述显示面板内各个所述像素单元所在的虚拟多边形互不相交,相邻两列所述像素单元中同一行的所述像素单元的所述第一子像素和所述第二子像素沿列延伸方向的排列顺序相反。
在某些实施方式中,所述像素单元成三角形点阵排列,所述显示面板内各个所述像素单元所在的虚拟多边形互不相交,所述像素单元中所述第一子像素和所述第二子像素沿列延伸方向的排列顺序相同。
本申请实施方式的掩膜组件用于制作上述任一实施方式所述的显示面板,所述掩膜组件包括第一掩膜板、第二掩膜板和第三掩膜板,所述第一掩膜板包括第一基板和开设于所述第一基板的第一开口,所述第一开口与所述第一子像素对应,所述第二掩膜板包括第二基板和开设于所述第二基板的第二开口,所述第二开口与所述第二子像素对应,所述第三掩膜板包括第三基板和开设于所述第三基板的第三开口,所述第三开口与所述第三子像素对应。
本申请实施方式的显示装置包括上述任一实施方式的显示面板。
本申请实施方式通过掩膜组件制作的显示面板和显示装置中,四个子像素共同构成一个独立的发光单元,在虚拟五边形内,第一子像素的几何中心和两个第三子像素的几何中心的具有相同的第一距离,第二子像素的几何中心和两个第三子像素的几何中心具有相同的第二距离,使得子像素分布均匀,通过像素单元内子像素的分布和第一距离、第二距离的设计,保证了显示效果。
本申请的实施方式的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实施方式的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解,其中:
图1是本申请实施方式的显示面板的结构示意图。
图2是本申请实施方式的像素单元的结构示意图。
图3是本申请实施方式的像素单元的另一结构示意图。
图4是本申请实施方式的第一掩膜板的结构示意图。
图5是本申请实施方式的第二掩膜板的结构示意图。
图6是本申请实施方式的第三掩膜板的结构示意图。
图7是本申请实施方式的显示面板的像素排列结构示意图。
图8是本申请实施方式的像素单元的结构示意图。
图9是本申请实施方式的显示面板的另一像素排列结构示意图。
图10是本申请实施方式的显示面板的另一像素排列结构示意图。
图11是本申请实施方式的像素单元的另一结构示意图。
图12是本申请实施方式的像素单元的另一结构示意图。
图13是本申请实施方式的像素单元的另一结构示意图。
图14是本申请实施方式的像素单元的另一结构示意图。
图15是本申请实施方式的像素单元的另一结构示意图。
图16是本申请实施方式的像素单元的另一结构示意图。
图17是本申请实施方式的像素单元的另一结构示意图。
图18是本申请实施方式的像素单元的另一结构示意图。
图19是本申请实施方式的像素单元的另一结构示意图。
图20是本申请实施方式的像素单元的另一结构示意图。
图21是本申请实施方式的像素单元的另一结构示意图。
图22是本申请实施方式的第一掩膜板的另一结构示意图。
图23是本申请实施方式的第二掩膜板的另一结构示意图。
图24是本申请实施方式的第三掩膜板的另一结构示意图。
图25是本申请实施方式的显示面板的膜层结构示意图。
图26是本申请实施方式的显示面板的另一膜层结构示意图。
具体实施方式
下面详细描述本申请的实施方式,实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
在本申请的描述中,需要理解的是,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1和图2,在一个实施例中,本申请实施方式提供一种显示面板10,显示面板10包括呈阵列设置的多个像素单元12,每个像素单元12包括位于虚拟六边形内的一个第一子像素122、一个第二子像素124和两个第三子像素126;第一子像素122和第二子像素124相邻,两个第三子像素126均与第一子像素122和第二子像素124相邻;在列延伸方向上相邻的像素单元12共用第一子像素122和第二子像素124,且在行延伸方向上相邻的像素单元12共用一个第三子像素126。
本申请实施方式的显示面板10中,任意一个第一子像素122均可以和与该第一子像素122相邻的一个第二子像素124以及与该第一子像素122和第二子像素124相邻的两个第三子像素126组成一个独立的像素单元12,从而子像素之间可以通过借色原理由低分辨率的物理分辨率达到高分辨率的显示效果。其中,子像素与子像素相邻指的是两个子像素之间最小距离的连线不经过其他子像素。
需要说明的是,像素单元12指的是显示面板10中可以用于实现相同发光效果和功能的最小重复单元,多个像素单元12呈阵列设置表示多个像素单元12的中心沿至少两个方向交叉排列而形成阵列。特别地,多个像素单元12可以沿相互垂直的两个方向交错设置而呈阵列排布,此时,相互垂直的两个方向可以分别是像素单元12的行延伸方向和列延伸方向,沿行延伸方向排布的像素单元12形成像素行,沿列延伸方向排布的像素形成像素列。其中,显示面板10中像素单元12排布的行和列是相对的,本实施方式中,呈行排布的像素单元12在其他实施方式中可以是呈列排布的像素单元12,在此不做详细展开。
在一些例子中,每个像素列中不在起始和结束位置的当前像素单元12可以有两个邻近像素单元12,当前像素单元12可以与一个邻近像素单元12共用第一子像素122,同时当前像素单元12可以与另一个邻近像素单元12共用第二子像素124。相应地,每个像素行中不在起始和结束位置的当前像素单元12可以有两个邻近邻像素单元12,当前像素单元12可以与一个邻近像素单元12共用当前像素单元12的一个第三子像素126,同时当前像素单元12可以与另一个邻近像素单元12共用当前像素单元12的另一个第三子像素126。
此时,对于不位于像素行和像素列起始和结束位置的像素单元12内的第一子像素122、第二子像素124和两个第三子像素126均实现与相邻像素单元12的共用,从而子像素之间可以通过借色原理由低分辨率的物理分辨率达到高分辨率的显示效果。
在某些实施例中,显示面板10内共用第一子像素122或第二子像素124的像素单元12所在的虚拟多边形相交。
进一步地,在某些实施方式中,虚拟多边形为虚拟六边形。
在某些实施方式中,多个像素单元12的第一子像素122和第二子像素124在行延伸方向上交替排列且相同行的第一子像素122的中心和第二子像素124的中心在同一直线上;或多个像素单元12的第一子像素122和第二子像素124在列延伸方向上交替排列且相同列的第一子像素122的中心和第二子像素124的中心在同一直线上。
请再次参阅图1,在某些实施方式中,像素单元12成矩形点阵排列,相邻两列像素单元12中同一行像素单元12的第一子像素122和第二子像素124沿列延伸方向排列顺序相反。例如,相邻两列像素单元12中同一行的一个像素单元12的第一子像素122和第二子像素124沿列延伸方向自上而下排列,另一个像素单元12的第一子像素122和第二子像素124沿列延伸方向自下而上排列,从而整个显示面板10中同一行的多个像素单元12的第一子像素122和第二子像素124在行延伸方向上交替排列。
请结合图2,在某些实施方式中,像素单元12中每个第三子像素126的几何中心到第一子像素122的几何中心的距离D1与第三子像素126的几何中心到第二子像素124的几何中心的距离D2相等。
如此,显示面板10通过像素单元12内各个子像素的几何中心之间的距离设计,可以使第三子像素126与第一子像素122、第二子像素124之间呈预定规律紧密排列,尽可能的减小相邻像素之间的间距。
在某些实施方式中,第一子像素122的几何中心到第二子像素124的几何中心之间的距离D3可以大于第三子像素126的几何中心到第一子像素122的几何中心的距离D1和第三子像素126的几何中心到第二子像素124的几何中心的距离D2,或者第一子像素122的几何中心到第二子像素124的几何中心之间的距离D3可以等于第三子像素126的几何中心到第一子像素122的几何中心的距离D1和第三子像素126的几何中心到第二子像素124的几何中心的距离D2,或者第一子像素122的几何中心到第二子像素124的几何中心之间的距离D3可以小于第三子像素126的几何中心到第一子像素122的几何中心的距离D1和第三子像素126的几何中心到第二子像素124的几何中心的距离D2。
本申请实施方式的第一子像素122和第二子像素124沿列方向排列并实现列方向上相邻像素单元12中第一子像素122或第二子像素124的共用,而第三子像素126实现行方向上相邻像素单元12中第三子像素的共用,可以理解,第一子像素122的几何中心到第二子像素124的几何中心之间的距离D3可以与第三子像素126的几何中心到第一子像素122的几何中心的距离D1以及第三子像素126的几何中心到第二子像素124的几何中心的距离D2相等或不相等。具体地,第一子像素122的几何中心到第二子像素124的几何中心之间的距离D3可以根据虚拟六边形的尺寸,第一子像素122和第二子像素124的形状和尺寸以及第一子像素122、第二子像素124和第三子像素126的相对位置等确定。
当然,在其他实施方式中,像素单元12内各个子像素的中心之间的距离设计还可以是像素发光颜色的中心,在此不做具体限定。
在某些实施方式中,虚拟六边形包括垂直列延伸方向且相对设置的两条短边,第一子像素122和第二子像素124分别贴合两条短边设置,两个第三子像素126分别设置在虚拟六边形另外四条边形成的两个对角。
可以理解,第一子像素122的一条边可以与虚拟六边形的一条短边重合,第二子像素124的一条边可以与虚拟六边形的另一条短边重合,第一子像素122的第二子像素124相邻的边分别与虚拟六边形的两条短边相对。一个第三子像素126设置在虚拟六边形内,第三子像素126的一个角与虚拟六边形另外四条边形成的两个对角中的一个重合,另一个第三子像素126的一个角与虚拟六边形另外四条边形成的两个对角中的另一个重合,此时,第三子像素126形成对应夹角的两条边与虚拟六边形形成对应对角的两条边分别平行。
在一些实施方式中,虚拟六边形另外四条边形成的两个相对的直角。
请参阅图2和图3,在某些实施方式中,两个第三子像素126相对短边的中线X呈镜像分布,或者两个第三子像素126相对虚拟六边形的中心O对称分布。
在图2所示的实施例中,两个第三子像素126相对短边的中线X呈镜像分布。在图3的实施例中,两个第三子像素126相对虚拟六边形的中心O对称分布。
请再次参阅图2,在某些实施方式中,第一子像素122与第二子像素124之间的间距L1和第一子像素122与第三子像素126之间的间距L2相等。
具体地,子像素之间的间距L指的是子像素之间相互靠近的边缘之间的最小距离,且该距离小于两子像素的几何中心之间的距离D。第一子像素122与相邻的第二子像素124之间的间距L1需要大于或等于工艺极限距离,第一子像素122与相邻的第三子像素126之间的间距L2需要大于或等于工艺极限距离,以满足工艺需求。并且,子像素之间的间距L一般为工艺极限距离。如此,显示面板10能够以最大限度减小第一子像素122和第二子像素124之间的间距,从而在同等分辨率的条件下第一子像素122与第二子像素124相邻位置以及第一子像素122与第三子像素126相邻位置可以增大像素开口面积,降低显示器件的驱动电流,进而增加显示器件的寿命。
在某些实施方式中,第二子像素124与第三子像素126之间的间距L3和第一子像素122与第三子像素126之间的间距L1相等。
其中,第二子像素124与相邻的第三子像素126之间的间距L3需要大于或等于工艺极限距离,以满足工艺需求,同样地,在同等分辨率的条件下第二子像素124与第三子像素126相邻位置以及第一子像素122与第三子像素126相邻位置可以增大像素开口面积,降低显示器件的驱动电流,进而增加显示器件的寿命。
在某些实施方式中,第一子像素122与第三子像素126之间的间距L2和第二子像素124与第三子像素126之间的间距L3相等。
同样地,在同等分辨率的条件下第一子像素122与第三子像素126相邻位置以及第二子像素124与第三子像素126相邻位置可以增大像素开口面积,降低显示器件的驱动电流,进而增加显示器件的寿命。
在某些实施方式中,第一子像素122与第二子像素124之间的间距L1、第一子像素122与第三子像素126之间的间距L2和第二子像素124与第三子像素126之间的间距L3均相等。
此时,L1=L2=L3,也即是说,任意相邻的两个子像素之间的间距相等。如此,可以进一步增加所有子像素的开口面积,降低显示器件的驱动电流,进而增加显示器件的寿命。
在某些实施方式中,第一子像素122和第二子像素124呈六边形,第三子像素126呈四边形。从而在显示面板10中,第一子像素122在六条边中相对的两条边分别与两个第二子像素124相邻,第一子像素122的另外四条边分别与四个第三子像素126相邻。同样地,第二子像素124在六条边中相对的两条边分别与两个第一子像素122相邻,第二子像素124的另外四条边分别与四个第三子像素126相邻。而第三子像素126在一组对边分别与两个第一子像素122相邻,第三子像素126在另一组对边分别与两个第二子像素124相邻。
当然,在其他实施方式中,第一子像素122、第二子像素124和第三子像素126不限于上述讨论的形状,而可以根据实际需要选择四边形、六边形、八边形中的一种或多种,在此不做具体限定。
在一些实施方式中,各个子像素可以在边缘折角处可以设置有倒角。
在某些实施方式中,第一子像素122发射的光的颜色与第二子像素124发射的光的颜色以及第三子像素126发射的光的颜色均互不相同。
进一步地,每个像素单元12中的子像素发出的光均包括红色光、绿色光和蓝色光。显示面板10能够通过颜色各不相同的子像素均匀分布,实现全彩图像的正常显示。
在一个例子中,第一子像素122发射红色光、第二子像素124发射蓝色光、第三子像素126发射绿色光。在另一个例子中,第一子像素122发射蓝色光、第二子像素124发射红色光、第三子像素126发射绿色光。
在某些实施方式中,第一子像素122的面积大于第二子像素124的面积,第二子像素124的面积大于第三子像素126的面积。
特别的,对于有机发光二极管显示器件,因为相比红色和绿色,蓝色发光材料通常发光效率最低且寿命相对较短,因此蓝色子像素面积可以大于红色子像素和绿色子像素面积。此外,由于人眼对绿色更敏感,而且绿色发光材料效率最高,因此绿色子像素面积可以做成最小。
当然,在其他实施方式中,第一子像素122、第二子像素124和第三子像素126发光颜色的对应关系可以不限于上述讨论的实施方式,而可以根据实际需要进行变换,在此不做具体限定。
请结合图1至图5,本申请实施方式提供的掩膜组件(图未示出)可以用于制作上述任一实施方式的显示面板10,掩膜组件包括第一掩膜板20、第二掩膜板30和第三掩膜板40,第一掩膜板20包括第一基板22和开设于第一基板22的第一开口24,第一开口24与第一子像素122对应,第二掩膜板30包括第二基板32和开设于第二基板32的第二开口34,第二开口34与第二子像素124对应,第三掩膜板40包括第三基板42和开设于第三基板42的第三开口44,第三开口44与第三子像素126对应。
本申请实施方式的掩膜组件可以制作形成显示面板10,显示面板10任意一个第一子像素122均可以和与该第一子像素122相邻的一个第二子像素124以及与该第一子像素122和第二子像素124相邻的两个第三子像素126组成一个独立的像素单元12,从而子像素之间可以通过借色原理由低分辨率的物理分辨率达到高分辨率的显示效果。
在某些实施方式中,第一基板22、第二基板32和第三基板42由金属材质制成。
如此,第一掩膜板20、第二掩膜板30和第三掩膜板40可以是高精度金属掩膜板,可以应用于蒸镀工艺,通过蒸镀像素图形对应的有机发光材料形成相应的显示面板10。
在某些实施方式中,掩膜组件还包括覆盖掩模板(Cover Mask)、支撑掩模板(Howling Mask)和对位掩模板(Align Mask)。第一掩膜板20、第二掩膜板30和第三掩膜板40均可以与覆盖掩模板、支撑掩模板和对位掩模板组合形成掩膜集成框架(Mask FrameAssembly;MFA)。
如此,组合后的掩膜集成框架可以分别放入相应的蒸镀腔室中蒸镀与该子像素对应的有机发光材料。具体地,每次蒸镀可形成一种子像素的图形,形成完一种子像素的图形后再形成另一种子像素的图形,三种子像素的图形依次形成后得到本申请实施方式的显示面板10。
当然,在其他实施方式中,不限于采用蒸镀工艺形成显示面板10,而可以根据需要采用光刻工艺、蚀刻工艺等方式形成显示面板10。
本申请实施方式的显示装置包括上述任一实施方式的显示面板10。
本申请实施方式显示装置中,显示面板10的任意一个第一子像素122均可以和与该第一子像素122相邻的一个第二子像素124以及与该第一子像素122和第二子像素124相邻的两个第三子像素126组成一个独立的像素单元12,从而子像素之间可以通过借色原理由低分辨率的物理分辨率达到高分辨率的显示效果。
在另一个实施例中,请参阅图7和图8,本申请实施方式还提供一种显示面板10’,显示面板10’包括呈阵列设置的多个像素单元12’,每个像素单元12’包括位于虚拟多边形内的一个第一子像素122’、一个第二子像素124’和两个第三子像素126’第一子像素122’和第二子像素124’相邻,虚拟多边形的边数量大于等于五,两个第三子像素126’均与第一子像素122’和第二子像素124’相邻;像素单元12’中的第一子像素122’的几何中心P1’到两个第三子像素126’的几何中心P3’具有相同的第一距离D1’,且第二子像素124’的几何中心P2’到两个第三子像素126’的几何中心P3’具有相同的第二距离D2’,像素单元12’的两个第三子像素126’的几何中心P3’和P4’具有第一连线P3’P4’,第一子像素122’的几何中心P1’到第一连线P3’P4’的距离C1与第二子像素124’的几何中心P2’到第一连线P3’P4’的距离C2的比值为第一预设值,第一子像素122’在行延伸方向上的最大尺寸与第二子像素124’在行延伸方向上的最大尺寸的比值为第二预设值,第一预设值小于第二预设值;像素单元12’内第一子像素122’的几何中心P1’和第二子像素124’的几何中心P2’具有第二连线P1’P2’,沿平行于第二连线P1’P2’的方向穿过第一子像素122’和第二子像素124’但不穿过第三子像素126’的两条直线的最远距离为第三距离D3’,像素单元12’内第一子像素122’的几何中心P1’和第三子像素126’的几何中心P3’(P4’)具有第三连线P1’P3’(P1’P4’),沿平行于第三连线P1’P3’(P1’P4’)的方向经过第一子像素122’和第三子像素126’但不经过第二子像素124’的两条直线的最远距离为第四距离D4’,第三距离D3’和第四距离D4’的比值小于1.5。
本申请实施方式的显示面板10’中,一个第一子像素122’和与该第一子像素122’相邻的一个第二子像素124’以及与该第一子像素122’和第二子像素124’相邻的两个第三子像素126’组成一个独立的像素单元12’,使得子像素分布均匀,通过像素单元12’内子像素的分布和第一距离D1’、第二距离D2’的设计,保证了显示效果。而且,各个子像素之间的尺寸配合使得第一子像素122’的几何中心P1’和第二子像素124’的几何中心P2’到第一连线P3’P4’的距离比值满足预设条件,从而像素单元12’呈扁平状,第一子像素122’的几何中心P1’更靠近像素单元12’的几何中心,显示效果上可以减少锯齿感。
具体地,子像素与子像素相邻指的是两个子像素之间最小距离的连线不经过其他子像素。第一距离D1’和第二距离D2’的大小可以根据第一子像素122’和第二子像素124’的形状和尺寸以及第一子像素122’、第二子像素124’和第三子像素126’的相对位置等确定,在此不作具体限定。在其他实施方式中,像素单元12’内各个子像素的中心之间的距离设计还可以是像素发光颜色的中心。
需要说明的是,像素单元12’指的是显示面板10’中可以用于实现相同发光效果和功能的最小重复单元,多个像素单元12’呈阵列设置表示多个像素单元12’的中心沿至少两个方向交叉排列而形成阵列。特别地,多个像素单元12’可以沿相互垂直的两个方向交错设置而呈阵列排布,此时,相互垂直的两个方向可以分别是像素单元12’的行延伸方向和列延伸方向,沿行延伸方向排布的像素单元12’形成像素行,沿列延伸方向排布的像素单元12’形成像素列。其中,显示面板10’中像素单元12’排布的行和列是相对的,本实施方式中,呈行排布的像素单元12’在其他实施方式中可以是呈列排布的像素单元12’,在此不做详细展开。
在某些实施方式中,第一距离D1’和第二距离D2’可以不相等。
如此,通过像素单元12’内子像素的分布和第一距离D1’、第二距离D2’的设计,保证了显示效果。
当然,在其他实施方式中,第一距离D1’和第二距离D2’可以相等,在此不做具体限定。
如图7所示,在某些实施方式中,多个像素单元12’的第一子像素122’和第二子像素124’分别在行延伸方向上依次设置形成多行第一子像素122’和多行第二子像素124’,多个像素单元12’的第一子像素122’和第二子像素124’在列延伸方向上交替排列。如此,显示面板10’形成多行在列方向上交替排列的第一子像素行和第二子像素行,相应地,第三子像素126’形成多行第三子像素行。
进一步地,在一些实施例中,列延伸方向上交替排列的第一子像素122’的几何中心P1’与第二子像素124’的几何中心P2’可以在同一直线上。行延伸方向上交替排列的第一子像素122’的几何中心P1’与第二子像素124’的几何中心P2’可以在同一个直线上。
当然,在其他实施例中,列延伸方向上交替排列的第一子像素122’的几何中心P1’和第二子像素124’的几何中心P2’可以不在同一直线上。
在图1的实施方式中,像素单元12’成矩形点阵排列,显示面板10’内各个像素单元12’所在的虚拟多边形互不相交,像素单元12’中第一子像素122’和第二子像素124’沿列延伸方向的排列顺序相同。例如,像素单元12’中第一子像素122’和第二子像素124’沿列延伸方向均自上而下排列。
请参阅图9和图10,在某些实施方式中,多个像素单元12’的第一子像素122’和第二子像素124’在行延伸方向上交替排列,多个像素单元12’的第一子像素122’和第二子像素124’在列延伸方向上交替排列。
相应地,在一些实施例中,列延伸方向上交替排列的第一子像素122’的几何中心P1’与第二子像素124’的几何中心P2’可以在同一直线上。行延伸方向上交替排列的第一子像素122’的几何中心P1’与第二子像素124’的几何中心P2’可以不在同一个直线上。
其中,在图9所示的实施例中,相邻两列的像素单元12’中对应相邻的像素单元12’的第三子像素126’沿行延伸方向设置,此时,像素单元12’成矩形点阵排列,显示面板10’内各个像素单元12’所在的虚拟多边形互不相交,相邻两列像素单元12’中同一行的像素单元12’的第一子像素122’和第二子像素1224’沿列延伸方向的排列顺序相反,例如,相邻两列像素单元12’中同一行的一个像素单元12’的第一子像素122’和第二子像素1224’沿列延伸方向自上而下排列,另一个像素单元12’的第一子像素122’和第二子像素1224’沿列延伸方向自下而上排列,从而当前行像素单元12’的第一子像素122’与当前行像素单元12’的第二子像素124’沿行延伸方向交替排列。
在图10所示的实施例中,相邻两列的像素单元12’中对应相邻的像素单元12’的第三子像素126’沿列延伸方向设置,此时,像素单元12’成三角形点阵排列,显示面板10’内各个像素单元12’所在的虚拟多边形互不相交,像素单元12’中第一子像素122’和第二子像素124’沿列延伸方向的排列顺序相同,例如,像素单元12’中第一子像素122’和第二子像素124’沿列延伸方向自上而下排列,从而当前行像素单元12’的第一子像素122’与相邻行像素单元12’的第二子像素124’沿行方向交替排列。
当然,在其他实施例中,列延伸方向上交替排列的第一子像素122’的几何中心P1’和第二子像素124’的几何中心P2’可以不在同一直线上。行延伸方向上交替排列的第一子像素122’的几何中心P1’和第二子像素124’的几何中心P2’可以在同一直线上。
可以理解,第一子像素122’和第二子像素124’的具体排列方式可以根据像素单元12’的尺寸和排列方式以及第一子像素122’和第二子像素124’的尺寸和位置确定,在此不作具体限定。
在某些实施方式中,显示面板10’内各个像素单元12’所在的虚拟多边形互不相交。
请再次参阅图8,在某些实施方式中,像素单元12’中第一子像素122’与第三子像素126’之间的间距L2’和第二子像素124’与第三子像素126’之间的间距L3’可以相等。
具体地,第一子像素122’与相邻的第三子像素126’之间的间距L2’需要大于或等于工艺极限距离,第二子像素124’与相邻的第三子像素126’之间的间距L3’需要大于或等于工艺极限距离,以满足工艺需求。并且,子像素之间的间距L一般为工艺极限距离。如此,显示面板10’能够以最大限度减小子像素之间的间距,从而在同等分辨率的条件下第一子像素122’与第三子像素126’相邻位置以及第二子像素124’与第三子像素126’相邻位置可以增大像素开口面积,降低显示器件的驱动电流,进而增加显示器件的寿命。
当然,在其他实施方式中,像素单元12’中第一子像素122’与第三子像素126’之间的间距L2’和第二子像素124’与第三子像素126’之间的间距L3’还可以不相等,而可以根据实际需要灵活配置,在此不作具体限定。
在某些实施方式中,像素单元12’中第一子像素122’与第二子像素124’之间的间距L1’大于第一子像素122’与第三子像素126’之间的间距L2’,和/或第一子像素122’与第二子像素124’之间的间距L1’大于第二子像素124’与第三子像素126’之间的间距L3’。
具体地,第一子像素122’与相邻的第二子像素126’之间的间距L2’需要大于或等于工艺极限距离。
请参阅图8和图11-图21,在某些实施方式中,第一子像素122’的形状包括三角形、四边形、五边形、扇形或不规则图形等,第二子像素124’的形状包括四边形、五边形、扇形或不规则图形等,第三子像素126’的形状包括四边形或不规则图形等。
在某些实施方式中,像素单元12’的形状呈轴对称设计。
例如,在图8所示的实施方式中,像素单元12’的形状可以相对平行于列延伸方向且经过像素单元12’的几何中心的直线X’对称设置。
当然,在其他实施方式中,如图15所示,像素单元122’的形状不呈轴对称设计。
在某些实施方式中,像素单元12’中的两个第三子像素126’相对第一子像素122’的几何中心P1’和第二子像素124’的几何中心P2’所在直线对称设计。
其中,第一子像素122的几何中心P1’和第二子像素124’的几何中心P2’所在直线可以沿列延伸方向设计,此时,在像素单元12’的形状呈轴对称设计的情况下,两个第三子像素126’的对称轴可以与像素单元12’的对称轴相同。
在某些实施方式中,像素单元12’中的两个第三子像素126’的形状和尺寸相同。从而,像素单元12’中两个第三子像素126’的发光效果相同,有利于实现显示面板10’的均匀显示。
在某些实施方式中,第一子像素122’的形状呈轴对称设计。
具体地,第一子像素122’可以相对平行于列延伸方向且经过第一子像素122’的几何中心P1’的直线对称设置。在像素单元12’的形状呈轴对称设计的情况下,第一子像素122’的对称轴可以与像素单元12’的对称轴相同。
在某些实施方式中,第二子像素124’的形状呈轴对称设计。
具体地,第二子像素122’可以相对平行于列延伸方向且经过第二子像素122’的几何中心的直线对称设置。在像素单元12’的形状呈轴对称设计的情况下,第二子像素12’的对称轴可以与像素单元12’的对称轴相同。
当然,第二子像素122’的对称轴可以不限于上述讨论的实施方式,而可以根据实际情况进行变化,在此不做具体限定。
在某些实施方式中,像素单元12中第一子像素122’包括与第三子像素126’相邻的侧边,第一子像素122’相对虚拟多边形设置的侧边与邻近的第三子像素122’的延长方向形成夹角,夹角的角度范围大于等于0°且小于等于30°。
其中,第一子像素122’相对与第三子像素126’相邻的侧边,第三子像素126’的延长方向可以是第三子像素126’相对第一子像素122’设置的侧边相邻的两条对边中点的连线所在的直线方向。例如,第三子像素126’相对第一子像素122’设置的侧边为b1,相邻的两条对边为第二边b2和第四边b4,第二边b2的中点与第四边b4的中点的连线所在的直线方向为第三子像素126’的延长方向。
在某些实施方式中,像素单元12’中第一子像素122’靠近第二子像素124’的一侧在行延伸方向上的尺寸小于第一子像素122’远离第二子像素124’的一侧在行延伸方向上的尺寸。
进一步地,在某些实施方式中,像素单元12’中第一子像素122’靠近第二子像素124’的一侧在行延伸方向上的尺寸小于第一子像素122’在行延伸方向上的最大尺寸。
如此,第一子像素122’的尺寸设计呈嵌入的方式设计在像素单元12’内与第二子像素124’相对,使得各个子像素之间的配合更加紧密,第一子像素122’的几何中心P1’更靠近像素单元12’的几何中心,显示效果上可以减少锯齿感。。
在某些实施方式中,像素单元12’内一个第三子像素126’的几何中心P3’与第二子像素124’的几何中心P2’连线和第二子像素124’的几何中心P2’与另一个第三子像素126’的几何中心P4’的连线呈第一角度,第一角度的范围为60°至150°。
进一步地,在某些实施方式中,像素单元12内一个第三子像素126’的几何中心P3’与第一子像素122’的几何中心P1’连线和第一子像素122’的几何中心与另一个第三子像素126’的几何中心P4’的连线呈第二角度,第二角度大于第一角度。
其中,一个第三子像素126’的几何中心P3’与第二子像素124’的几何中心P2’连线为P3’P2’,第二子像素124’的几何中心P2’与另一个第三子像素126’的几何中心P4’的连线为P2’P4’,第一角度为∠P3’P2’P4’的大小,也即是说,60°≤∠P3’P2’P4’≤150°。而一个第三子像素126’的几何中心P3’与第一子像素122’的几何中心P1’连线为P3’P1’,第一子像素122’的几何中心P1’与另一个第三子像素126’的几何中心P4’的连线为P1’P4’,第二角度为∠P3’P1’P4’的大小,也即是说∠P3’P1’P4’小于∠P3’P2’P4’。
在某些实施方式中,像素单元12’中第一子像素122’、第二子像素124’和两个第三子像素126’均包括一个相互邻近的内角,第一子像素122’、第二子像素124’和两个第三子像素126’相互邻近的内角之和的范围为300°至400°。
需要说明的是,第一子像素122’、第二子像素124’和两个第三子像素126’可以不限于只包括一个相互邻近的内角,如图18和图19所示,第一子像素122’、第二子像素124’可以分别包括两个与第三子像素126’相互邻近的内角,如此,第一子像素122’、第二子像素124’和两个第三子像素126’相互邻近的内角之和的范围可以不限于上述讨论的实施方式,而可以根据实际需要灵活配置,在此不做具体限定。
在某些实施方式中,像素单元12’中第一子像素122’沿行延伸方向的投影与第三子像素126’沿行延伸方向的投影交叠,第一子像素122’沿行延伸方向的投影与第三子像素126’沿行延伸方向的投影交叠的部分大于第一子像素122’沿行延伸方向的投影未与第三子像素126’沿行延伸方向的投影交叠的部分。
如此,第一子像素122’的几何中心P1’更靠近像素单元12’的几何中心,显示效果上可以减少锯齿感。
请参阅图11,在某些实施方式中,虚拟多边形为虚拟五边形,第一子像素122’的第一边a1沿虚拟五边形的第一边D1’设置,第一子像素122’的第二边a2和第三边a3分别沿虚拟五边形的第二边d2和第三边d3设置,第一子像素122’第四边a4和第五边a5分别相对相对两个第三子像素126’的第一边b1设置,两个第三子像素126’的第二边b2分别沿虚拟五边形的第二边D2’和第三边D3’设置,两个第三子像素126’的第三边b3分别沿虚拟五边形的第四边d4和第五边d5设置,两个第三子像素126’的第四边b4相对第二子像素124’设置。
具体的,第一子像素122’可以基本呈五边形,第三子像素126’可以基本呈四边形,如此,第一子像素122’和第三子像素126’可以相互配合,并且紧凑地设置在虚拟五边形内,保证显示效果。
请参阅图12,在某些实施方式中,虚拟多边形为虚拟五边形,第一子像素122’包括呈弧形的的第一边a1,第一子像素122’的第一边a1相对虚拟五边形的第一边d1设置,第一子像素122’的第二边a2和第三边a3分别沿虚拟五边形的第二边d2和第三边d3设置,第一子像素122’第四边a4和第五边a5分别相对相对两个第三子像素126’的第一边b1设置,两个第三子像素126’的第二边b2分别沿虚拟五边形的第二边D2’和第三边D3’设置,两个第三子像素126’的第三边b3分别沿虚拟五边形的第四边d4和第五边d5设置,两个第三子像素126’的第四边b4相对第二子像素124’设置。
具体的,第一子像素122’可以基本呈一个圆角的四边形且圆角相对虚拟五边形的第一边d1设置,第三子像素126’可以基本呈四边形,如此,第一子像素122’和第三子像素126’可以相互配合,并且紧凑地设置在虚拟五边形内,保证显示效果。
请参阅图12,在某些实施方式中,虚拟多边形为虚拟五边形,第一子像素122’包括呈弧形的的第一边a1,第一子像素122’的第一边a1相对虚拟五边形的第一边d1设置,第一子像素122’的第二边a2和第三边a3分别相对两个第三子像素126’的第一边b1设置,两个第三子像素126’的第二边b2分别沿虚拟五边形的第二边D2’和第三边D3’设置,两个第三子像素126’的第三边b3分别沿虚拟五边形的第四边d4和第五边d5设置,两个第三子像素126’的第四边b4相对第二子像素124’设置。
具体的,第一子像素122’可以基本呈扇形,第三子像素126’可以基本呈四边形,如此,第一子像素122’和第三子像素126’可以相互配合,并且紧凑地设置在虚拟五边形内,保证显示效果。
请参阅图14-图17,在某些实施方式中,虚拟多边形为虚拟五边形,第一子像素122’的第一边a1沿虚拟五边形的第一边d1设置,第一子像素122’的第二边a2和第三边a3分别相对两个第三子像素126’的第一边b1设置,两个第三子像素126’的第二边b2分别沿虚拟五边形的第二边d2和第三边d3设置,两个第三子像素126’的第三边b3分别沿虚拟五边形的第四边d4和第五边d5设置,两个第三子像素126’的第四边b4相对第二子像素124’设置。
具体的,第一子像素122’可以基本呈三角形,第三子像素126’可以基本呈四边形,如此,第一子像素122’和第三子像素126’可以相互配合,并且紧凑地设置在虚拟五边形内,保证显示效果。
在一些实施例中,两个第三子像素126’可以相对第一子像素122’的几何中心P1’和第二子像素124’的几何中心P2’的所在直线X对称设置。
请参阅图8,在某些实施方式中,第二子像素124’可以基本呈四边形,第二子像素124’相邻的第一边c1和第二边c2分别相对两个第三子像素126’的第四边b4设置,第二子像素124’相邻的第三边c3和第四边c4分别相对虚拟五边形的第五边d5和第四边d4设置。
即第二子像素124’形成有与两个第三子像素126’第四边b4相对且与虚拟五边形第四边d4和第五边d5对应的各边,其中,第二子像素124’的第三边c3和第四边c4分别位于两个第三子像素126’第三边b3的延长线上,第二子像素124’的第一边c1和第二边c2形成的夹角与第一子像素122’的第二边a2和第三边a3形成的夹角相对设置。相应的,第二子像素124’可以与第一子像素122’、第三子像素126’相互配合,,并且紧凑地设置在虚拟五边形内,保证显示效果。
在某些实施方式中,像素单元12’中第三子像素126’的尺寸和形状相同。
如此,每个像素单元12’中第三子像素126’的发光效果相同,有利于保证显示面板10’的显示效果。
在一些实施例中,第三子像素126’相对的第二边b2和第四边b4长度不相等。
在某些实施方式中,两个第三子像素126’的第四边b4长度可以相等。此时,第二子像素124’的第一边c1和第二边c2的长度可以相等,第二子像素124’可以基本呈方形。
进一步地,在一些实例中,两个第三子像素126’的第四边b4长度相等情况下,对应的两个第三子像素126’的第二边b2长度相等,此时,虚拟五边形的第二边D2’和第三边D3’长度相同,如图8所示,每个第三子像素126’的第二边b2长度可以比第四边b4长度短,或者,如图11所示,每个第三子像素126’的第二边b2长度可以比第四边b4的长度长。
请参阅图14,在某些实施方式中,第一子像素122’的第二边a2和第三边a3的夹角呈90°。第二子像素124’的第一边c1和第二边c2的夹角呈90°,第三子像素126’的第一边b1和第四边b4的夹角呈90°。
具体的,第一子像素122’的第二边a2和第三边a3的夹角、第二子像素124’的第一边c1和第二边c2的夹角和两个第三子像素126’的第一边b1和第四边b4的夹角围绕设置,四个直角相互配合设置,使得四个子像素紧密配合设置在虚拟五边形内,保证显示效果。
在某些实施方式中,第三子像素126’的第二边b2和第四边b4相互平行。如此,第三子像素126’可以呈梯形。特别地,第三子像素126’可以呈直角梯形,第三子像素126’的第一边b1可以为直角梯形的直角腰。
请参阅图15,在另一些实施方式中,两个第三子像素126’的第四边b4长度可以不相等。此时,像素单元12’的两个第三子像素126’中任意一个第三子像素126’的第二边b2和另一个第三子像素126’的第四边b4可以相等,相应地,虚拟五边形的第二边D2’和第三边D3’长度可以不相同,第二子像素124’可以基本呈矩形。
需要说明的是,第二子像素124’基本呈矩形的情况下,沿列延伸方向排列的多个第一子像素122’和多个第二子像素124’的几何中心P2’可以不在同一直线上。
请参阅图16,在某些实施方式中,第二子像素124’基本呈扇形,第二子像素124’两直线边分别相对两个第三子像素126’的第四边b4设置。
同样地,第二子像素124’形成有与两个第三子像素126’的第四边b4相配合的直线边,第二子像素124’的两直线边形成的夹角与第一子像素122’的第二边a2和第三边a3形成的夹角相对设置,第二子像素124’的弧线边相对虚拟五边形的第四边d4和第五边d5设置。相应的,第二子像素124’可以与第一子像素122’、第三子像素126’相互配合,并且紧凑地设置在虚拟五边形内,保证显示效果。
请参阅图17,在某些实施方式中,每个第三子像素126’的第二边b2和第四边b4的长度还可以相同。
请参阅图18和图19,在某些实施方式中,每个像素单元12’的一个第一子像素122’、一个第二子像素124’和两个第三子像素126’位于虚拟五边形内,第一子像素122’的第一边a1沿虚拟五边形的第一边d1设置,第一子像素122’的第二边a2和第三边a3分别相对两个第三子像素126’的第一边b1设置,第一子像素122’的第四边a4相对第二子像素124’的第一边c1设置,两个第三子像素126’的第二边b2分别沿虚拟五边形的第二边d2和第三边d3设置,两个第三子像素126’的第三边b3分别沿虚拟五边形的第四边d4和第五边d5设置,两个第三子像素126’的第四边b4分别相对第二子像素124’的第二边c2和第三边c3设置,第二子像素124’的第四边c4和第五边c5分别沿虚拟五边形的第四边d4和第五边d5设置。
此时,第一子像素122’可以基本呈四边形,特别地,第一子像素122’可以基本呈梯形,第一子像素122’的第一边a1和第四边a4为梯形的底边,第一子像素122’的第二边a3和第三边a4为梯形的腰。第二子像素124’可以呈五边形。第三子像素126’可以基本呈四边形。其中,在图18的示例中,第三子像素126’可以基本呈梯形设置。在图19的示例中,第三子像素126’可以基本呈矩形。
在某些实施方式中,每个像素单元12’的一个第一子像素122’、一个第二子像素124’和两个第三子像素126’位于虚拟六边形内,第一子像素122’的第一边a1沿虚拟六边形的第一边d1设置,第一子像素122’的第二边a2和第三边a3分别相对两个第三子像素126’的第一边b1设置,两个第三子像素126’的第二边b2分别沿虚拟六边形的第二边d2和第三边d3设置,两个第三子像素126’的第三边b3分别沿虚拟六边形的第四边d4和第五边d5设置,两个第三子像素126’的第四边b4相对第二子像素124’的第一边c1和第二边c2设置,第二子像素124’的第三边c3和第四边c4分别沿虚拟六边形的第四边d4和第五边d5设置,第二子像素124’的第五边c5沿虚拟六边形的第六边d6设置。
此时,第一子像素122’可以基本呈三角形,第二子像素124’可以基本呈五边形。第三子像素126’可以基本呈四边形。其中,在图20的示例中,第三子像素126’可以基本呈梯形设置。在图21的示例中,第三子像素126’可以基本呈矩形。
当然,在其他实施方式中,第一子像素122’、第二子像素124’和第三子像素126’不限于上述讨论的形状,而可以根据实际需要选择四边形、六边形、八边形中的一种或多种,相应的,第一子像素122’、第二子像素124’和第三子像素126’各个边以及各个边之间的角度关系的设计也根据需要灵活配置,在此不作具体限定。需要说明的是,各个子像素呈多边形设计的情况下,多边形的各边不限于严格的平直线段,由于工艺误差,各边可以在一定范围内沿预定方向延伸即可,在此不作具体限定。
在某些实施方式中,第三子像素126’中的第二边b2与第三子像素126’的第四边b4的长度比范围为0.5-2。
在某些实施方式中,第三子像素126’中第二边b2的中点与第四边b4的中点的连线经过第三子像素126’的几何中心P3’(P4’)。
在图示的实施方式中,各个子像素可以在各边相交处呈圆角方式设计,当然,在其他实施方式中,各个子像素可以在各边相交处呈倒角方式或其他方式设计,在此不作具体限定。
在某些实施方式中,第一子像素122’发射的光的颜色与第二子像素124’发射的光的颜色以及第三子像素126’发射的光的颜色均互不相同。
进一步地,每个像素单元12’中的子像素发出的光均包括红色光、绿色光和蓝色光。显示面板10’能够通过颜色各不相同的子像素均匀分布,实现全彩图像的正常显示。
在某些实施方式中,第一子像素122’发射蓝色光、第二子像素124’发射红色光、第三子像素126’发射绿色光,第一子像素122’的面积大于第三子像素126’的面积,第三子像素126’的面积大于第二子像素124’的面积。
需要说明的是,在一个例子中,各个子像素的面积可以是像素发光材料的面积,例如,有机发光二极管的阳极材料的面积。在另一个例子中,各个子像素的面积还可以是像素放材料透过开口出射光线的开口面积,例如,有机发光二极管显示面板10’中像素界定层与子像素对应的开口面积,在此不作具体限定。
对于有机发光二极管显示器件,因为相比红色和绿色,蓝色发光材料通常发光效率最低且寿命相对较短,因此蓝色子像素面积可以大于红色子像素和绿色子像素面积。此外,由于人眼对绿色更敏感,而且绿色发光材料效率最高,因此绿色子像素面积可以做成最小。
当然,在其他实施方式中,第一子像素122’、第二子像素124’和第三子像素126’发光颜色的对应关系可以不限于上述讨论的实施方式,而可以根据实际需要进行变换,例如,第一子像素122’发射红色光、第二子像素124’发射蓝色光、第三子像素126’发射绿色光,在此不作具体限定。
请结合图7、图8以及图22至图24,本申请实施方式的掩膜组件(图未示出)用于制作上述任一实施方式的显示面板10’,掩膜组件包括第一掩膜板20’、第二掩膜板30’和第三掩膜板40’,第一掩膜板20’包括第一基板22’和开设于第一基板22’的第一开口24’,第一开口24’与第一子像素122’对应,第二掩膜板30’包括第二基板32’和开设于第二基板32’的第二开口34’,第二开口34’与第二子像素124’对应,第三掩膜板40’包括第三基板42’和开设于第三基板42’的第三开口44’,第三开口44’与第三子像素126’对应。
本申请实施方式的掩膜组件可以制作形成显示面板10’,显示面板10’中四个子像素共同构成一个独立的发光单元,在虚拟五边形内,第一子像素122’的几何中心P1’和两个第三子像素126’的几何中心P3’的具有相同的第一距离D1’,第二子像素124’的几何中心P2’和两个第三子像素126’的几何中心P3’具有相同的第二距离D2’,使得子像素分布均匀,通过像素单元12’内子像素的分布和第一距离D1’、第二距离D2’的设计,保证了显示效果。
在某些实施方式中,第一基板22’、第二基板32’和第三基板42’由金属材质制成。
如此,第一掩膜板20’、第二掩膜板30’和第三掩膜板40’可以是高精度金属掩膜板,可以应用于蒸镀工艺,通过蒸镀像素图形对应的有机发光材料形成相应的显示面板10’。
如此,组合后的掩膜集成框架可以分别放入相应的蒸镀腔室中蒸镀与该子像素对应的有机发光材料。具体地,每次蒸镀可形成一种子像素的图形,形成完一种子像素的图形后再形成另一种子像素的图形,三种子像素的图形依次形成后得到本申请实施方式的显示面板10’。
需要说明的是,第一开口24’与第一子像素122’对应指的是第一开口24’的形状、尺寸和相对位置分布与显示面板10’中第一子像素122’的形状、尺寸和相对位置分布相对应,如此,在蒸镀过程中,蒸镀材料可以通过第一开口24’在阵列基板形成具有预定形状、尺寸和相对位置分布的第一子像素122’,即第一子像素122’的图形。相应地,第二开口34’与第二子像素124’对应指的是第二开口34’的形状、尺寸和相对位置分布与显示面板10’中第二子像素124’的形状、尺寸和相对位置分布相对应,第三开口44’与第三子像素126’对应指的是第三开口44’的形状、尺寸和相对位置分布与显示面板10’中第三子像素126’的形状、尺寸和相对位置分布相对应。
当然,在其他实施方式中,不限于采用蒸镀工艺形成显示面板10’,而可以根据需要采用光刻工艺、蚀刻工艺等方式形成显示面板10’。
本申请实施方式的显示装置包括上述任一实施方式的显示面板10’。
本申请实施方式显示装置中,显示面板10’的任意一个第一子像素122’均可以和与该第一子像素122’相邻的一个第二子像素124’以及与该第一子像素122’和第二子像素124’相邻的两个第三子像素126’组成一个独立的像素单元12’,使得子像素分布均匀,通过像素单元12’内子像素的分布和第一距离D1’、第二距离D2’的设计,保证了显示效果。而且,各个子像素之间的尺寸配合使得第一子像素122’的几何中心P1’和第二子像素124’的几何中心P2’到第一连线P3’P4’的距离比值满足预设条件,从而像素单元12’呈扁平状,第一子像素122’的几何中心P1’更靠近像素单元12’的几何中心,显示效果上可以减少锯齿感。
对于显示面板10(10’)的结构,具体的显示面板10(10’)可以由多层膜层结构形成,图25为一种示例性的显示面板10(10’)的膜层结构示意图,显示面板10(10’)中像素阵列可以包括依次层叠设置的衬底基板101、驱动结构层102、平坦层103、第一电极图案层104、像素定义层105、隔垫柱106、有机功能层107、第二电极108和封装层109。
对于显示面板10(10’)的制作,具体可以包括如下步骤:
(1)、在玻璃载板上制备衬底基板101。
在一些实施方式中,衬底基板101可以为柔性衬底基板,例如包括在玻璃载板上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一柔性材料层、第二柔性材料层的材料采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料。第一无机材料层、第二无机材料层的材料采用氮化硅(SiNx)或氧化硅(SiOx)等,用于提高衬底基板的抗水氧能力,第一无机材料层、第二无机材料层也称之为阻挡(Barrier)层。半导体层的材料采用非晶硅(a-Si)。在一些示例性实施方式中,以叠层结构PI1/Barrier1/a-Si/PI2/Barrier2为例,其制备过程包括:先在玻璃载板上涂布一层聚酰亚胺,固化成膜后形成第一柔性(PI1)层;随后在第一柔性层上沉积一层阻挡薄膜,形成覆盖第一柔性层的第一阻挡(Barrier1)层;然后在第一阻挡层上沉积一层非晶硅薄膜,形成覆盖第一阻挡层的非晶硅(a-Si)层;然后在非晶硅层上再涂布一层聚酰亚胺,固化成膜后形成第二柔性(PI2)层;然后在第二柔性层上沉积一层阻挡薄膜,形成覆盖第二柔性层的第二阻挡(Barrier2)层,完成衬底基板101的制备。
(2)、在衬底基板101上制备驱动结构层102。
驱动结构层102包括多个驱动电路,每个驱动电路包括多个晶体管和至少一个存储电容,例如2T1C、3T1C或7T1C设计。以三个子像素为例进行示意,且每个子像素的驱动电路仅以一个晶体管和一个存储电容为例进行示意。
在一些实施例中,驱动结构层的制备过程可以参照以下说明。以红色子像素的驱动电路的制备过程为例进行说明。
在衬底基板101上依次沉积第一绝缘薄膜和有源层薄膜,通过构图工艺对有源层薄膜进行构图,形成覆盖整个衬底基板101的第一绝缘层1021,以及设置在第一绝缘层1021上的有源层图案,有源层图案至少包括第一有源层。
随后,依次沉积第二绝缘薄膜和第一金属薄膜,通过构图工艺对第一金属薄膜进行构图,形成覆盖有源层图案的第二绝缘层1022,以及设置在第二绝缘层1022上的第一栅金属层图案,第一栅金属层图案至少包括第一栅电极和第一电容电极。
随后,依次沉积第三绝缘薄膜和第二金属薄膜,通过构图工艺对第二金属薄膜进行构图,形成覆盖第一栅金属层的第三绝缘层1023,以及设置在第三绝缘层1023上的第二栅金属层图案,第二栅金属层图案至少包括第二电容电极,第二电容电极的位置与第一电容电极的位置相对应。
随后,沉积第四绝缘薄膜,通过构图工艺对第四绝缘薄膜进行构图,形成覆盖第二栅金属层的第四绝缘层1024图案,第四绝缘层1024上开设有至少两个第一过孔,两个第一过孔内的第四绝缘层1024、第三绝缘层1023和第二绝缘层1022被刻蚀掉,暴露出第一有源层的表面。
随后,沉积第三金属薄膜,通过构图工艺对第三金属薄膜进行构图,在第四绝缘层1024上形成源漏金属层图案,源漏金属层至少包括位于显示区域的第一源电极和第一漏电极。第一源电极和第一漏电极可以分别通过第一过孔与第一有源层连接。
显示区域的红色子像素的驱动电路中,第一有源层、第一栅电极、第一源电极和第一漏电极可以组成第一晶体管1025,第一电容电极和第二电容电极可以组成第一存储电容1026。在上述制备过程中,可以同时形成绿色子像素的驱动电路以及蓝色子像素的驱动电路。
在一些示例性实施方式中,第一绝缘层1021、第二绝缘层1022、第三绝缘层1023和第四绝缘层1024采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种,可以是单层、多层或复合层。第一绝缘层1021称之为缓冲(Buffer)层,用于提高衬底基板的抗水氧能力;第二绝缘层1022和第三绝缘层1023称之为栅绝缘(GI,GateInsulator)层;第四绝缘层1024称之为层间绝缘(ILD,Interlayer Dielectric)层。第一金属薄膜、第二金属薄膜和第三金属薄膜采用金属材料,如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种,或上述金属的合金材料,如铝钕合金(AlNd)或钼铌合金(MoNb),可以是单层结构,或者多层复合结构,如Ti/Al/Ti等。有源层薄膜采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等一种或多种材料,即本公开适用于基于氧化物(Oxide)技术、硅技术以及有机物技术制造的晶体管。
(3)、在形成前述图案的衬底基板101上形成平坦层103。
在一些示例性实施方式中,在形成前述图案的衬底基板上涂覆有机材料的平坦薄膜,形成覆盖整个衬底基板的平坦(PLN,Planarization)层103,并通过掩膜、曝光、显影工艺,在显示区域的平坦层103上形成多个第二过孔。多个第二过孔内的平坦层103被显影掉,分别暴露出第一子像素122(122’)的驱动电路的第一晶体管1025的第一漏电极的表面、第二子像素124(124’)的驱动电路的第一晶体管1025的第一漏电极的表面以及第三子像素126(126’)的驱动电路的第一晶体管1025的第一漏电极的表面。
(4)、在形成前述图案的衬底基板101上,形成第一电极图案层104。在一些示例中,第一电极为阳极。
在一些示例性实施方式中,在形成前述图案的衬底基板101上沉积导电薄膜,通过构图工艺对导电薄膜进行构图,形成第一电极图案104。第一子像素122(122’)的第一阳极1041通过第二过孔与第一晶体管1025的第一漏电极连接,第二子像素124(124’)的第二阳极1042通过第二过孔与第二子像素124(124’)的第一晶体管1025的第一漏电极连接,第三子像素126(126’)的第三阳极1043通过第二过孔与第三子像素126(126’)的第一晶体管1025的第一漏电极连接。
在一些示例中,第一电极可以采用金属材料,如镁(Mg)、银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种,或上述金属的合金材料,如铝钕合金(AlNd)或钼铌合金(MoNb),可以是单层结构,或者多层复合结构,如Ti/Al/Ti等,或者,是金属和透明导电材料形成的堆栈结构,如ITO/Ag/ITO、Mo/AlNd/ITO等反射型材料。
(5)、在形成前述图案的衬底基板101上,形成像素定义(PDL,Pixel DefinitionLayer)层105图案。
在一些示例性实施例方式中,在形成前述图案的衬底基板101上涂覆像素定义薄膜,通过掩膜、曝光、显影工艺,形成像素定义层105图案。显示区域的像素定义层105包括多个子像素定义部1052,相邻子像素定义部1052之间形成有多个像素开口1051,多个像素开口1051内的像素定义层105被显影掉,分别暴露出第一子像素122(122’)的第一阳极1041的至少部分表面、第二子像素124(124’)的第二阳极1042的至少部分表面以及第三子像素126(126’)的第三阳极1043的至少部分表面。
在一些示例中,像素定义层105可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。
需要说明的是,本申请实施方式所讨论的各个子像素的形状、尺寸大小可以是指相应的阳极自像素定义层105的像素开口1051露出的形状、尺寸大小,进一步的,各个子像素的几何中心可以是相应的阳极自自像素定义层105的像素开口1051露出的部分的几何中心。
(6)、在形成前述图案的衬底基板101上,形成隔垫柱(PS,Post Spacer)106图案。
在一些示例性实施方式中,在形成前述图案的衬底基板101上涂覆有机材料薄膜,通过掩膜、曝光、显影工艺,形成隔垫柱图案。隔垫柱106可以作为支撑层,配置为在蒸镀过程中支撑FMM(高精度掩膜版)。在一些示例中,沿着子像素的行排布方向上,相邻两个隔垫柱106之间间隔一个重复单元,例如,隔垫柱106可以位于相邻的第一子像素122(122’)和第二子像素124(124’)之间。
(7)、在形成前述图案的衬底基板101上,依次形成有机功能层107以及第二电极108。在一些示例中,第二电极10为透明阴极。发光元件可以通过透明阴极从远离衬底基板101一侧出光,实现顶发射。在一些示例中,发光元件的有机功能层107包括:空穴注入层1071、空穴传输层1072、发光层1073以及电子传输层1074。
在一些示例性实施方式中,在形成前述图案的衬底基板101上采用开放式掩膜版(Open Mask)依次蒸镀形成空穴注入层1071和空穴传输层1072,然后采用FMM依次蒸镀形成第一发光层10731、第二发光层10732和第三发光层1073,然后采用开放式掩膜版依次蒸镀形成电子传输层1074、阴极108以及光耦合层。空穴注入层1071、空穴传输层1072、电子传输层1074以及阴极均为多个子像素的共通层。在一些示例中,有机功能层还可以包括:位于空穴传输层1072和发光层1073之间的微腔调节层。例如,可以在形成空穴传输层1072之后,采用FMM依次蒸镀形成第一微腔调节层、第一发光层10731、第二微腔调节层、第二发光层10732、第三微腔调节层、第三发光层10733。
在一些示例性实施例中,如图25所示,相邻设置的第一发光层10731、第二发光层10732和第三发光层10733之间可以无交叠,也就是说,通过选用不同的开口尺寸的FMM,所形成的发光层1073的尺寸也不同。图26为另一种示例性的显示面板10(10’)的膜层结构示意图,由图26可以看出的是,由于FMM开口的限制,蒸镀所形成的相邻设置的第一发光层10731、第二发光层10732和第三发光层10733之间还可以存在交叠。在一些示例性实施方式中,有机功能层107形成在子像素区域内,实现有机功能层107与阳极连接。阴极形成在像素定义层105上,并与有机功能层107连接。
在一些示例性实施方式中,阴极可以采用镁(Mg)、银(Ag)、铝(Al)中的任意一种或更多种,或采用上述金属中任意一种或多种制成的合金,或者采用透明导电材料,例如,氧化铟锡(ITO),或者,金属与透明导电材料的多层复合结构。
在一些示例性实施方式中,可以在阴极远离衬底基板101的一侧形成光耦合层,光耦合层可以为多个子像素的共通层。光耦合层可以与透明阴极配合,起到增加光输出的作用。例如,光耦合层的材料可以采用半导体材料。然而,本实施例对此并不限定。
(8)、在形成前述图案的衬底基板101上,形成封装层109。
在一些示例性实施方式中,在形成前述图案的衬底基板101上形成封装层109,封装层109可以包括叠设的第一封装层1091、第二封装层1092和第三封装层1093。第一封装层1091采用无机材料,在显示区域覆盖阴极。第二封装层1092采用有机材料。第三封装层1093采用无机材料,覆盖第一封装层1091和第二封装层1092。然而,本实施例对此并不限定。在一些示例中,封装层可以采用无机/有机/无机/有机/无机的五层结构。
在本说明书的描述中,参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式,本领域的普通技术人员可以理解:在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型,本申请的范围由权利要求及其等同物限定。
Claims (45)
1.一种显示面板,其中,包括呈阵列设置的多个像素单元,每个所述像素单元包括位于虚拟多边形内的一个第一子像素、一个第二子像素和两个第三子像素,所述虚拟多边形的边数量大于等于五;
所述第一子像素和所述第二子像素相邻,两个所述第三子像素均与所述第一子像素和所述第二子像素相邻;
在列延伸方向上相邻的所述像素单元共用所述第一子像素和所述第二子像素,且在行延伸方向上相邻的所述像素单元共用一个所述第三子像素;
所述像素单元中所述第一子像素的几何中心到所述第二子像素的几何中心之间的距离等于所述第三子像素的几何中心到所述第一子像素的几何中心的距离和所述第三子像素的几何中心到所述第二子像素的几何中心的距离。
2.根据权利要求1所述的显示面板,其中,所述像素单元中每个所述第三子像素的几何中心到所述第一子像素的几何中心的距离与所述第三子像素的几何中心到所述第二子像素的几何中心的距离相等。
3.根据权利要求1所述的显示面板,其中,所述虚拟多边形为虚拟六边形,所述虚拟六边形包括垂直列延伸方向且相对设置的两条短边,所述第一子像素和所述第二子像素分别贴合所述两条短边设置,两个所述第三子像素分别设置在所述虚拟六边形另外四条边形成的两个对角。
4.根据权利要求3所述的显示面板,其中,两个所述第三子像素相对所述短边的中线呈镜像分布;或
两个所述第三子像素相对所述虚拟六边形的中心对称分布。
5.根据权利要求3所述的显示面板,其中,所述第一子像素和所述第二子像素呈六边形,所述第三子像素呈四边形。
6.根据权利要求1所述的显示面板,其中,多个所述像素单元的所述第一子像素和所述第二子像素在行延伸方向上交替排列且相同行的所述第一子像素的中心和所述第二子像素的中心在同一直线上;或
多个所述像素单元的所述第一子像素和所述第二子像素在列延伸方向上交替排列且相同列的所述第一子像素的中心和所述第二子像素的中心在同一直线上。
7.根据权利要求1所述的显示面板,其中,所述第一子像素与所述第二子像素之间的间距和所述第一子像素与所述第三子像素之间的间距相等。
8.根据权利要求1所述的显示面板,其中,所述第二子像素与所述第三子像素之间的间距和所述第一子像素与所述第三子像素之间的间距相等。
9.根据权利要求1所述的显示面板,其中,所述第一子像素发射的光的颜色与所述第二子像素发射的光的颜色以及所述第三子像素发射的光的颜色均互不相同。
10.根据权利要求9所述的显示面板,其中,所述第一子像素发射红色光,所述第二子像素发射蓝色光和所述第三子像素发射绿色光;或
所述第一子像素发射蓝色光,所述第二子像素发射红色光和所述第三子像素发射绿色光。
11.根据权利要求1所述的显示面板,其中,所述像素单元成矩形点阵排列,所述显示面板内共用所述第一子像素或所述第二子像素的像素单元所在的虚拟多边形相交,相邻两列所述像素单元中同一行的所述像素单元的所述第一子像素和所述第二子像素沿列延伸方向排列顺序相反。
12.一种显示面板,其中,包括呈阵列设置的多个像素单元,每个所述像素单元包括位于虚拟多边形内的一个第一子像素、一个第二子像素和两个第三子像素,所述虚拟多边形的边数量大于等于五;
所述第一子像素和所述第二子像素相邻,两个所述第三子像素均与所述第一子像素和所述第二子像素相邻;
所述像素单元中的所述第一子像素的几何中心到两个所述第三子像素的几何中心具有相同的第一距离,且所述第二子像素的几何中心到两个所述第三子像素的几何中心具有相同的第二距离;
所述像素单元的两个所述第三子像素的几何中心具有第一连线,所述第一子像素的几何中心到所述第一连线的距离与所述第二子像素的几何中心到所述第一连线的距离的比值为第一预设值,所述第一子像素在行延伸方向上的最大尺寸与所述第二子像素在所述行延伸方向上的最大尺寸的比值为第二预设值,所述第一预设值小于所述第二预设值;
所述像素单元内所述第一子像素的几何中心和所述第二子像素的几何中心具有第二连线,沿平行于所述第二连线的方向穿过所述第一子像素和所述第二子像素但不穿过所述第三子像素的两条直线的最远距离为第三距离,所述像素单元内所述第一子像素的几何中心和所述第三子像素的几何中心具有第三连线,沿平行于所述第三连线的方向经过所述第一子像素和所述第三子像素但不经过所述第二子像素的两条直线的最远距离为第四距离,所述第三距离和所述第四距离的比值小于1.5。
13.根据权利要求12所述的显示面板,其中,所述第一距离和所述第二距离不相等。
14.根据权利要求12所述的显示面板,其中,所述像素单元中所述第一子像素与所述第三子像素之间的间距和所述第二子像素与所述第三子像素之间的间距相等。
15.根据权利要求12所述的显示面板,其中,所述像素单元中所述第一子像素与所述第二子像素之间的间距大于所述第一子像素与所述第三子像素之间的间距,和/或所述第一子像素与所述第二子像素之间的间距大于所述第二子像素与所述第三子像素之间的间距。
16.根据权利要求12所述的显示面板,其中,所述像素单元的形状呈轴对称设计。
17.根据权利要求12所述的显示面板,其中,所述像素单元中的两个所述第三子像素相对所述第一子像素的几何中心和所述第二子像素的几何中心所在直线对称设计。
18.根据权利要求12所述的显示面板,其中,所述像素单元中的两个所述第三子像素的形状和尺寸相同。
19.根据权利要求12所述的显示面板,其中,所述第一子像素的形状呈轴对称设计。
20.根据权利要求12所述的显示面板,其中,所述第二子像素的形状呈轴对称设计。
21.根据权利要求12所述的显示面板,其中,所述像素单元中所述第一子像素包括与所述第三子像素相邻的侧边,所述侧边与邻近的所述第三子像素的延长方向形成夹角,所述夹角的角度范围大于等于0°且小于等于30°。
22.根据权利要求12所述的显示面板,其中,所述像素单元中所述第一子像素靠近所述第二子像素的一侧在所述行延伸方向上的尺寸小于所述第一子像素远离所述第二子像素一侧在所述行延伸方向上的尺寸。
23.根据权利要求12所述的显示面板,其中,所述像素单元中所述第一子像素靠近所述第二子像素的一侧在所述行延伸方向上的尺寸小于所述第一子像素在所述行延伸方向上的最大尺寸。
24.根据权利要求12所述的显示面板,其中,所述像素单元内一个所述第三子像素的几何中心与所述第二子像素的几何中心连线和所述第二子像素的几何中心与另一个所述第三子像素的几何中心的连线呈第一角度,所述第一角度的范围为60°至150°。
25.根据权利要求24所述的显示面板,其中,所述像素单元内一个所述第三子像素的几何中心与所述第一子像素的几何中心连线和所述第一子像素的几何中心与另一个所述第三子像素的几何中心的连线呈第二角度,所述第二角度大于所述第一角度。
26.根据权利要求12所述的显示面板,其中,所述第一子像素的形状包括三角形、四边形、五边形、扇形或不规则图形,所述第二子像素的形状包括四边形、五边形、扇形或不规则图形,所述第三子像素的形状包括四边形或不规则图形。
27.根据权利要求12所述的显示面板,其中,所述像素单元中所述第一子像素、所述第二子像素和两个所述第三子像素相互邻近的内角之和的范围为300°至400°。
28.根据权利要求12所述的显示面板,其中,所述像素单元中所述第一子像素沿所述行延伸方向的投影与所述第三子像素沿所述行延伸方向的投影交叠,所述第一子像素沿所述行延伸方向的投影与所述第三子像素沿所述行延伸方向的投影交叠的部分大于所述第一子像素沿所述行延伸方向的投影未与所述第三子像素沿所述行延伸方向的投影交叠的部分。
29.根据权利要求12所述的显示面板,其中,所述虚拟多边形为虚拟五边形,所述第一子像素的第一边沿虚拟五边形的第一边设置,所述第一子像素的第二边和第三边分别相对两个所述第三子像素的第一边设置,两个所述第三子像素的第二边分别沿虚拟五边形的第二边和第三边设置,两个所述第三子像素的第三边分别沿虚拟五边形的第四边和第五边设置,两个所述第三子像素的第四边相对所述第二子像素设置。
30.根据权利要求29所述的显示面板,其中,所述第二子像素呈四边形,所述第二子像素相邻的第一边和第二边分别相对两个所述第三子像素的第四边设置,所述第二子像素相邻的第三边和第四边分别相对所述虚拟五边形的第四边和第五边设置。
31.根据权利要求30所述的显示面板,其中,两个所述第三子像素的第四边长度相等或不相等。
32.根据权利要求29所述的显示面板,其中,所述第二子像素呈扇形,所述第二子像素两直线边分别相对两个所述第三子像素的第四边设置。
33.根据权利要求12所述的显示面板,其中,所述虚拟多边形为虚拟五边形,所述第一子像素的第一边沿虚拟五边形的第一边设置,所述第一子像素的第二边和第三边分别相对两个所述第三子像素的第一边设置,所述第一子像素的第四边相对所述第二子像素的第一边设置,两个所述第三子像素的第二边分别沿虚拟五边形的第二边和第三边设置,两个所述第三子像素的第三边分别沿虚拟五边形的第四边和第五边设置,两个所述第三子像素的第四边分别相对所述第二子像素的第二边和第三边设置,所述第二子像素的第四边和第五边分别沿所述虚拟五边形的第四边和第五边设置。
34.根据权利要求12所述的显示面板,其中,所述虚拟多边形为虚拟六边形,所述第一子像素的第一边沿虚拟六边形的第一边设置,所述第一子像素的第二边和第三边分别相对两个所述第三子像素的第一边设置,两个所述第三子像素的第二边分别沿虚拟六边形的第二边和第三边设置,两个所述第三子像素的第三边分别沿虚拟六边形的第四边和第五边设置,两个所述第三子像素的第四边相对所述第二子像素的第一边和第二边设置,所述第二子像素的第三边和第四边分别沿所述虚拟六边形的第四边和第五边设置,所述第二子像素的第五边沿所述虚拟六边形的第六边设置。
35.根据权利要求33或34所述的显示面板,其中,所述第三子像素呈矩形或梯形。
36.根据权利要求35所述的显示面板,其中,所述第三子像素中的第二边与所述第三子像素的第四边的长度比范围为0.5-2。
37.根据权利要求35所述的显示面板,其中,所述第三子像素中所述第二边的中点与所述第四边的中点的连线经过所述第三子像素的几何中心。
38.根据权利要求12所述的显示面板,其中,所述显示面板内各个所述像素单元所在的虚拟多边形互不相交。
39.根据权利要求12所述的显示面板,其中,所述第一子像素发射的光的颜色与所述第二子像素发射的光的颜色以及所述第三子像素发射的光的颜色均互不相同。
40.根据权利要求12所述的显示面板,其中,所述第一子像素发射蓝色光,所述第二子像素发射红色光和所述第三子像素发射绿色光,所述第一子像素的面积大于所述第三子像素的面积,所述第三子像素的面积大于所述第二子像素的面积。
41.根据权利要求12所述的显示面板,其中,所述像素单元成矩形点阵排列,所述显示面板内各个所述像素单元所在的虚拟多边形互不相交,所述像素单元中所述第一子像素和所述第二子像素沿列延伸方向的排列顺序相同。
42.根据权利要求12所述的显示面板,其中,所述像素单元成矩形点阵排列,所述显示面板内各个所述像素单元所在的虚拟多边形互不相交,相邻两列所述像素单元中同一行的所述像素单元的所述第一子像素和所述第二子像素沿列延伸方向的排列顺序相反。
43.根据权利要求12所述的显示面板,其中,所述像素单元成三角形点阵排列,所述显示面板内各个所述像素单元所在的虚拟多边形互不相交,所述像素单元中所述第一子像素和所述第二子像素沿列延伸方向的排列顺序相同。
44.一种掩膜组件,用于制作权利要求1-11任一项所述的显示面板或权利要求12-43任一项所述的显示面板,其中,所述掩膜组件包括:
第一掩膜板,所述第一掩膜板包括第一基板和开设于所述第一基板的第一开口,所述第一开口与所述第一子像素对应;
第二掩膜板,所述第二掩膜板包括第二基板和开设于所述第二基板的第二开口,所述第二开口与所述第二子像素对应;和
第三掩膜板,所述第三掩膜板包括第三基板和开设于所述第三基板的第三开口,所述第三开口与所述第三子像素对应。
45.一种显示装置,其中,包括权利要求1-11任一项所述的显示面板或权利要求12-43任一项所述的显示面板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2020109009331 | 2020-08-31 | ||
CN202010900933.1A CN111987130A (zh) | 2020-08-31 | 2020-08-31 | 一种显示面板、掩膜组件和显示装置 |
PCT/CN2021/115759 WO2022042749A1 (zh) | 2020-08-31 | 2021-08-31 | 一种显示面板、掩膜组件和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114450802A CN114450802A (zh) | 2022-05-06 |
CN114450802B true CN114450802B (zh) | 2023-12-19 |
Family
ID=73448580
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010900933.1A Pending CN111987130A (zh) | 2020-08-31 | 2020-08-31 | 一种显示面板、掩膜组件和显示装置 |
CN202180002382.XA Active CN114450802B (zh) | 2020-08-31 | 2021-08-31 | 一种显示面板、掩膜组件和显示装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010900933.1A Pending CN111987130A (zh) | 2020-08-31 | 2020-08-31 | 一种显示面板、掩膜组件和显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230247883A1 (zh) |
CN (2) | CN111987130A (zh) |
WO (1) | WO2022042749A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111987130A (zh) * | 2020-08-31 | 2020-11-24 | 京东方科技集团股份有限公司 | 一种显示面板、掩膜组件和显示装置 |
CN114141834B (zh) * | 2021-11-24 | 2023-05-09 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
CN115101561A (zh) * | 2022-06-24 | 2022-09-23 | 京东方科技集团股份有限公司 | 显示基板、掩膜组件以及显示面板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103311266A (zh) * | 2012-03-06 | 2013-09-18 | 三星显示有限公司 | 用于有机发光显示装置的像素排列结构 |
CN109686778A (zh) * | 2019-01-31 | 2019-04-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
CN109994506A (zh) * | 2018-01-02 | 2019-07-09 | 京东方科技集团股份有限公司 | 一种像素排布结构、高精度金属掩模板及显示装置 |
CN109994509A (zh) * | 2018-01-02 | 2019-07-09 | 京东方科技集团股份有限公司 | 一种像素排布结构及相关装置 |
CN110137206A (zh) * | 2018-02-09 | 2019-08-16 | 京东方科技集团股份有限公司 | 一种像素排布结构及相关装置 |
CN212412057U (zh) * | 2020-08-31 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种显示面板、掩膜组件和显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN205355055U (zh) * | 2016-02-18 | 2016-06-29 | 京东方科技集团股份有限公司 | 一种像素排列结构、显示面板及显示装置 |
CN110277436A (zh) * | 2019-06-28 | 2019-09-24 | 云谷(固安)科技有限公司 | 像素排列结构及显示面板 |
CN111987130A (zh) * | 2020-08-31 | 2020-11-24 | 京东方科技集团股份有限公司 | 一种显示面板、掩膜组件和显示装置 |
-
2020
- 2020-08-31 CN CN202010900933.1A patent/CN111987130A/zh active Pending
-
2021
- 2021-08-31 US US17/922,382 patent/US20230247883A1/en active Pending
- 2021-08-31 WO PCT/CN2021/115759 patent/WO2022042749A1/zh active Application Filing
- 2021-08-31 CN CN202180002382.XA patent/CN114450802B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103311266A (zh) * | 2012-03-06 | 2013-09-18 | 三星显示有限公司 | 用于有机发光显示装置的像素排列结构 |
CN109994506A (zh) * | 2018-01-02 | 2019-07-09 | 京东方科技集团股份有限公司 | 一种像素排布结构、高精度金属掩模板及显示装置 |
CN109994509A (zh) * | 2018-01-02 | 2019-07-09 | 京东方科技集团股份有限公司 | 一种像素排布结构及相关装置 |
CN110137206A (zh) * | 2018-02-09 | 2019-08-16 | 京东方科技集团股份有限公司 | 一种像素排布结构及相关装置 |
CN109686778A (zh) * | 2019-01-31 | 2019-04-26 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
CN212412057U (zh) * | 2020-08-31 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种显示面板、掩膜组件和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2022042749A1 (zh) | 2022-03-03 |
US20230247883A1 (en) | 2023-08-03 |
CN114450802A (zh) | 2022-05-06 |
CN111987130A (zh) | 2020-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7342157B2 (ja) | 画素アレイ及び表示装置 | |
CN112470287B (zh) | 一种显示基板及相关装置 | |
CN114450802B (zh) | 一种显示面板、掩膜组件和显示装置 | |
US20240008335A1 (en) | Display substrate, display device and high-precision metal mask | |
CN114730800B (zh) | 像素阵列及显示装置 | |
WO2022110173A1 (zh) | 显示基板、显示装置及高精度金属掩模板 | |
WO2022052194A1 (zh) | 一种显示基板及相关装置 | |
WO2022110169A1 (zh) | 一种显示基板及相关装置 | |
CN219087721U (zh) | 一种显示面板和显示装置 | |
WO2022141628A1 (zh) | 一种显示基板及相关装置 | |
WO2022052193A1 (zh) | 显示基板、显示装置及高精度金属掩模板 | |
WO2022052192A1 (zh) | 像素阵列及显示装置 | |
WO2022193152A1 (zh) | 显示面板及其制作方法以及显示装置 | |
US20240237463A1 (en) | Display substrate and related devices | |
RU2779136C1 (ru) | Пиксельный массив и устройство отображения | |
US20240032376A1 (en) | Pixel array and display device | |
CN118215352A (zh) | 一种显示面板和显示装置 | |
CN117193551A (zh) | 触控结构、触控显示面板以及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |